JP4492803B2 - 動作合成装置及びプログラム - Google Patents
動作合成装置及びプログラム Download PDFInfo
- Publication number
- JP4492803B2 JP4492803B2 JP2005100714A JP2005100714A JP4492803B2 JP 4492803 B2 JP4492803 B2 JP 4492803B2 JP 2005100714 A JP2005100714 A JP 2005100714A JP 2005100714 A JP2005100714 A JP 2005100714A JP 4492803 B2 JP4492803 B2 JP 4492803B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit description
- information
- rtl
- description
- behavior level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(a)前記動作レベル回路記述に含まれる信号、演算及び記述文と、前記RTL回路記述に含まれる信号、演算及び記述文の対応関係、並びに
(b)前記動作レベル回路記述に含まれる信号及び演算と、前記RTL回路記述に含まれる信号及び演算が対応するための条件
を含む、前記動作記述レベルと前記RTL回路記述の対応関係を示す情報を生成する動作合成手段と、
予め設定された変換ルール、及び前記動作合成手段で生成された前記対応関係の情報を基に、前記動作レベル回路記述に付加された付帯情報を前記RTL回路記述に付加する付帯情報に変換する付帯情報変換手段と、
を有する。
または、付帯情報が付加された動作レベル回路記述から該付帯情報を抽出し、該付帯情報を判別するための情報である付帯情報中間記述を生成する付帯情報抽出手段と、
動作レベル回路記述を基にRTL回路記述を生成すると共に、
(a)前記動作レベル回路記述に含まれる信号、演算及び記述文と、前記RTL回路記述に含まれる信号、演算及び記述文の対応関係、並びに
(b)前記動作レベル回路記述に含まれる信号及び演算と、前記RTL回路記述に含まれる信号及び演算が対応するための条件
を含む、前記動作記述レベルと前記RTL回路記述の対応関係を示す情報を生成する動作合成手段と、
予め設定された変換ルール、前記付帯情報抽出手段で生成された前記付帯情報中間記述及び前記動作合成手段で生成された前記対応関係の情報を基に、前記動作レベル回路記述に付加された付帯情報を前記RTL回路記述に付加する付帯情報に変換する付帯情報変換手段と、
を有する。
動作レベル回路記述を基にRTL回路記述を生成するステップと、
(a)前記動作レベル回路記述に含まれる信号、演算及び記述文と、前記RTL回路記述に含まれる信号、演算及び記述文の対応関係、並びに
(b)前記動作レベル回路記述に含まれる信号及び演算と、前記RTL回路記述に含まれる信号及び演算が対応するための条件
を含む、前記動作記述レベルと前記RTL回路記述の対応関係を示す情報を生成するステップと、
予め設定された変換ルール、及び前記対応関係の情報を基に、前記動作レベル回路記述に付加された付帯情報を前記RTL回路記述に付加する付帯情報に変換するステップと、
をコンピュータに実行させるためのものである。
または、コンピュータに、半導体集積回路装置の動作を記述した動作レベル回路記述から具体的な機能を記述したRTL回路記述を生成させるためのプログラムであって、
付帯情報が付加された動作レベル回路記述から該付帯情報を抽出し、該付帯情報を判別するための情報である付帯情報中間記述を生成するステップと、
動作レベル回路記述を基にRTL回路記述を生成するステップと、
(a)前記動作レベル回路記述に含まれる信号、演算及び記述文と、前記RTL回路記述に含まれる信号、演算及び記述文の対応関係、並びに
(b)前記動作レベル回路記述に含まれる信号及び演算と、前記RTL回路記述に含まれる信号及び演算が対応するための条件
を含む、前記動作記述レベルと前記RTL回路記述の対応関係を示す情報を生成するステップと、
予め設定された変換ルール、前記付帯情報中間記述及び前記動作合成手段で生成された前記対応関係の情報を基に、前記動作レベル回路記述に付加された付帯情報を前記RTL回路記述に付加する付帯情報に変換するステップと、
をコンピュータに実行させるためのものである。
図1は本発明の動作合成装置の第1の実施の形態の構成を示すブロック図である。
次に本発明の動作合成装置の第2の実施の形態について図面を用いて説明する。
101 動作合成手段
102 付帯情報変換手段
103 付帯情報抽出手段
200 記憶装置
201 動作レベル回路記述記憶部
202 動作レベル付帯情報記憶部
203 対応関係記憶部
204 RTL回路記述記憶部
205 RTL付帯情報記憶部
206 付帯情報つき動作レベル回路記述記憶部
207 付帯情報中間記述記憶部
208 付帯情報つきRTL回路記述記憶部
209 付帯情報変換ルール記憶部
500 記録媒体
Claims (4)
- 動作レベル回路記述を基にRTL回路記述を生成すると共に、
(a)前記動作レベル回路記述に含まれる信号、演算及び記述文と、前記RTL回路記述に含まれる信号、演算及び記述文の対応関係、並びに
(b)前記動作レベル回路記述に含まれる信号及び演算と、前記RTL回路記述に含まれる信号及び演算が対応するための条件
を含む、前記動作記述レベルと前記RTL回路記述の対応関係を示す情報を生成する動作合成手段と、
予め設定された変換ルール、及び前記動作合成手段で生成された前記対応関係の情報を基に、前記動作レベル回路記述に付加された付帯情報を前記RTL回路記述に付加する付帯情報に変換する付帯情報変換手段と、
を有する動作合成装置。 - 付帯情報が付加された動作レベル回路記述から該付帯情報を抽出し、該付帯情報を判別するための情報である付帯情報中間記述を生成する付帯情報抽出手段と、
動作レベル回路記述を基にRTL回路記述を生成すると共に、
(a)前記動作レベル回路記述に含まれる信号、演算及び記述文と、前記RTL回路記述に含まれる信号、演算及び記述文の対応関係、並びに
(b)前記動作レベル回路記述に含まれる信号及び演算と、前記RTL回路記述に含まれる信号及び演算が対応するための条件
を含む、前記動作記述レベルと前記RTL回路記述の対応関係を示す情報を生成する動作合成手段と、
予め設定された変換ルール、前記付帯情報抽出手段で生成された前記付帯情報中間記述及び前記動作合成手段で生成された前記対応関係の情報を基に、前記動作レベル回路記述に付加された付帯情報を前記RTL回路記述に付加する付帯情報に変換する付帯情報変換手段と、
を有する動作合成装置。 - コンピュータに、半導体集積回路装置の動作を記述した動作レベル回路記述から具体的な機能を記述したRTL回路記述を生成させるためのプログラムであって、
動作レベル回路記述を基にRTL回路記述を生成するステップと、
(a)前記動作レベル回路記述に含まれる信号、演算及び記述文と、前記RTL回路記述に含まれる信号、演算及び記述文の対応関係、並びに
(b)前記動作レベル回路記述に含まれる信号及び演算と、前記RTL回路記述に含まれる信号及び演算が対応するための条件
を含む、前記動作記述レベルと前記RTL回路記述の対応関係を示す情報を生成するステップと、
予め設定された変換ルール、及び前記対応関係の情報を基に、前記動作レベル回路記述に付加された付帯情報を前記RTL回路記述に付加する付帯情報に変換するステップと、
をコンピュータに実行させるためのプログラム。 - コンピュータに、半導体集積回路装置の動作を記述した動作レベル回路記述から具体的な機能を記述したRTL回路記述を生成させるためのプログラムであって、
付帯情報が付加された動作レベル回路記述から該付帯情報を抽出し、該付帯情報を判別するための情報である付帯情報中間記述を生成するステップと、
動作レベル回路記述を基にRTL回路記述を生成するステップと、
(a)前記動作レベル回路記述に含まれる信号、演算及び記述文と、前記RTL回路記述に含まれる信号、演算及び記述文の対応関係、並びに
(b)前記動作レベル回路記述に含まれる信号及び演算と、前記RTL回路記述に含まれる信号及び演算が対応するための条件
を含む、前記動作記述レベルと前記RTL回路記述の対応関係を示す情報を生成するステップと、
予め設定された変換ルール、前記付帯情報中間記述及び前記動作合成手段で生成された前記対応関係の情報を基に、前記動作レベル回路記述に付加された付帯情報を前記RTL回路記述に付加する付帯情報に変換するステップと、
をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005100714A JP4492803B2 (ja) | 2005-03-31 | 2005-03-31 | 動作合成装置及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005100714A JP4492803B2 (ja) | 2005-03-31 | 2005-03-31 | 動作合成装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006285333A JP2006285333A (ja) | 2006-10-19 |
JP4492803B2 true JP4492803B2 (ja) | 2010-06-30 |
Family
ID=37407237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005100714A Expired - Fee Related JP4492803B2 (ja) | 2005-03-31 | 2005-03-31 | 動作合成装置及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4492803B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4756002B2 (ja) * | 2007-02-19 | 2011-08-24 | 株式会社リコー | 半導体集積回路の設計支援装置、その設計支援方法、その製造方法、プログラム、及び記録媒体 |
JP5115003B2 (ja) | 2007-03-30 | 2013-01-09 | 日本電気株式会社 | 論理設計支援システム及びプログラム |
JP5109143B2 (ja) * | 2007-06-28 | 2012-12-26 | 株式会社東芝 | 検証装置および検証方法 |
JP5014920B2 (ja) * | 2007-08-17 | 2012-08-29 | ラピスセミコンダクタ株式会社 | 回路設計方法、ならびにその方法により製造される集積回路 |
JP5034867B2 (ja) * | 2007-10-26 | 2012-09-26 | 富士通株式会社 | ソフトウェア検証支援プログラム、該プログラムを記録した記録媒体、ソフトウェア検証支援装置、およびソフトウェア検証支援方法 |
JP5211776B2 (ja) * | 2008-03-14 | 2013-06-12 | 日本電気株式会社 | 動作合成装置、動作合成方法及びプログラム |
JP5233355B2 (ja) * | 2008-03-25 | 2013-07-10 | 日本電気株式会社 | プロパティ生成システムおよびプロパティ検証システム |
JP5233354B2 (ja) * | 2008-03-25 | 2013-07-10 | 日本電気株式会社 | プロパティ検証システム、プロパティ検証方法、及びプログラム |
JP2012159977A (ja) * | 2011-01-31 | 2012-08-23 | Renesas Electronics Corp | 動作合成装置、動作合成方法及び動作合成プログラム |
JP5830955B2 (ja) * | 2011-06-21 | 2015-12-09 | 日本電気株式会社 | 検証装置、検証方法及び検証プログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006172113A (ja) * | 2004-12-15 | 2006-06-29 | Toshiba Corp | 高位合成装置、自動高位合成方法及び高位合成プログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3373641B2 (ja) * | 1994-03-14 | 2003-02-04 | 株式会社東芝 | テスト系列生成装置 |
-
2005
- 2005-03-31 JP JP2005100714A patent/JP4492803B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006172113A (ja) * | 2004-12-15 | 2006-06-29 | Toshiba Corp | 高位合成装置、自動高位合成方法及び高位合成プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2006285333A (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4492803B2 (ja) | 動作合成装置及びプログラム | |
JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
US7958470B1 (en) | Method and system for false path analysis | |
US8326592B2 (en) | Method and system for verifying electronic designs having software components | |
US10691856B1 (en) | System design flow with runtime customizable circuits | |
JP4147842B2 (ja) | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム | |
US6964027B2 (en) | System and method for optimizing exceptions | |
JP2009301231A (ja) | シミュレーション装置,シミュレーション方法,シミュレーションプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
JP2007522574A (ja) | デジタルシステムのhdl記述ファイルを作成する方法、および得られるシステム | |
KR100565143B1 (ko) | 시스템 lsi의 설계방법 및 이를 기억하는 기억매체 | |
JP3923920B2 (ja) | 集積回路の設計システム及び集積回路の設計方法 | |
US7971167B2 (en) | Semiconductor design support device, semiconductor design support method, and manufacturing method for semiconductor integrated circuit | |
JP5447547B2 (ja) | マクロ遅延解析装置、マクロ境界パスの遅延解析方法、マクロ境界パスの遅延解析プログラム | |
JP4881769B2 (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム | |
US20160246601A1 (en) | Technique for translating dependent instructions | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
JP5577619B2 (ja) | 論理回路設計装置 | |
JP4006120B2 (ja) | 論理合成装置 | |
JP5849973B2 (ja) | データ処理装置、データ処理システム、データ処理方法、及びデータ処理プログラム | |
JP3616212B2 (ja) | メガセルテスト支援装置 | |
KR102545302B1 (ko) | Cmos 기반 디지털 회로의 설계 및 검증 과정 자동화 프레임워크 | |
JP5262678B2 (ja) | 動作合成システム、動作合成方法、及び動作合成用プログラム | |
US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
JP4199816B2 (ja) | 論理合成方法 | |
JP4268620B2 (ja) | 回路記述言語の等価性検証方法及び等価性検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4492803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |