JP5233354B2 - プロパティ検証システム、プロパティ検証方法、及びプログラム - Google Patents
プロパティ検証システム、プロパティ検証方法、及びプログラム Download PDFInfo
- Publication number
- JP5233354B2 JP5233354B2 JP2008078126A JP2008078126A JP5233354B2 JP 5233354 B2 JP5233354 B2 JP 5233354B2 JP 2008078126 A JP2008078126 A JP 2008078126A JP 2008078126 A JP2008078126 A JP 2008078126A JP 5233354 B2 JP5233354 B2 JP 5233354B2
- Authority
- JP
- Japan
- Prior art keywords
- property
- behavior level
- description
- circuit description
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
この処理では、読み込まれた動作レベル回路記述から当該回路記述の性質が抽出される。動作レベル記述の性質とは、例えばC言語のセマンティクスから必然的に導かれるものである。
assert always (X>2)
入のみに対応するものあったが、RTL回路記述中の複数の代入に対応する場
合は、各々の代入についてBeh_Xへの代入を生成すればよい。
assert always (X>2)
という動作レベルプロパティを、
assert always (Beh_X>2)
というRTLプロパティに変換する。
また、上述の機能を、OS(Operating System)が分担又はOSとアプリケーションの協働により実現する場合等には、OS以外の部分のみを媒体に格納して配布してもよく、また、コンピュータにダウンロード等してもよい。
20 記憶部
21 動作レベル回路記述記憶領域
22 RTL回路記述記憶領域
23 動作レベルプロパティ記憶領域
24 RTLプロパティ記憶領域
30 処理部
31 動作合成ツール
32 プロパティ生成部
33 プロパティ変換部
34 モデル検査部
40 出力部
100 プロパティ検証システム
Claims (6)
- 動作レベルの回路記述を読み込む動作レベル記述読込手段と、
前記動作レベル記述読込手段が読み込んだ動作レベルの回路記述の特徴から、必然的に導かれる性質を抽出する性質抽出手段と、
前記性質抽出手段が抽出した性質に基づいて、動作レベルのプロパティを生成するプロパティ生成手段と、
を備えることを特徴とするプロパティ検証システム。 - 前記性質抽出手段は、繰り返し構文から、当該繰り返し構文が終了する条件が存在することを性質として抽出する
ことを特徴とする請求項1に記載のプロパティ検証システム。 - 前記性質抽出手段は、条件分岐から、当該条件分岐は必ず成立することを性質として抽出する
ことを特徴とする請求項1または2に記載のプロパティ検証システム。 - 前記性質抽出手段は、配列変数へのアクセスから、配列変数のインデックスが配列変数のサイズを超えないことを性質として抽出する
ことを特徴とする請求項1、2または3に記載のプロパティ検証システム。 - 動作レベル記述読込手段と、性質抽出手段と、プロパティ生成手段と、を備えるプロパティ検証システムにおけるプロパティ検証方法であって、
前記動作レベル記述読込手段が、動作レベルの回路記述を読み込む動作レベル記述読込ステップと、
前記性質抽出手段が、前記動作レベル記述読込ステップで読み込んだ動作レベルの回路記述の特徴から、必然的に導かれる性質を抽出する性質抽出ステップと、
前記プロパティ生成手段が、前記性質抽出ステップで抽出した性質に基づいて、動作レベルのプロパティを生成するプロパティ生成ステップと、
を備えることを特徴とするプロパティ検証方法。 - コンピュータを、
動作レベルの回路記述を読み込む動作レベル記述読込手段、
前記動作レベル記述読込手段が読み込んだ動作レベルの回路記述の特徴から、必然的に導かれる性質を抽出する性質抽出手段、
前記性質抽出手段が抽出した性質に基づいて、動作レベルのプロパティを生成するプロパティ生成手段、
として機能させることを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078126A JP5233354B2 (ja) | 2008-03-25 | 2008-03-25 | プロパティ検証システム、プロパティ検証方法、及びプログラム |
US12/409,860 US20090249269A1 (en) | 2008-03-25 | 2009-03-24 | Property checking system, property checking method, and computer-readable storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078126A JP5233354B2 (ja) | 2008-03-25 | 2008-03-25 | プロパティ検証システム、プロパティ検証方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009230667A JP2009230667A (ja) | 2009-10-08 |
JP5233354B2 true JP5233354B2 (ja) | 2013-07-10 |
Family
ID=41119065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008078126A Active JP5233354B2 (ja) | 2008-03-25 | 2008-03-25 | プロパティ検証システム、プロパティ検証方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090249269A1 (ja) |
JP (1) | JP5233354B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112069754B (zh) * | 2020-09-08 | 2021-08-24 | 海光信息技术股份有限公司 | 芯片设计方法、系统、设备以及存储介质 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000268074A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 検証プログラム自動生成装置および方法並びにプロパティ自動生成装置および方法 |
JP3943299B2 (ja) * | 1999-11-11 | 2007-07-11 | 富士通株式会社 | ハードウェアについて検証すべきプロパティを生成する装置および方法 |
JP3941336B2 (ja) * | 2000-05-11 | 2007-07-04 | 富士通株式会社 | 論理回路検証装置 |
US6728939B2 (en) * | 2001-01-08 | 2004-04-27 | Siemens Aktiengesellschaft | Method of circuit verification in digital design |
JP2002342129A (ja) * | 2001-05-17 | 2002-11-29 | Hitachi Ltd | コーディングチェック方式 |
JP4147842B2 (ja) * | 2002-07-04 | 2008-09-10 | 日本電気株式会社 | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム |
JP2005108007A (ja) * | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | Lsi設計検証装置及びlsi設計検証方法 |
JP4255079B2 (ja) * | 2004-09-30 | 2009-04-15 | 株式会社リコー | アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法 |
JP2006106865A (ja) * | 2004-09-30 | 2006-04-20 | Nec Corp | 論理回路設計検証装置および方法、プログラム |
JP2006172113A (ja) * | 2004-12-15 | 2006-06-29 | Toshiba Corp | 高位合成装置、自動高位合成方法及び高位合成プログラム |
JP4498167B2 (ja) * | 2005-02-18 | 2010-07-07 | キヤノン株式会社 | プロパティ生成方法、検証方法及び検証装置 |
JP4492803B2 (ja) * | 2005-03-31 | 2010-06-30 | 日本電気株式会社 | 動作合成装置及びプログラム |
JP2006285865A (ja) * | 2005-04-04 | 2006-10-19 | Nec Electronics Corp | レジスタ転送レベル記述と動作記述間の対応関係特定方法、装置及びプログラム |
JP2006309576A (ja) * | 2005-04-28 | 2006-11-09 | Canon Inc | 論理システムの検証装置及び検証方法、記憶媒体及びコンピュータプログラム |
JP4561998B2 (ja) * | 2006-03-13 | 2010-10-13 | 日本電気株式会社 | 配列範囲外アクセス検出方式及び方法 |
JP5001126B2 (ja) * | 2007-12-03 | 2012-08-15 | シャープ株式会社 | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 |
JP5233355B2 (ja) * | 2008-03-25 | 2013-07-10 | 日本電気株式会社 | プロパティ生成システムおよびプロパティ検証システム |
-
2008
- 2008-03-25 JP JP2008078126A patent/JP5233354B2/ja active Active
-
2009
- 2009-03-24 US US12/409,860 patent/US20090249269A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2009230667A (ja) | 2009-10-08 |
US20090249269A1 (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9501269B2 (en) | Automatic source code generation for accelerated function calls | |
US7739635B2 (en) | Conjunctive BDD building and variable quantification using case-splitting | |
JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
JP4492803B2 (ja) | 動作合成装置及びプログラム | |
JP4853312B2 (ja) | テストベンチ生成機能を有する動作合成装置と方法及びプログラム | |
JP5233355B2 (ja) | プロパティ生成システムおよびプロパティ検証システム | |
JP4147842B2 (ja) | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム | |
JP5109143B2 (ja) | 検証装置および検証方法 | |
JP4586864B2 (ja) | プロパティ自動生成装置 | |
US9378000B1 (en) | Determination of unreachable elements in a design | |
US10929584B1 (en) | Environmental modification testing for design correctness with formal verification | |
WO2004036463A9 (ja) | コンパイラ及び論理回路の設計方法 | |
KR20160098794A (ko) | 디바이스 프로그램 구조 모델링 기반 골격코드 생성 장치 및 방법 | |
JP5233354B2 (ja) | プロパティ検証システム、プロパティ検証方法、及びプログラム | |
CN115629795A (zh) | 一种可执行文件的配置方法、装置及电子设备 | |
JP2005108007A (ja) | Lsi設計検証装置及びlsi設計検証方法 | |
Gawanmeh et al. | Enabling SystemC Verification using Abstract State Machines. | |
JP2007018313A (ja) | 回路設計プログラム、回路設計装置、回路設計方法 | |
JP6818568B2 (ja) | 通信装置、通信仕様差分抽出方法及び通信仕様差分抽出プログラム | |
JP2009217720A (ja) | プログラム生成装置およびプログラム生成方法 | |
JP2006190085A (ja) | デジタル回路のモデリング方法及び設計方法 | |
JP7026563B2 (ja) | 高位合成方法、高位合成プログラム、高位合成装置 | |
JP5262678B2 (ja) | 動作合成システム、動作合成方法、及び動作合成用プログラム | |
JP7210917B2 (ja) | 検証情報生成装置、検証情報生成方法、及び検証情報生成プログラム | |
US10908934B2 (en) | Simulation program, method, and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5233354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |