JP2007094891A - データベースおよびこれを用いたｌｓｉ機能検証方法 - Google Patents

データベースおよびこれを用いたｌｓｉ機能検証方法 Download PDF

Info

Publication number
JP2007094891A
JP2007094891A JP2005285260A JP2005285260A JP2007094891A JP 2007094891 A JP2007094891 A JP 2007094891A JP 2005285260 A JP2005285260 A JP 2005285260A JP 2005285260 A JP2005285260 A JP 2005285260A JP 2007094891 A JP2007094891 A JP 2007094891A
Authority
JP
Japan
Prior art keywords
signal
verification
lsi
data set
verification target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005285260A
Other languages
English (en)
Inventor
Yoshito Nishida
嘉人 西田
Kazuhito Tada
一仁 多田
Kazuyoshi Takemura
和祥 竹村
Masanobu Mizuno
雅信 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005285260A priority Critical patent/JP2007094891A/ja
Priority to US11/527,406 priority patent/US20070074137A1/en
Publication of JP2007094891A publication Critical patent/JP2007094891A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】仕様の見落としや誤解などの発生を防止し、ＬＳＩの機能検証を確実に行う。
【解決手段】ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程１０５と、前記ＬＳＩの機能検証の為の記述言語で検証対象となっている第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程１１５と、前記第１と第２の信号データセットを比較し差分１２１を出力する信号ＤＢ比較工程１２０からなる。各信号ＤＢに登録された信号データセットを比較することで、アサーション記述または検証項目の漏れがある可能性や、仕様書の不備や、ＨＤＬに実装できていない信号動作を発見することができる。
【選択図】図１

Description

本発明は、データベースおよびこれを用いたＬＳＩ機能検証方法に係り、特にＬＳＩの機能を効率的に検証するためのＬＳＩ機能検証に関する。
近年、特に、ＬＳＩの大規模化、高集積化が進んでおり、回路構成も複雑になっていることから、ＬＳＩの機能検証で検証すべき項目は指数関数的に増大してきており、機能検証での検証漏れや検証内容の誤解などによるＬＳＩのバグも増えている。このような問題に対するＬＳＩの機能検証装置として、機能シミュレータに加え、テストパターンを準備する必要のない形式的機能検証装置が利用されている。
従来の一般的なＬＳＩ機能検証方法は、形式的機能検証装置も機能シミュレータと基本的には同様で、まず人がＬＳＩの仕様書を理解し検証項目を抽出し、次に、それぞれの機能検証装置の入力形式に人が直接表現記述し機能検証装置を用いて機能検証を行う。通常、ＬＳＩの仕様書は、機能動作を中心に記述されており、機能シミュレータを用いる場合は、その機能動作の順序に沿ったテストパターンを準備する、もしくはテストパターンを発生するテストベンチを準備する。形式的機能検証装置を用いる場合も、仕様書に記述されている一連の機能動作のある一部の機能動作や制約を表現する機能検証の為の記述言語を準備することになる。
従来のＬＳＩ機能検証方法では、仕様書から検証項目を抽出する際、仕様書が機能動作を中心に記述されているため、抽出される検証項目は仕様書の文章やその文章の読み手に依存してしまい、仕様の見落としや誤解などが発生し、検証項目が十分検討できなかったり、あるいは、検証項目が間違ったりするなどの問題が発生し、結果的にＬＳＩの機能検証漏れとなり、ＬＳＩの不具合を見逃してしまう結果になることが多い。
本発明は、上記従来の課題を改善するもので、ＬＳＩの機能検証を容易にすることを目的とする。
また、本発明は、ＬＳＩの機能検証における検証漏れを削減することを目的とする。
また、本発明は、機能検証の期間を短縮するＬＳＩ機能検証方法を提供することを目的とする。
上記目的を達成するために、本発明のＬＳＩ機能検証方法は、ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、前記ＬＳＩの機能検証の為の記述言語（以下アサーション記述）で検証対象となっている第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程とを含むことを特徴とする。
また同様に、ＬＳＩのアサーション記述の代わりにＬＳＩの機能を表現した記述言語（Hardware Description Language以下ＨＤＬと呼ぶ）に置き換えたＬＳＩ機能検証も可能である。
すなわち、本発明は、ＬＳＩの機能検証に用いられるデータベースであって、設計仕様または設計仕様に基づいて作成される記述において、前記ＬＳＩの動作が規定される検証対象信号と、前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットを格納している。
この構成により、各信号に対し、その信号の動作に影響を与える信号群との関連を明確にすることができる。
また、本発明は、上記データセットにおいて、前記ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットと、前記ＬＳＩの機能検証の為の記述言語で検証対象となっている第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットとを格納したものを含む。
この構成により、各信号に対し、その信号の動作に影響を与える信号群との関連を明確にすることができ、異なる記述間での比較検証が容易となる。
また、本発明は、上記データセットにおいて、前記ＬＳＩの機能検証の為の第１の記述言語で検証対象となっている第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットと、前記ＬＳＩの機能検証の為の第２の記述言語で検証対象となっている第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットとを格納したものを含む。
この構成により、各信号に対し、その信号の動作に影響を与える信号群との関連を明確にすることができ、仕様書と、記述言語との間での比較検証が容易となる。
また、本発明は、ＬＳＩの動作が規定される検証対象信号と、前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットを、設計仕様または設計仕様に基づいて作成される複数の記述ルールの異なる表現記述に対して、それぞれ作成することにより、前記信号データセットを複数個用意する信号データベース作成工程と、前記信号データセット相互の内の少なくとも２つを比較し、差分を出力する信号データベース比較工程とを備えている。
この構成により、各信号に対し、その信号の動作に影響を与える信号群との関連を明確にすることができ、設計仕様または設計仕様に基づいた記述間での比較検証が容易となる。
また、本発明は、上記ＬＳＩ機能検証方法において、前記信号データセットは、抽象度の異なる記述レベルに対してそれぞれ作成されたものであるものを含む。
この構成により、各信号に対し、その信号の動作に影響を与える信号群との関連を明確にすることができ、抽象度の異なる記述レベルに基づいた記述間での比較検証が容易となる。
また、本発明は、上記ＬＳＩ機能検証方法において、前記ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、前記ＬＳＩの機能検証の為の記述言語で記述され、検証対象となっている第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程とからなるものを含む。
この構成により、仕様書と機能記述間での比較により、効率よくかつ高精度に検証を行うことができる。
また、本発明は、上記ＬＳＩ機能検証方法において、前記ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、前記ＬＳＩの機能を表現した記述言語（Hardware Description Language以下ＨＤＬと呼ぶ）で記述され、検証対象となっている第２の検証対象信号と、前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程とからなるものを含む。
この構成により、異なる機能記述間での比較により、効率よくかつ高精度に検証を行うことができる。
また、本発明は、上記ＬＳＩ機能検証方法において、前記ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、前記ＬＳＩの機能を表現した記述言語（ＨＤＬ）の第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程とからなるものを含む。
ものを含む。
この構成により、仕様書とＨＤＬ記述間での比較により、効率よくかつ高精度に検証を行うことができる。
また、本発明は、上記ＬＳＩ機能検証方法において、第１のＨＤＬの第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、前記第１のＨＤＬとは、信号間のデータの送受信に関し時間の概念が異なる第２のＨＤＬの第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程からなるものを含む。
この構成により、概念が異なるＨＤＬ記述間での比較により、効率よくかつ高精度に検証を行うことができる。
また、本発明は、上記ＬＳＩ機能検証方法において、前記第１の信号データベース作成工程で登録する第１の信号データセットに前記第１の信号データセットの第１の被依存信号が前記第１の信号データセットの第１の検証対象信号に影響を与えるまでの遅延時間情報を前記第１の被依存信号と関連付けて第１の信号データセットに追加する工程と、第２の信号データベース作成工程で登録する第２の信号データセットに前記第２の信号データセットの第２の被依存信号が前記第２の信号データセットの第２の検証対象信号に影響を与えるまでの遅延時間情報を前記第２の被依存信号と関連付けて第２の信号データセットに追加する工程とを含むものを含む。
この構成により、入力側の信号が変化してから該当信号に到達する遅延時間をデータベースに登録することで、時間軸でみた比較が可能になる。
また、本発明は、上記ＬＳＩ機能検証方法において、遅延時間情報をクロック信号とクロックサイクル数で表現するようにしたものを含む。
この構成により、入力側の信号が変化してから該当信号に到達する遅延時間をクロックサイクル数でデータベースに登録することで、時間軸でみた比較がより容易に可能となる。
また、本発明は、上記ＬＳＩ機能検証方法において、検証対象信号に対し、直接影響を与える被依存信号群のみを前記検証対象信号と関係づけた信号データセットを登録する第１または第２の信号データベース作成工程からなるものを含む。
この構成により、直接影響を与える被依存信号群のみを前記検証対象信号と関係づけた信号データセットを登録するようにしているため、データサイズの削減を図ることができる。また、遅延時間情報も含まれるようにすれば、各ノードを累算することで、さまざまなパスの遅延時間情報を出力することができる。
さらにまた信号のパスが複数とおりある場合に、パスごとに遅延時間が異なるというような不整合を効率よく発見することができる。
また、本発明は、上記ＬＳＩ機能検証方法において、検証対象信号と前記検証対象信号に対する被依存信号が同一クロック信号に同期しており、かつ、前記被依存信号が前記検証対象信号に直接影響を与えているものを抽出し、前記クロック信号に対し同期して動作する信号のテーブルリストを作成するクロック信号テーブル作成工程と、前記クロック信号テーブル作成工程で作成されたクロック信号テーブルと信号データベース作成工程で作成された信号データベースからクロック信号とクロックサイクル数を１とした遅延時間情報を自動設定する工程とからなるものを含む。
この構成により、レジスタなどのサイクルベースで階層化を行うことにより、各ノードのパスの遅延時間を１クロックサイクルと単純化でき、遅延時間情報の入力の手間を省略することができる。
また、本発明は、上記ＬＳＩ機能検証方法において、信号データベース作成工程により作成されたデータベースに対し、指定された数以上の検証対象信号の動作に影響を与える被依存信号を抽出するグローバル信号抽出工程と、前記グローバル信号抽出工程で抽出されたグローバル信号の値もしくは値の変化方向に対し、前記グローバル信号が動作に影響を与える検証対象信号の動作を記述できる表を出力するグローバル信号仕様表出力工程とからなるものを含む。
この構成により、グローバル信号を見つけ、この信号に対する仕様フォーマットのテンプレートを出力することで仕様書の品質レベルを向上することができる。
また、本発明は、上記ＬＳＩ機能検証方法において、グローバル信号抽出工程で抽出されたグローバル信号の値もしくは値の変化方向に対し、前記グローバル信号が動作に影響を与える検証対象信号を機能ブロックごとに一括りにし同じ機能ブロックに属する前記検証対象信号の動作が同一の機能ブロックについては、前記一括りした機能ブロックに前記動作を記述することで前記検証対象信号の動作を記述できる表を出力するグローバル信号表出力工程からなるものを含む。
この構成により、同じ機能ブロックの検証対象信号が同じ動作をする場合、入力の手間を省略することができ、作業の簡略化をはかることができる。
また、本発明は、上記ＬＳＩ機能検証方法において、グローバル信号の値により前記グローバル信号が動作に影響を与える検証対象信号の値も一意に決定される機能ブロックに対し、前記グローバル信号にモード属性を与える工程と、前記グローバル信号の値に対し、前記グローバル信号が動作に影響を与える検証対象信号の値を設定する表を出力するグローバル信号仕様表出力工程とを含むものを含む。
この構成により、グローバル信号に適した仕様フォーマットのテンプレートを出力することで、仕様書作成の手間を省略することができる。
また、本発明は、上記ＬＳＩ機能検証方法において、前記グローバル信号仕様表出力工程で出力された表への入力情報にもとづいて機能検証の為の記述言語を出力する検証言語記述出力工程を含むものを含む。
この構成により、グローバル信号に適した記述フォーマットのテンプレートを出力することで、アサーションなどを出力することができる。
また、本発明は、上記ＬＳＩ機能検証方法において、前記グローバル信号の値と前記グローバル信号の変化時刻から一定時間内に前記グローバル信号が動作に影響を与える検証対象信号の値も一意に決定される、前記グローバル信号に初期シーケンス属性を与える工程と、前記グローバル信号の値と前記グローバル信号の変化時刻からの前記一定時間に対し、前記グローバル信号が動作に影響を与える検証対象信号の値を設定できる表を出力するグローバル信号仕様表出力工程とを含むものを含む。
この構成により、データの簡略化をはかることができる。
また、本発明は、上記ＬＳＩ機能検証方法において、前記グローバル信号仕様表出力工程で出力された表への入力情報に基づいて機能検証の為の記述言語を出力する検証言語記述出力工程を含むものを含む。
また、本発明は、上記ＬＳＩ機能検証方法において、前記第１の機能ブロックのポートを第１の検証対象信号とし前記第１の検証対象信号が接続されている第２の機能ブロックのポート群を前記第１位の検証対象信号の被依存信号群として仕様信号データベースに登録する工程と、２つ以上の検証対象信号群の動作に影響を与える第１の被依存信号を抽出するグローバル信号抽出工程と、前記仕様信号データベースに登録された信号データセット内の第２の検証対象信号と前記第２の検証対象信号と関連付けられている第２の被依存信号との動作が常に同じであることを意味する機能検証の為の記述言語を出力する同一動作接続検証記述言語出力工程と、前記グローバル信号抽出工程で抽出されたグローバル信号が動作に影響を与える第３の検証対象信号の前記グローバル信号を含む被依存信号群と前記第３の検証対象信号とを関連付けた表を出力する複合動作接続信号仕様表出力工程と、前記複合動作接続信号仕様表出力工程で出力された複合動作接続信号仕様表に前記複合動作接続信号仕様表に表れる第４の検証対象信号の値を決定する前記第４の検証対象信号の被依存信号群による論理演算を前記複合動作接続信号仕様表に入力する接続動作論理演算入力工程と、前記接続動作論理演算入力工程での入力情報を元に機能検証の為の記述言語を出力する複合動作接続検証記述言語出力工程とを含むものを含む。
また、本発明は、ＬＳＩ機能検証方法において、前記ＬＳＩのＨＤＬに対し、ＨＤＬの検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットを登録する信号データベース作成工程と、前記信号データベース作成工程で作成された信号データベースを入力してＨＤＬのシミュレーションを行うシミュレーション工程と、前記シミュレーション工程で前記被依存信号群の値の変化を前記信号データセットに前記被依存信号と関連付けて記録する信号カバレッジ記録工程と、前記信号カバレッジ記録工程で前記被依存信号群の値の組合せ数に対し記録された前記被依存信号群の値の変化が前記組合せ数の何通り記録されているかを出力するカバレッジ出力工程とからなるものを含む。
この構成により、カバレッジを効率よく算出することができる。
また、本発明は、上記ＬＳＩ機能検証方法において、信号データセットの被依存信号群の値の組合せを前記依存信号群と関連付けて前記信号データセットに付加する被依存信号値組合せ抽出工程と、シミュレーション工程での前記被依存信号群の値の組合せの変化があるごとに各組合せに対し発生した回数を前記信号データセットの前記組合せに関連付けて付加する被依存信号値組合せ記録工程信号カバレッジ記録工程で記録された第１の信号データセットの第１の被依存信号群の信号値の変化の組合せ数に対し、第１の信号データセットの第１の検証対象信号が被依存信号となっている第２の信号データセットに記録結果を引継ぐカバレッジ記録引継ぎ工程を含むものを含む。
また、本発明は、上記ＬＳＩ機能検証方法において、前記ＬＳＩの機能検証の為の記述言語の信号名が前記ＬＳＩの仕様にない場合、前記仕様と前記機能検証の為の記述言語に対する第１の信号データベース比較工程の結果と前記仕様と前記ＬＳＩのＨＤＬに対する第２の信号データベース比較工程の結果から、前記信号名に対し前記仕様と関連付けた情報を前記仕様と前記機能検証の為の記述言語に対する第３の信号データベース工程で作成される信号データベースに付加する工程からなるものを含む。
従来の方法では、検証項目の抽出が仕様書の文章やその文章の読み手に依存して機能検証漏れが起こっていたが、本発明のＬＳＩ機能検証方法によれば、ＬＳＩの仕様書およびアサーション記述またはＨＤＬの各信号に対し、その信号の動作に影響を与える信号群との関連を明確にすることができ、各信号データベースに登録された信号データセットを比較することで、アサーション記述または検証項目の漏れがある可能性や、仕様書の不備や、ＨＤＬに実装できていない信号動作を発見することができる。
以下、本発明であるＬＳＩ機能検証方法の一実施の形態（以下、実施の形態１と呼ぶ）について、図面を参照しながら説明する。
本実施の形態では、記述ルールの異なる表現記述間で検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットを用意し、これらの信号データセットを格納するデータベースを用いたことを特徴とする。
そして本実施の形態のＬＳＩ機能検証方法では、このデータベースを用い、信号データセットを比較することにより、差分の有無を検出し、表現記述による抜けや間違いを検出することにより、整合性のチェックを行うことを特徴とするものである。また、機能検証が正常に行われているか否かをチェックするものである。
図１は、本実施の形態１におけるＬＳＩ機能検証方法の概要説明図であり、図２はこの各工程と入出力情報の構成を示す図である。ここでは記述ルールの異なる表現記述の例として、ＬＳＩの仕様書と、検証言語記述としてのアサーション記述とを比較することにより検証を行うもので、図１に示すように、仕様書１００から、検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットからなる仕様信号データベース１０５を作成する。また、当該ＬＳＩについてのアサーション記述１１０から、検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットからなる検証信号データベース１１５を作成する。そしてこれら仕様信号データベース１０５と検証信号データベース１１５とを比較し（１２０）、この差分１２１をとる。
そしてこの差分があらかじめ決定された範囲内であるか否かによって、各記述の適否を判断する。
図２に詳述するように、ＬＳＩの仕様書１００から、当該仕様書１００で動作が規定されている検証対象信号１０１を抽出すると共に、検証対象信号１０１の動作に影響を与える被依存信号群１０２を抽出し、検証対象信号１０１と被依存信号１０２を関係づけた信号データセット１０３を作成し（１０４）、この信号データセット１０３を登録することによって信号データベース１０５を作成する(信号データベース作成工程１０４)。
一方、当該ＬＳＩの仕様書１１０から作成したアサーション記述１１０で動作が規定されている検証対象信号１１１を抽出するとともに、検証対象信号１１１の動作に影響を与える被依存信号群１１２を抽出し、検証対象信号１１１と被依存信号１１２を関係づけた信号データセット１１３を作成し（１１４）、この信号データセット１１３を登録することによって信号データベース１１５を作成する（信号データベース作成工程１１４）。
そして、信号データベース１０５と信号データベース１１５からそれぞれ信号データセット１０３と信号データセット１１３を取り出して比較する信号データベース比較工程１２０を経て、この信号データベース比較工程１２０で出力される差分１２１を取り出し、この差分があらかじめ決定された範囲内であるか否かによって、各記述の適否を判断するものである。
図３は、本実施の形態１におけるＬＳＩ機能検証方法の信号データベース作成工程で登録される信号データセットの構成を示す図である。図３において、ＬＳＩの仕様書１００から抽出された、検証対象信号１０１ａと、被依存信号１０２ａ、１０２ｂおよび１０２ｃとが関連づけられて、仕様信号データセット１０３を構成している。一方アサーション記述１１０から抽出された検証対象信号１１１ａ、被依存信号１１２ａおよび１１２ｃとが関連づけられて、アサーション信号データセット１１３を構成している。これら仕様信号データセット１０３とアサーション信号データセット１１３とが、信号データベース比較工程１２０で比較され、差分１２１として出力される。
以上のように構成されたＬＳＩ機能検証方法について、以下、その作用について説明する。
仕様書１００から選択された検証対象信号１０１に対し、検証対象信号１０１の動作に影響を与える被依存信号群１０２を仕様書から抽出し、検証対象信号１０１と被依存信号群を１つの信号データセット１０３として扱えるようにし、信号データベース作成工程１０４でその信号データセット１０３を登録して信号データベース１０５を作成する。
また、同様にアサーション記述１１０からも検証対象信号１１１を選択し、検証対象信号１１１の動作に影響を与える被依存信号群１１２をアサーション記述から抽出し、検証対象信号１１１と被依存信号群を１つの信号データセット１１３として扱えるようにし、信号データベース作成工程１１４で、その信号データセット１１３を登録して信号データベース１１５を作成する。そして、信号データベース１０５に登録されている信号データセット１０３と信号データベース１１５に登録されている信号データセット１１３とを信号データベース比較工程１２０で比較し、信号データセット１０３にはあって信号データセット１１３にはない被依存信号、また逆に、信号データセット１１３にはあって信号データセット１０３にはない被依存信号などの情報や、信号データセット１０３および信号データセット１１３のどちらにも存在する被依存信号などの情報を区分した差分１２１を出力する。
この結果を、例えば、図３（ａ）乃至（ｃ）に信号データセットとして示す。図３（ａ）および（ｂ）はそれぞれ、仕様書にもとづく信号データセット１０３と、アサーション記述１１０に基づく、信号データセット１１３を示す。そして図３（ｃ）はこれらを合成して比較するための差分を示す比較データである。図３（ｃ）からあきらかなように、例えば差分１２１で、仕様書にもとづく信号データセット１０３の信号名ＯＵＴ１に関してＩＮ１は動作に影響を与える（○）であるのに対し、アサーション記述にもとづく信号データセット１１３では信号名ＯＵＴ１に関してＩＮ１は動作に影響を与えるとは限らない（△）であり不一致であることがレポートされる。
一方別の表示方法で表示したデータセットとして、例えば、図４に示す。仕様書１００に対し、信号データセット１０３内で検証対象信号１０１ａと被依存信号１０２ａ、１０２ｂおよび１０２ｃとが関連付けられており、アサーション記述１１０に対し、信号データセット１１３内で検証対象信号１１１ａと被依存信号１１２ａおよび１０２ｃとが関連付けられている場合、差分１２１で、被依存信号１０２ｂの信号名ＩＮ２が検証対象信号１１１ａの信号名ＯＵＴ１に関するアサーション記述に含まれていないことがレポートされる。
さらに、被依存信号１０２ａ、１０２ｂまたは１０２ｃが変化をしてから検証対象信号１０１ａに影響を及ぼすまでの遅延時間を付加することで、遅延時間も同時に比較される。また、検証対象信号および被依存信号をレジスタやラッチのようなクロックに同期して動作する信号に限定する。これにより、被依存信号に付加する遅延時間もクロックサイクル数などに置き換えることが可能となる。ここで、例えば図中、“ＩＮ１ ＴＩＭＥ：ＣＬＫ１，２”は、クロック信号ＣＬＫ１がＩＮ１に入力されて出力信号名ＯＵＴ１に到達するのに遅延時間（サイクル）は２であることを意味する。ここでは仕様書に基づいて作成した被依存信号１０２ａではＣＬＫ１，２であるのに対し、アサーション記述に基づいて作成した被依存信号１１２ａではＣＬＫ１，３となっていることから、遅延時間が異なっていることがレポートされる。
（実施の形態２）
次に、ここで用いるデータベースの変形例として、遅延時間情報付加データベースについて説明する。図５に示すように、被依存信号Ｂ１，Ｂ２，・・・・Ｂｍが、変化をしてから検証対象信号Ａ１，Ａ２，・・・Ａｎに到達するまでの遅延時間を付加することで、時間軸で見た比較が可能となる。図中時間はあらかじめ決定された単位時間を用いるものとする。このような信号データセットを格納しておくことにより、遅延時間も同時に比較される。○は直接動作に影響を与えることを示し、−は影響を与えないことを示すものとする。
（実施の形態３）
次に、ここで用いるデータベースの他の変形例として、遅延時間情報付加データベースについて説明する。図６に示すように、被依存信号Ｂ１，Ｂ２，・・・Ｂｍが、変化をしてから検証対象信号Ａ１，Ａ２，・・・Ａｎに到達するまでの遅延時間をクロックサイクル数で示し、この遅延データＣｌｋ１，５、Ｃｌｋ１，６・・・を付加することで、時間軸で見た比較を行うものである。ここで遅延データＣｌｋ１，５はクロック信号Ｃｌｋ１が検証対象信号で５サイクル遅延することを示し、Ｃｌｋ１，６はクロック信号Ｃｌｋ１が検証対象信号で６サイクル遅延することを示す。このような信号データセットを格納しておくことにより、遅延時間も同時に比較される。
（実施の形態４）
次に、ここで用いるデータベースの他の変形例として、階層化データベースについて説明する。階層化データベースは図７（ａ）および（ｂ）に示すように、検証対象信号に対し直接影響を与える被依存信号群のみを検証対象信号と関係づけた信号データセットを作成し、これを格納するものである。図７（ａ）は階層化データベースの構造を示す説明図であり、図７（ｂ）は格納データを示す図である。たとえば、検証対象信号Ａ１に対して、直接影響を与える被依存信号としてはＢ１、Ｂ２、Ｃ１があり、さらにＣ１、Ｃ２はＢ１に直接影響を与える被依存信号でもある。また被依存信号Ｂ２に対して、直接影響を与える被依存信号としてＤ１、Ｄ２がある。このようにＡ，Ｂ，Ｃを階層化しておき、この階層化情報とともに、遅延情報を付加し、このような信号データセットを格納しておくことにより、遅延時間も同時に比較される。
このような、階層化データベースを用いることによりデータサイズを削減することができる。また遅延時間情報も含むように作成しているため、各ノードを累算することでさまざまなパスの遅延時間情報を出力することができる。また、あるノードから別のノードのパスが複数とおりある場合、パスごとに遅延時間が異なるなど、不整合を発見することができる。例えば検証対象信号Ｃ１に対して直接影響を与える被依存信号Ａ１の遅延情報は４であるのに対し、検証対象信号Ｃ１に対して直接影響を与える被依存信号Ｂ１の遅延情報は１、さらにこの被依存信号Ｂ１に対して直接影響を与える被依存信号Ａ１の遅延情報は２であり、合計３となる。この結果からパスごとの遅延時間が異なり、この階層化データベースは不整合な部分を含むことがわかる。ここで不整合とは、必ずしもこれが不可ではないが間違いのある可能性があることをいうものとする。
（実施の形態５）
次に、ここで用いるデータベースの他の変形例として、階層化をレジスタなどサイクルベースにし、各ノードのパスの遅延時間を１クロックサイクルと単純化する方法について説明する。この方法では各ノードのパスの遅延時間についてのデータを単純化することができ、遅延時間情報の入手の手間を省略することができる。レジスタ階層化データベースは図８（ａ）および（ｂ）に示すように、検証対象信号に対し直接影響を与える被依存信号群のみを検証対象信号と関係づけた信号データセットを作成し、これを格納するものである。
すなわち、図８（ａ）に示すように、検証対象信号Ａ１と前記検証対象信号に対する被依存信号Ｂ１，Ｂ２，Ｃ１、Ｃ２，Ｄ１，Ｄ２が同一クロック信号に同期しており、かつ、前記被依存信号が前記検証対象信号に直接影響を与えているものを抽出し、図８（ｂ）に示すように、前記クロック信号に対し同期して動作する信号のテーブルリストを作成する。
そしてこのクロック信号テーブルと信号データベース作成工程で作成された信号データベースとからクロック信号とクロックサイクル数を１とした遅延時間情報を自動設定する。
このように階層化をレジスタなどを用いてサイクルベースにすることで、各ノードのパスの遅延時間を１クロックサイクルと単純化することができ、遅延時間情報の入力の手間を省略することができる。
（実施の形態６）
また、レジスタ階層化データベースを用いた、ＬＳＩ機能検証方法について説明する。図２において前記実施の形態１で説明したのと同様のプロセスを用いて検証がなされる点では同様であるが、信号データセットが、図９に示すように、レジスタ階層化構造を構成している。例えば、検証対象信号１０１ｂに対し、直接影響を与える被依存信号１０２ｄ、１０２ｅおよび１０２ｆのみを検証対象信号１０１ｂと関係づけた信号データセットとして登録し、被依存信号１０２ｄは同時に検証対象信号１０１ｃでもあり、この検証対象信号１０１ｃに対し、直接影響を与える被依存信号１０２ｇおよび１０２ｈのみを検証対象信号１０１ｃと関係づけた信号データセット１０３ｂとして登録し、同様に被依存信号１０２ｅも同時に検証対象信号１０１ｄであり、検証対象信号１０１ｄと検証対象信号１０１ｄに直接影響を与える被依存信号１０２ｉおよび１０２ｊのみを関係づけた信号データセット１０３ｃとして登録する。
このように、検証対象信号や被依存信号をレジスタやラッチのようなクロックに同期して動作する信号に限定することにより信号データベースのサイズを削減できると同時に、被依存信号に付加する遅延時間もクロックサイクル数に置き換えられ、クロックドメイン間の情報も比較可能となり、より多くの内容を検証できることになる。また、検証対象信号と関連付けられて信号データベースに信号データセットとして登録される被依存信号を検証対象信号に直接影響を与えるもののみに限定することにより、信号データベースのサイズを削減でき、かつ、ＨＤＬのレジスタ構造と付き合わせることが可能となる。
（実施の形態７）
次に本発明の実施の形態７について説明する。本実施の形態では、ＬＳＩの仕様書と、ＨＤＬ記述とを比較することにより検証を行うもので、図１０にこの各工程と入出力情報の構成を示す。ここでは記述ルールの異なる表現記述の例として、ＬＳＩの仕様書とＨＤＬ記述とを比較することにより検証を行うもので、図１０に示すように、仕様書１００から、検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットからなる仕様信号データベース１０５を作成する。その一方で、当該ＬＳＩについてのＨＤＬ記述１３０から、検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットからなる検証信号データベース１３５を作成する。そしてこれら仕様信号データベース１０５とＨＤＬ信号データベース１３５とを比較し（１４０）、この差分１４１をとる。
そしてこの差分があらかじめ決定された範囲内であるか否かによって、各記述の適否を判断する。
すなわち、ＬＳＩの仕様書１００から、当該仕様書１００で動作が規定されている検証対象信号１０１を抽出すると共に、検証対象信号１０１の動作に影響を与える被依存信号群１０２を抽出し、検証対象信号１０１と被依存信号１０２を関係づけた信号データセット１０３を作成し（１０４）、この信号データセット１０３を登録することによって信号データベース１０５を作成する(信号データベース作成工程１０４)。
一方、当該ＬＳＩの仕様書１１０から作成したＨＤＬ１３０で動作が規定されている検証対象信号１３１を抽出するとともに、検証対象信号１３１の動作に影響を与える被依存信号群１３２を抽出し、検証対象信号１３１と被依存信号１３２を関係づけた信号データセット１１３を作成し（１１４）、この信号データセット１３３を登録することによって信号データベース１３５を作成する（信号データベース作成工程）。
そして、信号データベース１０５と信号データベース１３５からそれぞれ信号データセット１０３と信号データセット１３３を取り出して比較する信号データベース比較工程１４０を経て、この信号データベース比較工程１４０で出力される差分１４１を取り出し、この差分があらかじめ決定された範囲内であるか否かによって、各記述の適否を判断するものである。
（実施の形態８）
次に本発明の実施の形態８について説明する。本実施の形態では、アサーション記述と、ＨＤＬ記述とを比較することにより検証を行うもので、図１１にこの各工程と入出力情報の構成を示す。ここでは記述ルールの異なる表現記述の例として、アサーション記述とＨＤＬ記述とを比較することにより検証を行うもので、図１１に示すように、アサーション記述１１０から、検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットからなるアサーション記述信号データベース１１５を作成する。その一方で、当該ＬＳＩについてのＨＤＬ記述１３０から、検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットからなる検証信号データベース１３５を作成する。そしてこれらアサーション信号データベース１１５とＨＤＬ信号データベース１３５とを比較し（１５０）、この差分１５１をとる。
そしてこの差分があらかじめ決定された範囲内であるか否かによって、各記述の適否を判断する。
すなわち、アサーション記述１１０から、当該アサーション記述１１０で動作が規定されている検証対象信号１１１を抽出すると共に、検証対象信号１１１の動作に影響を与える被依存信号群１１２を抽出し、検証対象信号１１１と被依存信号１１２を関係づけた信号データセット１１３を作成し（１１４）、この信号データセット１１３を登録することによって信号データベース１１５を作成する(信号データベース作成工程１１４)。
一方、当該ＬＳＩの仕様書１１０から作成したＨＤＬ１３０で動作が規定されている検証対象信号１３１を抽出するとともに、検証対象信号１３１の動作に影響を与える被依存信号群１３２を抽出し、検証対象信号１３１と被依存信号１３２を関係づけた信号データセット１１３を作成し（１１４）、この信号データセット１３３を登録することによって信号データベース１３５を作成する（信号データベース作成工程）。
そして、信号データベース１１５と信号データベース１３５からそれぞれ信号データセット１１３と信号データセット１３３を取り出して比較する信号データベース比較工程１４０を経て、この信号データベース比較工程１５０で出力される差分１５１を取り出し、この差分があらかじめ決定された範囲内であるか否かによって、各記述の適否を判断するものである。
（実施の形態９）
次に本発明の実施の形態９について説明する。本実施の形態では、システムレベル設計記述と、ＨＤＬ記述とを比較することにより検証を行うもので、図１２にこの各工程と入出力情報の構成を示す。ここでは記述ルールの異なる表現記述の例として、システムレベル記述とＨＤＬ記述とを比較することにより検証を行うもので、図１２に示すように、システムレベル設計記述１６０から、検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットからなるシステムレベル設計記述信号データベース１６５を作成する。その一方で、当該ＬＳＩについてのＨＤＬ記述１３０から、検証信号に対する被検証信号を抽出し、動作が規定される検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットからなる検証信号データベース１３５を作成する。そしてこれらシステムレベル設計信号データベース１６５とＨＤＬ信号データベース１３５とを比較し（１７０）、この差分１７１をとる。
そしてこの差分があらかじめ決定された範囲内であるか否かによって、各記述の適否を判断する。
すなわち、システムレベル設計記述１６０から、当該システムレベル設計記述１６０で動作が規定されている検証対象信号１６１を抽出すると共に、検証対象信号１６１の動作に影響を与える被依存信号群１６２を抽出し、検証対象信号１６１と被依存信号１６２を関係づけた信号データセット１６３を作成し（１６４）、この信号データセット１６３を登録することによって信号データベース１６５を作成する(信号データベース作成工程１６４)。
一方、当該ＬＳＩの仕様書１１０から作成したＨＤＬ１３０で動作が規定されている検証対象信号１３１を抽出するとともに、検証対象信号１３１の動作に影響を与える被依存信号群１３２を抽出し、検証対象信号１３１と被依存信号１３２を関係づけた信号データセット１１３を作成し（１１４）、この信号データセット１３３を登録することによって信号データベース１３５を作成する（信号データベース作成工程）。
そして、信号データベース１６５と信号データベース１３５からそれぞれ信号データセット１６３と信号データセット１３３を取り出して比較する信号データベース比較工程１４０を経て、この信号データベース比較工程１７０で出力される差分１７１を取り出し、この差分があらかじめ決定された範囲内であるか否かによって、各記述の適否を判断するものである。
（実施の形態１０）
本実施の形態では、差分を抽出した後の状態について説明する。図１３は、本実施の形態１，８，９におけるＬＳＩ機能検証方法で得られた結果、すなわち差分１２１，１４１，１５１を用いて信号追跡を行う工程２４０を実施する方法である。１２１は仕様書とアサーション記述の信号データベース同士を比較した結果の差分情報、１４１は仕様書とＨＤＬの信号データベース同士を比較した結果の差分情報、１５１はアサーション記述とＨＤＬの信号データベース同士を比較した結果の差分情報、２４０は差分情報１２１、差分情報１４１および差分情報１５１を入力とし新たな差分情報を出力する信号追跡工程、１２２は信号追跡工程２４０から生成される差分情報１２２である。
このように３つ以上の異なる表現記述の比較も極めて容易に実行される。
（実施の形態１１）
本実施の形態では、図１４に説明図を示すように、信号データベース作成工程により作成されたデータベースに対し、指定された数以上の検証対象信号の動作に影響を与える被依存信号を抽出する信号を抽出し、これをグローバル信号として扱うようにし、当該信号に対する仕様フォーマットのテンプレートを出力するようにしたものである。
ここでは、図１４（ａ）に示すように、仕様信号データベースが作成されると、検証対象信号Ａ１乃至Ａ４のうち３つ以上に直接影響を与える被検証信号は、リセット信号ｒｅｓｅｔ１のみであり、図１４（ｂ）に示すように、グローバル信号仕様データベースを作成する。ここではリセット信号ｒｅｓｅｔ１が０のときのみ検証対象信号Ａ１，Ａ２，Ａ３，Ａ４はそれぞれ、０，０，１，１、一方リセット信号ｒｅｓｅｔ１が１のときは、検証対象信号Ａ１，Ａ２，Ａ３，Ａ４はリセット信号に対して変化なしということを示している。
このように、グローバル信号を見つけ出し、その信号に対する仕様フォーマットのテンプレートを出力することにより、仕様書のフォーマットをそろえることができ、取り扱いも簡単となり、仕様書の品質レベルを向上させることができる。
（実施の形態１２）
本実施の形態では、前記実施の形態１１で抽出されたグローバル信号の値もしくは値の変化方向に対し、グローバル信号が動作に影響を与える検証対象信号を機能ブロックごとに一括りにし、同じ機能ブロックに属する検証対象信号の動作が同一である機能ブロックについては、図１５に説明図を示すように、一括りした機能ブロックに（−）動作を記述することで検証対象信号の動作を記述するようにした、グローバル信号表を出力するものである。
ここでは、図１５（ａ）に示すように、仕様信号データベースが作成されると、検証対象信号ブロック１のＢＬＫ１．Ａ１乃至Ａ４のうち３つ以上に直接影響を与える被検証信号は、リセット信号ｒｅｓｅｔ１のみであり、図１５（ｂ）に示すように、グローバル信号仕様データベースを作成する。ここではリセット信号ｒｅｓｅｔ１が０のときのみ検証対象信号ブロック１のＢＬＫ１．Ａ１，Ａ２，Ａ３，Ａ４はそれぞれ、０，０，１，１、一方リセット信号ｒｅｓｅｔ１が１のときは、検証対象信号ブロック１のＢＬＫ１．Ａ１，Ａ２，Ａ３，Ａ４はリセット信号に対して変化なしということを示している。
このように、グローバル信号としてリセット信号ｒｅｓｅｔ１を見つけ出し、その信号に対する仕様フォーマットのテンプレートを出力することにより、仕様書のフォーマットをそろえることができ、取り扱いも簡単となり、仕様書の品質レベルを向上させることができる。
この構成により、上記実施の形態１１による効果に加え、同じ機能ブロックの検証対象信号が同じ動作をする場合には、入力の手間を、省くことができる。
（実施の形態１３）
本実施の形態では、グローバル信号の値により前記グローバル信号が動作に影響を与える検証対象信号の値も一意に決定される機能ブロックに対し、前記グローバル信号に信号の流れを変えるいわゆるモード属性を与え、図１６に説明図を示すように、前記グローバル信号の値に対し、前記グローバル信号が動作に影響を与える検証対象信号の値を設定するグローバル信号仕様表を出力するようにしたことを特徴とする。
そして、グローバル信号仕様表の情報にもとづいて機能検証の為の記述言語を出力することができ、これにより、グローバル信号に適した仕様フォーマットのテンプレートを出力することで、仕様書作成の手間を省略することができる。また、このグローバル信号仕様表の情報にもとづいてアサーション記述を出力することもできる。
（実施の形態１４）
本実施の形態では、グローバル信号の値と前記グローバル信号の変化時刻から一定時間内に前記グローバル信号が動作に影響を与える検証対象信号の値も一意に決定される、前記グローバル信号に初期シーケンス属性（入力信号の属性：初期化信号）を与え、図１７および図１８に説明図を示すように、グローバル信号の値と前記グローバル信号の変化時刻からの前記一定時間に対し、入力信号の属性に従って、グローバル信号が動作に影響を与える検証対象信号の値を設定できるグローバル信号仕様表を出力するようにしたことを特徴とする。ここでｉｎｉｔ＝１、♯５Ａ１＝０とは、初期化信号５クロックでＡ１＝０に初期化されることを示す。
そして、グローバル信号仕様表出力工程で出力された表への入力情報に基づいて機能検証の為の記述言語を出力することもできる。
（実施の形態１５）
本実施の形態では、図１９（ａ）および（ｂ）は、本第実施の形態１５におけるＬＳＩ機能検証方法でＨＤＬの検証対象信号が仕様書に存在しない場合の仕様書の入出力信号とＨＤＬの入出力信号の構成図である。図１９において、２００はトップブロック、２１０、２２０および２３０は仕様書には記載されていないトップブロックのサブブロック１、サブブロック２、サブブロック３であり、２０１、２０２および２０３はトップブロックの入力信号、２０４および２０５はトップブロックの出力信号、２１１および２１２はサブブロック２１０の入力信号、２１３はサブブロック２１０の出力信号、２２１および２２２はサブブロック２２０の入力信号、２２３はサブブロック２２０の出力信号、２３１および２３２はサブブロック２３０の入力信号、２３３および２３４はサブブロック２３０の出力信号である。また、出力信号２１３に対してはその動作を検証するアサーション記述がされており、前アサーション記述は入力信号２１１と入力信号２１２の動作により出力信号２１３の動作が規定される記述になっている。
本実施の形態１５における上記信号データセットを用いてＬＳＩ機能検証を行う際の各工程と入出力情報の構成図は実施の形態１０において図１３に示したものと同様である。仕様書とアサーション記述の信号データベース同士を比較した結果の差分情報１２１、仕様書とＨＤＬの信号データベース同士を比較した結果の差分情報１４１、アサーション記述とＨＤＬの信号データベース同士を比較した結果の差分情報１５１について、ここでも差分情報１２１、差分情報１４１および差分情報１５１を入力とし新たな差分情報１２２を出力する信号追跡工程２４０を実行するように構成されている。
以上のように構成された記述に対するＬＳＩ機能検証方法について、説明する。
図１９のサブブロック２１０の出力信号２１３はアサーション記述の検証対象信号となっており、出力信号２１３の被依存信号が入力信号２１１および入力信号２１２となっているが、図１９（ａ）に示す仕様書にはいずれの信号も記載されていない。これに対し、図１３に示した差分情報１５１が、出力信号２１３に対しＨＤＬ上の被依存信号群とアサーション記述の被依存信号群の双方とも入力信号２１１および入力信号２１２になっており一致していることを示しているとする。ＨＤＬ上、入力信号２１１と入力信号２０１は接続されており、入力信号２１２と出力信号２２３も接続されているとする。
さらに、出力信号２２３の動作に影響を与える信号が入力信号２２１および入力信号２２２となっており、入力信号２２１と入力信号２０２は接続され、入力信号２２２と入力信号２０３も接続されているとする。この場合、出力信号２１３の動作は、入力信号２０１、入力信号２０２および入力信号２０３に影響を受けることを示すことになる。
また、同様にＨＤＬ上、出力信号２１３は入力信号２３１に接続され、入力信号２３１が出力信号２３３の動作に影響を与える信号となっており、出力信号２３３が出力信号２０４と接続されているとする。この場合、出力信号２０４の動作は、出力信号２１３に影響を受けることを示すことになる。
ここで差分情報１４１が０であり、仕様書およびＨＤＬの双方ともに入力信号２０１、入力信号２０２および入力信号２０３が検証対象信号としての出力信号２０４の被依存信号であることを示している場合、ＨＤＬ上の内部ノードとなる出力信号２１３の被依存信号となる入力信号２０１、入力信号２０２および入力信号２０３は仕様書と整合性がとれていると判断できる。差分情報１５１で、アサーション記述上の検証対象信号である出力信号２１３の被依存信号である入力信号２１１および入力信号２１２はＨＤＬ上の出力信号２１３の被依存信号群に含まれていることが示されており、ＨＤＬ上の入力信号２１１と入力信号２０１との依存関係、および、入力信号２１２と入力信号２０１と入力信号２０３との依存関係から、アサーション記述上の出力信号２１３の被依存信号である入力信号２１１と入力信号２１２との関係は、仕様書上の検証対象信号２０４と被依存信号である入力信号２０１、入力信号２０２および入力信号２０３との関係と整合性がとれていると判断できる。
（実施の形態１６）
本実施の形態では、接続動作論理演算入力工程での入力情報を元に機能検証の為の記述言語を出力する複合動作接続検証記述言語出力工程を含むようにしたことを特徴とするもので、ブロック間のポート間接続しようとモード信号仕様とからブロック接続用のアサーションを自動出力することができる。
ここでは例えば、第１の機能ブロックのポートを第１の検証対象信号とし第１の検証対象信号が接続されている第２の機能ブロックのポート群を第１位の検証対象信号の被依存信号群として仕様信号データベースに登録し、２つ以上の検証対象信号群の動作に影響を与える第１の被依存信号を抽出してグローバル信号とする。そして仕様信号データベースに登録された信号データセット内の第２の検証対象信号と前記第２の検証対象信号と関連付けられている第２の被依存信号との動作が常に同じであることを意味する機能検証の為の記述言語を出力して、グローバル信号抽出工程で抽出されたグローバル信号が動作に影響を与える第３の検証対象信号のグローバル信号を含む被依存信号群と第３の検証対象信号とを関連付けた表を出力する複合動作接続信号仕様表を出力する。そしてさらに複合動作接続信号仕様表出力工程で出力された複合動作接続信号仕様表に複合動作接続信号仕様表に表れる第４の検証対象信号の値を決定する第４の検証対象信号の被依存信号群による論理演算を複合動作接続信号仕様表に入力する。そしてさらに、接続動作論理演算入力工程での入力情報を元に機能検証の為の記述言語を出力する。
（実施の形態１７）
本実施の形態では、図２０に示すように、ＬＳＩ機能検証のための記述言語の信号名がこのＬＳＩの仕様にない場合、この仕様と機能検証のための記述言語に対する信号データベース比較工程１４０の結果としての差分１４１と、アサーション記述とＨＤＬに対する信号データベース比較工程１５０の結果としての差分１５１と対応付け工程２００で対応付けることにより、この信号名に対し、仕様と関連付けた情報として信号名を想定し、これを付加するようにしている。
このようにＬＳＩの機能検証の為の記述言語の信号名が前記ＬＳＩの仕様にない場合、仕様と前記機能検証の為の記述言語に対する信号データベース比較工程の結果と前記仕様と前記ＬＳＩのＨＤＬに対する信号データベース比較工程の結果から、信号名に対し前記仕様と関連付けた情報を前記仕様と前記機能検証の為の記述言語に対する信号データベース工程で作成される信号データベースに付加するようにしたものである。
これにより、容易に欠落情報を検出し、補うことが容易に可能となる。
（実施の形態１８）
本実施の形態では、図２１に示すように、ＬＳＩのＨＤＬに対し、ＨＤＬの検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットを登録し、信号データベースを作成し、これを入力信号として用いてＨＤＬのシミュレーションを行い、被依存信号群の値の変化を信号データセットに対し、被依存信号と関連付けて記録するようにしたことを特徴とするもので、この信号カバレッジ記録１３６で被依存信号群の値の組合せ数に対し記録された被依存信号群の値の変化が組合せ数の何通り記録されているかを被依存信号カバレッジレポート１３７として出力する。
このようにして、被依存信号カバレッジレポート１３７には、各入力信号が変化したか、各入力信号が０／１の値をとったか、各入力の組み合わせをすべて満たしたか、段数レベルごとのカバレッジを満たしたかどうかなどの情報をレポートする。
これにより、仕様の信号依存表と比較できていれば、コードカバレッジがリンクしているため、仕様からみたテストパターンの網羅性を検出することができる。
（実施の形態１９）
本実施の形態では、図２２に示すように、前段のカバレッジ結果を合算することで当該カバレッジを算出するようにしている。
例えば、左端列の段の２つのノードＡ，Ｂが（Ａ，Ｂ）＝（０，０）、（１，１）（１，０）（すなわちＡ：０／０／１／−、Ｂ；０／１／０／−）である場合、中間列の段のノードの上端では、コードカバレッジは３／４となる。またその下では６／８、さらにその下では８／８、さらにその下では１３／１６、そして右端の段のノードでは、中間列の段の４つのノードの全体を合算することで、組み合わせ数に対する信号の検出記録の数、３０／３６すなわち８４．４％のカバレッジであることが確認される。
このように、信号カバレッジ記録工程で記録された第１の信号データセットの第１の被依存信号群の信号値の変化の組合せ数に対し、第１の信号データセットの第１の検証対象信号が被依存信号となっている第２の信号データセットに記録結果を引継ぐようにしたもので、効率よくカバレッジの算出が可能となる。
本発明にかかるＬＳＩ機能検証方法は、容易に効率よく機能検証を行うことができることから、超ＬＳＩの検証、仕様書の作成などにも適用可能である。
本発明の実施の形態１の方法の基本概念を示す説明図 本発明の実施の形態１の方法を示す説明図 本発明の実施の形態１で得られるデータセットおよびその比較データを示す図 本発明の実施の形態１で得られるデータセットの一例を示す図 本発明の実施の形態２のデータベースを示す図 本発明の実施の形態３のデータベースを示す図 本発明の実施の形態４のデータベースを示す図 本発明の実施の形態５のデータベースを示す図 本発明の実施の形態６で得られるデータセットの一例を示す図 本発明の実施の形態７の方法を示す説明図 本発明の実施の形態８の方法を示す説明図 本発明の実施の形態９の方法を示す説明図 本発明の実施の形態１０の方法を示す説明図 本発明の実施の形態１１のデータベースの作成工程におけるグローバル信号仕様を示す図 本発明の実施の形態１２のデータベースの作成工程におけるグローバル信号仕様を示す図 本発明の実施の形態１３のデータベースの作成工程におけるグローバル信号仕様を示す図 本発明の実施の形態１４のデータベースの作成工程におけるグローバル信号仕様を示す図 本発明の実施の形態１４のデータベースの作成工程におけるグローバル信号仕様を示す図 本発明の実施の形態１５の方法を示す説明図 本発明の実施の形態１７の方法を示す説明図 本発明の実施の形態１８の方法を示す説明図 本発明の実施の形態１９の方法を示す説明図
符号の説明
１００ 仕様書
１０５ 仕様信号データベース
１１０ アサーション記述
１１５ 仕様信号データベース
１２０ 比較工程
１２１ 差分

Claims (24)

  1. ＬＳＩの機能検証に用いられるデータベースであって、
    設計仕様または設計仕様に基づいて作成される記述において、前記ＬＳＩの動作が規定される検証対象信号と、前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットを格納したデータベース。
  2. 請求項１に記載のデータベースであって、
    前記ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットと、
    前記ＬＳＩの機能検証の為の記述言語で検証対象となっている第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットとを格納したデータベース。
  3. 請求項１に記載のデータベースであって、
    前記ＬＳＩの機能検証の為の第１の記述言語で検証対象となっている第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットと、
    前記ＬＳＩの機能検証の為の第２の記述言語で検証対象となっている第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットとを格納したデータベース。
  4. ＬＳＩ機能検証方法において、
    前記ＬＳＩの動作が規定される検証対象信号と、前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットを、
    設計仕様または設計仕様に基づいて作成される複数の記述ルールの異なる表現記述に対して、それぞれ作成することにより、
    前記信号データセットを複数個用意する信号データベース作成工程と、
    前記信号データセット相互の内の少なくとも２つを比較し、差分を出力する信号データベース比較工程とを備えたＬＳＩ機能検証方法。
  5. 請求項４に記載のＬＳＩ機能検証方法であって、
    前記信号データセットは、抽象度の異なる記述レベルに対してそれぞれ作成されたものであるＬＳＩ機能検証方法。
  6. 請求項４に記載のＬＳＩ機能検証方法であって、
    前記ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、
    前記ＬＳＩの機能検証の為の記述言語で記述され、検証対象となっている第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、
    前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程とからなるＬＳＩ機能検証方法。
  7. 請求項４に記載のＬＳＩ機能検証方法であって、
    前記ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、
    前記ＬＳＩの機能を表現した記述言語（Hardware Description Language以下ＨＤＬと呼ぶ）で記述され、検証対象となっている第２の検証対象信号と、前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、
    前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程とからなるＬＳＩ機能検証方法。
  8. 請求項４に記載のＬＳＩ機能検証方法であって、
    前記ＬＳＩの仕様として動作が規定される第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、
    前記ＬＳＩの機能を表現した記述言語（ＨＤＬ）の第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程とからなるＬＳＩ機能検証方法。
  9. 請求項４に記載のＬＳＩ機能検証方法であって、
    第１のＨＤＬの第１の検証対象信号と前記第１の検証対象信号の動作に影響を与える第１の被依存信号群を関係づけた第１の信号データセットを登録する第１の信号データベース作成工程と、
    前記第１のＨＤＬとは、信号間のデータの送受信に関し時間の概念が異なる第２のＨＤＬの第２の検証対象信号と前記第２の検証対象信号の動作に影響を与える記述になっている第２の被依存信号群を関係づけた第２の信号データセットを登録する第２の信号データベース作成工程と、
    前記第１の信号データセットと前記第２の信号データセットを比較し差分を出力する信号データベース比較工程からなるＬＳＩ機能検証方法。
  10. 請求項４乃至９のいずれかに記載のＬＳＩ機能検証方法であって、
    前記第１の信号データベース作成工程で登録する第１の信号データセットに前記第１の信号データセットの第１の被依存信号が前記第１の信号データセットの第１の検証対象信号に影響を与えるまでの遅延時間情報を前記第１の被依存信号と関連付けて第１の信号データセットに追加する工程と、
    第２の信号データベース作成工程で登録する第２の信号データセットに前記第２の信号データセットの第２の被依存信号が前記第２の信号データセットの第２の検証対象信号に影響を与えるまでの遅延時間情報を前記第２の被依存信号と関連付けて第２の信号データセットに追加する工程とを含むＬＳＩ機能検証方法。
  11. 請求項１０記載のＬＳＩ機能検証方法において、
    遅延時間情報をクロック信号とクロックサイクル数で表現するようにしたＬＳＩ機能検証方法。
  12. 請求項４乃至９のいずれかに記載のＬＳＩ機能検証方法であって、
    検証対象信号に対し、直接影響を与える被依存信号群のみを前記検証対象信号と関係づけた信号データセットを登録する第１または第２の信号データベース作成工程からなるＬＳＩ機能検証方法。
  13. 請求項１１または１２に記載のＬＳＩ機能検証方法であって、
    検証対象信号と前記検証対象信号に対する被依存信号が同一クロック信号に同期しており、かつ、前記被依存信号が前記検証対象信号に直接影響を与えているものを抽出し、前記クロック信号に対し同期して動作する信号のテーブルリストを作成するクロック信号テーブル作成工程と、
    前記クロック信号テーブル作成工程で作成されたクロック信号テーブルと信号データベース作成工程で作成された信号データベースからクロック信号とクロックサイクル数を１とした遅延時間情報を自動設定する工程とからなるＬＳＩ機能検証方法。
  14. 請求項４乃至８のいずれかに記載のＬＳＩ機能検証方法であって、
    信号データベース作成工程により作成されたデータベースに対し、指定された数以上の検証対象信号の動作に影響を与える被依存信号を抽出するグローバル信号抽出工程と、
    前記グローバル信号抽出工程で抽出されたグローバル信号の値もしくは値の変化方向に対し、前記グローバル信号が動作に影響を与える検証対象信号の動作を記述できる表を出力するグローバル信号仕様表出力工程とからなるＬＳＩ機能検証方法。
  15. 請求項１４に記載のＬＳＩ機能検証方法であって、
    グローバル信号抽出工程で抽出されたグローバル信号の値もしくは値の変化方向に対し、前記グローバル信号が動作に影響を与える検証対象信号を機能ブロックごとに一括りにし同じ機能ブロックに属する前記検証対象信号の動作が同一の機能ブロックについては、前記一括りした機能ブロックに前記動作を記述することで前記検証対象信号の動作を記述できる表を出力するグローバル信号表出力工程からなるＬＳＩ機能検証方法。
  16. 請求項１４に記載のＬＳＩ機能検証方法であって、
    グローバル信号の値により前記グローバル信号が動作に影響を与える検証対象信号の値も一意に決定される機能ブロックに対し、前記グローバル信号にモード属性を与える工程と、
    前記グローバル信号の値に対し、前記グローバル信号が動作に影響を与える検証対象信号の値を設定する表を出力するグローバル信号仕様表出力工程とを含むＬＳＩ機能検証方法。
  17. 請求項１５に記載のＬＳＩ機能検証方法であって、
    前記グローバル信号仕様表出力工程で出力された表への入力情報にもとづいて機能検証の為の記述言語を出力する検証言語記述出力工程を含むＬＳＩ機能検証方法。
  18. 請求項１６記載のＬＳＩ機能検証方法であって、
    前記グローバル信号の値と前記グローバル信号の変化時刻から一定時間内に前記グローバル信号が動作に影響を与える検証対象信号の値も一意に決定される、前記グローバル信号に初期シーケンス属性を与える工程と、
    前記グローバル信号の値と前記グローバル信号の変化時刻からの前記一定時間に対し、前記グローバル信号が動作に影響を与える検証対象信号の値を設定できる表を出力するグローバル信号仕様表出力工程とを含むＬＳＩ機能検証方法。
  19. 請求項１８記載のＬＳＩ機能検証方法であって、
    前記グローバル信号仕様表出力工程で出力された表への入力情報に基づいて機能検証の為の記述言語を出力する検証言語記述出力工程を含むＬＳＩ機能検証方法。
  20. 請求項１３記載または１４に記載のＬＳＩ機能検証方法であって、
    前記第１の機能ブロックのポートを第１の検証対象信号とし前記第１の検証対象信号が接続されている第２の機能ブロックのポート群を前記第１位の検証対象信号の被依存信号群として仕様信号データベースに登録する工程と、
    ２つ以上の検証対象信号群の動作に影響を与える第１の被依存信号を抽出するグローバル信号抽出工程と、
    前記仕様信号データベースに登録された信号データセット内の第２の検証対象信号と前記第２の検証対象信号と関連付けられている第２の被依存信号との動作が常に同じであることを意味する機能検証の為の記述言語を出力する同一動作接続検証記述言語出力工程と、
    前記グローバル信号抽出工程で抽出されたグローバル信号が動作に影響を与える第３の検証対象信号の前記グローバル信号を含む被依存信号群と前記第３の検証対象信号とを関連付けた表を出力する複合動作接続信号仕様表出力工程と、
    前記複合動作接続信号仕様表出力工程で出力された複合動作接続信号仕様表に前記複合動作接続信号仕様表に表れる第４の検証対象信号の値を決定する前記第４の検証対象信号の被依存信号群による論理演算を前記複合動作接続信号仕様表に入力する接続動作論理演算入力工程と、
    前記接続動作論理演算入力工程での入力情報を元に機能検証の為の記述言語を出力する複合動作接続検証記述言語出力工程とを含むＬＳＩ機能検証方法。
  21. 請求項４に記載のＬＳＩ機能検証方法において、前記ＬＳＩのＨＤＬに対し、ＨＤＬの検証対象信号と前記検証対象信号の動作に影響を与える被依存信号群を関係づけた信号データセットを登録する信号データベース作成工程と、前記信号データベース作成工程で作成された信号データベースを入力してＨＤＬのシミュレーションを行うシミュレーション工程と、前記シミュレーション工程で前記被依存信号群の値の変化を前記信号データセットに前記被依存信号と関連付けて記録する信号カバレッジ記録工程と、前記信号カバレッジ記録工程で前記被依存信号群の値の組合せ数に対し記録された前記被依存信号群の値の変化が前記組合せ数の何通り記録されているかを出力するカバレッジ出力工程とを含むＬＳＩ機能検証方法。
  22. 請求項２１記載のＬＳＩ機能検証方法であって、
    信号データセットの被依存信号群の値の組合せを前記依存信号群と関連付けて前記信号データセットに付加する被依存信号値組合せ抽出工程と、
    シミュレーション工程での前記被依存信号群の値の組合せの変化があるごとに各組合せに対し発生した回数を前記信号データセットの前記組合せに関連付けて付加する被依存信号値組合せ記録工程からなるＬＳＩ機能検証方法。
  23. 前記２１記載のＬＳＩ機能検証方法であって、
    信号カバレッジ記録工程で記録された第１の信号データセットの第１の被依存信号群の信号値の変化の組合せ数に対し、第１の信号データセットの第１の検証対象信号が被依存信号となっている第２の信号データセットに記録結果を引継ぐカバレッジ記録引継ぎ工程を含むＬＳＩ機能検証方法。
  24. 請求項４乃至８のいずれかに記載のＬＳＩ機能検証方法であって、
    前記ＬＳＩの機能検証の為の記述言語の信号名が前記ＬＳＩの仕様にない場合、前記仕様と前記機能検証の為の記述言語に対する第１の信号データベース比較工程の結果と前記仕様と前記ＬＳＩのＨＤＬに対する第２の信号データベース比較工程の結果から、前記信号名に対し前記仕様と関連付けた情報を前記仕様と前記機能検証の為の記述言語に対する第３の信号データベース工程で作成される信号データベースに付加する工程からなるＬＳＩ機能検証方法。
JP2005285260A 2005-09-29 2005-09-29 データベースおよびこれを用いたｌｓｉ機能検証方法 Withdrawn JP2007094891A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005285260A JP2007094891A (ja) 2005-09-29 2005-09-29 データベースおよびこれを用いたｌｓｉ機能検証方法
US11/527,406 US20070074137A1 (en) 2005-09-29 2006-09-27 Database and method of verifying function of LSI using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005285260A JP2007094891A (ja) 2005-09-29 2005-09-29 データベースおよびこれを用いたｌｓｉ機能検証方法

Publications (1)

Publication Number Publication Date
JP2007094891A true JP2007094891A (ja) 2007-04-12

Family

ID=37895666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005285260A Withdrawn JP2007094891A (ja) 2005-09-29 2005-09-29 データベースおよびこれを用いたｌｓｉ機能検証方法

Country Status (2)

Country Link
US (1) US20070074137A1 (ja)
JP (1) JP2007094891A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2009564A1 (en) 2007-06-28 2008-12-31 Kabushiki Kaisha Toshiba Verification apparatus and verification method
JP2010079727A (ja) * 2008-09-26 2010-04-08 Fujitsu Ltd 検証支援プログラム、検証支援装置および検証支援方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7917873B1 (en) * 2007-02-12 2011-03-29 Zocalo Tech, Inc. System and method for verification of integrated circuit design
US7810056B1 (en) 2007-02-27 2010-10-05 Cadence Design Systems, Inc. Method and system for implementing context aware synthesis of assertions
US7712060B1 (en) * 2007-02-27 2010-05-04 Cadence Design Systems, Inc. Method and system for handling assertion libraries in functional verification
US9405870B2 (en) * 2007-09-06 2016-08-02 Globalfoundries Inc. Generating coverage data for a switch frequency of HDL or VHDL signals
JP2010003008A (ja) * 2008-06-18 2010-01-07 Fujitsu Ltd 検出プログラム、検出装置および検出方法
US8555226B1 (en) * 2012-09-04 2013-10-08 Freescale Semiconductor, Inc. Automatic verification of dependency
US10830818B2 (en) * 2017-09-25 2020-11-10 International Business Machines Corporation Ensuring completeness of interface signal checking in functional verification

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6742166B2 (en) * 2001-07-20 2004-05-25 Hewlett-Packard Development Company, L.P. System and method for evaluating functional coverage linked to a verification test plan
JP3848157B2 (ja) * 2001-12-27 2006-11-22 株式会社東芝 Ｌｓｉ設計検証装置、ｌｓｉ設計検証方法、及びｌｓｉ設計検証プログラム
US7137078B2 (en) * 2003-03-27 2006-11-14 Jasper Design Automation, Inc. Trace based method for design navigation
US7188324B1 (en) * 2004-07-16 2007-03-06 Sun Microsystems, Inc. Assertion morphing in functional verification of integrated circuit design

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2009564A1 (en) 2007-06-28 2008-12-31 Kabushiki Kaisha Toshiba Verification apparatus and verification method
US8578308B2 (en) 2007-06-28 2013-11-05 Kabushiki Kaisha Toshiba Verification apparatus and verification method
JP2010079727A (ja) * 2008-09-26 2010-04-08 Fujitsu Ltd 検証支援プログラム、検証支援装置および検証支援方法

Also Published As

Publication number Publication date
US20070074137A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP2007094891A (ja) データベースおよびこれを用いたｌｓｉ機能検証方法
Huang et al. Formal equivalence checking and design debugging
JP5570701B2 (ja) 集積回路の故障モード・影響分析を実行するための方法、およびそのためのコンピュータプログラム製品
Wu et al. A robust functional ECO engine by SAT proof minimization and interpolation techniques
JP2004213605A (ja) 論理等価検証装置
US20080288234A1 (en) Method, system and program product supporting user tracing in a simulator
US7888971B2 (en) Verification support system and method
US20230043751A1 (en) Unified power format annotated rtl image recognition to accelerate low power verification convergence
US8495054B2 (en) Logic diagram search device
US20030221173A1 (en) Method and apparatus for detecting connectivity conditions in a netlist database
JP4445517B2 (ja) 回路設計検証方法および回路設計検証のためのプログラム
CN113138808B (zh) 一种集成方法、装置、计算机设备和存储介质
US20230306172A1 (en) Dynamic cdc verification method
US8001503B2 (en) Method and system for automatically accessing internal signals or ports in a design hierarchy
US7814455B2 (en) Logic synthesis method and device
JP4239008B2 (ja) 情報処理方法、情報処理装置およびプログラム
US11550979B2 (en) Implementing and verifying safety measures in a system design based on safety specification generated from safety requirements
Chockler et al. Easier and more informative vacuity checks
US11467851B1 (en) Machine learning (ML)-based static verification for derived hardware-design elements
EP4281896A1 (en) Structural analysis for determining fault types in safety related logic
US10909290B2 (en) Method of detecting a circuit malfunction and related device
US10094875B1 (en) Methods, systems, and articles of manufacture for graph-driven verification and debugging of an electronic design
US8438518B2 (en) Apparatus for designing semiconductor integrated circuit, method of designing semiconductor integrated circuit, and program for designing semiconductor integrated circuit
Biswal et al. A binary decision diagram approach to on-line testing of asynchronous circuits with dynamic and static C-elements
Migairou et al. A simple statistical timing analysis flow and its application to timing margin evaluation

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081001

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081118