JP2002073719A

JP2002073719A - 回路動作モデル記述の生成方法および論理設計検証装置

Info

Publication number: JP2002073719A
Application number: JP2000268393A
Authority: JP
Inventors: Masaki Ito; 雅樹伊藤; Yoshio Takamine; 美夫高嶺
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-08-31
Filing date: 2000-08-31
Publication date: 2002-03-12
Also published as: US6536031B2; US20020046391A1

Abstract

(57)【要約】【課題】シュミレーションに必要な回路動作モデル記
述の自動生成方法と論理設計検証装置を提供する。【解決手段】論理回路モジュールの入出力信号の状態
遷移をクロックサイクル精度で定義したインタフェース
記述１０と、上記論理回路モジュールが備える信号また
はデータの処理機能をプログラム関数として定義した機
能記述２０とを読み込み、回路内部動作と入出力信号の
状態遷移をクロックサイクル精度で定義した論理回路動
作モデル記述４０を自動的に生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路動作モデル記
述の生成方法および論理設計検証装置に関し、更に詳し
くは、論理回路装置におけるシステムレベルの設計に必
要な回路動作モデル記述の生成方法および回路動作モデ
ル記述生成ソフトウエアと、論理回路装置のシステム全
体または一部ハードウェアの論理設計の正しさを検証す
るための論理設計検証装置に関する。

【０００２】

【従来の技術】従来、例えば、デジタル同期式計算機や
システムＬＳＩなどの論理回路装置をＬＳＩ化する場
合、システムレベルの設計で、Ｃ言語やＣ＋＋言語など
のソフトウェア・プログラミング言語を適用した設計手
法が知られている。これらのプログラミング言語によっ
てシステム機能を記述し、それを計算機上でコンパイル
した後、シュミレーション・ライブラリとリンクして実
行することにより、機能シミュレーションによる論理回
路装置の機能検証が可能となる。但し、上記設計手法
は、論理回路装置のシステム機能のみに着目したもので
あり、論理回路装置の一部または全部をハードウェア化
する場合に考慮すべき各種信号の入出力タイミングをも
含んだシステム動作の記述、あるいはそれらの検証を可
能とするものではない。

【０００３】一方、計算機上で実行されるソフトウェア
と既存のハードウェア回路モジュールとを組み合わせ、
不足する機能部分を新規に設計することによって、所望
されるシステム全体機能を実現するシステム設計手法が
ある。以下の説明では、計算機に含まれる中央処理装置
もハードウェア回路モジュールの一つとして考える。複
数の回路モジュールから構成される論理回路システムで
は、各回路モジュールのインタフェースをモジュール間
の信号交信手順（以下、プロトコルと言う）に適合する
ように設計する必要がある。

【０００４】各種信号の入出力タイミングが判るように
回路モジュールのインタフェースを記述するための技術
として、例えば、K. Suzuki他、“OwL: An Interface D
escription Language for IP Reuse” IEEE CICC'99、p
p.403-406があり、これと同様の技術が特開平１２−１
２３０６４号（特願平１０−２９７８２７号）に開示さ
れている。

【０００５】上記インタフェース記述法では、回路モジ
ュールにおける入出力信号の信号値組合せをアルファベ
ット名で表し、回路モジュールの各インタフェースをア
ルファベット名系列の集合として定義している。また、
系列の表現方法とその集合の表現方法として正規表現を
用いることにより、比較的小さな記述量で多彩なインタ
フェース表現を可能としている。以下の説明では、上記
特開平１２−１２３０６４号に開示されたインタフェー
ス記述法をＯｗＬインタフェース記法と呼ぶことにす
る。

【０００６】従来、論理回路装置のハードウェア設計の
検証方法として、論理シミュレーションが広く利用され
ている。論理シミュレーションでは、ハードウェア記述
言語で設計論理を記述し、シミュレータにより模擬実行
する。論理回路装置が複数の回路モジュールからなる場
合、検証対象となる新たな回路モジュール（新たな設計
部分）は、設計結果を示す詳細記述をシュミレータに入
力し、上記検証対象モジュールに結合される他の回路モ
ジュール（周辺論理）は、高速実行できるように簡易記
述の形でシュミレータに入力することにより、システム
全体のシミュレーションが行われる。尚、周辺論理の簡
易記述は、ハードウェア記述言語で記述する場合もあれ
ば、例えば、Ｃ言語などのソフトウェア・プログラミン
グ言語で記述する場合もある。

【０００７】上述したシュミレータによる設計検証で
は、テストパタンに従って検証対象と周辺論理の動作を
模擬実行し、得られた出力値や、内部レジスタあるいは
メモリなどの内容を期待値と比較することにより、検証
対象が正しく動作するか否かを判定する。判定のために
必要となる検証対象の期待値は、予め人手によって計算
しておくか、期待値計算用の特殊なプログラムを利用し
て生成する。期待値計算用プログラムをシュミレータに
接続し、検証対象のシュミレーション実行時に各期待値
を算出するようにしてもよい。これらの期待値計算用プ
ログラムは、ハードウェア記述言語で記述する場合もあ
れば、Ｃ言語などのソフトウェア・プログラミング言語
で記述する場合もある。

【０００８】

【発明が解決しようとする課題】然るに、上述した従来
の設計手法では、ハードウェアの設計検証に先だって準
備すべき周辺論理記述や、検証対象の期待値計算用のプ
ログラムの開発に多大な工数が必要となる。これは、設
計対象となる論理回路の高速化、複雑化に伴って、周辺
論理の記述や期待値計算プログラムにかなりの精度が要
求されているためである。

【０００９】本発明の目的は、論理回路装置のシュミレ
ーションにおける前処理工程の所要時間を短縮すること
にある。本発明の他の目的は、各種入出力信号のタイミ
ング情報を含む回路動作モデル記述を迅速に準備できる
の回路動作モデル記述の生成方法およびソフトウエアを
提供することにある。本発明の他の目的は、回路モジュ
ールの検証に必要な高精度の期待値を迅速に用意できる
回路動作モデル記述の生成方法およびソフトウエアを提
供することにある。本発明の他の目的は、回路モジュー
ルの設計結果を迅速に検証できる論理設計検証装置を提
供することにある。本発明の他の目的は、１つ或いは複
数の周辺回路モジュールと結合して１つの論理システム
を構成する要素回路モジュールの設計結果を迅速に検証
できる論理設計検証装置を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、回路モジュールのシステムレベルの機
能記述と、上記回路モジュールのインタフェース記述と
を入力として、シュミレータが必要とする回路動作モデ
ル記述を自動的に生成することを特徴とする。更に詳述
すると、本発明による回路動作モデルの生成方法は、回
路モジュールの１群の入出力信号の状態遷移をクロック
サイクル精度で定義したインタフェース記述と、上記回
路モジュールが備える信号またはデータの処理機能を機
能毎にプログラム関数として定義した機能記述とを読み
込み、上記インタフェース記述で定義された入出力信号
の状態遷移に上記機能記述で定義されたプログラム関数
の内容を組み込むことによって、回路内部動作と入出力
信号の状態遷移をクロックサイクル精度で定義した回路
動作モデル記述を生成することを特徴とする。

【００１１】また、本発明の論理設計検証装置は、論理
回路の１群の入出力信号の状態遷移をクロックサイクル
精度で定義したインタフェース記述と、上記論理回路が
備える信号またはデータの処理機能を動作クロックとは
無関係に定義した機能記述とに基づいて、回路内部動作
と入出力信号の状態遷移をクロックサイクル精度で定義
した動作モデル記述を自動生成する動作モデル記述生成
手段を備えたことを特徴とする。

【００１２】上記動作モデル記述生成手段によって、検
証対象となる論理回路の動作モデル記述を生成した場
合、この動作モデル記述は検証対象論理回路の期待値計
算モデルとなる。従って、上記動作モデル記述と予め用
意された上記論理回路の論理設計データとに基づいて、
上記論理設計データにより実現されるハードウエア論理
回路の動作をクロックサイクル精度で検証することが可
能となる。

【００１３】上記動作モデル記述生成手段は、周辺回路
の動作モデル記述を生成することもできる。従って、検
証対象となる論理回路のインタフェース記述と機能記述
とから第１の動作モデル記述を生成し、上記論理回路と
結合される周辺回路のインタフェース記述と機能記述と
から第２の動作モデル記述を生成することによって、上
記自動生成された第１、第２の動作モデルと、予め用意
された上記論理回路の論理設計データとに基づいて、上
記論理設計データで実現される回路動作をクロックサイ
クル精度で検証することが可能となる。

【００１４】本発明の他の特徴は、（１）論理回路モジ
ュールの１群の入出力信号の状態遷移をクロックサイク
ル精度で定義したインタフェース記述を外部ファイルか
ら読み込むステップと、（２）上記インタフェース記述
で定義されたクロックサイクル毎の入出力信号値の組合
せと状態名との対応関係をマクロ記述に変換するステッ
プと、（３）上記インタフェース記述における入出力信
号定義に基づいて、複数の内部変数を含む関数名を生成
するステップと、（４）上記インタフェース記述におけ
る入出力信号の状態遷移定義に基づいて、上記論理回路
モジュールの状態遷移をモデル化した決定性有限状態機
械を生成するステップと、（５）上記論理回路モジュー
ルが備える信号またはデータの処理機能を定義した機能
記述ファイルを選択的に参照しつつ、上記決定性有限状
態機械の動作を所定のルールでプログラム関数に変換す
るステップとからなる回路動作モデル生成ソフトウエア
を記録したコンピュータで読み取り可能な記憶媒体にあ
る。

【００１５】

【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。図１は、本発明による論理設計検証装
置の基本的構成を示す。図１において、３０は、１つの
回路モジュール（論理回路）に関する機能記述１０とイ
ンタフェース記述２０とを入力として、上記回路モジュ
ールの回路動作モデル記述４０を生成する回路動作モデ
ル記述生成ルーチンを示し、７０は、上記回路動作モデ
ル記述４０と、検証対象となる回路モジュールの回路記
述５０と、テストデータ８０とに基づいてシュミレーシ
ョン動作を実行し、実行結果を出力装置９０に出力する
シュミレータを示す。

【００１６】機能記述１０は、１つの回路モジュールが
もつ機能を表す機能記述データであり、例えば、ハード
ディスク装置などの記憶装置に格納され、機能記述１０
には入出力信号のタイミング情報は含まれていない。上
記機能記述１０は、例えば、Ｃ言語やＣ＋＋言語などの
ソフトウェア・プログラミング言語、あるいは、ＶＨＤ
ＬやＶｅｒｉｌｏｇ−ＨＤＬなどのハードウエア記述言
語で記述される。１つの回路モジュールが複数の機能を
もっている場合、機能記述１０は、例えば、図２に示す
ように、各機能と対応した関数名をもつ複数のプログラ
ム関数として記述される。回路動作モデル記述生成ルー
チン３０は、上記プログラム関数名を指定することによ
って、特定機能の機能記述を呼び出す。

【００１７】図２は、機能記述１０の１例として、関数
名「byte-read」をもつ機能記述部分を示す。この機能
記述は、８ビット幅のアドレス線と８ビット幅のワード
長とを持つメモリにおけるデータの読み出し機能をＣ言
語で記述したものであり、第１の引数（int addr [8]）
で指定した読み出しアドレスにあるメモリ内容を第２の
引数（int *value）で指定した書き込みアドレスに順次
に転送する機能を表している。インタフェース記述２０
は、機能記述１０が記述している回路モジュールの外部
インタフェースを示しており、回路モジュールの各機能
を利用する場合に必要となる入出力信号のタイミング情
報を含んでいる。

【００１８】図３は、回路モジュールにおけるインタフ
ェースの１例として、単純メモリにおけるデータ読み出
し時の各種入出力信号の変化を時系列的に示す。また、
図４は、ＯｗＬインタフェース記法で記述した上記信号
波形と対応するインタフェース記述の１例を示す。図３
において、clk、rst_n、en_n、rw、addr、wait_n、d
は、それぞれクロック信号、リセット信号、イネーブル
信号、リードライト信号、アドレス、ウエイト信号およ
びデータを示し、RST(reset)、NOP(no operation)、RRQ
(read request)、RWAIT(read wait)、ROUT(read outpu
t)は、各クロックサイクルにおける上記信号群の状態組
合せに対して与えられた状態名（アルファベット名称）
である。

【００１９】ＯｗＬインタフェース記法では、図３に示
した信号変化を示すインタフェースを、例えば、図４に
示すように、インタフェース宣言部２０１、端子定義２
０２、信号値定義２０３、機能定義２０４、統括情報定
義２０５からなる記述形式によって定義する。インタフ
ェース宣言部２０１では、モジュール（インタフェー
ス）名“simple_memory”が記述され、端子定義２０２
では、回路モジュール（この例では、メモリ）のインタ
フェースで扱う各種信号が入出力属性（入力／出力／入
出力）と信号種別属性（クロック／制御／データ）を付
した形で定義される。

【００２０】信号値定義２０３は、上記信号群の信号値
組合せと状態名（アルファベット名称）との関係を定義
したものであり、最初の行で｛｝内に信号群の名称が
定義され、以下、状態名毎に、｛｝内に信号群の信号
値の状態が定義される。ここで、信号値“posedge”
は、状態“０”から“１”への信号の立ち上がりを意味
し、原則として、端子定義（define port部）２０２でc
lock属性をもつ信号に対してのみ使用される。また、
“*”はdon't care値、“Z”はハイインピーダンス状態
を意味し、“$i.Xa”はアドレスaddrの確定、“$o.Xd”
は出力データｄの確定を意味している。

【００２１】機能定義２０４は、上記回路モジュールが
備える機能をそれぞれインタフェースで起こり得る信号
状態の遷移（状態名の組合せ）によって定義している。
ここで、マーク“*”は、その直前の状態名が示す信号
状態が０回以上、無限回繰り返され得ることを意味して
いる。

【００２２】図４に示した例によれば、この回路モジュ
ールは、“NOP”状態の繰り返し機能（機能定義名称：n
op）と、“RST”状態の繰り返し機能（機能定義名称：r
eset）と、“RRQ、RWAIT、RWAIT、ROUT”の状態遷移に
よるデータＸｄの読み出し機能（機能定義名称：byte_r
ead(Xa)）とを備えていることが判る。

【００２３】統括情報定義２０５は、回路モジュールに
おける上記機能定義２０４で定義された機能の生起順序
（状態遷移）を統括的に記述したもので、[ ]内に示さ
れた“｜”はＯＲ記号に相当している。図４に示して例
では、[ ]の後に*マークが付されているため、reset状
態の後で、reset、nop、またはbyte_read(Xa)の何れか
状態が発生し、何れかの状態が繰り返して起こり得るこ
とを意味している。

【００２４】上記実施例では、１例として、nop、rese
t、byte_read(Xa)機能を備えたメモリのインタフェース
記述について示したが、上記メモリが、更に他の機能と
して、例えば、データ書き込み機能（機能定義名称：by
te_write(Xa)）をもっていた場合、もし、このデータ書
き込み機能に特有の信号値の組合せがあれば、信号値定
義２０３にこの信号値の組み合わせを示す状態名（アル
ファベット名称）が追加され、機能定義２０４にbyte_w
rite(Xa)と信号状態遷移との関係を示す記述が追加さ
れ、統括情報定義２０５が、[ ]内にbyte_write(Xa)を
含む記述形式に変更される。この場合、機能記述１０
は、上記byte_write(Xa)と対応する関数名をもつ機能記
述を含むことになる。

【００２５】図５は、回路動作モデル記述生成ルーチン
３０の１実施例を示すフローチャート、図６と図７は、
上記ルーチンによって生成される回路動作モデル記述４
０の１実施例を示す。回路動作モデル記述生成ルーチン
３０では、先ず、図４に例示したインタフェース記述１
０を読み込む（ステップ３０１）。次に、信号値定義
（define alphabet部）２０３に記載された各信号値
を、それぞれの状態名（alphabet名称）をマクロ名にし
て、マクロ記述に変換する（ステップ３０２）。

【００２６】例えば、図４の信号値定義２０３におい
て、NOPという状態名は、｛｝内に示すように、次の
信号値組合せを表している。 clk = posedge、 rst_n = 1、 en_n = 1、 rw =
*、addr = *、 wait_n = 1、ｄ＝ＺこれをＣ言語のマクロに変換すると次のようになる。 #define NOP ( (clk == 1) && (rst_n == 1) && (en_n
== 1)&& ( *wait_n == 1) ) ここで、インタフェース記述１０の信号値定義２０３で
は、信号値posedgeは“０”から“１”への立上りを示
しているが、マクロでは変化後の信号値を示す“１”が
記述される。また、マクロでは、信号値が“*”や“Z”
の信号は省略され、端子定義（define port部）で入出
力属性が“output”または“inout”の信号は、例え
ば、「*wait_n」のように、信号名の前に*マークが付さ
れる。

【００２７】図４の信号値定義２０３に示した全ての状
態名（アルファベット名称）について、上述したマクロ
変換を繰り返すことによって、図６に示すように、回路
動作モデル記述４０における信号値定義部４０１が生成
される。

【００２８】次に、インタフェース記述１０のインタフ
ェース宣言部２０１にあるモジュール名を関数名とし、
端子定義２０２に記述された信号を引数とし、戻り値型
がvoidの関数名記述を生成する（ステップ３０３）。例
えば、図４の例では、端子定義２０２に、clk、rst_n、
rw、en_n、addr、wait_n、dの７つの信号が記述されて
いるが、このうち、入出力属性がinputで幅を持たない
信号はint型、入出力属性がoutputまたはinoutの信号は
int *型とし、入出力属性がinputで幅を持つ信号(ここ
ではaddr)はint []型とする。これにより、図６に示す
ように、回路動作モデル記述４０における関数名記述４
０２が生成される。

【００２９】次に、関数内部変数を宣言する（ステップ
３０４）。ここでは、先ず、状態保持用の変数state
と、前状態保持用の変数prev_stateをstatic long int
型で宣言し、それぞれの初期値を“１”、“０”とす
る。次に、媒介変数iをlong int型で宣言し、信号値定
義２０３に入力方向の引数（$ｉが付いた引数）があれ
ば、この引数と対応する信号のビット幅と同じ幅のint
型配列を宣言する。図４に示した信号値定義２０３で
は、状態名RRQの引数Xaが入力方向の引数となっている
ため、これと対応する信号addrの幅（８ビット）と同じ
幅の変数Xa[8]がint型配列として宣言される。これによ
って、図６に示すように、回路動作モデル記述４０にお
ける関数内部変数宣言記述４０３が生成される。

【００３０】この後、状態遷移動作を表す記述を生成す
る。インタフェース記述２０の統括情報定義（define s
entence部）２０５に記述された状態遷移は、正規表現
となっているため、先ず、これと等価な有限状態機械
（非決定性有限状態機械）に変換する（ステップ３０
５）。例えば、図４の記述「reset [ reset｜nop｜byte
_read(Xa) ]」を有限状態機械に変換すると、図８のよ
うになる。

【００３１】この有限状態機械は、１つの入力系列に対
して複数の経路が存在し得る非決定性の有限状態機械と
なっているため、簡単化のために、これを決定性の有限
状態機械に変換（ステップ３０７）した後、Ｃ言語プロ
グラム関数に変換する（ステップ３０８）。

【００３２】図８に示した非決定性有限状態機械を決定
性有限状態機械に変換して簡単化すると、図９に示す有
限状態機械となる。正規表現から非決定性有限状態機械
に変換したり、非決定性有限状態機械から決定性有限状
態機械に変換し、簡単化するアルゴリズムは、例えば、
岩波書店「岩波講座情報科学６オートマトン・形式言
語理論と計算論」に記載されている。但し、上述した有
限状態機械の簡単化は、有限状態機械の動作そのものを
変える訳ではないため、回路動作モデル記述４０の生成
において必ずしも不可欠な工程ではない。

【００３３】図９に示した決定性有限状態機械は、ステ
ップ３０８で、例えば、以下のようにして、Ｃ言語プロ
グラム関数に変換される。先ず、記述４０４に示すよう
に、状態の切替えを宣言するステートメントswitch(sta
te) {を生成し、次に、図９の状態遷移機械の各状態に
対して番号を割り振る。最初の状態には番号１が割り当
てられる。この値は、関数内部変数を宣言部４０３で宣
言された変数stateの初期値に対応している。ここで、
各状態に割り当てられた状態番号をnとすると、各状態
毎に以下の処理が繰り返される。

【００３４】先ず、「case nL:」を生成する。例えば、
状態番号が２であれば、図６の記述４０５−２の第１行
目に示すように、「case 2L:」が生成される。次に、イ
ンタフェース記述２０の端子定義２０２にあるclock属
性の信号名clkを引用して、 if (clk == 0) { を記述する。このifブロックの中では、この状態から次
の遷移でoutput信号またはinout信号に対して代入すべ
き値を記述する。

【００３５】例えば、図９に示した有限状態機械におい
て、初期状態１からの遷移はRSTのみであり、信号値定
義２０３が示すように、状態RSTでは、output信号wait_
nは＊（don't care値）、inout信号dはZ（ハイ・インピ
ーダンス）となっているため、何も記述しない。一方、
図９の状態２では、次の遷移RST、NOP、RRQの何れにお
いてもwait_nは１であるから、 *wait_n = 1; を記述する。ただし、inout信号dは、ハイ・インピーダ
ンスを表すZとなっているため、記述する必要はない。

【００３６】前の状態によって出力値を変更する必要が
ある場合は、前の状態を表すprev_stateと、現状態を表
すstateの値によって条件を分ける。また、次の遷移の
中で出力方向の引数を持つ場合は、機能記述１０から該
当する関数を呼出す。例えば、図４の信号値定義２０３
によれば、状態ROUTで、信号dに対して出力方向の引数
「$o.Xd」が与えてある。また、機能定義２０４におい
て、機能byte_readに上記状態名ROUTが与えてある。そ
こで、状態ROUTが次の遷移になるような状態(ここに示
した例では、状態５)で、機能記述１０から関数byte_re
adを呼出す。

【００３７】本実施例では、機能記述１０で定義される
関数名とインタフェース記述２０の機能定義２０４で使
用する機能名とを同一名称としたが、予め機能名と関数
名との対応関係を定義してあれば、呼出すべき関数を別
名称としてもよい。

【００３８】上記if文を“}”で終了する。この状態か
ら更に他の遷移がある場合はさらに else if ( TRANSITION ) { を続ける。ここで、TRANSITIONは遷移の名前であり、既
に述べたマクロ名でもある。このifの中では、変数prev
_stateに現状態を表すstateの値を代入し、変数stateに
はその遷移先の状態を表す値を代入する。この遷移が引
数を持ち、入力方向である場合、データを取り込む必要
がある。

【００３９】図４の例では、機能byte_readに含まれる
状態名RRQがこれに該当する。RRQは信号addrに「$i.X
a」を持っているため、機能記述１０の関数byte_readを
利用して、Xaに具体的な値を取り込む必要がある。そこ
で、信号addrは８ビットの幅を持つため、媒介変数iを
用いて、 for (i = 7L; i >= 0L; i--) Xa[i] = addr[i]; を記述する。現在の状態に他の遷移がある場合は、その
数だけこれを繰返す。

【００４０】最後にif文を}で終了し、 else fprintf(stderr, "illegal state transition\
n"); break; を出力する。

【００４１】以上を状態の数だけ繰返すことによって、
図６に示す記述４０５−１、４０５−２と、図７に示す
記述４０５−３〜４０５−５が生成される。最後に、記
述４０６で示すように、で終了する。

【００４２】上記変換処理によって、図２の機能記述１
０と図４のインタフェース記述２０から、図６、図７に
示す回路動作モデル記述４０が得られる。以上の実施例
では、回路動作モデル４０をＣ言語で記述したが、回路
動作モデル４０の記述には、Ｃ＋＋など他のソフトウェ
ア・プログラミング言語でも適用できる。また、実施例
では、インタフェースをＯｗＬインタフェース記法で記
述したが、機能記述との関連付けが可能であれば、イン
タフェース記述２０に他の記法を適用しても構わない。

【００４３】図１０は、上述した回路動作モデル生成ル
ーチン３０を適用して設計検証される論理回路システム
１１０の１例を示す。以下の説明では、簡単化のため
に、互いにハンドシェイクして動作するモジュールＡ：
１００ＡとモジュールＶ：１００Ｖの２つの回路モジュ
ールからなるシステム構成について示すが、本発明は、
３つ以上の回路モジュールからなる論理回路システムに
も同様に適用できる。

【００４４】図１０の論理回路システム１１０におい
て、回路モジュールＡを既存のモジュール、回路モジュ
ールＶを新たに設計したモジュール（設計検証対象）と
する。上記２つの回路モジュールが、信号線１０１、１
０２、１０３を介して所定のプロトコルで信号（または
データ）を送受信し、互いに連携して動作するものと仮
定すると、既存の回路モジュールＡは、新たな回路モジ
ュールＶの周辺回路と位置付けることができる。この場
合、モジュールＶの動作（設計の正しさ）を論理シミュ
レーションで検証するためには、周辺回路モジュールＡ
の回路動作モデルが必要となる。また、モジュールＶの
出力を検証するためには、モジュールＶの期待値計算モ
デルが必要となる。

【００４５】図１１は、上述した複数の回路モジュール
からなる論理回路システム１１０を検証することができ
る本発明による論理設計検証装置の構成を示す。図にお
いて、１０ＡはモジュールＡの機能記述、２０Ａはモジ
ュールＡのインタフェース記述、１０ＶはモジュールＶ
の機能記述、２０ＶはモジュールＶのインタフェース記
述であり、それぞれ前述したＣ言語およびＯｗＬインタ
フェース記法によって記述され、ディスク装置などの記
憶装置に格納されている。また、６０は、上記モジュー
ルＡの機能記述１０ＡとモジュールＶの機能記述１０Ｂ
に基づいて、論理回路システム１１０の全体機能を検証
するための機能シュミレータ、７０は、モジュールＶの
詳細設計結果５０Ｖの正しさを検証するためのハードウ
エア・シュミレータ、８０はテストデータファイル、９
０は出力装置を示す。ここで、機能シュミレータ６０、
回路モデル記述生成ルーチン３０、ハードウエア・シュ
ミレータ７０は、それぞれ記憶媒体に記憶されたソフト
ウエアであり、計算機上で実行される。

【００４６】本発明では、モジュールＡの機能記述１０
ＡとモジュールＡのインタフェース記述２０Ａを回路動
作モデル生成ルーチン３０で処理することにより、モジ
ュールＡの回路動作モデル記述４０Ａを生成する。生成
された回路動作モデル記述４０Ａは、モジュールＶに対
する周辺回路モデルとして、ハードウエアシュミレータ
７０に供給される。これと同様に、モジュールＶの機能
記述１０ＶとモジュールＶのインタフェース記述２０Ｖ
を回路動作モデル生成ルーチン３０で処理することによ
り、モジュールＶの回路動作モデル記述４０Ｖを生成す
る。生成された回路動作モデル記述４０Ｖは、モジュー
ルＶの期待値計算モデルとして、ハードウエアシュミレ
ータ７０に供給される。

【００４７】機能シュミレータ６０は、図示しないプロ
グラム・ライブラリとリンクすることによって、図１２
に示すように、モジュールＡの機能記述（プログラム関
数）１０Ａをシュミレータ内に取り込むことによって形
成されるモジュールＡ機能モデル１１Ａと、モジュール
Ｖの機能記述（プログラム関数）１０Ｖをシュミレータ
内に取り込むことによって形成されるモジュールＶ機能
モデル１１Ｖとを結合した１つの実行可能なプログラム
を形成し、論理回路システム１１０の全体機能を検証す
る。

【００４８】ハードウエアシュミレータ７０は、図１３
に示すように、モジュールＡの回路動作モデル４０Ａを
シュミレータ内に取り込むことによって形成される周辺
回路モデル４１Ａと、モジュールＶの回路動作モデル４
０Ｖをシュミレータ内に取り込むことによって形成され
る期待値計算モデル４１Ｖと、モジュールＶの詳細設計
結果をシュミレータ内に取り込むことによって形成され
た検証対象回路５１Ｖとを結合し、これらのモデルおよ
び回路の出力を照合機能７１で検証する。

【００４９】上記照合機能７１は、検証対象回路５１Ｖ
と期待値計算モデル４１Ｖの互いに対応する入出力信号
（outputまたはinout属性の信号）を監視し、クロック
サイクル単位で、これらの入出力値が一致しているか否
かを判定し、判定結果を出力装置９０に出力する。尚、
上記照合機能６１は、期待値計算モデル４１Ｖの機能の
一部として提供するようにしてもよい。

【００５０】

【発明の効果】以上の実施例から明らかなように、本発
明によれば、回路モジュールのインタフェース記述と機
能記述から、回路内部動作と入出力信号の状態遷移をク
ロックサイクル精度で定義した高精度の動作モデルを自
動的に生成できるため、回路モジュールのシュミレーシ
ョンに先だって必要となる前処理作業の工数を大幅に削
減することが可能となる。

【図面の簡単な説明】

【図１】本発明による論理設計検証装置の基本的な構成
を示す図。

【図２】機能記述１０の１例を示す図。

【図３】回路モジュールのインタフェースにおける入出
力信号波形の１例を示す図。

【図４】インタフェース記述の１例を示す図。

【図５】回路動作モデル生成ルーチン３０の機能を示す
フローチャート。

【図６】上記回路動作モデル生成ルーチン３０によって
生成される回路動作モデル記述４０の１部を示す図。

【図７】図６に示した回路動作モデル記述４０の残り部
分を示す図。

【図８】インタフェース記述２０の統括情報定義に記述
された状態遷移から変換された非決定性の有限状態機械
の１例を示す図。

【図９】図８の非決定性の有限状態機械から変換された
決定性の有限状態機械を示す図。

【図１０】設計検証対象となる論理回路システムの１例
を示す図。

【図１１】本発明による論理設計検証装置の１実施例を
示す図。

【図１２】図１１における機能シュミレータ６０の機能
図。

【図１３】図１１におけるハードウエア・シュミレータ
７０の機能図。

【符号の説明】

１０：機能記述、２０：インタフェース記述、３０：回
路動作モデル記述生成ルーチン、４０：回路動作モデル
記述、５０：検証回路記述、６０：機能シュミレータ、
７０：ハードウエア・シュミレータ。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2G032 AA01 AB01 AC08 AC09 AE12 AG07 5B046 AA08 BA03 JA05 5F064 HH01 HH05 HH06 HH08 HH10

Claims

【特許請求の範囲】

【請求項１】回路モジュールの１群の入出力信号の状態
遷移をクロックサイクル精度で定義したインタフェース
記述と、上記回路モジュールが備える信号またはデータ
の処理機能を機能毎にプログラム関数として定義した機
能記述とを読み込み、上記インタフェース記述で定義された入出力信号の状態
遷移に上記機能記述で定義されたプログラム関数の内容
を組み込むことによって、回路内部動作と入出力信号の
状態遷移をクロックサイクル精度で定義した回路動作モ
デル記述を生成することを特徴とする回路動作モデル生
成方法。
【請求項２】前記インタフェース記述が、前記回路モジ
ュールの各入出力信号の名称と属性を定義した端子定義
部と、各クロックサイクルにおける前記入出力信号群の
特定の信号値組合せに対して状態名を定義した信号値定
義部と、上記状態名の特定の組み合わせに対して固有の
機能名を定義した機能定義部と、上記回路モジュールで
起こり得る入出力信号の状態遷移を上記機能定義部で定
義された機能名の組合せによって統括的に定義した統括
情報定義部とを有し、前記機能記述における各プログラム関数が上記機能定義
部で定義された何れかの機能名と予め関係付けられてい
ることを特徴とする請求項１に記載の回路動作モデル生
成方法。
【請求項３】検証対象となるハードウエア回路の１群の
入出力信号の状態遷移をクロックサイクル精度で定義し
たインタフェース記述と、上記ハードウエア回路が備え
る信号またはデータの処理機能を動作クロックとは無関
係に定義した機能記述とに基づいて、回路内部動作と入
出力信号の状態遷移をクロックサイクル精度で定義した
動作モデル記述を自動生成する動作モデル記述生成手段
を備え、上記自動生成された動作モデル記述と予め用意された上
記ハードウエア回路の論理設計データとに基づいて、上
記論理設計データによるハードウエア回路の動作をクロ
ックサイクル精度で検証することを特徴とする論理設計
検証装置。
【請求項４】論理回路の１群の入出力信号の状態遷移を
クロックサイクル精度で定義したインタフェース記述
と、上記論理回路が備える信号またはデータの処理機能
を動作クロックとは無関係に定義した機能記述とに基づ
いて、論理回路の内部動作と入出力信号の状態遷移をク
ロックサイクル精度で定義した動作モデル記述を自動生
成する動作モデル記述生成手段を備え、上記動作モデル記述生成手段によって、検証対象となる
論理回路のインタフェース記述と機能記述とから上記論
理回路の内部動作と入出力信号の状態遷移をクロックサ
イクル精度で定義した第１の動作モデル記述を生成し、
上記論理回路と結合される周辺回路のインタフェース記
述と機能記述とから上記周辺回路の内部動作と入出力信
号の状態遷移をクロックサイクル精度で定義した第２の
動作モデル記述を生成し、上記自動生成された第１、第
２の動作モデルと、予め用意された上記論理回路の論理
設計データとに基づいて、上記論理設計データによる回
路動作をクロックサイクル精度で検証することを特徴と
する論理設計検証装置。
【請求項５】検証対象となるハードウエア回路の論理設
計データを記憶するための第１の記憶手段と、上記ハードウエア回路に結合される周辺回路の１群の入
出力信号の状態遷移をクロックサイクル精度で定義した
インタフェース記述と、上記周辺回路が備える信号また
はデータの処理機能を動作クロックとは無関係に定義し
た機能記述とに基づいて、上記周辺回路の内部動作と入
出力信号の状態遷移をクロックサイクル精度で定義した
動作モデル記述を自動的に生成し、第２の記憶手段に記
憶する動作モデル記述生成手段とを備え、上記第１の記憶手段に記憶された上記ハードウエア回路
の論理設計データと、上記第２の記憶手段に記憶された
周辺回路の動作モデル記述とに基づいて、上記ハードウ
エア回路の動作をクロックサイクル精度で検証すること
を特徴とする論理設計検証装置。
【請求項６】前記インタフェース記述が、前記回路の各
入出力信号の名称と属性を定義した端子定義部と、各ク
ロックサイクルにおける前記入出力信号群の特定の信号
値組合せに対して状態名を定義した信号値定義部と、上
記状態名の特定の組み合わせに対して固有の機能名を定
義した機能定義部と、上記論理回路モジュールで起こり
得る入出力信号の状態遷移を上記機能定義部で定義され
た機能名の組合せによって統括的に定義した統括情報定
義部とを有し、前記機能記述が、前記回路が備える信号またはデータの
処理機能を上記機能定義部で定義された何れかの機能名
と予め関係付けられたプログラム関数として定義してお
り、前記動作モデル記述生成手段が、上記機能名とプログラ
ム関数との関係を利用して上記インタフェース記述と機
能記述とを結合し、前記動作モデルを生成することを特
徴とする請求項３〜請求項５の何れかに記載の論理設計
検証装置。
【請求項７】回路モジュールの１群の入出力信号の状態
遷移をクロックサイクル精度で定義したインタフェース
記述を外部ファイルから読み込むステップと、上記インタフェース記述で定義されたクロックサイクル
毎の入出力信号値の組合せと状態名との対応関係をマク
ロ記述に変換するステップと、上記インタフェース記述における入出力信号定義に基づ
いて、複数の内部変数を含む関数名を生成するステップ
と、上記インタフェース記述における入出力信号の状態遷移
定義に基づいて、上記回路モジュールの状態遷移をモデ
ル化した決定性有限状態機械を生成するステップと、上記回路モジュールが備える信号またはデータの処理機
能を定義した機能記述ファイルを選択的に参照しつつ、
上記決定性有限状態機械の動作を所定のルールでプログ
ラム関数に変換するステップとからなる回路動作モデル
生成ソフトウエアを記録したことを特徴とするコンピュ
ータで読み取り可能な記憶媒体。