JP5163308B2 - Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム - Google Patents

Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム Download PDF

Info

Publication number
JP5163308B2
JP5163308B2 JP2008162778A JP2008162778A JP5163308B2 JP 5163308 B2 JP5163308 B2 JP 5163308B2 JP 2008162778 A JP2008162778 A JP 2008162778A JP 2008162778 A JP2008162778 A JP 2008162778A JP 5163308 B2 JP5163308 B2 JP 5163308B2
Authority
JP
Japan
Prior art keywords
model
connection attribute
behavior
configuration data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008162778A
Other languages
English (en)
Other versions
JP2010003195A (ja
Inventor
真人 立岡
誠治 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008162778A priority Critical patent/JP5163308B2/ja
Priority to US12/379,774 priority patent/US20090319983A1/en
Publication of JP2010003195A publication Critical patent/JP2010003195A/ja
Application granted granted Critical
Publication of JP5163308B2 publication Critical patent/JP5163308B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/70Software maintenance or management
    • G06F8/72Code refactoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/20Software design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/08Intellectual property [IP] blocks or IP cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Stored Programmes (AREA)

Description

本明細書で開示する技術は、ESL(Electoronic System Level)ツールのPV(Programmer's View)またはUT(UnTimed)、PVT(Programmer's View with Timing)またはLT(Loosely−Timed)、CX(Cycle Approximate)またはAT(Approximately−Timed)、CA(Cycle Accurate)レベルの抽象度モデルに関連するIPモデル(SystemCなどの上位設計で利用されるモデル)に関する技術である。
従来、ソースコードのテンプレートを用いてソースコードを自動生成する方法がある(たとえば、下記特許文献1を参照。)。
特開2008−052356号公報
1つのIP(Intellectual Property)モデルを開発すると、そのIPモデルをベースにソースコードを利用して派生品種およびソースコードを作成するケースが多い。そのため、少しマイナーチェンジしたソースコードが複数存在してしまう。これにより発生したソースコードはさらに繰り返し利用されて幾重にも分岐してしまう。この状況のモデルのソースコードや仕様の管理方法は品種単位といった大きなものとなっている。これによりソースコードの可読性は損なわれてしまい、ソースコードの再利用性はない状態となるという問題があった。
開発したソースコードの検証も一部変更であれば一部の検証で済むはずであるが、開発担当者が異なるとソースコードをすべて見切れない状態なので、検証も不十分となるという問題があった。これによりバグを含むモデルができてしまい、さらにそのモデルを利用し開発したモデルはバグを埋め込んだ状態になり、次世代へと伝播してしまうという問題があった。
このように、現状は、上述した方法では、テンプレートが全品種を吸収しなければならいため、品種単位で爆発的にテンプレートコードが増えてしまい、ソースコードの可読性が既に損なわれてしまうという問題があった。
本技術は、上述した従来技術による問題点を解消するため、ソースコードの可読性の向上と、IPモデルの品質の向上を図ることを目的とする。
上述した課題を解決し、目的を達成するため、開示技術は、ハードウェア化する機能をプログラム記述でモデル化したIP(知的所有権)モデルを設計するにあたって、IPモデルを構成する外部との通信を定義するAPI(Application Program Interface)、入出力するデータを定義するレジスタ、関数または演算を定義するビヘビアの3つのESL(Electric System Level:構成要素)を保存するデータ保存手段と、前記データ保存手段から、前記ハードウェア化する機能に適合するESLを抽出する抽出手段と、前記抽出したESLを基に、前記レジスタとビヘビア間、前記ビヘビアとビヘビア間、前記ビヘビアとAPI間の3つの接続関係を定義するデータを作成するモデル生成手段と、を有することを要件とする。
この開示技術によれば、ソースコードの可読性やIPモデルの品質の向上を図ることができるという効果を奏する。
以下に添付図面を参照して、本開示技術の好適な実施の形態を詳細に説明する。本開示技術は、ESL(Electoronic System Level)ツールのPV(Programmer‘s View)またはUT(UnTimed)、PVT(Programmer’s View with Timing)またはLT(Loosely−Timed)、CX(Cycle Approximate)またはAT(Approximately−Timed)、CA(Cycle Accurate)レベルの抽象度モデルに関連するIPモデル(SystemCなどの上位設計で利用されるモデル)の管理およびIPモデル生成に関する技術である。
(開示技術の概要)
「発明が解決しようとする課題」の項で説明したように、従来では、(1)内部状態の追加はソースコードを巨大化し、再利用性の低下を招く。たとえば、1つのクラスに複数内部状態を保持した場合、その内部状態によって同じ外部からの要求であっても処理(動作)内容が異なる。その原因としては、1クラスの責務が多すぎるためである。このことは基準となるソースコードあるいはテンプレートに責務が集中してしまい、ソースコードの可読性や再利用性の低下を招いてしまう。さらにテンプレートなどに1つに固定されているとそのソースコードの行は膨大となり、メンテナンス性を損なうことになる。
また、(2)他のシステムに移植できず、フレキシブルなフレームワークが構築されていない。通常、開発管理システム内であれば問題ないのだが、他の管理システムに移植するときに情報を提供できないことで利用できない場合がある。モデルに関する情報を管理し抽出できる環境がないためである。
そのため、本開示技術では、ESLのIPモデルを、IF(Interface)、レジスタ、ビヘビアの3つの構成(IP)に分離する。IFは、データの入出力をあらわすIPであり、レジスタは、データの記憶をあらわすIPであり、ビヘビアは、データを利用した設計対象の振る舞いをあらわすIPである。3つの構成には、それぞれ接続関係がある。この3つの構成とこれら相互の接続関係をモデル化する。ビヘビアは、部品化する。また部品化したパーツはリファクタリングのコーディングを利用してもよい。
図1は、本開示技術のIPモデルの一例を示すブロック構成図である。図1中、矩形のブロックは、上述したIF、レジスタ、ビヘビアとなるIPであり、IP間の矢印は、IP間相互の接続関係を示している。このブロック構成は、後述するIPモデル構成データである。
図2は、本開示技術のIPモデル管理/生成を示す概略図である。本開示技術では、IPDB(データベース)201と、IPモデル構成DB203と、接続属性DB202とにアクセスし、図1に示したようなIPモデル構成データの作成211やIPモデルの生成212をおこなう。データ保存部となるIPDB201、IPモデル構成DB203、接続属性DB202の記憶内容については後述する。
IPモデル構成データ作成211は、設計者がコンピュータを操作することでIPモデル構成データを作成する処理である。IPモデル生成212は、設計者がコンピュータに生成指示を与えると、自動実行によりIPモデルを生成する処理である。
このようなIPモデルの管理/生成をおこなうことにより、IPモデルを構成するIP間の接続属性の再利用性の向上を図ることができる。また、各処理を分割し修正箇所を局所化することにより再利用性を向上することができる。また、この局所化により、派生品種の検証範囲の絞込みをおこなうことができる。したがって、テンプレートのように全品種を吸収する必要がなくなり、品種単位で爆発的にテンプレートコードが増大することも生じない。したがって、ソースコードの可読性が損なわれず、また、バグが伝播しないため、IPモデルの品質向上を図ることができる。
(IPDB201の記憶内容)
ここで、上述したIPDB201の記憶内容について図3〜図8を用いて説明する。図3は、IF属性リストテーブルを示す説明図であり、図4は、IF属性リストテーブルとソースコードとの関係を示す説明図である。なお、IPDB201にはIPのソースコードが登録されており、新規に作成された場合には、そのソースコードがエントリされる。
図3において、IF属性リストテーブル300は、IPモデルの3構成要素であるIF、レジスタ、ビヘビアのうちIFの属性をリスト化したテーブルである。IF属性リストテーブル300では、レコードごとに、構成要素種別、構成要素、属性、仕様、親要素を記憶する。構成要素種別では、そのIFが、ポート、API(Application Program Interface)、シグナル、クロックなどに分類される。
構成要素は、そのIFの具体的な内容を特定するIP名であり、そのIPへのポインタが記憶されている。たとえば、構成要素「write()」は、「write()」のソースコードにリンクする。属性には、そのIFの構成要素に関する特徴が記憶されている。仕様には、そのIFの構成要素に関する仕様へのポインタが記憶されている。たとえば、構成要素「write()」は、「write()」の仕様データである「仕様write」にリンクする。親要素は、そのIFのIPの親となるIP名およびそのIPへのポインタが記憶されている。たとえば、図3において、構成要素「Sig_B2」は、「Sig_B」の派生品種であり、「Sig_B」のソースコードにリンクする。
図5は、レジスタ属性リストテーブルを示す説明図であり、図6は、レジスタ属性リストテーブルとソースコードとの関係を示す説明図である。図6において、レジスタ属性リストテーブル500は、IPモデルの3構成要素であるIF、レジスタ、ビヘビアのうちレジスタの属性をリスト化したテーブルである。レジスタ属性リストテーブル500では、レコードごとに、構成要素種別、構成要素、属性、仕様、親要素を記憶する。構成要素種別では、そのレジスタなどに分類される。
構成要素は、そのレジスタの具体的な内容を特定するIP名であり、そのIPへのポインタが記憶されている。たとえば、構成要素「reg_A」は、「reg_A」のソースコードにリンクする。属性には、そのレジスタの構成要素に関する特徴が記憶されている。仕様には、そのレジスタの構成要素に関する仕様へのポインタが記憶されている。たとえば、構成要素「reg_A」は、IPDB201内の「reg_A」の仕様データである「仕様reg_A」にリンクする。親要素は、そのレジスタのIPの親となるIP名およびそのIPへのポインタが記憶されている。たとえば、構成要素「reg_A2」は、「reg_A」の派生品種であり、「reg_A」のソースコードにリンクする。
図7は、ビヘビア属性リストテーブル700を示す説明図であり、図8は、ビヘビア属性リストテーブル700とソースコードとの関係を示す説明図である。図7において、ビヘビア属性リストテーブル700は、IPモデルの3構成要素であるIF、レジスタ、ビヘビアのうちビヘビアの属性をリスト化したテーブルである。ビヘビア属性リストテーブル700では、レコードごとに、構成要素種別、構成要素、属性、仕様、親要素を記憶する。構成要素種別では、そのビヘビアなどに分類される。
構成要素は、そのビヘビアの具体的な内容を特定するIP名であり、そのIPへのポインタが記憶されている。たとえば、構成要素「Behavior_A」は、「Behavior_A」のソースコードにリンクする。属性には、そのビヘビアの構成要素に関する特徴が記憶されている。
仕様には、そのビヘビアの構成要素に関する仕様へのポインタが記憶されている。たとえば、構成要素「Behavior_A」は、「Behavior_A」の仕様データである「仕様Behavior_A」にリンクする。親要素は、そのビヘビアのIPの親となるIP名およびそのIPへのポインタが記憶されている。たとえば、構成要素「Behavior_A2」は、「Behavior_A」の派生品種であり、「Behavior_A」のソースコードにリンクする。
(接続属性DB202の記憶内容)
つぎに、上述した接続属性DB202の記憶内容について説明する。図9は、接続属性DB202の記憶内容を示す説明図である。接続属性DB202は、IP間相互の接続属性ファイルを記憶する。
具体的には、たとえば、IFとレジスタ間の接続関係を定義するIF−レジスタ間接続属性ファイル群901、レジスタを介してIFとビヘビア間の接続関係を定義するIF−レジスタ−ビヘビア間接続属性ファイル群902、ビヘビア間の接続関係を定義するビヘビア間接続属性ファイル群903、IFとビヘビア間の接続関係を定義するIF−ビヘビア間接続属性ファイル群904を記憶する。なお、新規作成された場合は、あらたにエントリされる。
以下、各接続属性ファイル群内のファイルの具体例を列挙する。列挙された内容は一例であり、これら以外にも接続関係を定義する記述は存在する。また、図10−1〜図14−1中、矩形で囲まれた記述はIPに関する記述であり、設計者により任意のIPを選択することができる。選択されたIPは、IPDB201内の該当するソースコードにリンクする。
図10−1は、IF−レジスタ間接続属性ファイルの一例を示す説明図である。図10−1は、独自APIとレジスタの接続関係を示している。書き込むデータによって書き込み先を選択する場合は、このIF−レジスタ間接続属性ファイル1001を使用する。
図10−2は、図10−1に示したIF−レジスタ間接続属性ファイルの適用例を示す説明図である。図10−2は、独自APIである「write()」とレジスタである「Reg_A」および「Reg_B」の接続関係を示している。書き込むデータによって書き込み先「Reg_A」または「Reg_B」を選択する場合は、このIF−レジスタ間接続属性ファイル1002のように記述する。
図11−1は、IF−ビヘビア間接続属性ファイルの一例を示す説明図である。図11−1は、ポートのIFとビヘビアとの接続関係と、シグナルのIFとビヘビアとの接続関係を示している。ポートをトリガとしてビヘビアを起動したり、シグナルによりビヘビアを起動する場合に、このIF−ビヘビア間接続属性ファイル1101を使用する。
図11−2は、図11−1に示したIF−ビヘビア間接続属性ファイルの適用例を示す説明図である。図11−2は、ポートのIFである「input_a」とビヘビアである「Behavior_A」との接続関係と、シグナルのIFである「sig_1」とビヘビアである「Behavior_B」との接続関係を示している。「input_a」をトリガとして「Behavior_A」を起動し、シグナル定義された「sig_1」により「Behavior_B」を起動する場合に、このIF−ビヘビア間接続属性ファイル1102を使用する。
図12−1は、IF−レジスタ−ビヘビア間接続属性ファイルの一例を示す説明図である。図12−1は、独自APIとレジスタとビヘビアとの接続関係を示している。書き込むデータによって書込みの実行主体および書込み先を選択する場合は、このIF−レジスタ−ビヘビア間接続属性ファイル1201を使用する。
図12−2は、図12−1に示したIF−レジスタ−ビヘビア間接続属性ファイルの適用例を示す説明図である。図12−2は、独自APIである「write()」とレジスタである「Reg_A」とビヘビアである「Behavior_A()」との接続関係と、独自APIである「write()」とレジスタである「Reg_B」とビヘビアである「Behavior_B()」との接続関係を示している。書き込むデータによって選択的に「Behavior_A()」が「Reg_A」に書き込んだり、「Behavior_B()」が「Reg_B」に書き込んだりする場合は、このIF−レジスタ−ビヘビア間接続属性ファイル1202のように記述する。
図13−1は、IF−ビヘビア間接続属性ファイルの一例を示す説明図である。図13−1は、シグナルのIFとビヘビアとの接続関係を示している。ビヘビアが実行されることにより、シグナルが出力される場合に、このIF−ビヘビア間接続属性ファイル1301を使用する。
図13−2は、図13−1に示したIF−ビヘビア間接続属性ファイルの一例を示す説明図である。図13−2は、シグナルのIFである「sig_A」とビヘビアである「Behavior_A(void)」との接続関係を示している。「Behavior_A(void)」が実行されることにより、「sig_A」が出力される場合に、このIF−ビヘビア間接続属性ファイル1302のように記述する。
図13−3は、図13−1に示したIF−ビヘビア間接続属性ファイルの一例を示す説明図である。図13−3は、シグナルのIFである「sig_B」とビヘビアである「Behavior_B(void)」との接続関係を示している。「Behavior_B(void)」が実行されることにより、「sig_B」が出力される場合に、このIF−ビヘビア間接続属性ファイル1303のように記述する。
図14−1は、ビヘビア間接続属性ファイルの一例を示す説明図である。図14−1は、一のビヘビアと他のビヘビアの接続関係を示している。一のビヘビアを実行し、その実行結果のデータを用いて他のビヘビアを実行する場合に、このビヘビア間接続属性ファイル1401を使用する。
図14−2は、図14−1に示したビヘビア間接続属性ファイルの一例を示す説明図である。図14−2は、ビヘビアである「Behavior_A」と「Behavior_B」の接続関係を示している。「Behavior_A」を実行し、その実行結果のデータを用いて「Behavior_B」を実行する場合に、このビヘビア間接続属性ファイル1402を使用する。
(IPモデル構成DB203の記憶内容)
図15は、IPモデル構成DB203の記憶内容を示す説明図である。図15において、IPモデル構成DB203は、レコードごとに、構成IDとIPモデル構成データを記憶する。構成IDは、IPモデル構成データを特定する識別情報である。IPモデル構成データは、設計者により作成されたデータであり、設計対象であるIPモデルのブロック構成を示している。図1において説明したように、矩形のブロックは、上述したIF、レジスタ、ビヘビアとなるIPであり、IP間の矢印は、IP間相互の接続関係を示している。
図16は、構成ID:C1のIPモデル構成データを示す説明図である。図16において、このIPモデル構成データ1600では、図12−2に示したIF−レジスタ−ビヘビア間接続属性ファイル1202と図13−2に示したIF−ビヘビア間接続属性ファイル1302とリンクする。
図17は、構成ID:C2のIPモデル構成データを示す説明図である。図17において、このIPモデル構成データ1700では、図11−2に示したIF−ビヘビア間接続属性ファイル1102と図13−3に示したIF−ビヘビア間接続属性ファイル1303とリンクする。
図18は、構成ID:C3のIPモデル構成データを示す説明図である。図18において、このIPモデル構成データ1800では、図12−2に示したIF−レジスタ−ビヘビア間接続属性ファイル1202と、図14−2に示したビヘビア間接続属性ファイル1402と、図13−3に示したIF−ビヘビア間接続属性ファイル1303とリンクする。
(派生品との関係)
図19は、派生品との関係を示す説明図である。派生品とは、親要素(図3、図5、図7を参照)から改良されたIPのソースコードである。派生品は、先祖となるソースコードをルートとしてツリー構造を形成する。図19では、ビヘビア「Behavior_A」について示している。図7に示したように、各ビヘビアについて親要素とリンクしておくことにより、図19のようなツリー構造を得ることができる。このような派生品は、接続属性ファイルにより定義することができる。
このようなツリー構造を派生品リストと称す。派生品リストは、IPモデル構成データのIP(矩形のブロック)が選択されると、呼び出される。図19の派生品リストは、たとえば、図16に示したビヘビアである「Behavior_A」が設計者に選択されると、コンピュータが「Behavior_A」を親要素とするビヘビアとして「Behavior_A2」を取得し、つぎに、「Behavior_A2」を親要素とするビヘビアとして「Behavior_A3−1」、「Behavior_A3−2」を取得する。このように取得されなくなるまで繰り返すことで、派生品リストが自動的に得られることとなる。
図20は、派生品を作成する場合の接続属性ファイルの具体例を示す説明図である。図20の接続属性ファイル2000は、クラスの継承による接続関係を示している。「Behavior_A」はパラメータ「ParamA」を持ち、「Behavior_A2」はパラメータ「ParamA2」を持つ。「Behavior_A2」は「ParamA2」と「Behavior_A」のパラメータも持つことになる。つまり、「Behavior_A」の派生品として「Behavior_A」を開発したことになる。なお、派生品の開発は、この手法に限らず、親要素のソースコードを設計者自ら追加変更してIPDB201にエントリすることで、派生品とすることもできる。この場合、親要素へのポインタも生成しておく。
(IPモデル生成装置のハードウェア構成)
図21は、実施の形態にかかるIPモデル生成装置のハードウェア構成を示すブロック図である。図21において、IPモデル生成装置は、CPU(Central Processing Unit)2101と、ROM(Read‐Only Memory)2102と、RAM(Random Access Memory)2103と、磁気ディスクドライブ2104と、磁気ディスク2105と、光ディスクドライブ2106と、光ディスク2107と、ディスプレイ2108と、レジスタ(Interface)2109と、キーボード2110と、マウス2111と、スキャナ2112と、プリンタ2113と、を備えている。また、各構成部はバス2100によってそれぞれ接続されている。
ここで、CPU2101は、IPモデル生成装置の全体の制御を司る。ROM2102は、ブートプログラムなどのプログラムを記憶している。RAM2103は、CPU2101のワークエリアとして使用される。磁気ディスクドライブ2104は、CPU2101の制御にしたがって磁気ディスク2105に対するデータのリード/ライトを制御する。磁気ディスク2105は、磁気ディスクドライブ2104の制御で書き込まれたデータを記憶する。
光ディスクドライブ2106は、CPU2101の制御にしたがって光ディスク2107に対するデータのリード/ライトを制御する。光ディスク2107は、光ディスクドライブ2106の制御で書き込まれたデータを記憶したり、光ディスク2107に記憶されたデータをコンピュータに読み取らせたりする。
ディスプレイ2108は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ2108は、たとえば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
インターフェース(以下、「I/F」と略する。)2109は、通信回線を通じてLAN(Local Area Network)、WAN(Wide Area Network)、インターネットなどのネットワーク2114に接続され、このネットワーク2114を介して他の装置に接続される。そして、レジスタ2109は、ネットワーク2114と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。レジスタ2109には、たとえばモデムやLANアダプタなどを採用することができる。
キーボード2110は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス2111は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
スキャナ2112は、画像を光学的に読み取り、IPモデル生成装置内に画像データを取り込む。なお、スキャナ2112は、OCR(Optical Character Reader)機能を持たせてもよい。また、プリンタ2113は、画像データや文書データを印刷する。プリンタ2113には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
(IPモデル生成装置の機能的構成)
つぎに、IPモデル生成装置の機能的構成について説明する。図22は、IPモデル生成装置の機能的構成を示すブロック図である。IPモデル生成装置2200は、IPDB201と、接続属性DB202と、IPモデル構成DB203と、IPモデル選択部2201と、構成データ抽出部2202と、接続属性ファイル抽出部2203と、IP抽出部2204と、出力部2205と、IP選択部2206と、派生品リスト取得部2207と、派生品選択部2208と、変換部2209と、を含む構成である。
この制御部となる機能(IPモデル選択部2201〜変換部2209)は、具体的には、たとえば、図21に示したROM2102、RAM2103、磁気ディスク2105、光ディスク2107などの記憶領域に記憶されたプログラムをCPU2101に実行させることにより、または、I/F2109により、その機能を実現する。IPDB201、接続属性DB202、およびIPモデル構成DB203は、具体的には、たとえば、図21に示したROM2102、RAM2103、磁気ディスク2105、光ディスク2107などの記憶領域によりその機能を実現する。
IPモデル選択部2201は、流用対象IPモデルの選択を受け付ける機能を有する。具体的には、たとえば、図15に示したIPモデル構成DB203の記憶内容がディスプレイ2108に表示された場合、マウスなどを用いて、流用したいIPモデル構成データの構成IDを選択する。
構成データ抽出部2202は、IPモデル選択部2201によって選択されたIPモデルの構成データを、IPモデル構成DB203から抽出する機能を有する。具体的には、たとえば、構成IDが選択されたのをトリガとして、選択構成IDをIPモデル構成DB203に送り、その選択構成IDにより特定されるIPモデル構成データを読み出す。
接続属性ファイル抽出部2203は、構成データ抽出部2202によって抽出されたIPモデル構成データにより定義されているIP間の接続関係を定義する接続属性ファイルを、接続属性データベースから抽出する機能を有する。具体的には、抽出されたIPモデル構成データにリンクされている接続属性ファイルを、接続属性DB202から読み出す。たとえば、図17に示したIPモデル構成データ1700が抽出された場合、IF−ビヘビア間接続属性ファイル1102、1303を読み出す。
IP抽出部2204は、構成データ抽出部2202によって抽出された構成データにより定義されているIPのソースコードをIPDB201から抽出する機能を有する。接続属性ファイルには、接続されるIPへのポインタが埋め込まれているため、そのポインタにより該当するIPのソースコードをIPDB201から読み出す。
出力部2205は、接続属性ファイル抽出部2203によって抽出された接続属性ファイルとIP抽出部2204によって抽出されたIPのソースコードを流用対象IPモデルとして出力する機能を有する。具体的には、たとえば、抽出された接続属性ファイルとIPのソースコードをそのまま出力する。また、これらを単にまとめて、単一のファイルとして出力することとしてもよい。IPモデルの出力形式は、ディスプレイへの表示、プリンタによる印刷出力、外部のコンピュータへの送信、記憶領域への書き出しなどがある。
IP選択部2206は、構成データ抽出部2202によって抽出された構成データ内のIPの選択を受け付ける機能を有する。具体的には、たとえば、IPモデル構成データがディスプレイに表示された場合、マウスなどを用いて、IPを選択する。
派生品取得部2207は、IP選択部2206によりIPが選択されるのをトリガとして、選択IPの派生品リストを取得する。具体的には、たとえば、図19において、ビヘビア「Behavior_A」を選択すると、接続属性DB202にアクセスして、コンピュータが「Behavior_A」を親要素とするビヘビアとして「Behavior_A2」を取得し、つぎに、「Behavior_A2」を親要素とするビヘビアとして「Behavior_A3−1」、「Behavior_A3−2」を取得する。このように取得されなくなるまで繰り返すことで、派生品リストが自動的に得られることとなる。
派生品選択部2208は、IP選択部2206によって選択されたIPの派生品の選択を受け付ける機能を有する。具体的には、たとえば、派生品リストがディスプレイに表示された場合、マウスなどを用いて、派生品リストの中から派生品を選択する。
変換部2209は、接続属性ファイル抽出部2203によって抽出された接続属性ファイルにおいて、IP選択部2206によって選択されたIPを、派生品選択部2208によって選択された派生品に変換する機能を有する。具体的には、派生品の選択が受け付けられると、接続属性ファイル内の選択IPの記述を選択派生品の記述に変換する。たとえば、図16のIPモデル構成データ1600において、ビヘビア「Behavior_A」をその派生品「Behavior_A2」に変更する場合、ビヘビア「Behavior_A」が記述されているIF−レジスタ−ビヘビア間接続属性ファイル1202内の「Behavior_A()」を「Behavior_A2()」に変換する。
図23は、変換後のIF−レジスタ−ビヘビア間接続属性ファイル2300を示す説明図である。同様に、IF−ビヘビア間接続属性ファイル1302内の「Behavior_A(viod)」を「Behavior_A2(viod)」に変換する。図24は、変換後のIF−レジスタ−ビヘビア間接続属性ファイル2400を示す説明図である。また、図25は、変換後のIPモデル構成データ2500を示す説明図である。
これにより、IP抽出部2204は、変換部2209によって変換された接続属性ファイルに記述されている派生品のソースコードを、IPDB201から抽出することとなる。なお、変換により得られたIF−レジスタ−ビヘビア間接続属性ファイル2300およびIF−レジスタ−ビヘビア間接続属性ファイル2400は、接続属性DB202にエントリ(新規登録)され、IPモデル構成データ2500は、IPモデル構成DB203にエントリ(新規登録)される。
(IPモデル生成処理手順)
図26は、IPモデル生成装置によるIPモデル生成処理手順を示すフローチャートである。本フローチャートは、IPモデル生成装置による自動実行の手順を示している。まず、IPモデル選択部2201により、流用対象IPモデルのIPモデル構成データの構成IDが選択されるのを待ち受ける(ステップS2601:No)。
選択された場合(ステップS2601:Yes)、構成データ抽出部2202により、その構成IDを手がかりとして流用対象IPモデルのIPモデル構成データをIPモデル構成DB203から抽出する(ステップS2602)。つぎに、接続属性ファイル抽出部2203により、抽出IPモデル構成データの接続属性ファイルを接続属性DB202から抽出する(ステップS2603)。
そして、抽出IPモデル構成データのIPが選択されたか否かを判断する(ステップS2604)。IPが選択されない場合(ステップS2604:No)、ステップS2609に移行する。IPが選択された場合(ステップS2604:Yes)、派生品リスト取得部2207により、選択IPの派生品リストを取得する(ステップS2605)。すでに取得済みである場合は、つぎのステップS2606に移行する。
そして、選択IPの派生品が選択されなかった場合(ステップS2606:No)、ステップS2609に移行する。一方、選択IPの派生品が選択された場合(ステップS2606:Yes)、IPモデル構成データ上の選択IPを派生品に変換し、接続属性ファイルに記述されている選択IPを、派生品に変換する(ステップS2607)ことで、接続属性ファイルを変換する(ステップS2608)。
このあと、ステップS2609に移行する。ステップS2609では、選択終了入力されたか否かを判断する(ステップS2609)。選択終了入力がない場合(ステップS2609:No)、ステップS2604に戻る。一方、選択終了入力があった場合(ステップS2609:Yes)、IP抽出部2204により、ステップS2602で抽出されたIPモデル構成データ(派生品への変換があった場合はステップS2608の変換後のIPモデル構成データ)を構成するIP(派生品も含む)のソースコードをIPDB201から抽出する(ステップS2610)。
そして、出力部2205により、接続属性ファイルおよびIPのソースコードを出力する(ステップS2611)。これにより、IPモデル生成処理を終了する。なお、このあと、必要に応じて、ラッパを生成して、外部IFと接続することとしてもよい。
以上説明したように、本実施の形態によれば、IPモデルの構成要素の種別を、IF、レジスタ、およびビヘビアというたかだか3種類に分類するだけで、接続属性という単純な記述内容に局所化することができる。また、接続属性の組み合わせによりIPモデルを表現することができる。
したがって、IPモデルを構成するIP間の接続属性の再利用性の向上を図ることができる。また、各処理を分割し修正箇所を局所化することにより再利用性を向上することができる。また、この局所化により、派生品種の検証範囲の絞込みをおこなうことができる。したがって、テンプレートのように全品種を吸収する必要がなくなり、品種単位で爆発的にテンプレートコードが増大することも生じない。したがって、ソースコードの可読性が損なわれず、また、バグが伝播しないため、IPモデルの品質向上を図ることができる。
なお、本実施の形態で説明したIPモデル生成方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な媒体であってもよい。
上述した実施の形態に関し、さらに以下の付記を開示する。
(付記1)ハードウェア化する機能をプログラム記述でモデル化したIP(知的所有権)モデルを管理するIPモデル管理装置であって、
前記IPモデルを、外部との通信を定義するAPI(Application Program Interface)、入出力するデータを定義するレジスタ、関数または演算を定義するビヘビアの3つのESL(Electric System Level:構成要素)に分けて、データ保存部に管理保存し、
前記レジスタとビヘビア間、前記ビヘビアとビヘビア間、前記ビヘビアとAPI間の3つの接続関係を定義した接続データを前記データ保管部に保存することを特徴とするIPモデル管理装置。
(付記2)ハードウェア化する機能をプログラム記述でモデル化したIP(知的所有権)モデルを設計するIPモデル生成装置であって、
IPモデルを構成する外部との通信を定義するAPI(Application Program Interface)、入出力するデータを定義するレジスタ、関数または演算を定義するビヘビアの3つのESL(Electric System Level:構成要素)を保存するデータ保存手段と、
前記データ保存手段から、前記ハードウェア化する機能に適合するESLを抽出する抽出手段と、
前記抽出したESLを基に、前記レジスタとビヘビア間、前記ビヘビアとビヘビア間、前記ビヘビアとAPI間の3つの接続関係を定義するデータを作成するモデル生成手段と、
を有することを特徴とするIPモデル生成装置。
(付記3)ハードウェア化する機能をプログラム記述でモデル化したIP(知的所有権)モデルを設計するIPモデルの生成方法であって、
IPモデルを構成する外部との通信を定義するAPI(Application Program Interface)、入出力するデータを定義するレジスタ、関数または演算を定義するビヘビアの3つのESL(Electric System Level:構成要素)を保存するデータ保存手段より、前記ハードウェア化する機能に適合するESLを抽出する工程と、
前記抽出したESLを基に、前記レジスタとビヘビア間、前記ビヘビアとビヘビア間、前記ビヘビアとAPI間の3つの接続関係を定義するデータを作成する工程と、
を含むことを特徴とするIPモデル生成方法。
(付記4)データの入出力をあらわすIF、前記データを保持するレジスタ、前記データに基づいて処理をおこなうビヘビアに分離されたIPのソースコードを記憶するIPデータベースと、前記IP間の接続関係を定義する接続属性ファイルを記憶する接続属性データベースと、前記IPと前記接続属性ファイルにより定義されたIPモデルの構成をあらわす構成データを記憶するIPモデル構成データベースと、にアクセス可能なIPモデル生成装置であって、
流用対象IPモデルの選択を受け付ける選択手段と、
前記選択手段によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出手段と、
前記構成データ抽出手段によって抽出された構成データにより定義されているIP間の接続関係を定義する接続属性ファイルを、前記接続属性データベースから抽出する接続属性ファイル抽出手段と、
前記構成データ抽出手段によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出手段と、
前記接続属性ファイル抽出手段によって抽出された接続属性ファイルと前記IP抽出手段によって抽出されたIPのソースコードを前記流用対象IPモデルとして出力する出力手段と、
を備えることを特徴とするIPモデル生成装置。
(付記5)前記構成データ抽出手段によって抽出された構成データ内のIPの選択を受け付けるIP選択手段と、
前記IP選択手段によって選択されたIPの派生品の選択を受け付ける派生品選択手段と、
前記接続属性ファイル抽出手段によって抽出された接続属性ファイルにおいて、前記IP選択手段によって選択されたIPを、前記派生品選択手段によって選択された派生品に変換する変換手段と、を備え、
前記IP抽出手段は、
前記変換手段によって変換された接続属性ファイルに記述されている前記派生品のソースコードを、前記IPデータベースから抽出することを特徴とする付記4に記載のIPモデル生成装置。
(付記6)データの入出力をあらわすIF、前記データを保持するレジスタ、前記データに基づいて処理をおこなうビヘビアに分離されたIPのソースコードを記憶するIPデータベースと、前記IP間の接続関係を定義する接続属性ファイルを記憶する接続属性データベースと、前記IPと前記接続属性ファイルにより定義されたIPモデルの構成をあらわす構成データを記憶するIPモデル構成データベースと、にアクセス可能なコンピュータが、
流用対象IPモデルの選択を受け付ける選択工程と、
前記選択工程によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出工程と、
前記構成データ抽出工程によって抽出された構成データにより定義されているIP間の接続関係を定義する接続属性ファイルを、前記接続属性データベースから抽出する接続属性ファイル抽出工程と、
前記構成データ抽出工程によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出工程と、
前記接続属性ファイル抽出工程によって抽出された接続属性ファイルと前記IP抽出工程によって抽出されたIPのソースコードを前記流用対象IPモデルとして出力する出力工程と、
を実行することを特徴とするIPモデル生成方法。
(付記7)前記構成データ抽出工程によって抽出された構成データ内のIPの選択を受け付けるIP選択工程と、
前記IP選択工程によって選択されたIPの派生品の選択を受け付ける派生品選択工程と、
前記接続属性ファイル抽出工程によって抽出された接続属性ファイルにおいて、前記IP選択工程によって選択されたIPを、前記派生品選択工程によって選択された派生品に変換する変換工程と、前記コンピュータが実行し、
前記IP抽出工程は、
前記変換工程によって変換された接続属性ファイルに記述されている前記派生品のソースコードを、前記IPデータベースから抽出することを特徴とする付記6に記載のIPモデル生成方法。
(付記8)データの入出力をあらわすIF、前記データを保持するレジスタ、前記データに基づいて処理をおこなうビヘビアに分離されたIPのソースコードを記憶するIPデータベースと、前記IP間の接続関係を定義する接続属性ファイルを記憶する接続属性データベースと、前記IPと前記接続属性ファイルにより定義されたIPモデルの構成をあらわす構成データを記憶するIPモデル構成データベースと、にアクセス可能なコンピュータを、
流用対象IPモデルの選択を受け付ける選択手段、
前記選択手段によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出手段、
前記構成データ抽出手段によって抽出された構成データにより定義されているIP間の接続関係を定義する接続属性ファイルを、前記接続属性データベースから抽出する接続属性ファイル抽出手段、
前記構成データ抽出手段によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出手段、
前記接続属性ファイル抽出手段によって抽出された接続属性ファイルと前記IP抽出手段によって抽出されたIPのソースコードを前記流用対象IPモデルとして出力する出力手段、
として機能させることを特徴とするIPモデル生成プログラム。
(付記9)前記コンピュータを、
前記構成データ抽出手段によって抽出された構成データ内のIPの選択を受け付けるIP選択手段、
前記IP選択手段によって選択されたIPの派生品の選択を受け付ける派生品選択手段、
前記接続属性ファイル抽出手段によって抽出された接続属性ファイルにおいて、前記IP選択手段によって選択されたIPを、前記派生品選択手段によって選択された派生品に変換する変換手段として機能させ、
前記IP抽出手段は、
前記変換手段によって変換された接続属性ファイルに記述されている前記派生品のソースコードを、前記IPデータベースから抽出することを特徴とする付記8に記載のIPモデル生成プログラム。
本開示技術のIPモデルの一例を示すブロック構成図である。 本開示技術のIPモデル管理/生成を示す概略図である。 IF属性リストテーブルを示す説明図である。 IF属性リストテーブルとソースコードとの関係を示す説明図である。 レジスタ属性リストテーブルを示す説明図である。 レジスタ属性リストテーブルとソースコードとの関係を示す説明図である。 ビヘビア属性リストテーブルを示す説明図である。 ビヘビア属性リストテーブルとソースコードとの関係を示す説明図である。 接続属性DBの記憶内容を示す説明図である。 IF−レジスタ間接続属性ファイルの一例を示す説明図である。 図10−1に示したIF−レジスタ間接続属性ファイルの適用例を示す説明図である。 IF−ビヘビア間接続属性ファイルの一例を示す説明図である。 図11−1に示したIF−ビヘビア間接続属性ファイルの適用例を示す説明図である。 IF−レジスタ−ビヘビア間接続属性ファイルの一例を示す説明図である。 図12−1に示したIF−レジスタ−ビヘビア間接続属性ファイルの適用例を示す説明図である。 IF−ビヘビア間接続属性ファイルの一例を示す説明図である。 図13−1に示したIF−ビヘビア間接続属性ファイルの一例を示す説明図である。 図13−1に示したIF−ビヘビア間接続属性ファイルの一例を示す説明図である。 ビヘビア間接続属性ファイルの一例を示す説明図である。 図14−1に示したビヘビア間接続属性ファイルの一例を示す説明図である。 IPモデル構成DBの記憶内容を示す説明図である。 構成ID:C1のIPモデル構成データを示す説明図である。 構成ID:C2のIPモデル構成データを示す説明図である。 構成ID:C3のIPモデル構成データを示す説明図である。 派生品との関係を示す説明図である。 派生品を作成する場合の接続属性ファイルの具体例を示す説明図である。 実施の形態にかかるIPモデル生成装置のハードウェア構成を示すブロック図である。 IPモデル生成装置の機能的構成を示すブロック図である。 変換後のIF−レジスタ−ビヘビア間接続属性ファイルを示す説明図である。 変換後のIF−レジスタ−ビヘビア間接続属性ファイルを示す説明図である。 変換後のIPモデル構成データを示す説明図である。 IPモデル生成装置によるIPモデル生成処理手順を示すフローチャートである。
符号の説明
201 IPDB
202 接続属性DB
203 IPモデル構成DB
2200 IPモデル生成装置
2201 IPモデル選択部
2202 構成データ抽出部
2203 接続属性ファイル抽出部
2204 IP抽出部
2205 出力部
2206 IP選択部
2207 派生品リスト取得部
2208 派生品選択部
2209 変換部

Claims (6)

  1. ハードウェア化する機能をプログラム記述でモデル化したIP(知的所有権)モデルを設計するIPモデル生成装置であって、
    IPモデルを構成する外部との通信を定義するAPI(Application Program Interface)、入出力するデータを定義するレジスタ、関数または演算を定義するビヘビアの3つのESL(Electric System Level:構成要素)を保存するデータ保存手段と、
    前記データ保存手段から、前記ハードウェア化する機能に適合するESLを抽出する抽出手段と、
    前記抽出したESLを基に、前記レジスタとビヘビア間、前記ビヘビアとビヘビア間、前記ビヘビアとAPI間の3つの接続関係を定義するデータを作成するモデル生成手段と、
    を有することを特徴とするIPモデル生成装置。
  2. ハードウェア化する機能をプログラム記述でモデル化したIP(知的所有権)モデルを設計するIPモデルの生成方法であって、
    IPモデルを構成する外部との通信を定義するAPI(Application Program Interface)、入出力するデータを定義するレジスタ、関数または演算を定義するビヘビアの3つのESL(Electric System Level:構成要素)を保存するデータ保存手段より、前記ハードウェア化する機能に適合するESLを抽出する工程と、
    前記抽出したESLを基に、前記レジスタとビヘビア間、前記ビヘビアとビヘビア間、前記ビヘビアとAPI間の3つの接続関係を定義するデータを作成する工程と、
    を含むことを特徴とするIPモデル生成方法。
  3. データの入出力をあらわすIF、前記データを保持するレジスタ、前記データに基づいて処理をおこなうビヘビアに分離されたIPのソースコードを記憶するIPデータベースと、前記IP間の接続関係を定義する接続属性ファイルを記憶する接続属性データベースと、前記IPと前記接続属性ファイルにより定義されたIPモデルの構成をあらわす構成データを記憶するIPモデル構成データベースと、にアクセス可能なIPモデル生成装置であって、
    流用対象IPモデルの選択を受け付ける選択手段と、
    前記選択手段によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出手段と、
    前記構成データ抽出手段によって抽出された構成データにより定義されているIP間の接続関係を定義する接続属性ファイルを、前記接続属性データベースから抽出する接続属性ファイル抽出手段と、
    前記構成データ抽出手段によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出手段と、
    前記接続属性ファイル抽出手段によって抽出された接続属性ファイルと前記IP抽出手段によって抽出されたIPのソースコードを前記流用対象IPモデルとして出力する出力手段と、
    を備えることを特徴とするIPモデル生成装置。
  4. データの入出力をあらわすIF、前記データを保持するレジスタ、前記データに基づいて処理をおこなうビヘビアに分離されたIPのソースコードを記憶するIPデータベースと、前記IP間の接続関係を定義する接続属性ファイルを記憶する接続属性データベースと、前記IPと前記接続属性ファイルにより定義されたIPモデルの構成をあらわす構成データを記憶するIPモデル構成データベースと、にアクセス可能なコンピュータが、
    流用対象IPモデルの選択を受け付ける選択工程と、
    前記選択工程によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出工程と、
    前記構成データ抽出工程によって抽出された構成データにより定義されているIP間の接続関係を定義する接続属性ファイルを、前記接続属性データベースから抽出する接続属性ファイル抽出工程と、
    前記構成データ抽出工程によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出工程と、
    前記接続属性ファイル抽出工程によって抽出された接続属性ファイルと前記IP抽出工程によって抽出されたIPのソースコードを前記流用対象IPモデルとして出力する出力工程と、
    を実行することを特徴とするIPモデル生成方法。
  5. データの入出力をあらわすIF、前記データを保持するレジスタ、前記データに基づいて処理をおこなうビヘビアに分離されたIPのソースコードを記憶するIPデータベースと、前記IP間の接続関係を定義する接続属性ファイルを記憶する接続属性データベースと、前記IPと前記接続属性ファイルにより定義されたIPモデルの構成をあらわす構成データを記憶するIPモデル構成データベースと、にアクセス可能なコンピュータを、
    流用対象IPモデルの選択を受け付ける選択手段、
    前記選択手段によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出手段、
    前記構成データ抽出手段によって抽出された構成データにより定義されているIP間の接続関係を定義する接続属性ファイルを、前記接続属性データベースから抽出する接続属性ファイル抽出手段、
    前記構成データ抽出手段によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出手段、
    前記接続属性ファイル抽出手段によって抽出された接続属性ファイルと前記IP抽出手段によって抽出されたIPのソースコードを前記流用対象IPモデルとして出力する出力手段、
    として機能させることを特徴とするIPモデル生成プログラム。
  6. 前記コンピュータを、
    前記構成データ抽出手段によって抽出された構成データ内のIPの選択を受け付けるIP選択手段、
    前記IP選択手段によって選択されたIPの派生品の選択を受け付ける派生品選択手段、
    前記接続属性ファイル抽出手段によって抽出された接続属性ファイルにおいて、前記IP選択手段によって選択されたIPを、前記派生品選択手段によって選択された派生品に変換する変換手段として機能させ、
    前記IP抽出手段は、
    前記変換手段によって変換された接続属性ファイルに記述されている前記派生品のソースコードを、前記IPデータベースから抽出することを特徴とする請求項5に記載のIPモデル生成プログラム。
JP2008162778A 2008-06-23 2008-06-23 Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム Expired - Fee Related JP5163308B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008162778A JP5163308B2 (ja) 2008-06-23 2008-06-23 Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム
US12/379,774 US20090319983A1 (en) 2008-06-23 2009-02-27 Intellectual property model creating apparatus, intellectual property model creating method, and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008162778A JP5163308B2 (ja) 2008-06-23 2008-06-23 Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム

Publications (2)

Publication Number Publication Date
JP2010003195A JP2010003195A (ja) 2010-01-07
JP5163308B2 true JP5163308B2 (ja) 2013-03-13

Family

ID=41432609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008162778A Expired - Fee Related JP5163308B2 (ja) 2008-06-23 2008-06-23 Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム

Country Status (2)

Country Link
US (1) US20090319983A1 (ja)
JP (1) JP5163308B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521349B2 (ja) * 2009-02-20 2014-06-11 富士通セミコンダクター株式会社 Ipモデル生成プログラム、ipモデル生成装置、およびipモデル生成方法
US9015649B2 (en) * 2010-07-19 2015-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for electronic system model generation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628169A (ja) * 1992-07-07 1994-02-04 Hitachi Shonan Denshi Co Ltd プログラム作成支援装置
US5557774A (en) * 1993-03-22 1996-09-17 Hitachi, Ltd. Method for making test environmental programs
US6044211A (en) * 1994-03-14 2000-03-28 C.A.E. Plus, Inc. Method for graphically representing a digital device as a behavioral description with data and control flow elements, and for converting the behavioral description to a structural description
JPH08328841A (ja) * 1995-05-30 1996-12-13 Mitsubishi Electric Corp ソフトウェア生成装置
JP3173729B2 (ja) * 1999-03-04 2001-06-04 日本電気株式会社 論理シミュレーション方法及びそのシステム
JP2000305765A (ja) * 1999-04-19 2000-11-02 Yokogawa Electric Corp プロセス制御システムの構築装置
JP2001202397A (ja) * 2000-01-20 2001-07-27 Toshiba Corp システム・オン・チップのアーキテクチャ設計支援システム及びアーキテクチャ生成方法
JP2002073719A (ja) * 2000-08-31 2002-03-12 Hitachi Ltd 回路動作モデル記述の生成方法および論理設計検証装置
US20030200296A1 (en) * 2002-04-22 2003-10-23 Orillion Corporation Apparatus and method for modeling, and storing within a database, services on a telecommunications network
CN102902839B (zh) * 2002-04-25 2016-04-06 新思科技公司 管理集成电路设计的装置和方法
FR2843214B1 (fr) * 2002-07-30 2008-07-04 Bull Sa Procede de verification fonctionnelle d'un modele de circuit integre pour constituer une plate-forme de verification, equipement emulateur et plate-forme de verification.
US7096440B2 (en) * 2003-07-22 2006-08-22 Lsi Logic Corporation Methods and systems for automatic verification of specification document to hardware design
JP2006185055A (ja) * 2004-12-27 2006-07-13 Toshiba Corp 計算機システムの設計支援システムおよび設計支援プログラム
US8078980B2 (en) * 2008-03-20 2011-12-13 National Instruments Corporation User defined wire appearance indicating communication functionality in a graphical programming environment

Also Published As

Publication number Publication date
JP2010003195A (ja) 2010-01-07
US20090319983A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
JP3057019B2 (ja) 部品選定装置及びcad機能を備えた部品選定システム
CN107807954B (zh) 可视化建模多维分析系统及其方法
US20080243470A1 (en) Logical check assist program, recording medium on which the program is recorded, logical check assist apparatus, and logical check assist method
JP5163350B2 (ja) 検証支援プログラム、検証支援装置および検証支援方法
JP5163308B2 (ja) Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム
US8001503B2 (en) Method and system for automatically accessing internal signals or ports in a design hierarchy
JP2006277127A (ja) 修正プログラムの比較方法
JP2007164503A (ja) システム生産方法、システム生産システム、システム生産プログラムおよびシステム生産に用いられる定義体情報のデータ構造
US20060206760A1 (en) Method and apparatus for supporting verification of hardware and software, and computer product
JP5050985B2 (ja) 検証支援プログラム、検証支援装置および検証支援方法
JP6251860B2 (ja) 情報管理装置並びにファイル管理方法
JP4957043B2 (ja) 情報処理装置、プログラム及び業務アプリケーション導入方法
JP4828318B2 (ja) 複数様式帳票統合印刷方法、システム及びプログラム
JP2008234080A (ja) 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム、半導体集積回路、半導体集積回路の製造方法
Beaudoux et al. Using Model Driven Engineering technologies for building authoring applications
JP5521349B2 (ja) Ipモデル生成プログラム、ipモデル生成装置、およびipモデル生成方法
JP2005276159A (ja) 回路図面表示データ生成装置およびそのプログラム並びに回路図面表示データ生成方法
KR102228241B1 (ko) 웹 상에서의 가상 입력 방법 및 시스템
JP3802743B2 (ja) ツリー構造作成描画装置として動作するようにプログラムされたコンピュータ、コンピュータを用いてツリー構造を作成し描画するための方法、およびコンピュータをツリー構造作成描画装置として動作させるためのプログラムを記録したコンピュータ読取可能な記録媒体
WO2021024791A1 (ja) 設計支援システム及び設計支援方法
US20080005714A1 (en) Logic diagram display method, program, and apparatus
JP2009245350A (ja) 情報管理プログラム、情報管理装置、および情報管理方法
JP5262403B2 (ja) 設計支援プログラム、設計支援装置、および設計支援方法
JP4275639B2 (ja) レイアウト設計装置、およびレイアウト設計プログラム
Li SiP Schematic Design Input

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees