JP5521349B2 - Ipモデル生成プログラム、ipモデル生成装置、およびipモデル生成方法 - Google Patents
Ipモデル生成プログラム、ipモデル生成装置、およびipモデル生成方法 Download PDFInfo
- Publication number
- JP5521349B2 JP5521349B2 JP2009038525A JP2009038525A JP5521349B2 JP 5521349 B2 JP5521349 B2 JP 5521349B2 JP 2009038525 A JP2009038525 A JP 2009038525A JP 2009038525 A JP2009038525 A JP 2009038525A JP 5521349 B2 JP5521349 B2 JP 5521349B2
- Authority
- JP
- Japan
- Prior art keywords
- model
- code
- connection
- database
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/35—Creation or generation of source code model driven
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/36—Software reuse
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/08—Intellectual property [IP] blocks or IP cores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Stored Programmes (AREA)
Description
「発明が解決しようとする課題」の項で説明したように、従来では、(1)内部状態の追加はソースコードを巨大化し、再利用性の低下を招く。たとえば、1つのクラスに複数内部状態を保持した場合、その内部状態によって同じ外部からの要求であっても処理(動作)内容が異なる。その原因としては、1クラスの責務が多すぎるためである。このことは基準となるソースコードあるいはテンプレートに責務が集中してしまい、ソースコードの可読性や再利用性の低下を招いてしまう。さらに1つのテンプレートなどに1つに固定されているとそのソースコードの行は膨大となり、メンテナンス性を損なうことになる。
つぎに、本実施の形態の特徴的な構成である再構成可能なモデル構造について説明する。基本構造としては、入力インターフェース、出力インターフェース、ビヘイビア、ステート、レジスタなどのIPを有する。これら構成要素を接続するため、API(Application Program Interface)やイベント通知(Event)の実装はルール化される。ステートは、インターフェースからの時間情報(delay)に応じた待機処理をおこなう。ステートは、図4に示した内部レジスタ304A、動作状態304B、内部メモリ304Cに相当する。
再構成可能なIPモデルでは、時間概念が導入されていないUnTimedモデルと時間概念が導入されているTimed(Loosely Timed(LT)ともいう)モデルを構築することができる。さらに、インターフェースおよびステート(のIP)を差し替えるだけで、UnTimedモデルとTimedモデルの共通化も図ることができる。
図9は、UnTimedモデルの入力インターフェース701のコードの記述例を示す説明図である。図9に示したコード900は、UnTimedモデルの入力インターフェース701のソースコード901に、当該入力インターフェース701からビヘイビア502を駆動する接続コード902が挿入されたコードである。この接続コード902は、時間概念が導入されていないコードであるが、どのビヘイビア502にも共通するコードである。
図36は、実施の形態にかかるIPモデル生成装置のハードウェア構成を示すブロック図である。図36において、IPモデル生成装置は、CPU(Central Processing Unit)3601と、ROM(Read‐Only Memory)3602と、RAM(Random Access Memory)3603と、磁気ディスクドライブ3604と、磁気ディスク3605と、光ディスクドライブ(Flexible Disk Drive)3606と、光ディスク3607と、ディスプレイ3608と、I/F(Interface)3609と、キーボード3610と、マウス3611と、スキャナ3612と、プリンタ3613と、を備えている。また、各構成部はバス3600によってそれぞれ接続されている。
つぎに、IPモデル生成装置の機能的構成について説明する。図37は、IPモデル生成装置3700の機能的構成を示すブロック図である。IPモデル生成装置3700は、IPDB2901と、接続属性DB2902と、IPモデル構成DB2903と、IPモデル選択部3701と、構成データ抽出部3702と、接続属性抽出部3703と、IP抽出部3704と、出力部3705と、IP選択部3706と、派生品リスト取得部3707と、派生品選択部3708と、変換部3709と、を含む構成である。
図38は、IPモデル生成装置3700によるIPモデル生成処理手順を示すフローチャートである。本フローチャートは、IPモデル生成装置3700による自動実行の手順を示している。まず、IPモデル選択部3701により、流用対象IPモデルのIPモデル構成データの構成IDが選択されるのを待ち受ける(ステップS3801:No)。
流用対象IPモデルの選択を受け付ける選択手段、
前記選択手段によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出手段、
前記構成データ抽出手段によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出手段、
前記構成データ抽出手段によって抽出された構成データにより定義されている接続関係をあらわす接続コードを前記接続属性データベースから抽出する接続属性抽出手段、
前記IP抽出手段によって抽出されたIPのソースコードおよび前記接続属性抽出手段によって抽出された接続コードを前記流用対象IPモデルとして出力する出力手段、
として機能させることを特徴とするIPモデル生成プログラム。
前記構成データ抽出手段によって抽出された構成データ内のIPの選択を受け付けるIP選択手段、
前記IP選択手段によって選択されたIPの派生品の選択を受け付ける派生品選択手段、
前記IP選択手段によって選択されたIPを、前記派生品選択手段によって選択された派生品に変換する変換手段として機能させ、
前記IP抽出手段は、
前記変換手段によって変換された派生品のソースコードを、前記IPデータベースから抽出することを特徴とする付記7に記載のIPモデル生成プログラム。
流用対象IPモデルの選択を受け付ける選択手段と、
前記選択手段によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出手段と、
前記構成データ抽出手段によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出手段と、
前記構成データ抽出手段によって抽出された構成データにより定義されている接続関係をあらわす接続コードを前記接続属性データベースから抽出する接続属性抽出手段と、
前記IP抽出手段によって抽出されたIPのソースコードおよび前記接続属性抽出手段によって抽出された接続コードを前記流用対象IPモデルとして出力する出力手段と、
を備えることを特徴とするIPモデル生成装置。
前記IP選択手段によって選択されたIPの派生品の選択を受け付ける派生品選択手段と、
前記IP選択手段によって選択されたIPを、前記派生品選択手段によって選択された派生品に変換する変換手段と、を備え、
前記IP抽出手段は、
前記変換手段によって変換された派生品のソースコードを、前記IPデータベースから抽出することを特徴とする付記9に記載のIPモデル生成装置。
流用対象IPモデルの選択を受け付ける選択工程と、
前記選択工程によって選択された流用対象IPモデルに関する構成データを前記IPモデル構成データベースから抽出する構成データ抽出工程と、
前記構成データ抽出工程によって抽出された構成データにより定義されているIPのソースコードを前記IPデータベースから抽出するIP抽出工程と、
前記構成データ抽出工程によって抽出された構成データにより定義されている接続関係をあらわす接続コードを前記接続属性データベースから抽出する接続属性抽出工程と、
前記IP抽出工程によって抽出されたIPのソースコードおよび前記接続属性抽出工程によって抽出された接続コードを前記流用対象IPモデルとして出力する出力工程と、
を実行することを特徴とするIPモデル生成方法。
前記構成データ抽出工程によって抽出された構成データ内のIPの選択を受け付けるIP選択工程と、
前記IP選択工程によって選択されたIPの派生品の選択を受け付ける派生品選択工程と、
前記IP選択工程によって選択されたIPを、前記派生品選択工程によって選択された派生品に変換する変換工程と、を実行し、
前記IP抽出工程は、
前記変換工程によって変換された派生品のソースコードを、前記IPデータベースから抽出することを特徴とする付記11に記載のIPモデル生成方法。
502 ビヘイビア
503 ステート
504 レジスタ
505 出力インターフェース
3700 IPモデル生成装置
2901 IPDB
2902 接続属性DB
2903 IPモデル構成DB
3701 IPモデル選択部
3702 構成データ抽出部
3703 接続属性抽出部
3704 IP抽出部
3705 出力部
3706 IP選択部
3707 派生品リスト取得部
3708 派生品選択部
3709 変換部
Claims (9)
- IPモデルの選択を受け付け、
選択されたIPモデルに関する構成データをIPモデル構成データベースから抽出し、
抽出された構成データに定義されたIPを識別するIDに基づいて、IPのIDとIPのソースコードとを対応付けて複数のIPのソースコードを記憶するIPデータベースから、前記IPのソースコードを抽出し、
抽出された構成データに定義された接続コードを識別する接続コードIDに基づいて、前記IP間の接続関係を示す接続コードと接続コードIDとを対応付けて記憶する接続属性データベースから、前記接続コードを抽出し、
抽出されたIPのソースコードおよび抽出された接続コードを前記IPモデルとして出力する、
処理をコンピュータに実行させ、
前記コンピュータは前記IPデータベースと、前記接続属性データベースと、前記IPと前記接続関係により定義された前記IPモデルの構成をあらわす前記構成データを記憶する前記IPモデル構成データベースと、前記IPの属性と前記IPのIDとを対応付けて記憶するIPテーブルと、前記接続コードの接続属性と前記接続コードIDとを対応付けて記憶する接続コードテーブルと、にアクセス可能であり、
前記IPモデルはハードウェアの上位設計で利用される抽象度モデルであり、前記ハードウェアをモデル化することで得られ、
各IPは前記IPモデルの構成要素であり、前記ハードウェアの機能の一つを表現しており、
前記IPはデータの入出力機能をあらわすインターフェース、前記データを保持する機能をあらわすレジスタ、前記データに基づいて処理をおこなう機能をあらわすビヘイビア、および前記インターフェースからの時間情報に応じた待機処理をおこなう機能をあらわすステートを含む
ことを特徴とするIPモデル生成プログラム。 - 抽出された構成データ内のIPの選択を受け付け、
選択されたIPの派生品の選択を受け付け、
選択されたIPを、選択された派生品に変換し、
変換された派生品のソースコードを、前記IPデータベースから抽出する
処理をコンピュータに実行させる請求項1に記載のIPモデル生成プログラム。 - 前記インターフェースおよび前記ステートは、時間概念の有無により差し替え可能であることを特徴とする請求項1に記載のIPモデル生成プログラム。
- 前記インターフェースおよび前記ステートが、時間概念を持つ記述である場合、前記ステートは、前記インターフェースからの時間情報の取得により、待機処理をおこなう記述であることを特徴とする請求項3に記載のIPモデル生成プログラム。
- 前記インターフェースおよび前記ステートが、時間概念を持たない記述である場合、前記ステートは、待機処理をおこなわない記述であることを特徴とする請求項3に記載のIPモデル生成プログラム。
- 前記IPはツールごとに用意され、同一ツールのIPにより前記IPモデルを構成することを特徴とする請求項1に記載のIPモデル生成プログラム。
- 前記各IPは、同種の派生品に差し替え可能であることを特徴とする請求項1に記載のIPモデル生成プログラム。
- コンピュータを備え、
前記コンピュータは
IPモデルの選択を受け付け、
選択されたIPモデルに関する構成データをIPモデル構成データベースから抽出し、
抽出された構成データに定義されたIPを識別するIDに基づいて、IPのIDとIPのソースコードとを対応付けて複数のIPのソースコードを記憶するIPデータベースから、前記IPのソースコードを抽出し、
抽出された構成データに定義された接続コードを識別する接続コードIDに基づいて、前記IP間の接続関係を示す接続コードと接続コードIDとを対応付けて記憶する接続属性データベースから、前記接続コードを抽出し、
抽出されたIPのソースコードおよび抽出された接続コードを前記IPモデルとして出力する、
処理を実行し、
前記コンピュータは前記IPデータベースと、前記接続属性データベースと、前記IPと前記接続関係により定義された前記IPモデルの構成をあらわす前記構成データを記憶する前記IPモデル構成データベースと、前記IPの属性と前記IPのIDとを対応付けて記憶するIPテーブルと、前記接続コードの接続属性と前記接続コードIDとを対応付けて記憶する接続コードテーブルと、にアクセス可能であり、
前記IPモデルはハードウェアの上位設計で利用される抽象度モデルであり、前記ハードウェアをモデル化することで得られ、
各IPは前記IPモデルの構成要素であり、前記ハードウェアの機能の一つを表現しており、
前記IPはデータの入出力機能をあらわすインターフェース、前記データを保持する機能をあらわすレジスタ、前記データに基づいて処理をおこなう機能をあらわすビヘイビア、および前記インターフェースからの時間情報に応じた待機処理をおこなう機能をあらわすステートを含む
ことを特徴とするIPモデル生成装置。 - IPモデルの選択を受け付け、
選択されたIPモデルに関する構成データをIPモデル構成データベースから抽出し、
抽出された構成データに定義されたIPを識別するIDに基づいて、IPのIDとIPのソースコードとを対応付けて複数のIPのソースコードを記憶するIPデータベースから、前記IPのソースコードを抽出し、
抽出された構成データに定義された接続コードを識別する接続コードIDに基づいて、前記IP間の接続関係を示す接続コードと接続コードIDとを対応付けて記憶する接続属性データベースから、前記接続コードを抽出し、
抽出されたIPのソースコードおよび抽出された接続コードを前記IPモデルとして出力する、
処理をコンピュータに実行させ、
前記コンピュータは前記IPデータベースと、前記接続属性データベースと、前記IPと前記接続関係により定義された前記IPモデルの構成をあらわす前記構成データを記憶する前記IPモデル構成データベースと、前記IPの属性と前記IPのIDとを対応付けて記憶するIPテーブルと、前記接続コードの接続属性と前記接続コードIDとを対応付けて記憶する接続コードテーブルと、にアクセス可能であり、
前記IPモデルはハードウェアの上位設計で利用される抽象度モデルであり、前記ハードウェアをモデル化することで得られ、
各IPは前記IPモデルの構成要素であり、前記ハードウェアの機能の一つを表現しており、
前記IPはデータの入出力機能をあらわすインターフェース、前記データを保持する機能をあらわすレジスタ、前記データに基づいて処理をおこなう機能をあらわすビヘイビア、および前記インターフェースからの時間情報に応じた待機処理をおこなう機能をあらわすステートを含む
ことを特徴とするIPモデル生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009038525A JP5521349B2 (ja) | 2009-02-20 | 2009-02-20 | Ipモデル生成プログラム、ipモデル生成装置、およびipモデル生成方法 |
US12/626,989 US8881096B2 (en) | 2009-02-20 | 2009-11-30 | Computer product, IP model generating apparatus, and IP model generating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009038525A JP5521349B2 (ja) | 2009-02-20 | 2009-02-20 | Ipモデル生成プログラム、ipモデル生成装置、およびipモデル生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010191920A JP2010191920A (ja) | 2010-09-02 |
JP5521349B2 true JP5521349B2 (ja) | 2014-06-11 |
Family
ID=42632029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009038525A Expired - Fee Related JP5521349B2 (ja) | 2009-02-20 | 2009-02-20 | Ipモデル生成プログラム、ipモデル生成装置、およびipモデル生成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8881096B2 (ja) |
JP (1) | JP5521349B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111506966B (zh) * | 2020-04-20 | 2024-03-22 | 成都飞机工业(集团)有限责任公司 | 工艺协调模型的判别方法、装置、电子设备和存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6970875B1 (en) * | 1999-12-03 | 2005-11-29 | Synchronicity Software, Inc. | IP library management system |
JP2001202397A (ja) * | 2000-01-20 | 2001-07-27 | Toshiba Corp | システム・オン・チップのアーキテクチャ設計支援システム及びアーキテクチャ生成方法 |
US7475000B2 (en) * | 2002-04-25 | 2009-01-06 | Arc International, Plc | Apparatus and method for managing integrated circuit designs |
JP4153732B2 (ja) * | 2002-06-19 | 2008-09-24 | 株式会社東芝 | ハードウェア動作記述変換方法及びそのためのプログラム |
JP2006163523A (ja) * | 2004-12-02 | 2006-06-22 | Canon Inc | 動作モデル生成方法および動作モデル生成方法 |
JP5163308B2 (ja) * | 2008-06-23 | 2013-03-13 | 富士通セミコンダクター株式会社 | Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム |
-
2009
- 2009-02-20 JP JP2009038525A patent/JP5521349B2/ja not_active Expired - Fee Related
- 2009-11-30 US US12/626,989 patent/US8881096B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100218166A1 (en) | 2010-08-26 |
JP2010191920A (ja) | 2010-09-02 |
US8881096B2 (en) | 2014-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fox et al. | An R companion to applied regression | |
US6580440B1 (en) | System and method for automatically creating and updating a graphical user interface | |
US8972930B2 (en) | Generating text manipulation programs using input-output examples | |
US6289254B1 (en) | Parts selection apparatus and parts selection system with CAD function | |
US8015203B2 (en) | Document recognizing apparatus and method | |
US6910200B1 (en) | Method and apparatus for associating selected circuit instances and for performing a group operation thereon | |
US6026220A (en) | Method and apparatus for incremntally optimizing a circuit design | |
US20030090473A1 (en) | Multiple screen automatic programming interface | |
US20080195377A1 (en) | Method, device, and program product for verifying translation in resource file | |
WO1993023817A9 (en) | Data interchange system | |
WO1993023817A1 (en) | Data interchange system | |
US8996357B2 (en) | Method for generating diagrams, and information processing apparatus for same | |
US20070203691A1 (en) | Translator support program, translator support device and translator support method | |
JP3577400B2 (ja) | システム設計装置及びデータウエアハウス設計システム | |
US10839124B1 (en) | Interactive compilation of software to a hardware language to satisfy formal verification constraints | |
Chetverikov | Detecting defects in texture | |
JP5521349B2 (ja) | Ipモデル生成プログラム、ipモデル生成装置、およびipモデル生成方法 | |
US6968518B2 (en) | Method of resolving missing graphical symbols in computer-aided integrated circuit design | |
US6950995B2 (en) | Method of resolving mismatched graphical symbols in computer-aided integrated circuit design | |
JP2010039751A (ja) | ソフトウェア開発システム | |
JP5163308B2 (ja) | Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム | |
JP4387324B2 (ja) | プロパティ変換装置 | |
JP2020115246A (ja) | 生成装置、ソフトウェアロボットシステム、生成方法及び生成プログラム | |
JP2005202612A (ja) | データベース生成プログラム作成装置 | |
US7613709B2 (en) | System and method for editing operations of a text object model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5521349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |