JP2003186929A - インタフェース仕様定義を記録した記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 並列動作を表現可能なインタフェース仕様定
義情報を、情報量を削減しつつ、コンピュータ読み取り
可能な記憶媒体に格納する。 【解決手段】 第１の端子群１０２の各端子が取りうる
信号値の組み合わせパターンを第１の識別子群として格
納する第１識別子領域１１１と、第２の端子群１０３の
各端子が取りうる信号値の組み合わせパターンを第２の
識別子群として格納する第２識別子領域１２１と、第１
の識別子と第２の識別子との組み合わせとして定義され
る上記回路モジュールの機能を第３の識別子群として格
納する第３識別子領域１４１とを有し、第３の識別子
は、第１の識別子に対応する組み合わせパターンと第２
の識別子に対応する組み合わせパターンの開始順序が不
定であることを示す符号(par)を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の回路モジュ
ールを接続して構成する集積回路やディジタルシステム
において、回路モジュールのインタフェースの仕様を正
しく定義し、それを利用して回路モジュール間の接続を
容易化する技術に関する。更には、それら技術を用いて
ＬＳＩの設計を行う技術に関する。

【０００２】

【従来の技術】ＬＳＩの集積度の向上により、システム
を構成する上で必要とされる要素の大部分が一つの半導
体チップ上に搭載可能となってきた。このような大規模
なシステムＬＳＩを設計する場合には、既に設計され、
資産として所有されている回路モジュール、あるいは他
より購入した回路モジュールを組み合わせて設計するこ
とにより設計のためのコストと工数を削減することが可
能となる。既に設計された回路モジュールを再利用可能
とするために、回路モジュールの各機能を各入出力端子
が特定の時刻に取りうる信号値及びその時系列に関連付
けて表現することが、本願発明の発明者である鈴木敬ら
による、「ＯｗＬ： Ａｎ Ｉｎｔｅｒｆａｃｅ Ｄｅ
ｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ ｆｏｒ ＩＰ
Ｒｅｕｓｅ」（Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ Ｃｏｎｆｅｒｅｎｃｅ、１９９９．
ｐｐ．４０３−４０６）に開示されている。これによれ
ば、回路モジュールの仕様、すなわち機能とタイミング
チャート等により説明した動作を、状態遷移機械を用い
て計算機上で表現することにより、計算機によって回路
モジュールの仕様理解を支援し、さらに二つの回路モジ
ュール間の接続検証や、合成等の設計自動化を行うこと
が記載されている。なお、上記文献に記載された内容に
関係する出願としては、特開２０００−１２３０６４号
公報がある。また、回路モジュールの外部端子を複数の
端子集合に分け、ある端子集合を基準に他の端子集合に
おける信号変化のタイミングを指定可能にした、特開２
００１−２９７１２４号公報がある。

【０００３】

【発明が解決しようとする課題】しかし、従来提案され
ているモジュール仕様表現方法では、実際に存在する信
号変化を記述しようとしたときに、記述不可能な信号変
化、および、記述量が膨大となるために実質的に記述不
可能になるおそれのある信号変化が存在した。 １．順序依存制約のない並列動作 複数の端子集合が存在し、それら端子集合におけるサブ
トランザクションの開始順序および終了順序が一意に決
まらないような信号変化は、従来のモジュール仕様表現
方法では表現できなかった。例えば、通信系のインタフ
ェース回路では、通信ノイズに対する耐性を強化する目
的で同じデータを複数の端子集合を用いて送信し、複数
の端子集合により受信したデータに基づき正しいデータ
を再現するようなものがある。したがって、同じデータ
であっても、受信されるデータは物理的な遅延により到
着のタイミングがずれたり、データの見かけ上の長さが
変わったりすることが許容されなければならない。

【０００４】例えば、受信側の端子集合がＡ、Ｂ、Ｃの
３つあった場合に起こり得るサブトランザクションの開
始順序はＡＢＣ、ＡＣＢ、ＢＡＣ、ＢＣＡ、ＣＡＢ、Ｃ
ＢＡである。しかしながら、従来のモジュール仕様表現
方法では、いずれかの端子集合を基準として他の端子集
合の順序を決定することしか想定しておらず、このよう
などの端子集合も基準にならない信号変化については定
義することができなかった。

【０００５】なお、本明細書においては、トランザクシ
ョンとは一つの機能を実行するための一連の動作（信号
変化）をいい、サブトランザクションとはトランザクシ
ョンにおいて実行される個々の動作（信号変化）をい
う。 ２．レスポンスを共有する並列動作 １つの信号変化が複数のトランザクションに対応する信
号変化は、従来のモジュール仕様表現方法では表現でき
なかった。例えば、互いに接続されたマスタモジュール
とスレーブモジュールにおいて、マスタモジュールにト
ランザクション（書き込み）が発生し、スレーブモジュ
ールにリクエストパケットを送り（サブトランザクショ
ン：書き込み要求の送信）、スレーブモジュールは、デ
ータを正しく受け取った場合にはレスポンスパケットを
返す（サブトランザクション：レスポンスの返信）とい
うインタフェースがあるとする。ここで、マスタモジュ
ールはスレーブモジュールのレスポンスを待つことな
く、次々にトランザクションのリクエストを発行し、ス
レーブモジュールは複数のリクエストに対して正常に処
理が実行された場合に一つのレスポンスを返すことが許
容されている場合がある。これはリクエストとレスポン
スを厳格に対応づけることによるバスの混雑を避けるた
めに認められる。例えば、マスタモジュールがスレーブ
モジュールからのレスポンスを待たずにリクエストを３
個発行し、その後スレーブモジュールから正しくデータ
を受信したレスポンスが１個帰ってきた場合には、３個
のデータすべてが正しく受信されたということを表す。
従来の方法ではトランザクションはそれぞれ固有のサブ
トランザクションからなることが想定されており、１つ
のサブトランザクションを複数のトランザクションで共
有するような仕様を表現することはできなかった。 ３．スプリットトランザクション 同一の端子集合上で、あるトランザクションの複数のサ
ブトランザクションが任意の時間的な間隔を開けて発生
し、その間に他のトランザクションのサブトランザクシ
ョンが生じるような信号変化である。例えば、データ信
号線が双方向になっており、そこでリクエストパケット
とレスポンスパケットが互いに時間的な間隔をもって行
き来するようなインタフェースがこれに該当する。従来
のモジュール仕様表現方法では、同一の端子集合上に生
じる場合は想定されていなかった。 ４．順不同に発生するサブトランザクション トランザクションＴを実行したときに、いくつかのサブ
トランザクションが順不同に生じるような信号変化があ
る。例えば、１個のマスタモジュールと３個のスレーブ
モジュールＡ，Ｂ，Ｃとがバスでつながっているとす
る。マスタモジュールがリクエストを出すと、すべての
スレーブモジュールがそれに反応し、各々がマスタにデ
ータを送る（これをブロードキャストと呼ぶ）。スレー
ブモジュールは準備のできたものからレスポンスを返信
するので、レスポンスが返信される順序は６通りある。
従来のモジュール仕様表現方法では、これを列挙する必
要があった。例えば、以下のように表記される。 ここで、括弧［］は、その中で縦棒｜で仕切られたいず
れか１つの部分だけが生じることを表し、トランザクシ
ョンＴはリクエストＲＥＱ及びスレーブモジュールＡ，
Ｂ，ＣからのレスポンスＲＥＳからなり、レスポンスＲ
ＥＳの順番は６通りあることを示している。このように
組み合わせの数は階乗で増えてしまい、スレーブモジュ
ールが４個のとき２４通り、５個のとき１２０通りを列
挙しなければならず、事実上表現が不可能であった。 ５．トランザクションの共通制約 回路モジュールの有する複数のトランザクションに共通
の制約が含まれる場合がある。例えば、回路モジュール
に１０種類のトランザクションが実行可能であり、これ
らすべてのトランザクションに共通に、「トランザクシ
ョンのリクエストを出してから、１０サイクル以内にレ
スポンスが帰ってこなければならない」という制約があ
るとする。従来のモジュール仕様表現方法では、信号変
化は各トランザクション単位で定義されるため、すべて
のトランザクションについて制約を書かなければならな
い。例えば、以下のようになる。 ＴＲＡＮＳＡＣＴＩＯＮ ＲＥＡＤ＿ＢＹＴＥ＝ ＲＥ
Ｑ ＩＤＬＥ＊ ’ＮＵＭＩＤＬＥ ＤＡＴＡ ＴＲＡＮＳＡＣＴＩＯＮ ＲＥＡＤ＿ＷＯＲＤ＝ ＲＥ
Ｑ ＩＤＬＥ＊ ’ＮＵＭＩＤＬＥ ＤＡＴＡ ＴＲＡＮＳＡＣＴＩＯＮ ＲＥＡＤ＿ＬＯＮＧ＝ ＲＥ
Ｑ ＩＤＬＥ＊ ’ＮＵＭＩＤＬＥ ＤＡＴＡ ＴＲＡＮＳＡＣＴＩＯＮ ＷＲＩＴＥ＿ＢＹＴＥ＝ Ｒ
ＥＱ ＩＤＬＥ＊ ’ＮＵＭＩＤＬＥ ＤＡＴＡ ＴＲＡＮＳＡＣＴＩＯＮ ＷＲＩＴＥ＿ＢＹＴＥ＝ Ｒ
ＥＱ ＩＤＬＥ＊ ’ＮＵＭＩＤＬＥ ＤＡＴＡ ＴＲＡＮＳＡＣＴＩＯＮ ＷＲＩＴＥ＿ＢＹＴＥ＝ Ｒ
ＥＱ ＩＤＬＥ＊ ’ＮＵＭＩＤＬＥ ＤＡＴＡ ＰＲＯＰＥＲＴＹ ＮＵＭＩＤＬＥ：（＃ＩＤＬＥ＜＝
９） 記号＊は、＊直前の状態を０回以上繰り返すことを示す
記号であり、記号’は、その後に制約が記述されること
を示す記号である。また、ＰＲＯＰＥＲＴＹとは状態機
械を遷移するときの制約であり、制約ＮＵＭＩＤＬＥに
よりＩＤＬＥの繰り返しが９回以下であると制限してい
る。

【０００６】したがって、制約の記述量は、制約の個数
とトランザクションの個数の積に比例する。現実の回路
では一つのトランザクションにおいて制約は数個〜十数
個になることも珍しくない。このことは現実にインタフ
ェースを記述することを困難にしていた。

【０００７】制約には、リクエストの最小サイクル数や
最大サイクル数といったものの他、読み出すデータの個
数、前のデータと次のデータの時間間隔、前のトランザ
クションから次のトランザクションの時間間隔、トラン
ザクションを連続して実行しても良い最大数などが挙げ
られる。 ６．トランザクションの共通手続き 回路モジュールの有する複数のトランザクションに共通
の手続きが含まれる場合がある。本明細書では手続きと
は、サブトランザクションの実行において付随的に実施
される動作をいい、サブトランザクションが回路モジュ
ール間でやりとりされる動作であるのに対して、手続き
は一般に各回路モジュールが独自に実行する動作であ
る。具体的には、手続きとはトランザクションを実行し
たときにフラグを立てたり、イベントの発生回数を数え
たり、あるイベントから次のイベントへの時間的な間隔
を測るような動作である。従来の表現方法では、手続き
はトランザクションの定義中で参照するようになってい
た。したがって、手続きの個数とトランザクションの個
数の積に比例して記述量が増大していた。例えば、以下
のようである。 ＴＲＡＮＳＡＣＴＩＯＮ ＲＥＡＤ＿ＢＹＴＥ＝ ＲＥ
Ｑ （ＩＤＬＥ ＄ＣＯＵＮＴＩＤＬＥ）＊ ＤＡＴＡ ＴＲＡＮＳＡＣＴＩＯＮ ＲＥＡＤ＿ＷＯＲＤ＝ ＲＥ
Ｑ （ＩＤＬＥ ＄ＣＯＵＮＴＩＤＬＥ）＊ ＤＡＴＡ ＴＲＡＮＳＡＣＴＩＯＮ ＲＥＡＤ＿ＬＯＮＧ＝ ＲＥ
Ｑ （ＩＤＬＥ ＄ＣＯＵＮＴＩＤＬＥ）＊ ＤＡＴＡ ＴＲＡＮＳＡＣＴＩＯＮ ＷＲＩＴＥ＿ＢＹＴＥ＝ Ｒ
ＥＱ （ＩＤＬＥ ＄ＣＯＵＮＴＩＤＬＥ）＊ ＤＡＴ
Ａ ＴＲＡＮＳＡＣＴＩＯＮ ＷＲＩＴＥ＿ＢＹＴＥ＝ Ｒ
ＥＱ （ＩＤＬＥ ＄ＣＯＵＮＴＩＤＬＥ）＊ ＤＡＴ
Ａ ＴＲＡＮＳＡＣＴＩＯＮ ＷＲＩＴＥ＿ＢＹＴＥ＝ Ｒ
ＥＱ （ＩＤＬＥ ＄ＣＯＵＮＴＩＤＬＥ）＊ ＤＡＴ
Ａ ＴＡＳＫ ＣＯＵＮＴＩＤＬＥ：｛Ｎ＝Ｎ＋１；｝ 記号＄は、その後に手続き名が記述されることを示す記
号である。ＴＡＳＫは手続きを定義しており、手続きＣ
ＯＵＮＴＩＤＬＥによりＩＤＬＥの繰り返しをカウント
している。 ７．トランザクションの順序定義 複数のトランザクションが実行される間において、何も
発生しない状態の期間が生じる場合がある。従来のモジ
ュール仕様表現方法においては、トランザクションが行
われていない状態も一つの状態として明示的に定義し、
どのような状況においてその状態が生じ得るかについて
正規表現を使って明示的に記載することが要求された。
例えば、初期化（ＩＮＩＴ）の後に、読み出し（ＲＥＡ
Ｄ）もしくは書き込み（ＷＲＩＴＥ）を行うが、初期化
に続くトランザクションの開始タイミングに任意性のあ
るインタフェースは、非実行なる状態ＩＤＬＥを定義し
て、以下のように書く必要があった。 ＩＮＩＴ ［ＲＥＡＤ｜ＷＲＩＴＥ｜ＩＤＬＥ］＋ 記号＋は、＋直前の状態を１回以上繰り返すことを示す
記号である。このように、非実行なる状態が通常のトラ
ンザクションと同じように定義されるために、その名前
の付け方によってはどれがトランザクションでどれが非
実行状態かということが記述者以外には分からなくなっ
てしまう。また、設計者の意図という点では、シーケン
スのどこまでが初期化のためのシーケンスか、どこから
が定常状態を表しているかという情報も、記述から読み
取ることはできない。さらに、非実行状態になり得るす
べての個所にいちいち挿入しなければならないため、記
述量が増えてしまうという問題も生じる。

【０００８】このように、従来のインタフェース仕様表
現方法においては、現実に存在する回路モジュールの仕
様を十分、かつ簡潔に表現することができなかった。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、所定の符号を定義して、並列的に実行されるインタ
フェース動作を記憶させる。

【００１０】順序依存制約のない場合には、第１の端子
群と第２の端子群とを有する回路モジュールのインタフ
ェース情報を記録するコンピュータ読み取り可能な記憶
媒体において、第１の端子群の各端子が所定の時刻に取
りうる信号値の組み合わせパターンを第１の識別子群と
して格納する第１識別子領域と、第２の端子群の各端子
が所定の時刻に取りうる信号値の組み合わせパターンを
第２の識別子群として格納する第２識別子領域と第１識
別子領域に格納された所定の第１の識別子と第２識別子
領域に格納された所定の第２の識別子との組み合わせと
して定義される回路モジュールの機能を第３の識別子群
として格納する第３識別子領域とを有し、第３の識別子
は、所定の第１の識別子、所定の第２の識別子及び所定
の第１の識別子に対応する組み合わせパターンと所定の
第２の識別子に対応する組み合わせパターンの開始順序
が不定であることを示す符号の列を含むようにする。

【００１１】また、レスポンスを共有する場合には、第
３の識別子は、所定の第１の識別子、所定の第２の識別
子及び所定の第１の識別子に対応する組み合わせパター
ンの複数回の発生に対応して所定の第２の識別子に対応
する組み合わせパターンが１回発生しうることを示す符
号の列を含むようにする。

【００１２】スプリットトランザクションに対しては、
端子群の各端子が所定の時刻に取りうる信号値の組み合
わせパターンを識別子群として格納する第１識別子領域
と、第１識別子領域に格納された複数の第１の識別子の
組み合わせとして定義される回路モジュールの機能を第
２の識別子群として格納する第２識別子領域とを有し、
第２の識別子は、複数の第１の識別子及び複数の第１の
識別子に対応する複数の組み合わせパターンが時間的な
隔たりを持って発生し、その間に第１識別子領域に格納
された別の識別子に対応する組み合わせパターンが発生
しうることを示す符号の列を含むようにする。

【００１３】また、順不同に発生するサブトランザクシ
ョンに対しては、第２の識別子は、複数の第１の識別子
及び複数の第１の識別子に対応する複数の組み合わせパ
ターンが任意の順序で発生しうることを示す符号の列を
含むようにする。

【００１４】さらに、制約や手続きについて複数のトラ
ンザクションに共通な制約、手続きを定義することを可
能にする。

【００１５】さらに、意味のある動作（トランザクショ
ン）と意味のない動作（非実行状態）とを少なくとも区
別して格納する。さらに、初期化シーケンスに属する動
作を意味のある動作と分離して格納する。

【００１６】

【発明の実施の形態】（第１の実施の形態）以下、図面
を用いて本発明の実施の形態を説明する。 １．順序依存制約のない並列動作 図１は、順序依存制約のない並列動作を有するインタフ
ェースをもった回路モジュールを説明する図である。

【００１７】論理回路１０１は、端子１０５を持つ。こ
の端子は、それぞれ意味的にまとまりのある端子群１０
２、端子群１０３、端子群１０４に分けられる。端子群
１０２〜１０４に対応する信号波形がそれぞれ入出力系
列１６３〜１６５に示されている。

【００１８】論理回路１０１の構造あるいは動作はハー
ドウェア記述言語を用いて記述される。これには、端子
の定義と回路の定義とが含まれる。回路の定義は動作レ
ベル、レジスタトランスファレベル、ゲートレベルのい
ずれであってもよい。上記論理回路のＨＤＬデータ１０
７は、コンピュータ読み取り可能な記憶媒体１０６に格
納される。記憶媒体１０６としては、特に限定しない
が、半導体メモリや、フレキシブルディスク、ハードデ
ィスクのような磁気的記憶媒体、ＣＤ−ＲＯＭ、ＤＶＤ
のような光学的記憶媒体が挙げられる。記憶媒体１０６
にはＨＤＬデータ１０７と対としてそのインタフェース
定義記述１０８を記憶している。インタフェース定義デ
ータ１０８は、入出力系列１６３〜１６５を記述したも
のである。

【００１９】論理回路１０１は、接続先からデータを受
信するというトランザクションｔｒａｎを有する。接続
先は、論理回路１０１に対して同じコマンドおよびデー
タを端子群１０２、１０３、１０４に送信する。論理回
路１０１は、各端子群で受信されたデータを比較して間
違いがあれば訂正して、正しいデータを受信する。端子
群１０２、１０３、１０４で受信されるデータの内容は
同じものであるが、各端子群で受信されるデータの長さ
及び各端子群に到着するタイミングは、伝送路の遅延に
よって毎回異なり、一意に決められない。本実施例にお
いては、このようなインタフェースを次のようなフォー
マットで表現する。特に関連機能定義情報１４１を設け
たことが特徴である。関連機能定義情報とは機能定義情
報の一種であって、サブインタフェースで定義されてい
る機能により定義される機能を定義する情報である。

【００２０】インタフェースｉｆ−ａｌｌは、端子群１
０２〜１０４にそれぞれ対応する３つのサブインタフェ
ースｉｆ−Ａ〜Ｃを有する。サブインタフェースはそれ
ぞれ端子定義、信号値定義、機能定義とを有する。信号
値は各サブインタフェースが取りうる状態を定義してい
る。図１の例では、インタフェースｉｆ−Ａは、クロッ
ク信号の立ち上がりにおいて、端子command1に入力され
る２ビットの信号が２’ｂ００であった場合に、端子da
ta1に入力される信号がハイインピーダンス状態である
状態を有し、この状態をＩＤＬＥ１と定義している（信
号値定義の例）。また、信号値ＤＡＴ１が０回以上繰り
返され、信号値ＥＮＤ１が１回生じる信号値系列を受信
機能ｔｒａｎ１と定義している（機能定義の例）。イン
タフェースｉｆ−ａｌｌでは、あらかじめ定まった順序
なくして、トランザクションｔｒａｎ１，ｔｒａｎ２，
ｔｒａｎ３が発生する。このようなトランザクションの
発生を関連機能定義情報１４１及び統括機能定義情報１
５１により定義し、インタフェース仕様として記憶媒体
１０６に格納する。図１の例では、ｎｏｐ１〜ｎｏｐ３
という状態（ｎｏｐ）、ｔｒａｎ１〜ｔｒａｎ３という
トランザクションが発生した状態（ｔｒａｎ）が順不同
に発生し、インタフェース全体としては、ｎｏｐまたは
ｔｒａｎの状態が１回以上繰り返されるということを意
味する。

【００２１】図２はインタフェース定義データ１０８の
記憶媒体１０６中でのデータ構造を説明する図である。
記憶媒体には、状態、機能等を指示する名称、それらの
関係等を表す符号の列として形成される識別子が記憶さ
れる。

【００２２】インタフェース名２０１には、図１の例で
は「ｉｆ−ａｌｌ」という名称が格納される。インタフ
ェースｉｆ−ａｌｌはインタフェースｉｆ−Ａ〜Ｃとい
うサブインタフェースを有するため、それぞれのサブイ
ンタフェースがサブインタフェース定義情報２１１にお
いて定義される。なお、各情報にはその区切りを示すた
めに終端記号が付加される。各サブインタフェースにつ
いて、端子定義情報２１４、信号値定義情報２１５、機
能定義情報２１６が記憶される。これらは、図１のｉｆ
−Ａ〜Ｃ定義情報１１１、１２１，１３１に対応する。
端子定義情報２１４には端子名、信号幅、属性が記憶さ
れる。端子名とはそのインタフェース（サブインタフェ
ース）に属する端子群を特定するための名称である。信
号幅とは各端子に入出力される信号が何ビットの信号で
あるかを定義する。また、属性は各端子に入出力される
信号が入力信号、出力信号、クロック信号のいずれであ
るかの区別を与える。信号値定義情報２１５には、ある
時刻における信号値の状態を定義する情報が記憶され
る。機能定義情報２１６には、信号値系列として定義さ
れるインタフェースのとりうる状態（機能）を定義する
情報が記憶される。機能定義は信号値名称または記号名
の列として記述される。図１の例では、ｎｏｐ１という
状態は「ＩＤＬＥ１」という信号値名称と「＋」という
記号名で記述される。ここで使用される記号は、信号値
（または機能）間の関係を表現するための正規表現記号
である。

【００２３】正規表現記号とは以下のようなものが含ま
れる。 ＊：０回以上の繰り返し ＋：１回以上の繰り返し ＜＞：＜＞内の信号値または機能を０回または１回実行 ｛ｎ，ｍ｝：｛｝内の信号値または機能のｎ回以上ｍ回
以下の繰り返し ａ｜ｂ：ａ信号値（機能）またはｂ信号値（機能）を選
択的に実行 図１の関連機能定義情報１４１、統括機能定義情報１５
１にそれぞれ対応して、関連機能定義情報２２１、統括
機能定義情報２３１が格納される。関連機能定義情報２
２１では、サブインタフェース定義情報２１１において
定義した機能の出現順序を、機能定義名称および記号名
の列として記述する。こちらで使用する記号には、上記
の正規表現記号に加えて、信号値（または機能）間の順
序関係を表現するための並列動作表現記号がある。

【００２４】並列動作表現記号には以下のようなものが
含まれる。 ＆／：ａ信号値（機能）開始後にｂ信号値（機能）を開
始 ＆：ａ信号値（機能）開始後同時にｂ信号値（機能）を
開始 ＃／：ａ信号値（機能）終了後にｂ信号値（機能）を開
始 ＃：ａ信号値（機能）終了後同時にｂ信号値（機能）を
開始 統括機能定義情報２３１では、関連機能定義情報２２１
で定義した機能間の順序を、機能定義名称および記号名
の列として記述する。こちらでも、正規表現記号と並列
動作表現記号が使用される。

【００２５】この際、本発明では、関連機能定義情報２
２１および統括機能定義情報２３１において使用する記
号名２４１の一つとして、順不同開始記号２６５を格納
する。本実施例においては、順不同に開始される並列動
作を表す記号として、ｐａｒ（ａ，ｂ）を導入し、信号
値（機能）ａと信号値（機能）ｂとが順不同に開始され
ることを示す。

【００２６】本記号を格納した記憶媒体を使用すること
により、従来のモジュール仕様表現方法では表現できな
かったインタフェースを表現し、コンピュータで解釈す
ることが可能となる。 ２．レスポンスを共有する並列動作 図２は、レスポンスを共有する並列動作を有するインタ
フェースをもった回路モジュールを説明する図である。

【００２７】論理回路３０１は、端子３０５を持つ。こ
の端子は、それぞれ意味的にまとまりのある端子群３０
２、端子群３０３に分けられる。端子群３０２〜３０３
に対応する信号波形がそれぞれ入出力系列３６１〜３６
７に示されている。

【００２８】図１と同様に、論理回路の回路記述３０７
は、インタフェース定義データ３０８とともに記憶媒体
３０６に格納される。

【００２９】論理回路３０１は、書き込みのトランザク
ションを発生させることができる。論理回路３０１に
は、リクエストｒｅｑと同時にデータｄａｔａとパリテ
ィｐａｒｉｔｙを出力する。接続先のモジュールは、送
られてきたデータとそのパリティを見て、データの誤り
有無を解析し、判定結果をレスポンスｒ＿ｒｇｌとして
返す。このとき、取り込みタイミングを示すためのタイ
ミング信号ｒ＿ｒｅｑも同時に返信される。基本的には
１回の書き込みに対してそれぞれ判定結果を返すが、複
数の書き込みに対する結果を１回のレスポンスで返して
もよい。すなわち、入出力系列３７１における１回目の
波形はｔｒａｎ１（＃１）に対するレスポンスであり、
２回目の波形はｔｒａｎ１（＃２）、ｔｒａｎ１（＃
３）双方に対するレスポンスである。論理回路３０１
は、２回目のレスポンスがＥＲＲＯＲであれば（図３の
場合はＲＥＧＡＬ）、それまでにレスポンスの返ってき
ていなかった書き込み（すなわち、ｔｒａｎ２、ｔｒａ
ｎ３）を再試行する必要がある。

【００３０】本実施例では、機能定義情報３２２におい
てある信号変化が複数のトランザクションに対応しうる
ことを示す情報（ｉｆ−Ｂ定義情報のｔｒａｎ２という
機能がこれに相当する）を格納する。本情報を格納した
ことにより、ｔｒａｎ２というサブトランザクション
は、複数のトランザクションｔｒａｎに対応すると解釈
することが可能になる。すなわち、トランザクションｔ
ｒａｎはｔｒａｎ１とｔｒａｎ２のサブトランザクショ
ンからなり（関連機能定義情報３４１を参照）、ｔｒａ
ｎ２は機能定義情報３２２において複数のトランザクシ
ョンに対応すると指示されることにより、複数回のｔｒ
ａｎ１の発生後のｔｒａｎ２の発生は、これら複数回の
ｔｒａｎ１に応答するものと解釈されることになる。

【００３１】また、レスポンスの共有は同じトランザク
ションで共有するのみならず、異なる種類のトランザク
ションでレスポンスを共有する場合もある。例えばｗｒ
ｉｔｅ＿ｂｙｔｅおよびｗｒｉｔｅ＿ｗｏｒｄという異
なるトランザクションがあって、それぞれ書き込みのリ
クエスト（サブトランザクションｒｅｑ＿ｂｙｔｅ，ｒ
ｅｑ＿ｗｏｒｄ）と、書き込み結果に対する共有可能な
レスポンス（サブトランザクションｒｅｓ）で構成され
るとする。この場合は、以下のような情報が記憶媒体３
０６に格納される。 ＳＨＡＲＥＤ： ｒｅｓ； ｗｒｉｔｅ＿ｂｙｔｅ＝ｒｅｑ＿ｂｙｔｅ ＆／ ｒｅ
ｓ； ｗｒｉｔｅ＿ｗｏｒｄ＝ｒｅｑ＿ｗｏｒｄ ＆／ ｒｅ
ｓ； 図４は図３で説明したコンピュータ読み取り可能な記憶
媒体に格納するインタフェース定義データ３０８の、電
子記憶媒体中でのデータ構造を説明する図である。

【００３２】図２と異なる点として、機能定義情報４１
６に、機能属性４４１として複数トランザクション間共
有可能属性を示す記号「ＳＨＡＲＥＤ」を格納する。本
情報を格納した記憶媒体を使用することにより、従来の
状態遷移機械にもとづくモジュール仕様表現方法では表
現できなかったインタフェースを表現し、コンピュータ
で解釈することが可能となる。 ３．スプリットトランザクション 図５は、スプリットトランザクションを有するインタフ
ェースをもった回路モジュールを説明する図である。

【００３３】論理回路５０１は、端子５０２を持つ。端
子群５０２に対応する信号波形が入出力系列５６１に示
されている。

【００３４】図３と同様に、論理回路の回路記述５０７
は、インタフェース定義データ５０８とともに記憶媒体
５０６に格納される。論理回路５０７は、データ転送の
トランザクションｔｒａｎを持つ。このトランザクショ
ンは、リクエスト時にアドレスａｄｒと、トランザクシ
ョンのＩＤｉｄを転送する。ここで一度バスを開放し、
他のモジュールもバスを使用可能になる。その後転送す
るデータが準備が完了し、かつ、バスが空き状態のとき
に、再びリクエストを発し、同時に、データｄａｔａと
最初にリクエストしたときのＩＤｉｄとを出力する。こ
れにより、データを転送する。リクエストとデータ転送
との間の期間に、次の転送のリクエストもしくはデータ
転送をおこなってもよい。

【００３５】本発明では、機能定義情報５４１に、同一
端子上でのトランザクションの分離可能情報を格納する
ことにより、そのようなインタフェースを表現できるよ
うにした。図５において、トランザクションｔｒａｎを
Ａ／Ｄのように、サブトランザクションＡとサブトラン
ザクションＤの間に、その時間的隔たりの間に次のトラ
ンザクションの発生が可能なことを意図する記号（／）
を使って定義している。これにより、１回目のｔｒａｎ
（ｔｒａｎ（＃１））に対応するデータが返ってくる
（Ｄ（＃１））前に、２回目のｔｒａｎ（ｔｒａｎ（＃
２））に対応するリクエストの送信（Ａ（＃２））、ま
たはリクエスト送信（Ａ（＃２））及びデータ返信（Ｄ
（＃２））が生じうることがコンピュータ解釈可能な形
で表現される。

【００３６】図５に示したようにでは同じトランザクシ
ョンの連続ではなく、異なるトランザクションが連続す
る場合にも適用可能である。例えば２種類のトランザク
ションｗｒｉｔｅ＿ｂｙｔｅおよびｗｒｉｔｅ＿ｗｏｒ
ｄがあり、それぞれ書き込みのリクエスト（サブトラン
ザクションｒｅｑ＿ｂｙｔｅ，ｒｅｑ＿ｗｏｒｄ）と、
書き込み結果に対するレスポンス（サブトランザクショ
ンｒｅｓ＿ｂｙｔｅ，ｒｅｓ＿ｗｏｒｄ）で構成される
とする。この場合は、以下のような情報が記憶媒体５０
６に格納される。 ｗｒｉｔｅ＿ｂｙｔｅ＝ｒｅｑ＿ｂｙｔｅ ／ ｒｅｓ
＿ｂｙｔｅ； ｗｒｉｔｅ＿ｗｏｒｄ＝ｒｅｑ＿ｗｏｒｄ ／ ｒｅｓ
＿ｗｏｒｄ； この場合、ｗｒｉｔｅ＿ｂｙｔｅ、ｗｒｉｔｅ＿ｗｏｒ
ｄの順で実行されたときに、ｒｅｑ＿ｂｙｔｅとｒｅｓ
＿ｂｙｔｅの間にｗｒｉｔｅ＿ｗｏｒｄのサブトランザ
クションが、ｗｒｉｔｅ＿ｗｏｒｄ、ｗｒｉｔｅ＿ｂｙ
ｔｅの順で実行されたときに、ｒｅｑ＿ｗｏｒｄとｒｅ
ｓ＿ｗｏｒｄの間にｗｒｉｔｅ＿ｂｙｔｅのサブトラン
ザクションが発生しうると解釈される。

【００３７】図６は図５で説明したコンピュータ読み取
り可能な記憶媒体に格納するインタフェース定義データ
５０８の、電子記憶媒体中でのデータ構造を説明する図
である。

【００３８】図２と異なる点として、本実施例では機能
定義情報６２１および統括機能定義情報６３１で使用す
る記号名として、正規表現記号と並列動作記号に加え
て、あるトランザクションのサブトランザクション間で
別のトランザクションのサブトランザクションが実行で
きることを示す分離可能記号を格納できるようにした。
本情報を格納した記憶媒体を使用することにより、従来
の状態遷移機械にもとづくモジュール仕様表現方法では
表現できなかったインタフェースを表現し、コンピュー
タで解釈することが可能となる。 ４．順不同に発生するサブトランザクション 図７は、順不同に発生するサブトランザクションを有す
るインタフェースをもった回路モジュールを説明する図
である。

【００３９】論理回路７０１は、端子７０２を持つ。端
子群７０２に対応する信号波形が入出力系列７６３に示
されている。

【００４０】図５と同様に、論理回路の回路記述７０７
は、インタフェース定義データ７０８とともに記憶媒体
７０６に格納される。論理回路７０１は、複数のモジュ
ールが接続されるバスに接続されている。論理回路７０
１は、コマンドをバスの複数のモジュールに対して一度
に送信する。コマンドを受け取った全モジュールは、コ
マンドの内容に従ってデータを準備し、各々論理回路７
０１に返す。このとき返す順序は、一意に決まっておら
ず、準備できたものから、バス上でデータが衝突するこ
とのないように送り返す。したがって、返ってくる順序
は、コマンドを受信したモジュール数をｎとすると、ｎ
の階乗通り存在する。

【００４１】本実施例では、機能定義情報７５１に順不
同出現可能情報を格納することにより、常に１通りの情
報量で、上記のｎの階乗通りを表現できるようにした。
たとえばサブトランザクションＡ，Ｂ，Ｃの３つが順不
同で生じうるとき、 ＰＥＲＭＵＴＡＴＩＯＮ（Ａ、Ｂ、Ｃ） と書くことにより、すべての順の組み合わせ、つまりこ
こでは、ＡＢＣ、ＡＣＢ、ＢＡＣ、ＢＣＡ、ＣＡＢ、Ｃ
ＢＡの６通りをあらわすと解釈するようにした。

【００４２】図８は図７で説明したコンピュータ読み取
り可能な記憶媒体に格納するインタフェース定義データ
７０８の、電子記憶媒体中でのデータ構造を説明する図
である。

【００４３】図２と異なる点として、本実施例では機能
定義情報６２１および統括機能定義情報６３１で使用す
る記号名として、正規表現記号に順不同出現可能情報
（permutation）を格納できるようにした。本情報を格
納した記憶媒体を使用することにより、従来の状態遷移
機械にもとづくモジュール仕様表現方法では表現できな
かったインタフェースを表現し、コンピュータで解釈す
ることが可能となる。 ５．トランザクションの共通制約 従来のモジュール仕様表現方法では、状態機械を遷移す
る際の制約として、制約定義部で制約を定義し、その制
約を機能定義部および統括機能定義部で参照するという
ことができた。制約定義部で定義した制約を機能定義部
で参照することにより、当該機能において制約が適用さ
れるようになっていた。

【００４４】本実施例においては、制約定義部１１２１
に適用についての情報を記憶させる。制約は、信号値名
もしくは変数名（演算定義部を設けた場合には、任意の
変数を定義することができる）と、演算名により定義さ
れる。演算には比較演算、四則演算および論理演算が含
まれる。比較演算には、等号（＝＝）、不等号（！
＝）、大小比較（＜、＞、≦、≧等）があり、四則演算
には和（＋）、差（−）、積（＊）、商（／）があり、
論理演算には論理積（＆）等がある。たとえば、アイド
ルサイクルは９サイクル以内である、という制約がある
場合には、制約ＮＵＭＩＤＬＥ：（＃ＩＤＬＥ＜＝９）
という制約を制約定義部で定義する。この制約がトラン
ザクションに適用される場合に、従来はそれぞれの機能
定義部で参照していたのに対し、本実施例では、各制約
にその制約の適用についての情報を記憶させる。すなわ
ち適用範囲１０８０として、当該制約を参照した機能定
義でのみ有効なのか、あるいは参照しない機能に関して
も自動的にすべての機能に有効であるのか、という情報
を記憶させる。図９では、各制約単位に適用範囲を合わ
せて記録する方法を示したが、これは適用範囲ごとに制
約を区別して別々な箇所に格納するようにしてもよい。

【００４５】また、さらにきめ細かな制約の適用を可能
にするためには、適用範囲１０８０の情報に加えて、制
約の適用条件を合わせて格納することが望ましい。制約
によっては、ある条件が成立してからチェックを開始し
たり、ある条件が満たされるまでチェックしたりという
区別がついたほうがよい場合がある。たとえば、リセッ
ト状態の間はチェックしても意味がない制約に関して
は、リセット解除を条件に制約を適用するようにするこ
とが望ましい。そのための付加情報として、制約条件１
１９０を格納する。

【００４６】制約条件として用いるものとしては、他の
制約を参照して、その制約が成立している間、その制約
が成立した以降、その制約が成立するまでがあげられ
る。また、ある機能定義名を参照して、その機能を実行
している間のみ、その機能を実行した以降、その機能を
実行するまでが挙げられる。

【００４７】図９には適用範囲、適用条件の双方を設け
ているが、適用範囲のみを設けてもよく、適用条件のみ
を設けてもよい。 ６．トランザクションの共通手続き 図９に関連して説明した制約と同様に、従来のモジュー
ル仕様表現方法では、手続き定義部で代入や四則演算お
よびｉｆ文やｗｈｉｌｅ文などの制御構造を使って手続
きを定義し、それを機能定義部で参照することにより、
機能定義部で手続きを使用する情報を生成していた。

【００４８】本実施例においては、手続き定義部１２２
１に適用についての情報を記憶させ、これにより機能定
義部９３１の情報を削減する。たとえば、アイドルサイ
クルをカウントする必要がある場合には、ＣＯＵＮＴＩ
ＤＬＥ：（ＮＵＭ＿ＩＤＬＥ＝ＮＵＭ＿ＩＤＬＥ＋１）
という手続きを手続き定義部で定義する。従来の表現方
法では、この手続きを全てのトランザクションにおいて
実行する場合には、すべての機能定義部でカウントする
箇所に当該手続きを参照する必要であったのに対し、本
実施例では、図９と同様に、手続きの有効な範囲を適用
範囲１０８０に格納し、また、その手続きが適用される
条件を適用条件１１９０に格納することとした。

【００４９】適用範囲、適用条件は図９に関連して説明
した内容と同様である。これにより、各機能でカウント
する手続きを参照することなく、アイドル状態を検出
し、その回数をカウントすることができる。 ７．トランザクションの順序定義 従来のモジュール仕様表現方法では、機能定義部で回路
モジュールの各機能に関する信号変化を定義し、何も機
能が行われていないアイドル状態に関しても、機能を定
義するときと同様に、機能定義部で信号変化を定義す
る。このため、リセット後に必ず実行される初期化実行
シーケンスも通常の機能と同様に定義し、また、初期化
実行シーケンス後に任意に実行される各機能の出現順序
を統括機能定義部において定義する際、このとき何も機
能が行われない可能性があるすべての個所に、機能定義
部で定義したアイドル状態を挿入するようになってい
た。

【００５０】従来の統括機能定義の情報では、初期化実
行シーケンスと、通常の機能、アイドル状態の信号変化
を区別されておらず、例えば次のように定義される。 Ｉ＋ Ｎ＊ ＳＥＴ Ｎ＊ ＣＨＫ ［Ｎ｜Ｗ］＋
［Ｒ｜Ｗ｜Ｎ］＋ このため、どこまでが必ず行われる初期化のシーケンス
であるのか、それの後の任意に発生するトランザクショ
ンのうち、どれが意味のあるトランザクションで、どれ
がトランザクションの行われていない状態かを、この統
括機能定義の情報のみからでは第三者には理解できず、
またツールによって解釈することはできない。

【００５１】これに対し本実施例では、図１１のよう
に、初期実行シーケンス定義部１３３２と、初期実行シ
ーケンス後に実行可能な機能定義部１３３３、アイドル
状態定義部１３３４を分けて格納する。これにより、従
来の状態遷移機械にもとづくモジュール仕様表現方法の
記述能力を下回ることなく、初期実行シーケンスと、そ
の後の機能、アイドル状態をツールで区別可能になると
ともに、従来は逐一挿入していたアイドル状態を定義す
る必要がなくなる。

【００５２】例えば、上記の記述例は以下のように書く
ことができる。 ＩＮＩＴＩＡＬは初期化のシーケンスとして回路起動時
に必ず生じる信号変化を表す。ＦＯＲＥＧＲＯＵＮＤは
初期化後に任意的に生じ、意味のある動作（トランザク
ション）を表す。この場合、ＩＮＩＴＩＡＬで定義され
る信号変化後には、トランザクションＲまたはトランザ
クションＷが実行されることを意味する。ＢＡＣＫＧＲ
ＯＵＮＤは、初期化及びその後における意味のある動作
の生じていないアイドル状態を表している。

【００５３】以上、従来のモジュール仕様表現方法にあ
った１〜７の問題を解決できるデータ構成について説明
した。これらのいくつかまたは全てを組み合わせ用いる
ことができることは明らかである。また、以上は例を用
いて説明したに過ぎず、一部の例ではサブインタフェー
ス定義に用いられているが、インタフェース定義に用い
てもよく、逆にインタフェース定義に用いられた内容を
サブインタフェース定義に用いても良い。

【００５４】以下、本発明を適用して仮想のインタフェ
ースex1を記述した記述例を示す。なお、「//」はその
内容を示すための注釈である。 interface ex1;//インタフェースex1の定義開始 port; //端子の定義開始 input.clock clk; input.control pa1; output.data pa2; output.control pb1; input.data pb2; input.control pc1; inout.data pc2; input.control reset en; endport//端子の定義終了 state#dif; //信号値情報の定義開始 signalset a=[clk、 pa1、 pa2];//サブインタフェース
（端子集合）１定義 A0= [ R 、 0 、 0 ]; //「R」は信号clkの立
ち上がりを意味する。

【００５５】 A1= [ R 、 0 、 1 ]; A2= [ R 、 1 、 0 ]; A#= [ R 、 1 、 1 ]; endsignalset signalset b=[clk、 pb1、 pb2];//サブインタフェース
（端子集合）２定義 B0= [ R 、 0 、 0 ]; B1= [ R 、 0 、 1 ]; B2= [ R 、 1 、 0 ]; B#= [ R 、 1 、 1 ]; endsignalset signalset c=[clk、 pc1、 pc2];//サブインタフェース
（端子集合）３定義 C#= [ R 、 0 、 0 ]; C1= [ R 、 0 、 1 ]; C2= [ R 、 1 、 0 ]; C3= [ R 、 1 、 1 ]; endsignalset endstate#dif //信号値情報の定義終了 func#dif; //機能の定義開始 a0= A# ; b0= B# ; c0= C# ; a1= A1[1、4] A2[4]; b1= < B1[1、2][4][8] > B2 ; b2= B3 B1 B2; c1= [ C1+ 'numofC1#eq#8(#C1) | C2+ ] C3; c2= C3 C1 C2; SHARED:c1#2= c1; //サブトランザクションc1が複数ト
ランザクションで共有可能であることを意味する。

【００５６】Rfunc: //関連機能定義情報 Idle= A0 &/ B0 &/ C0 ; w1= par (a1、b1、c1) ; //サブトランザクションa1、b
1、c1が順不同に出現することを意味する。

【００５７】w2= a1 #/ b1 #/ c1#2 ; w3= a1 #/ b2 #/ (c1/c2) ; //サブトランザクションc
1、c2は同一端子上でのスプリットトランザクションで
あることを意味する。

【００５８】w4= a1 & b1 & c1 ; endfunc#dif; //機能の定義終了 property; //参照により実行される制約の定義開始 numofC1#eq#8(int num):(num == 8); enable: (stoi(en)==0); // stoiは信号値enをint型に
変換する関数である。

【００５９】assert#reset：（stoi(reset)==1）; endproperty //参照により実行される制約の定義終了 constraint; //全機能に共通な制約の定義開始 constraint1//全機能に共通な制約１ RESET('assert#reset): //制約assert#resetが真となっ
たら、制約constraint1を初期化する。

【００６０】ENABLE('enable): //制約enableが真とな
っているときのみ、制約constraint1は有効である。

【００６１】b2 => c2 ; //「=>」はサブトランザクシ
ョンb2の実行後に、サブトランザクションc2が必ず実行
されることを示す。 constraint2//全機能に共通な制約２ WHILE(interval(A0、A3)): //信号値定義A0を検出して
から、A3を検出する間のみ、制約constraint2が有効で
あることを意味する。

【００６２】a0 & b0 & c0 => 'false ; //「'false」
は禁止された仕様であることを示し、「a0 & b0 & c0」
という状態が生じることは禁止することを示す。このよ
うな内容を制約として記述しておくことは、回路の論理
検証において有効である。 endconstraint//全機能に共通な制約の定義終了 watch; //全機能に共通な手続きの定義開始 c1 => $count#c1 ; //サブトランザクションc1が実行さ
れれば、サブトランザクションc1のカウントを必ず実行
することを示す。 endwatch //全機能に共通な手続きの定義終了 Gfunc#dif; //統括機能定義の開始 FOREGROUND: //初期化実行シーケンス後任意に実行可能
な機能の定義情報 w1 ; w2 ; w3+ w4; BACKGROUND: //アイドル状態の定義情報 idle ; endGfunc#dif; //統括機能定義の終了 endinterface//インタフェースex1の定義終了 以上のテキスト記述に関しては、従来の状態遷移機械に
もとづくモジュール仕様表現方法を踏襲した記述方法を
使用した。本例では可読性を高めるためにasciiコード
で各識別子を表現しているが、記憶媒体に格納される場
合には、これらのasciiコードはバイナリ形式で格納さ
れる。また、ここで使用した名称は例示であって、これ
に限定されるものではない。

【００６３】また、回路モジュールの流通においては、
図１等に例示したような記憶媒体により流通させる。こ
れにより、当該回路モジュールを用いてシステムＬＳＩ
を構築する場合に、インタフェースの検証等が容易に行
える。

【００６４】（第２の実施の形態）本発明の記憶媒体を
半導体集積回路の論理検証に利用する。図１２及び図１
３により利用方法の一例を示す。

【００６５】図１２は本発明の記憶媒体１５０１に記憶
されたインタフェース記述から、変換プログラム１５０
２により論理検証用の擬似回路１５０７を生成するフロ
ーを示している。プログラム１５０２は状態機械生成ス
テップ１５０３及びハードウェア記述言語生成ステップ
１５０４を有する。状態機械生成ステップ１５０３は、
記憶媒体１５０１を入力として状態機械１５０６をプロ
グラム１５０２を実行するコンピュータ（図示せず）の
メモリ１５０５内に生成する。インタフェース記述（a+
[b|c]）と状態機械１５０６とは等価である。

【００６６】ハードウェア記述言語生成ステップ１５０
４は、この状態機械１５０６を論理回路のシミュレーシ
ョンの際に実行可能にするためにハードウェア記述言語
で書かれた擬似回路１５０７に変換する。擬似回路１５
０７は、状態機械１５０６と同じ状態機械を持ち、か
つ、状態機械１５０６と異なる入力を検出した場合に
は、その時のシミュレーション時刻や、異なる信号の名
称や、検出した信号値、期待値をダンプする機能を持
つ。

【００６７】図１３は、図１２で作成した擬似回路を利
用して、論理シミュレーションを実行するための構成例
である。論理回路１５０８は、ＣＰＵ、メモリなどの論
理回路モジュールに加えて検証対象とする論理回路１５
１０で構成されるシステムＬＳＩである。検証は計算機
COMP、メモリMEM、キーボード等の入出力装置IODEV、デ
ィスプレイDESを有する計算機システムにより行われ
る。メモリMEM上には、ハードウェア記述言語により記
述された論理回路１５０８、図１２で作成した検証用擬
似回路１５０７、論理回路１５０８を動作させるための
テストパタンTPが記憶される。また、メモリMEM上には
ログ等を記憶するメモリ領域LGが記憶される。

【００６８】検証は、テストパタンTPを論理回路１５０
８のメモリに読み込ませ、実行させる（シミュレーショ
ン）。検証用擬似回路１５０７は、テストパタンTPの実
行をモニタし、検証対象論理回路１５１０が仕様通りの
動作をしているかどうかモニタする。このシミュレーシ
ョンにより、擬似回路１５０７は、検証対象論理回路１
５１０の論理バグや、検証対象論理回路１５１０への信
号の誤りを検出し、検出したバグをログ領域LGにダンプ
したり、シミュレーション時のメッセージとしてコンピ
ュータのディスプレイDES上に出力したりすることが可
能になる。

【００６９】

【発明の効果】本発明の記憶媒体を用いることにより、
従来のモジュール仕様表現方法では、記述不可能または
記述困難だった信号変化を容易に記述できるようにな
る。

【図面の簡単な説明】

【図１】第１の実施形態における第１の構成例を説明す
るための図である。

【図２】図１に対応するインタフェース記述のデータ構
造を示す図である。

【図３】第１の実施形態における第２の構成例を説明す
るための図である。

【図４】図３に対応するインタフェース記述のデータ構
造を示す図である。

【図５】第１の実施形態における第３の構成例を説明す
るための図である。

【図６】図５に対応するインタフェース記述のデータ構
造を示す図である。

【図７】第１の実施形態における第４の構成例を説明す
るための図である。

【図８】図７に対応するインタフェース記述のデータ構
造を示す図である。

【図９】第１の実施形態における第５の構成例に対応す
るインタフェース記述のデータ構造を示す図である。

【図１０】第１の実施形態における第６の構成例に対応
するインタフェース記述のデータ構造を示す図である。

【図１１】第１の実施形態における第７の構成例に対応
するインタフェース記述のデータ構造を示す図である。

【図１２】第２の実施形態における検証用擬似回路を生
成するフローを示す図である。

【図１３】第２の実施形態におけるシミュレーションを
実行する計算機システムを示す図である。

【符号の説明】

１０１…論理回路、１０２〜１０４…端子群、１０６…
コンピュータ読み取り可能な記憶媒体、１０７…論理回
路構造、動作記述、１０８…インタフェース定義記述。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 敬 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中田 恒夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 岩下 洋哲 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 古渡 聡 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B046 AA08 BA03 JA05 5F064 HH06 HH08 HH12

Claims (16)

【特許請求の範囲】
1. 【請求項１】 第１の端子群と第２の端子群とを有する
   回路モジュールのインタフェース情報を記録するコンピ
   ュータ読み取り可能な記憶媒体であって、 上記第１の端子群の各端子が所定の時刻に取りうる信号
   値の組み合わせパターンを第１の識別子群として格納す
   る第１識別子領域と、 上記第２の端子群の各端子が所定の時刻に取りうる信号
   値の組み合わせパターンを第２の識別子群として格納す
   る第２識別子領域と、 上記第１識別子領域に格納された所定の第１の識別子と
   上記第２識別子領域に格納された所定の第２の識別子と
   の組み合わせとして定義される上記回路モジュールの機
   能を第３の識別子群として格納する第３識別子領域とを
   有し、 上記第３の識別子は、上記所定の第１の識別子、上記所
   定の第２の識別子及び上記所定の第１の識別子に対応す
   る組み合わせパターンと上記所定の第２の識別子に対応
   する組み合わせパターンの開始順序が不定であることを
   示す符号の列を含むことを特徴とする記憶媒体。
2. 【請求項２】 請求項１において、 上記回路モジュールの動作または構造を記述したＨＤＬ
   データを格納する領域を有することを特徴とする記憶媒
   体。
3. 【請求項３】 第１の端子群と第２の端子群とを有する
   回路モジュールのインタフェース情報を記録するコンピ
   ュータ読み取り可能な記憶媒体であって、 上記第１の端子群の各端子が所定の時刻に取りうる信号
   値の組み合わせパターンを第１の識別子群として格納す
   る第１識別子領域と、 上記第２の端子群の各端子が所定の時刻に取りうる信号
   値の組み合わせパターンを第２の識別子群として格納す
   る第２識別子領域と、 上記第１識別子領域に格納された所定の第１の識別子と
   上記第２識別子領域に格納された所定の第２の識別子と
   の組み合わせとして定義される上記回路モジュールの機
   能を第３の識別子群として格納する第３識別子領域とを
   有し、 上記第３の識別子は、上記所定の第１の識別子、上記所
   定の第２の識別子及び上記所定の第１の識別子に対応す
   る組み合わせパターンの複数回の発生に対応して上記所
   定の第２の識別子に対応する組み合わせパターンが１回
   発生しうることを示す符号の列を含むことを特徴とする
   記憶媒体。
4. 【請求項４】 請求項３において、 同一のトランザクションが複数回発生することに対応し
   て、上記所定の第１の識別子に対応する組み合わせパタ
   ーンが複数回発生することを特徴とする記憶媒体。
5. 【請求項５】 請求項３において、 異なるトランザクションが複数回発生することに対応し
   て、上記所定の第１の識別子に対応する組み合わせパタ
   ーンが複数回発生することを特徴とする記憶媒体。
6. 【請求項６】 端子群を有する回路モジュールのインタ
   フェース情報を記録するコンピュータ読み取り可能な記
   憶媒体であって、 上記端子群の各端子が所定の時刻に取りうる信号値の組
   み合わせパターンを識別子群として格納する第１識別子
   領域と、 上記第１識別子領域に格納された第１の識別子（Ａ）と
   上記第１識別子領域に格納された第１の識別子（Ｂ）と
   の組み合わせとして定義される上記回路モジュールの機
   能を第２の識別子群として格納する第２識別子領域とを
   有し、 上記第２の識別子は、上記第１の識別子（Ａ）、上記第
   １の識別子（Ｂ）及び上記第１の識別子（Ａ）に対応す
   る組み合わせパターンと上記第１の識別子（Ｂ）とが時
   間的な隔たりを持って発生し、その間に上記第１識別子
   領域に格納された別の識別子に対応する組み合わせパタ
   ーンが発生しうることを示す符号の列を含むことを特徴
   とする記憶媒体。
7. 【請求項７】 端子群を有する回路モジュールのインタ
   フェース情報を記録するコンピュータ読み取り可能な記
   憶媒体であって、 上記端子群の各端子が所定の時刻に取りうる信号値の組
   み合わせパターンを識別子群として格納する第１識別子
   領域と、 上記第１識別子領域に格納された複数の第１の識別子と
   の組み合わせとして定義される上記回路モジュールの機
   能を第２の識別子群として格納する第２識別子領域とを
   有し、 上記第２の識別子は、上記複数の第１の識別子及び上記
   複数の第１の識別子に対応する複数の組み合わせパター
   ンが任意の順序で発生しうることを示す符号の列を含む
   ことを特徴とする記憶媒体。
8. 【請求項８】 端子群を有する回路モジュールのインタ
   フェース情報を記録するコンピュータ読み取り可能な記
   憶媒体であって、 制約を定義する制約定義領域と、 上記端子群の各端子が所定の時刻に取りうる信号値の組
   み合わせパターンを識別子群として格納する第１識別子
   領域と、 上記第１識別子領域に格納された所定の第１の識別子及
   び上記制約定義領域に格納された所定の制約により定義
   される上記回路モジュールの機能を第２の識別子群とし
   て格納する第２識別子領域とを有し、 上記制約は第１の制約と第２の制約とを有し、上記第１
   の制約は上記第２の識別子で参照されることにより有効
   とされ、上記第２の制約は上記第２の識別子で参照され
   ることなく有効とされることを特徴とする記憶媒体。
9. 【請求項９】 請求項８において、 上記制約は論理演算として定義されることを特徴とする
   記憶媒体。
10. 【請求項１０】 請求項８において、 上記制約は第３の制約を有し、上記第３の制約は所定の
    適用条件が満足される場合に有効とされることを特徴と
    する記憶媒体。
11. 【請求項１１】 端子群を有する回路モジュールのイン
    タフェース情報を記録するコンピュータ読み取り可能な
    記憶媒体であって、 手続きを定義する手続き定義領域と、 上記端子群の各端子が所定の時刻に取りうる信号値の組
    み合わせパターンを識別子群として格納する第１識別子
    領域と、 上記第１識別子領域に格納された所定の第１の識別子及
    び上記手続き定義領域に格納された所定の手続きにより
    定義される上記回路モジュールの機能を第２の識別子群
    として格納する第２識別子領域とを有し、 上記手続きは第１の手続きと第２の手続きとを有し、上
    記第１の手続きは上記第２の識別子で参照されることに
    より有効とされ、上記第２の手続きは上記第２の識別子
    で参照されることなく有効とされることを特徴とする記
    憶媒体。
12. 【請求項１２】 請求項１１において、 上記手続きは演算として定義されることを特徴とする記
    憶媒体。
13. 【請求項１３】 請求項１１において、 上記手続きは第３の手続きを有し、上記第３の手続きは
    所定の適用条件が満足される場合に有効とされることを
    特徴とする記憶媒体。
14. 【請求項１４】 端子群を有する回路モジュールのイン
    タフェース情報を記録するコンピュータ読み取り可能な
    記憶媒体であって、 上記端子群の各端子が所定の時刻に取りうる信号値の組
    み合わせパターンを識別子群として格納する第１識別子
    領域と、 上記第１識別子領域に格納された第１の識別子を用いて
    定義される上記回路モジュールの機能を第２の識別子群
    として格納する第２識別子領域と、 上記第２の識別子領域に格納された複数の第２の識別子
    を用いて定義される上記回路モジュールの機能の出現順
    序を第３の識別子群として格納する第３識別子領域とを
    有し、 上記第３の識別子領域は第１領域と第２領域とを有し、
    上記第１領域には定常状態において出現する上記回路モ
    ジュールの機能を定義する第２の識別子を格納し、上記
    第２領域には上記回路モジュールが非動作状態にあるこ
    とを定義する第２の識別子を格納することを特徴とする
    記憶媒体。
15. 【請求項１５】 請求項１４において、 上記第３の識別子領域は第３領域を有し、上記第３領域
    は初期化開始から上記定常状態に至るまでの期間に実行
    される上記回路モジュールの機能を定義する第２の識別
    子を格納することを特徴とする記憶媒体。
16. 【請求項１６】 請求項１５において、 上記初期化は、上記回路モジュールに電源を投入するか
    もしくはリセットが生じることにより開始されることを
    特徴とする記憶媒体。