JP2009059097A - 回路検証方法および回路検証プログラム - Google Patents
回路検証方法および回路検証プログラム Download PDFInfo
- Publication number
- JP2009059097A JP2009059097A JP2007224750A JP2007224750A JP2009059097A JP 2009059097 A JP2009059097 A JP 2009059097A JP 2007224750 A JP2007224750 A JP 2007224750A JP 2007224750 A JP2007224750 A JP 2007224750A JP 2009059097 A JP2009059097 A JP 2009059097A
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- asynchronous
- verification
- asynchronous circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】論理回路と該論理回路間を接続する配線とを有する回路情報の回路動作を検証する装置による回路検証方法であって、レジスタ間が配線により接続され、該レジスタにはそれぞれ異なるクロックが供給される非同期回路情報を該回路情報から複数検出し、異なる回路構成を有する複数の非同期回路パーツ情報を記憶したライブラリから該非同期回路情報の1つである第一非同期回路情報と一致する第一非同期回路パーツ情報を検出し、該非同期回路情報の1つである第二非同期回路情報と一致する第二非同期回路パーツ情報を前記ライブラリから検出し、該第一非同期回路情報と該第二非同期回路情報とを含む第三非同期回路情報と一致する第三非同期回路パーツ情報を前記ライブラリから検出すると共に該第三非同期回路情報の回路動作を検証する第三検証情報を抽出する。
【選択図】図2
Description
・ パーツ名:DMUX
・ レジスタクロック:クロック462
・ セレクト入力信号:配線453伝播信号
・ セレクト信号ビット幅:1
・ セレクト信号同期クロック:クロック462
・ データ入力信号:信号460
・ データ入力信号ビット幅:32
・ データ入力信号同期クロック:クロック462
・ データ出力信号:配線450伝播信号
・ データ出力信号ビット幅:32
・ データ出力信号同期クロック:クロック462
さらに、検証情報出力の際には、図3の回路パーツ情報215のスタイルチェック項目313を抽出し、実際の回路情報401に基づいてスタイルチェックを行い、スタイルチェック結果318を検証情報302として出力する。回路パーツ情報215のスタイルチェック項目313として、例えばデータ入力信号はレジスタのクロックと同期している、とライブラリに規定されている場合、データ入力信号の生成元のレジスタに供給されているクロックと検証対象である回路情報のレジスタに供給されているクロックとを比較し、同一であればその結果をスタイルチェック結果318として検証情報302に記述する。また、回路情報401については当該チェックをパスしている旨を検証情報302に出力する。
・ パーツ名:2−DFF
・ レジスタクロック:クロック463
・ 入力信号:配線451伝播信号
・ 入力信号ビット幅:1
・ 入力信号同期クロック:クロック462
・ 出力信号:配線454伝播信号
・ 出力信号ビット幅:1
・ 出力信号同期クロック:クロック462
また、回路パーツ情報214aのスタイルチェック項目として2つのレジスタ間に組み合わせ回路が入っていないこと、2つのレジスタ間の配線に分岐が無いこと、等を登録しておき、そのチェック結果をスタイルチェック結果として検証情報に出力する。また、回路情報406がシンクロナイザとして有効に動作するには配線451から入力される信号がクロック463で2周期以上連続して有効となる必要がある。そこでこのアサーション情報を回路パーツ情報214aから取得し検証情報に出力しておくことにより、回路情報406の論理検証が可能となる。また、回路情報406の配線451を伝播する信号と配線454を伝播する信号との間にはメタスタビリティにより2,3周期の変域がある。かかる情報も回路パーツ情報214aから取得し、回路情報406の動的チェック情報として出力する。
・ 入力信号1の同期クロック:クロック462
・ 入力信号2:配線456伝播信号
・ 入力信号2の同期クロック:クロック463
また、出力信号の生成条件は、回路パーツ情報212aに基づいて検証情報として出力する。他のパーツについても同様に検証情報を出力する。
・ パーツ名:DATA_Async_Path
・ 入力データ信号:信号460
・ 入力データビット幅:32
・ 入力データ同期クロック:クロック462
・ 入力制御信号:配線453伝播信号
・ 入力制御信号ビット幅:1
・ 入力制御信号同期クロック:クロック462
・ 出力データ信号:信号464
・ 出力データビット幅:32
・ 出力データ同期クロック:クロック463
・ 出力制御信号:配線454伝播信号
・ 出力制御信号ビット幅:1
・ 出力制御信号同期クロック:クロック463
・ 送信側回路情報:501
・ 受信側回路情報:502
・ 非同期配線:450
さらにライブラリに登録されている回路パーツ情報221aのスタイルチェック項目に従ってチェックした結果を検証情報として出力する。回路パーツ情報221aのスタイルチェック項目として、例えば信号配線中に組み合わせ回路を用いない、と規定してあるとする。送信側、受信側回路情報である回路情報501および502はレジスタを有しているが、組み合わせ回路はレジスタを持たない。従って、レジスタを有する論理回路間の配線途中に、レジスタを有さない論理回路があれば、それは組み合わせ回路であると判断できる。本実施例においては組み合わせ回路を有さないので、その結果が検証情報に出力される。
・ パーツ名:DATA_Ctrl_Async_Path
・ 入力データ信号名:信号460
・ 入力データ信号ビット幅:32
・ 入力データ信号同期クロック:クロック462
・ 入力制御信号名:配線453伝播信号
・ 入力制御信号ビット幅:1
・ 入力制御信号同期クロック:クロック462
・ 出力データ信号名:信号464
・ 出力データ信号ビット幅:32
・ 出力データ信号同期クロック:クロック463
・ 出力制御信号名:配線454伝播信号
・ 出力制御信号ビット幅:1
・ 出力制御信号同期クロック:クロック463
・ 下位階層パーツ情報(データ)1:701
・ 下位階層パーツ情報(制御)1:702
上位の階層が回路パーツ情報として検出できると、それよりも下位の階層でチェックできなかった項目もチェックできるようになる。例えば、図7の中間階層において、回路情報511のセレクト信号の接続関係は確認できなかったが、図9の上位階層において配線454がパーツ情報702に接続されていることが確認できるので、その情報を検証情報として出力する。
・ パーツ名:DATA_HandShake_Part
・ 入力データ信号名:信号460
・ 入力データ信号ビット幅:32
・ 入力データ信号同期クロック:クロック462
・ 入力制御信号名:信号461
・ 入力制御信号ビット幅:1
・ 入力制御信号同期クロック:クロック462
・ 出力データ信号名:信号464
・ 出力データ信号ビット幅:32
・ 出力データ信号同期クロック:クロック463
・ 下位階層回路情報(往路)1:711
・ 下位階層回路情報(復路)1:703
非同期回路構造が判明すると、その非同期回路構造が満たすべき動作も決まってくる。その動作をモニタするアサーション情報を、ライブラリに登録された回路パーツ情報に基づいて検証情報として出力することにより、論理検証シミュレーション等の非同期検証において非同期回路構造が動作を保障できない入力をその周囲の同期論理回路から得ることがあるか否かを確認することができる。アサーション情報とは、論理回路の入出力信号間で成立すべき条件を定義したものである。このようなアサーション情報を定義する言語として、PSL(Property Specification Language)、SVA(System Verilog Assertion)等がある。
(付記1)
論理回路と該論理回路間を接続する配線とを有する回路情報の回路動作を検証する装置による回路検証方法であって、
レジスタ間が配線により接続され、該レジスタにはそれぞれ異なるクロックが供給される非同期回路情報を前記回路情報から複数検出し、
異なる回路構成を有する複数の非同期回路パーツ情報を記憶したライブラリから前記非同期回路情報の1つである第一非同期回路情報と一致する第一非同期回路パーツ情報を検出し、
前記非同期回路情報の1つである第二非同期回路情報と一致する第二非同期回路パーツ情報を前記ライブラリから検出し、
前記第一非同期回路情報と前記第二非同期回路情報とを含む第三非同期回路情報と一致する第三非同期回路パーツ情報を前記ライブラリから検出すると共に該第三非同期回路情報の回路動作を検証する第三検証情報を抽出する
ことを特徴とする回路検証方法。
(付記2)
前記第一非同期パーツ情報の検出は、前記第一非同期回路情報の回路動作を検証する第二検証情報を抽出することを含み、
前記第二非同期パーツ情報の検出は、前記第二非同期回路情報の回路動作を検証する第二検証情報を抽出することを含む、付記1に記載の回路検証方法。
(付記3)
前記第三非同期回路パーツ情報の検出は、前記第一非同期回路情報と前記第二非同期回路情報とを合わせて新たな非同期回路情報が構成される場合に行うことを特徴とする、付記1に記載の回路検証方法。
(付記4)
前記第三検証情報は、検証済みの前記第一非同期回路情報と前記第二非同期回路情報とをそれぞれ1つの検証済み回路情報として置き換え、該検証済み回路情報を除いた前記第三非同期回路情報を検証する検証情報であることを特徴とする、付記2に記載の回路検証方法。
(付記5)
前記非同期回路情報の回路動作を検証する検証情報の抽出は、該非同期回路情報に対応する前記非同期回路パーツ情報に基づいて行われることを特徴とする、付記1に記載の回路検証方法。
(付記6)
前記非同期回路情報の回路動作を検証する検証情報の抽出は、前記レジスタ間に接続され、かつレジスタを含まない論理回路情報を組み合わせ回路情報として抽出することを含む、付記1に記載の回路検証方法。
(付記7)
前記非同期回路情報の回路動作を検証する検証情報の抽出は、前記非同期回路情報が期待値通りに論理動作することを検証するアサーション情報を抽出することを含む、付記1に記載の回路検証方法。
(付記8)
前記非同期回路情報の回路動作を検証する検証情報の抽出は、前記非同期回路情報間のカバレッジ情報を抽出することを含む、付記1に記載の回路検証方法。
(付記9)
前記非同期回路情報の回路動作を検証する検証情報の抽出は、前記非同期回路パーツ情報に含まれるスタイルチェック項目情報に基づいてスタイルチェック結果情報を抽出することを含む、付記1に記載の回路検証方法。
(付記10)
論理回路の情報と配線の情報とを有する回路配線情報の回路動作を検証するコンピュータを動作させる回路検証プログラムであって、
コンピュータを
レジスタ間が配線により接続され、該レジスタにはそれぞれ異なるクロックが供給される非同期回路情報を前記回路情報から複数検出する回路配線検出手段、
異なる回路構成を有する複数の非同期回路パーツ情報を記憶したライブラリから前記非同期回路情報の1つである第一非同期回路情報と一致する第一非同期回路パーツ情報を検出し、前記非同期回路情報の1つである第二非同期回路情報と一致する第二非同期回路パーツ情報を前記ライブラリから検出し、前記第一非同期回路情報と前記第二非同期回路情報とを含む第三非同期回路情報と一致する第三非同期回路パーツ情報を前記ライブラリから検出するパーツ情報検出手段、
前記第三非同期回路情報の回路動作を検証する第三検証情報を抽出する検証情報抽出手段、
として機能させるための回路検証プログラム。
(付記11)
前記検証情報抽出手段は、さらに前記第一非同期回路情報の回路動作を検証する第一検証情報を抽出し、前記第二非同期回路情報の回路動作を検証する第二検証情報を抽出することを特徴とする、付記10に記載の回路検証プログラム。
(付記12)
前記検証情報抽出手段は、前記第一非同期回路情報と前記第二非同期回路情報とを合わせて新たな非同期回路情報が構成される場合に実行することを特徴とする、付記10に記載の回路検証プログラム。
(付記13)
前記検証情報抽出手段は、検証済みの前記第一非同期回路情報と前記第二非同期回路情報とをそれぞれ1つの検証済み回路情報として置き換え、該検証済み回路情報を除いた前記第三非同期回路情報を検証する検証情報を抽出することを特徴とする、付記11に記載の回路検証プログラム。
(付記14)
前記非同期回路情報の回路動作を検証する検証情報の抽出は、該非同期回路情報に対応する前記非同期回路パーツ情報に基づいて行われることを特徴とする、付記10に記載の回路検証プログラム。
(付記15)
前記検証情報抽出手段は、前記レジスタ間に接続され、かつレジスタを含まない論理回路情報を組み合わせ回路情報として抽出することを含む、付記10に記載の回路検証プログラム。
(付記16)
前記検証情報抽出手段は、前記非同期回路情報が期待値通りに論理動作することを検証するアサーション情報を抽出することを含む、付記10に記載の回路検証プログラム。
(付記17)
前記検証情報抽出手段は、前記非同期回路情報間のカバレッジ情報を抽出することを含む、付記10に記載の回路検証プログラム。
(付記18)
前記検証情報抽出手段は、前記非同期回路パーツ情報に含まれるスタイルチェック項目情報に基づいてスタイルチェック結果情報を抽出することを含む、付記10に記載の回路検証プログラム。
150 回路配線
151 回路情報
201〜204 ライブラリの各階層
211a〜211c マルチプレクサ
212a〜212e 組み合わせ回路
213a〜213f レジスタ
214a、214b シンクロナイザ
215、216 ライブラリの各回路パーツ情報
250〜257 ライブラリの各回路パーツ情報
221a,221b データ転送非同期パス情報
222a〜222c コントロール転送非同期パス情報
231a〜231d コントロールデータ転送構造
241 ハンドシェイク構造
301 回路パーツ情報
302 検証情報
311、316 パーツの固有識別情報
312、317 パーツの構成要素
313 パーツのスタイルチェック項目
314、319 パーツの動的チェック情報
315、320 パーツの個別情報
318 パーツのスタイルチェック結果
401〜409 ライブラリ参照対象回路情報
421〜430 レジスタ
431、432 セレクタ
450〜458 配線
451a、451b 配線
460〜465 信号
501〜509 検証情報出力後の回路情報
511〜513 ライブラリ参照対象回路情報
601 組み合わせ回路
701〜703 検証情報出力後の回路情報
901〜904 テーブルの各階層
901a、901b 下位階層に属するテーブル
902a 中間階層に属するテーブル
1001 表示装置
1002 入力手段
1003 CPU
1003a 回路配線検出手段
1003b パーツ情報検出手段
1003c 検証情報抽出手段
1004 RAM
1005 画像処理部
1006 バス
1007 記憶装置
1008 非同期検証プログラム
1009 ライブラリ
1010 検証情報
1011 回路配線情報
1101〜1103 レジスタ
1201〜1204 レジスタ
1205 AND回路
1250a〜1256a 信号
1250b〜1256b 信号波形
1270、1271 非同期回路
1301〜1303 非同期回路における周期差の組み合わせ
1252c〜1252e 信号1252aの信号波形
1253c〜1253e 信号1253aの信号波形
Claims (10)
- 論理回路と該論理回路間を接続する配線とを有する回路情報の回路動作を検証する装置による回路検証方法であって、
レジスタ間が配線により接続され、該レジスタにはそれぞれ異なるクロックが供給される非同期回路情報を前記回路情報から複数検出し、
異なる回路構成を有する複数の非同期回路パーツ情報を記憶したライブラリから前記非同期回路情報の1つである第一非同期回路情報と一致する第一非同期回路パーツ情報を検出し、
前記非同期回路情報の1つである第二非同期回路情報と一致する第二非同期回路パーツ情報を前記ライブラリから検出し、
前記第一非同期回路情報と前記第二非同期回路情報とを含む第三非同期回路情報と一致する第三非同期回路パーツ情報を前記ライブラリから検出すると共に該第三非同期回路情報の回路動作を検証する第三検証情報を抽出する
ことを特徴とする回路検証方法。 - 前記第一非同期パーツ情報の検出は、前記第一非同期回路情報の回路動作を検証する第二検証情報を抽出することを含み、
前記第二非同期パーツ情報の検出は、前記第二非同期回路情報の回路動作を検証する第二検証情報を抽出することを含む、請求項1に記載の回路検証方法。 - 前記第三非同期回路パーツ情報の検出は、前記第一非同期回路情報と前記第二非同期回路情報とを合わせて新たな非同期回路情報が構成される場合に行うことを特徴とする、請求項1に記載の回路検証方法。
- 前記第三検証情報は、検証済みの前記第一非同期回路情報と前記第二非同期回路情報とをそれぞれ1つの検証済み回路情報として置き換え、該検証済み回路情報を除いた前記第三非同期回路情報を検証する検証情報であることを特徴とする、請求項2に記載の回路検証方法。
- 前記非同期回路情報の回路動作を検証する検証情報の抽出は、前記レジスタ間に接続され、かつレジスタを含まない論理回路情報を組み合わせ回路情報として抽出することを含む、請求項1に記載の回路検証方法。
- 論理回路の情報と配線の情報とを有する回路配線情報の回路動作を検証するコンピュータを動作させる回路検証プログラムであって、
コンピュータを
レジスタ間が配線により接続され、該レジスタにはそれぞれ異なるクロックが供給される非同期回路情報を前記回路情報から複数検出する回路配線検出手段、
異なる回路構成を有する複数の非同期回路パーツ情報を記憶したライブラリから前記非同期回路情報の1つである第一非同期回路情報と一致する第一非同期回路パーツ情報を検出し、前記非同期回路情報の1つである第二非同期回路情報と一致する第二非同期回路パーツ情報を前記ライブラリから検出し、前記第一非同期回路情報と前記第二非同期回路情報とを含む第三非同期回路情報と一致する第三非同期回路パーツ情報を前記ライブラリから検出するパーツ情報検出手段、
前記第三非同期回路情報の回路動作を検証する第三検証情報を抽出する検証情報抽出手段、
として機能させるための回路検証プログラム。 - 前記検証情報抽出手段は、さらに前記第一非同期回路情報の回路動作を検証する第一検証情報を抽出し、前記第二非同期回路情報の回路動作を検証する第二検証情報を抽出することを特徴とする、請求項6に記載の回路検証プログラム。
- 前記検証情報抽出手段は、前記第一非同期回路情報と前記第二非同期回路情報とを合わせて新たな非同期回路情報が構成される場合に実行することを特徴とする、請求項6に記載の回路検証プログラム。
- 前記検証情報抽出手段は、検証済みの前記第一非同期回路情報と前記第二非同期回路情報とをそれぞれ1つの検証済み回路情報として置き換え、該検証済み回路情報を除いた前記第三非同期回路情報を検証する検証情報を抽出することを特徴とする、請求項7に記載の回路検証プログラム。
- 前記検証情報抽出手段は、前記レジスタ間に接続され、かつレジスタを含まない論理回路情報を組み合わせ回路情報として抽出することを含む、請求項6に記載の回路検証プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224750A JP4973392B2 (ja) | 2007-08-30 | 2007-08-30 | 回路検証方法および回路検証プログラム |
US12/230,387 US7996802B2 (en) | 2007-08-30 | 2008-08-28 | Method of verifying circuit and computer-readable storage medium for storing computer program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224750A JP4973392B2 (ja) | 2007-08-30 | 2007-08-30 | 回路検証方法および回路検証プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059097A true JP2009059097A (ja) | 2009-03-19 |
JP4973392B2 JP4973392B2 (ja) | 2012-07-11 |
Family
ID=40409499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007224750A Expired - Fee Related JP4973392B2 (ja) | 2007-08-30 | 2007-08-30 | 回路検証方法および回路検証プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7996802B2 (ja) |
JP (1) | JP4973392B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013206169A (ja) * | 2012-03-28 | 2013-10-07 | Nec Corp | 設計検証支援装置、設計検証支援方法、および設計検証支援プログラム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327307B2 (en) * | 2010-11-23 | 2012-12-04 | Lsi Corporation | Method and system for eliminating implementation timing in synchronization circuits |
JP5733109B2 (ja) * | 2011-08-29 | 2015-06-10 | 富士通株式会社 | 検証支援プログラム、検証支援方法、および検証支援装置 |
US8555228B2 (en) * | 2011-12-29 | 2013-10-08 | Intel Corporation | Tool for glitch removal |
US9032347B1 (en) * | 2013-03-15 | 2015-05-12 | Cadence Design Systems, Inc. | System and method for automated simulator assertion synthesis and digital equivalence checking |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000011031A (ja) * | 1998-06-26 | 2000-01-14 | Mitsubishi Electric Corp | 半導体集積回路の論理回路検証装置および論理回路検証方法 |
JP2003256486A (ja) * | 2002-02-27 | 2003-09-12 | Mitsubishi Electric Corp | プリント基板設計装置 |
JP2006252438A (ja) * | 2005-03-14 | 2006-09-21 | Fujitsu Ltd | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469367A (en) * | 1994-06-06 | 1995-11-21 | University Technologies International Inc. | Methodology and apparatus for modular partitioning for the machine design of asynchronous circuits |
JPH1185810A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体集積回路の論理回路検証装置および論理回路検証装置における論理回路検証方法 |
US6526542B2 (en) * | 2001-05-07 | 2003-02-25 | Theseus Logic, Inc. | Multi-rail asynchronous flow with completion detection and system and method for designing the same |
US6557161B2 (en) * | 2001-06-28 | 2003-04-29 | Sun Microsystems, Inc. | Method for prototyping asynchronous circuits using synchronous devices |
US7418676B2 (en) * | 2005-01-19 | 2008-08-26 | Seiko Epson Corporation | Asynchronous circuit design tool and computer program product |
JP2007052640A (ja) * | 2005-08-18 | 2007-03-01 | Nec Electronics Corp | 非同期回路の検証装置、非同期回路の検証方法およびその検証プログラム |
US8065647B2 (en) * | 2007-10-19 | 2011-11-22 | The University Of Utah Research Foundation | Method and system for asynchronous chip design |
CN101601220A (zh) * | 2007-12-27 | 2009-12-09 | 松下电器产业株式会社 | 半导体集成电路及其设计方法 |
-
2007
- 2007-08-30 JP JP2007224750A patent/JP4973392B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-28 US US12/230,387 patent/US7996802B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000011031A (ja) * | 1998-06-26 | 2000-01-14 | Mitsubishi Electric Corp | 半導体集積回路の論理回路検証装置および論理回路検証方法 |
JP2003256486A (ja) * | 2002-02-27 | 2003-09-12 | Mitsubishi Electric Corp | プリント基板設計装置 |
JP2006252438A (ja) * | 2005-03-14 | 2006-09-21 | Fujitsu Ltd | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013206169A (ja) * | 2012-03-28 | 2013-10-07 | Nec Corp | 設計検証支援装置、設計検証支援方法、および設計検証支援プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4973392B2 (ja) | 2012-07-11 |
US7996802B2 (en) | 2011-08-09 |
US20090064065A1 (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Huang et al. | Formal equivalence checking and design debugging | |
US20130179142A1 (en) | Distributed parallel simulation method and recording medium for storing the method | |
JP4973392B2 (ja) | 回路検証方法および回路検証プログラム | |
TWI493370B (zh) | 工程變更之保持時間修復方法 | |
EP2875454A1 (en) | Relative timing architecture | |
JP4853312B2 (ja) | テストベンチ生成機能を有する動作合成装置と方法及びプログラム | |
US20080059928A1 (en) | Assertion description conversion device, method and computer program product | |
US20080059923A1 (en) | Lsi power consumption calculation method and calculation program | |
US9449127B1 (en) | System for verifying timing constraints of IC design | |
Yang et al. | PushPull: Short path padding for timing error resilient circuits | |
US10430535B2 (en) | Verification support program medium, verification support method, and information processing device for verification of a circuit | |
US20220327269A1 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
US20080209377A1 (en) | Verification method, verification apparatus, and program | |
US7493580B2 (en) | Critical path estimating program, estimating apparatus, estimating method, and integrated circuit designing program | |
US20130174107A1 (en) | Design tool for glitch removal | |
US8438518B2 (en) | Apparatus for designing semiconductor integrated circuit, method of designing semiconductor integrated circuit, and program for designing semiconductor integrated circuit | |
US20120253712A1 (en) | Power consumption calculation method, power consumption calculation apparatus, and non-transitory computer-readble medium storing power consumption calculation program | |
JP5239747B2 (ja) | 論理シミュレーションプログラム、論理シミュレーション装置、論理シミュレーション方法 | |
Plassan et al. | Improving the efficiency of formal verification: the case of clock-domain crossings | |
JP6303509B2 (ja) | 回路検証方法、及び回路検証プログラム | |
JP7354815B2 (ja) | 検証支援装置、検証支援方法および検証支援プログラム | |
US8813005B1 (en) | Debugging using tagged flip-flops | |
JP5729546B2 (ja) | 半導体設計支援装置、タイミング制約生成方法、およびプログラム | |
US20130086540A1 (en) | System and method of automated design augmentation for efficient hierarchical implementation | |
JP2008033919A (ja) | 論理回路の記述形式変換方法、プログラム及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |