JP2001067383A - 静的タイミング解析方法におけるフォールスパス検出方法およびフォールスパス検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 静的タイミング解析方法におけるフォールス
パス検出方法において、回路規模の増大に対しての処理
時間の増大を抑えることができ、機能上使用しないフォ
ールスパスを検出できることを目的とする。 【解決手段】 信号変化伝搬手段１０６において、機能
記述記憶手段１０５に記憶された機能記述の各配線に、
信号変化パターン記憶手段１０２に記憶された信号変化
パターンを印加し、機能記述の配線の信号変化パターン
を算出して、伝搬後信号変化パターン記憶手段１０７に
記憶し、フォールスパス検出手段１０３において、機能
記述の配線の信号変化パターンを、対応する前記回路の
接続情報の配線の信号変化パターンとして対応づけ、回
路の接続情報の配線の信号変化パターンに基づき、回路
のフォールスパスを算出する。この方法によれば、回路
規模の増大に対しての処理時間の増大を抑えることがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩの静的タイ
ミング解析方法、特に論理ゲートの接続情報から回路の
クリティカルパスを探索する静的タイミング解析方法の
フォールスパス検出方法に関するものである。

【０００２】

【従来の技術】近年ＬＳＩの論理ゲート数は飛躍的に増
大し、回路の複雑度も増している。また、処理速度も高
速化が求められており、ＬＳＩ完成後に目的の動作周波
数で動作しないということを防ぐため、論理ゲートの回
路接続情報が決まった時点で回路接続情報のタイミング
検証を、半導体ＣＡＤ装置を用いて行うことが一般的と
なっている。

【０００３】図２８に現在一般的に使用されているＬＳ
Ｉの設計工程を示す。ＬＳＩの仕様決定後、実際に作成
するＬＳＩの機能仕様を抽象化したものである、遅延情
報を含まない情報伝播の仕様を、「機能記述」を用いて
記述する。機能記述はいわば回路の抽象化された機能情
報であり、順序回路素子の仕様と、順序回路素子間の信
号伝播の仕様とを回路接続情報における配線に対応づけ
られる機能記述の配線で接続したものである。この機能
記述を検証することにより、ＬＳＩの仕様自体の問題
や、ＬＳＩの設計方針を固めていく。

【０００４】この検証のため、予め作成された機能記述
テスト用の信号変化パターンを用いて遅延の検証を伴わ
ない「機能シミュレーション」を行う。機能シミュレー
ションは後述のタイミングシミュレーションと比較し
て、タイミングを扱わないことと抽象化された記述を検
証に用いることから高速に検証できる。この処理は現在
の設計工程では必須の処理となっている。

【０００５】その後、「論理合成」というツールを用い
て機能記述を回路接続情報に自動変換したり、あるいは
機能記述に基づき手作業で回路接続情報を作成すること
により、機能記述に対応した「回路接続情報」を作成す
る。この過程で、順序回路素子の仕様はフリップフロッ
プなどの具体的な順序回路素子として、一方、順序回路
素子間の信号伝播の仕様は論理和素子や論理積素子を組
み合わせた組み合わせ回路として変換される。

【０００６】この回路接続情報に対して、シリコン上の
配置配線情報を作成するレイアウト設計を行い実チップ
におけるタイミング見積もりを行った後、タイミング検
証を行い、目的とする周波数で仕様通りの動作をするこ
とを確認後、実際のＬＳＩとしてシリコン上に構成す
る。一般に、回路接続情報を用いてタイミング検証を行
うＣＡＤ装置として、現在Ｃａｄｅｎｃｅ社のＶｅｒｉ
ｌｏｇＸＬなどのタイミングシミュレータとＳｙｎｏｐ
ｓｙｓ社のＭｏｔｉｖｅなどの静的タイミング解析ツー
ルが使われている。

【０００７】前者のタイミングシミュレータは回路に対
する入力信号の組み合わせ列（以下、信号変化パターン
と記す）を回路接続情報の入力端子に入力し、信号伝播
経路上の論理ゲートのタイミングを計算しながら現実の
ＬＳＩを模倣して信号伝播を行い、回路の出力に到達し
た時点であらかじめ想定された信号変化となっているか
どうかを確認するＣＡＤ装置である。

【０００８】後者の静的タイミング解析ツールは論理ゲ
ートの回路接続情報に基づいて回路のクリティカルパス
｛フリップフロップなどの順序回路素子間の論理ゲート
を通過する信号伝播経路（以下、パスと記す）上で最大
の遅延を持つもの｝を見つけ出し、そのクリティカルパ
スの遅延が目的の周波数で動作するものかを確認するＣ
ＡＤ装置である。

【０００９】タイミングシミュレータは、取り扱うＬＳ
Ｉの回路規模が増大するとそれを検証するための信号変
化パターンも多数必要となるため、タイミング解析時間
が回路規模に対して指数関数的に増大してしまうという
欠点がある。一方、静的タイミング解析ツールは、クリ
ティカルパスの検証を行うというツールの特性上、クロ
ックに同期して動作する回路（以下、同期回路と記す）
に対してしか効果的に検証を行えないが、信号変化パタ
ーンを必要としないため回路規模に比例したタイミング
解析時間を持つ。

【００１０】そのため、静的タイミング解析ツールは今
後さらに増加していくと思われる大規模同期回路に対し
て有望視されている。静的タイミング解析ツールの欠点
として全てのパスを検索してクリティカルパスを検出す
る特性上、論理的・タイミング的あるいは機能的に使用
しないパス（以下フォールスパスと記す）までクリティ
カルパスとしてレポートしてしまうという点がある。

【００１１】ここで、パスの開始点のポート名あるいは
インスタンスの出力端子名、パスの途中のインスタンス
の出力端子名、パスの終了点のポート名あるいはインス
タンスの入力端子名を矢印（→）でつないだものをパス
の経路として示すこととする。インスタンスの端子名
は、インスタンス名と端子名をスラッシュ（／）でつな
いだもの（インスタンス名／端子名）で示すこととす
る。

【００１２】図２９にフォールスパスの一例を示す。こ
の回路接続情報では、端子Ｓの論理値が０の場合端子Ｂ
の信号を端子Ｙに伝播し、端子Ｓの論理値が１の場合端
子Ａの信号を端子Ｙに伝播するセレクタＳＥＬ１が用い
られているが、端子Ｓが０に論理固定されているため、
端子Ａを通過するパスにはタイミングエラーは絶対に発
生しない。したがって、ＰＡＴＨ１で示すパス（ＦＦ１
／Ｑ→ＢＵＦ１／Ｙ→ＳＥＬ１／Ｙ→ＢＵＦ３／Ｙ）は
フォールスパスとなる。

【００１３】このようなフォールスパスが予めわかって
いる場合には、静的タイミング解析ツールにこのフォー
ルスパス一覧を入力し、クリティカルパス検索の際に無
視するようにすることができる。図３０に静的タイミン
グ解析ツールにおける従来の静的タイミング解析方法の
一例のフローチャートを示す。このゲートレベルの静的
タイミング解析方法は回路接続情報より、順序回路素子
間の経路の中で最も遅延の大きい経路を探すものであ
る。

【００１４】まず、回路接続情報を読み込む（ステップ
３００１）。次に回路接続情報を順序回路素子間あるい
は順序回路素子とポート間の組合せ回路のみで構成され
る部分回路に分割する（ステップ３００２）。以下、部
分回路に信号が流れてくる上流側につながる順序回路素
子の出力端子を部分回路の入力端子、部分回路より信号
が流れ出る下流側につながる順序回路素子の入力端子を
部分回路の出力端子と呼ぶこととする。

【００１５】そして以下の処理は各部分回路の出力端子
に対して繰り返し行う（ステップ３００３）。部分回路
の各出力端子へのパスについて（ステップ３００４）、
それぞれのパスの遅延を計算することを繰り返し（ステ
ップ３００５）、最大の遅延を持つクリティカルパスを
求める（ステップ３００６）。

【００１６】なお、ステップ３００５で、パスが使用者
が指定したフォールスパス一覧に含まれていれば、ＬＳ
Ｉの機能上必要の無い冗長なパスとしてスキップする。
ところで、従来のフォールスパス指定は、静的タイミン
グ解析ツールの使用者が考えながら指定するものであっ
たが、この作業は非常に労力がかかるため自動化が図ら
れている。

【００１７】従来の一般的な静的タイミング解析におけ
るフォールスパス検出方法には、予め準備されたテスト
パターンを用いてイベントドリブンシミュレータと同様
の手法で信号を伝播し、信号の伝播しないパスをフォー
ルスパスとして扱う方法がある。また、関連するフォー
ルスパス検出手段としてはトランジスタの接続情報にお
けるパスに関わるフォールスパス検出手段として特開平
９−３０５６３８号公報に開示された静的タイミング解
析装置がある。このフォールスパス検出手段はトランジ
スタの接続情報におけるパストランジスタのような双方
向性素子について信号伝播方向を推定し、逆方向へのパ
スをフォールスパスと判断するものがある。

【００１８】図３１に従来の一般的な従来の静的タイミ
ング解析方法におけるフォールスパス検出方法を実現す
る構成図を示す。同図に示す静的タイミング解析方法に
おけるフォールスパス検出方法は、回路接続情報記憶手
段３１０１と、信号変化パターン記憶手段３１０２と、
検出フォールスパス記憶手段３１０４と、フォールスパ
ス検出手段３１０３とから実現される。

【００１９】次に、これらの図３１の静的タイミング解
析方法を構成する個々の要素について説明するととも
に、図６に示す回路接続情報と、図８に示す信号変化パ
ターンとを用いてフォールスパスを検出する手順を説明
する。回路接続情報記憶手段３１０１は、対象となる回
路の接続情報である回路接続情報を記憶するものであ
り、予め図６に示すような回路接続情報を記憶してい
る。

【００２０】この回路接続情報は、外部入力ポートＡ
１、Ａ２、Ａ３、Ｃ１、Ｃ２と、外部クロック入力ポー
トＣＬＫと、外部出力ポートＹ１、Ｙ２、Ｙ３と、フリ
ップフロップＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４、ＦＦ
５、ＦＦ６、ＦＦ７と、トライステート素子ＴＲＩ１、
ＴＲＩ２と、インバータ素子ＩＮＶ１と、バッファ素子
ＢＵＦ１と、論理積素子ＡＮＤ１と、論理和素子ＯＲ１
と、素子間を接続する配線Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ
６、Ｑ７、ＢＵＳ、Ｄ５、Ｄ６とから構成されている。

【００２１】各フリップフロップＦＦ１〜ＦＦ７は、デ
ータ入力ピンＤとクロック入力ピンＣＫとデータ出力ピ
ンＱとを有し、クロック入力ピンＣＬＫに入力されるク
ロック信号変化の立ち上がりエッジでデータ入力ピンＤ
の直前の論理値をデータ出力ピンＱに伝播する。また各
トライステート素子ＴＲＩ１、ＴＲＩ２は、データ入力
ピンＡと制御ピンＣとデータ出力ピンＹとを有し、制御
ピンＣが論理値１である場合にデータ入力ピンＡの論理
値をデータ出力ピンＹに伝播し、制御ピンＣが論理値０
である場合には伝播しない（便宜的にハイインピーダン
ス状態Ｚを出力しているものとして扱う）。

【００２２】またインバータ素子ＩＮＶ１は、データ入
力ピンＡとデータ出力ピンＹとを有し、データ入力ピン
Ａの論理値の反転値をデータ出力ピンＹに出力する。な
お、データ入力ピンの値がハイインピーダンスＺあるい
は不定値Ｘの場合には不定値Ｘを出力とするものとす
る。さらにバッファ素子ＢＵＦ１は、データ入力ピンＡ
とデータ出力ピンＹとを有し、データ入力ピンＡの論理
値をデータ出力ピンＹに出力する。なお、データ入力ピ
ンの値がハイインピーダンスＺあるいは不定値Ｘの場合
には不定値Ｘを出力とするものとする。

【００２３】また論理積素子ＡＮＤ１は、データ入力ピ
ンＡ，Ｂとデータ出力ピンＹとを有し、データ入力ピン
ＡとＢの論理値の論理積をデータ出力ピンＹに出力す
る。なお、論理積素子であるためデータ入力ピンＡ，Ｂ
の一方が０の場合にはデータ出力ピンＹには０が出力さ
れる。さらに論理和素子ＯＲ１は、データ入力ピンＡ，
Ｂとデータ出力ピンＹとを有し、データ入力ピンＡとＢ
の論理値の論理和をデータ出力ピンＹに出力する。な
お、論理和素子であるためデータ入力ピンＡ，Ｂの一方
が１の場合にはデータ出力ピンＹには１が出力される。

【００２４】以上の各素子は素子内遅延などの遅延を有
し信号伝播を行う際には遅延をもって伝播される。外部
入力ポートＡ１、Ｃ１、Ａ２、Ｃ２、Ａ３はそれぞれ直
接フリップフロップＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４、
ＦＦ７のデータ入力ピンＤに接続されている。また外部
クロック入力ポートＣＬＫは外部からのクロック信号変
化を入力する端子であり、各フリップフロップＦＦ１〜
ＦＦ７のクロック入力ピンＣＫに直接接続されている。

【００２５】外部出力ポートＹ１はフリップフロップＦ
Ｆ５の出力ピンＱに直接接続され、この信号値を出力す
る。また外部出力ポートＹ２は論理積素子ＡＮＤ１の出
力ピンＹに直接接続され、この信号値を出力する。さら
に外部出力ポートＹ３は論理和素子ＯＲ１の出力ピンＹ
に直接接続され、この信号値を出力する。配線Ｑ１はフ
リップフロップＦＦ１の出力ピンＱとトライステート素
子ＴＲＩ１のデータ入力ピンＡを接続しており、配線Ｑ
２はフリップフロップＦＦ２の出力ピンＱと同トライス
テート素子ＴＲＩ１の制御ピンＣを接続している。

【００２６】また配線Ｑ３はフリップフロップＦＦ３の
出力ピンＱとトライステート素子ＴＲＩ２のデータ入力
ピンＡと論理積素子ＡＮＤ１のデータ入力ピンＢとを接
続しており、配線Ｑ４はフリップフロップＦＦ４の出力
ピンＱとトライステート素子ＴＲＩ２の制御ピンＣと論
理和素子ＯＲ１のデータ入力ピンＡとを接続している。

【００２７】また配線Ｑ６はフリップフロップＦＦ６の
出力ピンＱと論理積素子ＡＮＤ１のデータ入力ピンＡと
を接続しており、配線Ｑ７はフリップフロップＦＦ７の
出力ピンＱと論理和素子ＯＲ１のデータ入力ピンＢとを
接続している。また配線Ｄ５はインバータＩＮＶ１の出
力ピンＹとフリップフロップＦＦ５のデータ入力ピンＤ
とを接続しており、配線Ｄ６はバッファＢＵＦ１の出力
ピンＹとフリップフロップＦＦ６のデータ入力ピンＤと
を接続している。

【００２８】なお、この例では、１３素子しか使用して
いない回路接続情報を示したが、現実の回路接続情報に
は数十万規模の素子が使用されている。上記信号変化パ
ターン記憶手段３１０２は、対象の回路接続情報に印加
する信号変化パターンを記憶するものであり、予め図８
に示すような信号変化パターンを記憶している。

【００２９】通常、この信号変化パターンはタイミング
シミュレーションに用いるものと同じものを使用する。
この信号変化パターンは図６に示す回路接続情報の入力
ポートＣＬＫ、Ａ１、Ｃ１、Ａ２、Ｃ２、Ａ３に入力さ
れる信号変化を示したものである。横軸は信号変化パタ
ーンのステップを示し、各ステップの信号変化パターン
はクロックの半周期毎に入力ポートに印加される。

【００３０】図８において、矢印（↓）の上下に示す値
はそれぞれそのステップにおける変化前の論理値と変化
後の論理値を示し、そのステップに矢印（↓）の上に示
す論理値から矢印（↓）の下に示す論理値に変化するこ
とをあらわしている。また矢印（↓）の無い論理値はそ
のステップにその論理値のまま変化しないことを示して
いる。

【００３１】論理値には０、１、Ｘ、Ｚの４状態があ
り、０は論理０、１は論理１、Ｘは不定値（論理０か論
理１かわからない状態）、Ｚはハイインピーダンス状態
であることを示している。この例では、信号変化パター
ンは１４ステップのものしか記載していないが、現実に
は数十万ステップに及ぶ信号変化パターンが使用されて
いる。

【００３２】上記フォールスパス検出手段３１０３の動
作を、図３２のフローチャートにしたがって説明する。
まず、回路接続情報記憶手段３１０１に記憶された図６
の回路接続情報を読み込み（ステップ３２０１）、続い
て信号変化パターン記憶手段３１０２に記憶された図８
の信号変化パターンを読み込む（ステップ３２０２）。

【００３３】次に各フリップフロップ間および外部ポー
トとフリップフロップ間のパスを検出し、それぞれのパ
スに対して信号が通過した（１）か否（０）かを示す属
性（以下通過属性と示す）を設け、初期値として０を与
える（ステップ３２０３）。ここで、パスの開始点のポ
ート名あるいはインスタンスの出力端子名、パスの途中
のインスタンスの出力端子名、パスの終了点のポート名
あるいはインスタンスの入力端子名を矢印（→）でつな
いだものをパスの経路として示すこととする。インスタ
ンスの端子名は、インスタンス名と端子名をスラッシュ
（／）でつないだもの（インスタンス名／端子名）で示
すこととする。

【００３４】図６の回路接続情報の場合、各パスを矢印
で示すと、Ａ１→ＦＦ１／Ｄ、Ｃ１→ＦＦ２／Ｄ、Ａ２
→ＦＦ３／Ｄ、Ｃ２→ＦＦ４／Ｄ、Ａ３→ＦＦ７／Ｄ、
ＦＦ１／Ｑ→ＴＲＩ１／Ｙ→ＩＮＶ１／Ｙ→ＦＦ５／
Ｄ、ＦＦ１／Ｑ→ＴＲＩ１／Ｙ→ＢＵＦ１／Ｙ→ＦＦ６
／Ｄ、ＦＦ２／Ｑ→ＴＲＩ１／Ｙ→ＩＮＶ１／Ｙ→ＦＦ
５／Ｄ、ＦＦ２／Ｑ→ＴＲＩ１／Ｙ→ＢＵＦ１／Ｙ→Ｆ
Ｆ６／Ｄ、ＦＦ３／Ｑ→ＴＲＩ２／Ｙ→ＩＮＶ１／Ｙ→
ＦＦ５／Ｄ、ＦＦ３／Ｑ→ＴＲＩ２／Ｙ→ＢＵＦ１／Ｙ
→ＦＦ６／Ｄ、ＦＦ４／Ｑ→ＴＲＩ２／Ｙ→ＩＮＶ１／
Ｙ→ＦＦ５／Ｄ、ＦＦ４／Ｑ→ＴＲＩ２／Ｙ→ＢＵＦ１
／Ｙ→ＦＦ６／Ｄ、ＦＦ５／Ｑ→Ｙ１、ＦＦ３／Ｑ→Ａ
ＮＤ１／Ｙ→Ｙ２、ＦＦ６／Ｑ→ＡＮＤ１／Ｙ→Ｙ２、
ＦＦ４／Ｑ→ＯＲ１／Ｙ→Ｙ３、ＦＦ７／Ｑ→ＯＲ１／
Ｙ→Ｙ３の１８通り検出され、これに各々通過属性０を
与える。

【００３５】次に、回路接続情報の各素子のピンおよび
配線に初期値として不定値Ｘを与えた後、図８の信号変
化パターンを図６の回路接続情報に与え、信号伝播を行
うとともに、前述のパス上を初期値からの信号変化以外
（初期化のための信号変化以外）の信号が伝播した場合
には、通過属性１を与える（ステップ３２０４）。ここ
で用いる信号伝播方法としては、前述したタイミングシ
ミュレータで用いられる信号伝播方法と同一の手法を用
いる。この手法は、一般的であるため、説明は割愛す
る。

【００３６】信号変化パターンの各ステップの信号伝播
の結果、各配線の論理値がどう変化するかは図８の信号
変化パターンの形式と同様の形式で図１０に示してい
る。信号伝播完了後、通過属性が０であるパスを検出さ
れたフォールスパスとして検出フォールスパス記憶手段
３１０４に記憶する（ステップ３２０５）。本実施の形
態の場合、フォールスパスとしてＣ２→ＦＦ４／Ｄ、Ｆ
Ｆ３／Ｑ→ＴＲＩ２／Ｙ→ＩＮＶ１／Ｙ→ＦＦ５／Ｄ、
ＦＦ３／Ｑ→ＴＲＩ２／Ｙ→ＢＵＦ１／Ｙ→ＦＦ６／
Ｄ、ＦＦ４／Ｑ→ＴＲＩ２／Ｙ→ＩＮＶ１／Ｙ→ＦＦ５
／Ｄ、ＦＦ４／Ｑ→ＴＲＩ２／Ｙ→ＢＵＦ１／Ｙ→ＦＦ
６／Ｄ、ＦＦ３／Ｑ→ＡＮＤ１／Ｙ→Ｙ２、ＦＦ４／Ｑ
→ＯＲ１／Ｙ→Ｙ３の７通り検出される。

【００３７】Ｃ２→ＦＦ４／ＤはＣ２が初期変化以降変
化しないため、フォールスパスとなる。ＦＦ４／Ｑ→Ｔ
ＲＩ２／Ｙ→ＩＮＶ１／Ｙ→ＦＦ５／ＤとＦＦ４／Ｑ→
ＴＲＩ２／Ｙ→ＢＵＦ１／Ｙ→ＦＦ６／ＤとＦＦ４／Ｑ
→ＯＲ１／Ｙ→Ｙ３とはＣ２が初期変化以降変化せず、
ＦＦ４／Ｑも初期変化以降変化しないため、フォールス
パスとなる。

【００３８】ＦＦ３／Ｑ→ＴＲＩ２／Ｙ→ＩＮＶ１／Ｙ
→ＦＦ５／ＤとＦＦ３／Ｑ→ＴＲＩ２／Ｙ→ＢＵＦ１／
Ｙ→ＦＦ６／ＤはＦＦ４／Ｑが初期変化以降変化せず、
ＴＲＩ２／Ｃが１にならない、すなわちＴＲＩ２がデー
タ入力ピンの信号をデータ出力ピンに伝播しないため、
フォールスパスとなる。ＦＦ３／Ｑ→ＡＮＤ１／Ｙ→Ｙ
２はＦＦ３／Ｑが変化する際にＦＦ６／Ｑは０になって
おりＦＦ３／Ｑが変化するかどうかに関わらずＡＮＤ１
／Ｙの出力値は０となる、すなわちＡＮＤ１／Ｙの論理
値を決定するのにＦＦ３／Ｑが影響していないため、フ
ォールスパスとなる。

【００３９】上記検出フォールスパス記憶手段３１０４
は、以上の手順で検出されたフォールスパスを図１２に
示す形式で記憶する。以上説明した通り、図３１の従来
の静的タイミング解析方法では、回路接続情報とその回
路接続情報の入力ポートに与える信号変化パターンが与
えられた場合、その回路接続情報と信号変化パターンを
用いてタイミングシミュレーションを行うことと同等の
処理手順でフォールスパス検出を行うものであった。

【００４０】

【発明が解決しようとする課題】以上説明した通り、上
記のような従来の静的タイミング解析方法におけるフォ
ールスパス検出方法では、機能上使用しないフォールス
パスを検出するためには、回路規模の増大に比例して増
大する機能テスト用のテストパターン（信号変化パター
ン）を必要とし、回路規模に対して指数関数的に処理時
間が増大するという問題があった。

【００４１】本来、静的タイミング解析ツールは同期回
路の回路接続情報のタイミング検証を加速させるためタ
イミングシミュレータの代わりに使用するものである
が、フォールスパス検出のためにこのメリットが無くな
ることとなる。また、従来の静的タイミング解析方法
は、フォールスパスの生成を目的とするものであり、設
計者が独自に作成したフォールスパスの中に機能上使用
しているパスが存在するかどうかも判断できないという
問題があった。

【００４２】本発明は、このような静的タイミング解析
方法におけるフォールスパス検出方法において、回路規
模の増大に対しての処理時間の増大を抑えることので
き、機能上使用しないフォールスパスをも検出できるこ
とを目的とする。また使用者の作成したフォールスパス
の中に機能上使用しているパスが存在していないかどう
かを検出することを目的とする。

【００４３】

【課題を解決するための手段】本発明の静的タイミング
解析方法におけるフォールスパス検出方法においては、
機能記述記憶手段に記憶された機能記述の各配線に、信
号変化パターン記憶手段に記憶された信号変化パターン
を印加し、機能記述の配線の信号変化パターンを算出
し、前記機能記述の配線の信号変化パターンを、対応す
る回路の接続情報の配線の信号変化パターンとして対応
づけ、前記回路の接続情報の配線の信号変化パターンに
基づき、前記回路のフォールスパスを算出し、前記検出
フォールスパス記憶手段に記憶することを特徴としたも
のである。

【００４４】この本発明によれば、回路規模の増大に対
しての処理時間の増大を抑えることのでき、機能上使用
しないフォールスパスを検出できる静的タイミング解析
方法におけるフォールスパス検出方法が得られる。

【００４５】

【発明の実施の形態】本発明は、設計工程上機能記述を
用いて必ず機能シミュレーションは行っているはずであ
り、その情報と回路接続情報とを対応づければフォール
スパスを見つけることが可能となり、回路接続情報を用
いてイベントドリブンシミュレーションと等価な作業を
行う必要が無くなるという考えに基づいている。

【００４６】本発明の請求項１に記載の発明は、回路の
接続情報を記憶する回路接続情報記憶手段と、前記回路
の機能情報を記した機能記述を記憶する機能記述記憶手
段と、前記機能記述に印加する信号変化パターンを記憶
する信号変化パターン記憶手段と、前記回路のフォール
スパスを記憶する検出フォールスパス記憶手段とを有
し、前記機能記述記憶手段に記憶された機能記述の各配
線に、前記信号変化パターン記憶手段に記憶された信号
変化パターンを印加し、前記機能記述の配線の信号変化
パターンを算出し、前記機能記述の配線の信号変化パタ
ーンを、対応する前記回路の接続情報の配線の信号変化
パターンとして対応づけ、前記回路の接続情報の配線の
信号変化パターンに基づき、前記回路のフォールスパス
を算出し、前記検出フォールスパス記憶手段に記憶する
ことを特徴としたものであり、機能記述の各配線に信号
変化パターンを印加して機能記述の配線の信号変化パタ
ーンを算出し、設計工程上必須の処理となる機能検証で
フォールスパス検出に必要な処理の一部を実行すること
により、フォールスパス検出の処理の負荷軽減が図られ
る、という作用を有する。

【００４７】請求項２に記載の発明は、回路の接続情報
を記憶する回路接続情報記憶手段と、前記回路の機能情
報を記した機能記述を記憶する機能記述記憶手段と、前
記機能記述に印加する信号変化パターンを記憶する信号
変化パターン記憶手段と、前記回路のフォールスパスを
記憶する検出フォールスパス記憶手段とを有し、前記機
能記述記憶手段に記憶された機能記述の各配線に、前記
信号変化パターン記憶手段に記憶された信号変化パター
ンを印加し、前記機能記述の配線の信号変化パターンを
算出し、前記機能記述の配線の信号変化パターンを圧縮
して、圧縮信号変化パターンを形成し、前記機能記述の
配線と前記回路の接続情報の配線を対応づけ、前記圧縮
信号変化パターンを回路接続情報に印加することにより
前記回路のフォールスパスを算出し、前記検出フォール
スパス記憶手段に記憶することを特徴としたものであ
り、請求項１に加え、信号変化パターンをフォールスパ
ス検出に必要なもののみに圧縮することによりフォール
スパス検出の処理の負荷軽減が図られる、という作用を
有する。

【００４８】請求項３、請求項４、請求項５は、請求項
２の信号変化パターンの圧縮方法であり、検出フォール
スパスの完全性、信号変化パターン圧縮速度、圧縮後信
号変化パターンステップ数にそれぞれ利点・欠点のある
ものである。請求項３の発明は、上記請求項２に記載さ
れた発明であって、圧縮信号変化パターンは、機能記述
の配線の信号変化パターンの中から、初期化された状態
から変化しない信号変化パターンを取り出し、形成され
ることを特徴としたものであり、信号変化パターン圧縮
において、信号変化しないパターンを圧縮信号変化パタ
ーンとするという最も簡単な手法で圧縮することによ
り、請求項４や請求項５に記載された方法と比較する
と、検出できるフォールスパスは減少するものの、信号
変化パターンの圧縮は高速であり、かつ信号変化パター
ン数も削減でき、すなわち処理のために要する使用メモ
リを節約し、処理時間を高速とすることができる、とい
う作用を有する。また、フォールスパスの検出は「変化
しない」信号に基づいて決定するため、処理時間は回路
規模に比例したものとなり、従来手法であれば処理時間
が指数間数的に増大するため、処理時間短縮の効果が大
きい。

【００４９】請求項４の発明は、上記請求項２に記載さ
れた発明であって、圧縮信号変化パターンは、機能記述
の配線の信号変化パターンの中から、順序回路素子間あ
るいは順序回路素子と外部ポート間の部分回路の入力に
あたる配線の信号変化の重複しない組み合わせを取り出
し、形成されることを特徴としたものであり、順序回路
素子、たとえばフリップフロップ間あるいはフリップフ
ロップと外部ポート間の部分回路の入力にあたる配線の
信号に着目し、その信号変化の重複しない組み合わせを
圧縮後信号変化パターンとすることにより、請求項３よ
りも完全な、すなわち圧縮前の信号変化パターンから得
られるものと同一のフォールスパスを検出し、しかもそ
の条件で信号変化パターンの圧縮を高速に行うことがで
きる、という作用を有する。

【００５０】請求項５の発明は、上記請求項２に記載さ
れた発明であって、圧縮信号変化パターンは、機能記述
の配線の信号変化パターンの中から、順序回路素子間あ
るいは順序回路素子と外部ポート間の部分回路の出力に
あたる配線の信号変化に影響する前記部分回路の入力に
あたる配線の信号変化の重複しない組み合わせを取り出
し、形成されることを特徴としたものであり、各パスの
終点に影響する全てのパスの始点の信号変化の重複しな
い組み合わせを圧縮後信号変化パターンとすることによ
り、請求項４に比べれば信号変化パターンの圧縮は遅い
が、信号変化パターンのステップ数は削減することがで
きる、という作用を有する。

【００５１】請求項６の発明は、回路の接続情報を記憶
する回路接続情報記憶手段と、前記回路の接続情報内の
１つ以上の信号変化確率を記憶する信号変化確率記憶手
段と、前記回路のフォールスパスを記憶する検出フォー
ルスパス記憶手段とを有し、前記信号変化確率記憶手段
に記憶された信号変化確率に基づき、前記回路接続情報
記憶手段に記憶された回路の接続情報内の前記信号変化
確率の影響する個所の信号変化確率を計算し、信号変化
確率の０％になる個所に基づきフォールスパスを算出す
ることを特徴としたものであり、信号変化確率を用いる
ことにより、請求項１および請求項２に記載された方法
と比較して検出できるフォールスパスは減少するもの
の、機能記述と回路接続情報が完全に対応しきれない場
合、たとえば回路接続情報のみに修正を行った場合にで
もフォールスパス検出の処理の負荷の削減が図られる、
という作用を有する。

【００５２】請求項７の発明は、フォールスパス検査方
法として、使用者が予め作成したフォールスパス情報を
記憶する比較フォールスパス記憶手段と、検出されたフ
ォールスパス情報を記憶する検出フォールスパス記憶手
段と比較結果表示手段とを有し、前記比較元フォールス
パス記憶手段に記憶されたフォールスパス情報と、前記
検出フォールスパス記憶手段に記憶されたフォールスパ
ス情報とを比較し、前記比較フォールスパス記憶手段に
あって前記検出フォールスパス記憶手段に無いフォール
スパスを比較結果表示手段に表示することを特徴とした
ものであり、静的タイミング解析ツールを用いてタイミ
ング検証結果の保証を行う場合において、使用者の作成
したフォールスパスリストと検出フォールスパスと比較
することにより、使用者の作成したフォールスパスに含
まれるフォールスパス設定の誤りを防ぐことができる、
という作用を有する。

【００５３】以下、本発明に実施の形態を図面に基づい
て説明する。図５は、本発明の静的タイミング解析方法
を実現する装置のブロック図であり、以下で説明する構
成中の各構成要素の各ステップの処理を行うための演算
部５０１と、前記処理の命令を記憶する主記憶部とを備
えるＭＰＵ５０４と、キーボードなどの入力装置５０３
と、メモリ装置やディスク装置等の外部記憶装置５０２
と、ディスプレイなどの出力装置５０５を備えた通常の
コンピュータシステムである。 (実施の形態１）図１に本発明の実施の形態１における
静的タイミング解析方法におけるフォールスパス検出方
法を実現する構成を示す（請求項１に対応する）。

【００５４】図１に示すように、静的タイミング解析方
法のフォールスパス検出方法は、回路接続情報記憶手段
１０１と、機能記述記憶手段１０５と、信号変化パター
ン記憶手段１０２と、伝播後信号変化パターン記憶手段
１０７と、検出フォールスパス記憶手段１０４と、信号
変化伝播手段１０６と、フォールスパス検出手段１０３
とから実現される。

【００５５】回路接続情報記憶手段１０１と、機能記述
記憶手段１０５と、信号変化パターン記憶手段１０２
と、伝播後信号変化パターン記憶手段１０７と、検出フ
ォールスパス記憶手段１０４とは前述のコンピュータシ
ステムの外部記憶装置５０２に割り当てられている。信
号変化伝播手段１０６と、フォールスパス検出手段１０
３とは前述のコンピュータシステムのＭＰＵ５０４の主
記憶部にそれぞれの構成要素の各ステップを持つプログ
ラム群として記憶されている。

【００５６】次に、これらの図１の静的タイミング解析
方法を構成する個々の要素について説明するとともに、
図７に示す機能記述と、図６に示す回路接続情報と、図
８に示す信号変化パターンとを用いてフォールスパスを
検出する手順を説明する。回路接続情報記憶手段１０１
は、従来例３１０１と同様、予め図６に示すような回路
接続情報を記憶している。詳細な説明は省略する。

【００５７】また信号変化パターン記憶手段１０２は、
従来例３１０２と同様、対象の回路接続情報に印加する
信号変化パターン（入力テストベクタ）を記憶するもの
であり、予め上述した図８に示す信号変化パターンを記
憶している。詳細な説明は省略する。また機能記述記憶
手段１０５は、予め図６に示す回路接続情報に対応した
図７に示すような機能記述を記憶している。

【００５８】機能記述は論理回路の機能を表現した（プ
ロセスに依存した遅延情報を持たない）機能記述であ
り、図７に示す機能記述はその機能記述言語の１つであ
るＶｅｒｉｌｏｇ−ＨＤＬを用いて記述している。ｍｏ
ｄｕｌｅ文からｅｎｄｍｏｄｕｌｅ文までが回路全体７
０１を示している。ｍｏｄｕｌｅ文の後に続くｔｏｐ７
０２が回路の名称であり、それ以降の括弧で括られた文
字は回路の外部ポート７０３を示している。

【００５９】ｉｎｐｕｔ文でＣＬＫ、Ａ１、Ａ２、Ａ
３、Ｃ１、Ｃ２が入力ポート７０４であることを示して
いる。ｏｕｔｐｕｔ文でＹ１、Ｙ２、Ｙ３が出力ポート
７０５であることを示している。ｗｉｒｅ文でＢＵＳ７
０６という配線を定義している。ｒｅｇ文でＱ１、Ｑ
２、Ｑ３、Ｑ４、Ｙ１、Ｑ６、Ｑ７という順序回路の出
力につながる配線７０７を定義している。ａｓｓｉｇｎ
文で配線間をつなぐ組合せ回路７０８を定義している。
ａｌｗａｙｓ文でＣＬＫピンの信号の立ち上がりエッジ
で伝播する順序回路７０９を定義している。

【００６０】本機能記述は、機能記述と回路接続情報の
配線の対応関係に関する説明を簡単にするため回路接続
情報と配線名を一致させているが、現実には異なる場合
が多い。この場合にでも機能記述から回路接続情報に変
換する論理合成ツールやあるいはフォーマル検証ツール
という機能記述と回路接続情報が一致していることを確
認するツールに配線の対応表を出力させることにより機
能記述と回路接続情報の配線の対応関係を決定すること
は可能である。

【００６１】上記信号変化伝播手段１０６の動作を、図
９のフローチャートにしたがって説明する。まず、機能
記述記憶手段１０５に記憶された図７の機能記述を読み
込み（ステップ９０１）、続いて信号変化パターン記憶
手段１０２に記憶された図８の信号変化パターンを読み
込む（ステップ９０２）。

【００６２】次に、機能記述の各配線に初期値として不
定値Ｘを与えた後、信号変化パターンを図７の機能記述
に与え、信号伝播を行うとともに、各配線の信号変化
（機能記述の配線における信号変化パターン）を図１０
に示す形式で伝播後信号変化パターン記憶手段１０７に
記憶する（ステップ９０３）。以上の処理は、前述した
機能シミュレータの処理そのものであり、一般的である
ため、詳細な説明は割愛する。

【００６３】また、この処理は通常の機能記述に対する
機能検証を目的とした機能シミュレーションとともに行
うこととなり、設計工程上必須となるものである。伝播
後信号変化パターン記憶手段１０７は、以上の手順で得
られた各配線の信号変化を図１０に示す形式で記憶す
る。上記フォールスパス検出手段１０３の動作を、図１
１のフローチャートにしたがって説明する。このフロー
チャートは図３２に示す従来例のフォールスパス検出手
段に加えて機能記述の読み込みと機能記述の配線の信号
変化情報の回路接続情報の配線への対応づけを行うもの
である。

【００６４】まず、機能記述記憶手段１０５に記憶され
た図７の機能記述を読み込み（ステップ１１０６）、続
いて回路接続情報記憶手段１０１に記憶された図６の回
路接続情報を読み込み（ステップ１１０１）、伝搬後信
号変化パターン記憶手段１０７に記憶された図１０の信
号変化パターンを読み込む（ステップ１１０２）。次
に、機能記述の配線と回路接続情報の配線の対応づけを
行い、図１０の機能記述の配線における信号変化パター
ンを、回路接続情報の配線における信号変化パターンに
置き換える（ステップ１１０７）。

【００６５】本実施の形態では、機能記述を論理合成に
より回路接続情報に変化し、その際に機能記述の配線名
がそのまま回路接続情報に引き継がれる場合を想定して
いる。したがって、機能記述の配線に対応する回路接続
情報の配線は、配線名が等しいものということになる。
この場合、各機能記述の配線に対して同じ配線名を持つ
回路接続情報の配線を検出することにより機能記述の配
線と回路接続情報の配線の対応づけを行うことができ、
前記機能記述の配線の信号変化パターンを前記回路接続
情報の配線に関連づけ、そのまま回路接続情報の配線に
おける信号変化パターンとして使用できる。

【００６６】もし、機能記述の配線名と回路接続情報の
配線名が異なる場合にでも、論理合成ツールで機能記述
を回路接続情報に変換する際に機能記述と回路接続情報
との関係を機能記述の配線名と回路接続情報の配線名と
の対応関係として記憶手段に記憶しておくか、あるいは
機能記述と回路接続情報との関係を解析するツールであ
るフォーマル検証ツールを用いて機能記述と回路接続情
報を比較する際に機能記述の配線名と回路接続情報の配
線名との対応関係を記憶手段に記憶しておくことによ
り、機能記述の配線名と回路接続情報の配線名の対応づ
けは可能である。

【００６７】次に、従来のステップ３２０３と同様に、
各フリップフロップ間および外部ポートとフリップフロ
ップ間のパスを検出し、それぞれのパスに対して信号が
通過した（１）か否（０）かを示す属性（以下通過属性
と示す）を設け、初期値として０を与える（ステップ１
１０３）。詳細な説明は省略する。次に、従来のステッ
プ３２０４と同様に、回路接続情報の各素子のピンおよ
び配線に初期値として不定値Ｘを与えた後、ステップ１
１０７において置き換えた回路接続情報の配線における
信号変化パターンを対応する回路接続情報の配線に印加
し、信号伝播を行うとともに、前述のパス上を初期値か
らの信号変化以外の信号が伝播した場合には、通過属性
１を与える（ステップ１１０４）。

【００６８】この信号伝播時には、伝播後信号変化パタ
ーン記憶手段１０７に記憶された信号変化については既
に計算済みとして扱うため、従来例よりも演算時間を節
約できる。信号伝播完了後、従来のステップ３２０５と
同様に、通過属性が０であるパスを検出されたフォール
スパスとして図１２に示す形式で検出フォールスパス記
憶手段１０４に記憶する（ステップ１１０５）。

【００６９】上記検出フォールスパス記憶手段１０４
は、以上の手順で検出されたフォールスパスを図１２に
示す形式で記憶する。以上の方法により、機能記述の各
配線に信号変化パターンを印加して機能記述の配線の信
号変化パターンを算出し、設計工程上必須となる過程で
ある機能検証においてフォールス検出に必要な処理の一
部を行うことによりフォールスパス検出の処理の負荷軽
減を図ることができる。 （実施の形態２）図２に本発明の実施の形態２における
静的タイミング解析方法におけるフォールスパス検出方
法を実現する構成を示す（請求項２，３に対応する）。

【００７０】図２に示すように、静的タイミング解析方
法のフォールスパス検出方法は、回路接続情報記憶手段
２０１と、信号変化パターン記憶手段２０２と、検出フ
ォールスパス記憶手段２０４と、機能記述記憶手段２０
５と、伝播後信号変化パターン記憶手段２０７と、圧縮
後信号変化パターン記憶手段２０９と、信号変化伝播手
段２０６と、信号変化圧縮手段２０８と、フォールスパ
ス検出手段２０３とから実現される。

【００７１】回路接続情報記憶手段２０１と、信号変化
パターン記憶手段２０２と、検出フォールスパス記憶手
段２０４と、機能記述記憶手段２０５と、伝播後信号変
化パターン記憶手段２０７と圧縮後信号変化パターン記
憶手段２０９とは前述のコンピュータシステムの外部記
憶装置５０２に割り当てられている。信号変化伝播手段
２０６と、信号変化圧縮手段２０８と、フォールスパス
検出手段２０３とは前述のコンピュータシステムのＭＰ
Ｕ５０４の主記憶部にそれぞれの構成要素の各ステップ
を持つプログラム群として記憶されている。

【００７２】次に、これらの図２の静的タイミング解析
方法を構成する個々の要素について説明するとともに、
図７に示す機能記述と、図６に示す回路接続情報と、図
８に示す信号変化パターンと、請求項３の実施の形態で
ある図１３に示す信号変化圧縮手段のフローチャートを
用いてフォールスパスを検出する手順を説明する。な
お、回路接続情報記憶手段２０１と、信号変化パターン
記憶手段２０２と、検出フォールスパス記憶手段２０４
と、機能記述記憶手段２０５と、信号変化伝播手段２０
６と、伝播後信号変化パターン記憶手段２０７はそれぞ
れ、実施の形態１の図１に示す、回路接続情報記憶手段
１０１と、信号変化パターン記憶手段１０２と、検出フ
ォールスパス記憶手段１０４と、機能記述記憶手段１０
５と、信号変化伝播手段１０６と、伝播後信号変化パタ
ーン記憶手段１０７と同一の手段であり、詳細な説明を
省略する。

【００７３】上記信号変化圧縮手段２０８の動作を、図
１３のフローチャートにしたがって説明する。まず、伝
播後信号変化パターン記憶手段２０７に記憶された図１
０の信号変化パターンを読み込む（ステップ１３０
１）。次に、初期化された状態から変化の無い（最初の
値の確定しないＸの状態からの変化以外変化の無い）配
線の信号変化情報のみを圧縮信号変化情報として図１４
に示す形式で圧縮後信号変化パターン記憶手段２０９に
記憶する（ステップ１３０２）。

【００７４】圧縮後信号変化パターン記憶手段２０９
は、以上の手順で得られた圧縮後の信号変化パターンを
図１４に示す形式で記憶する。上記フォールスパス検出
手段２０３の動作を、図１１のフローチャートにしたが
って説明する。まず、機能記述記憶手段２０５に記憶さ
れた図７の機能記述を読み込む（ステップ１１０６）。
続いて回路接続情報記憶手段２０１に記憶された図６の
回路接続情報を読み込み（ステップ１１０１）、圧縮後
信号変化パターン記憶手段２０９に記憶された図１４の
信号変化パターンを読み込む（ステップ１１０２）。

【００７５】圧縮後信号変化パターンは伝播後信号変化
パターンに対して少ないため、以下の処理を高速に行う
ことが出来る。次に、機能記述の配線と回路接続情報の
配線の対応づけを行い、機能記述の配線における信号変
化パターンを回路接続情報の配線における信号変化パタ
ーンに置き換える（ステップ１１０７）。

【００７６】次に、各フリップフロップ間および外部ポ
ートとフリップフロップ間のパスを検出し、それぞれの
パスに対して信号が通過した（１）か否（０）かを示す
属性（以下通過属性と示す）を設け、初期値として０を
与える（ステップ１１０３）。次に、回路接続情報の各
素子のピンおよび配線に初期値として不定値Ｘを与えた
後、信号変化パターンを対応する回路接続情報の配線に
与え、信号伝播を行うとともに、前述のパス上を初期値
からの信号変化以外の信号が伝播した場合には、通過属
性１を与える（ステップ１１０４）。

【００７７】信号伝播完了後、通過属性が０であるパス
を検出されたフォールスパスとして図１５に示す形式で
検出フォールスパス記憶手段２０４に記憶する（ステッ
プ１１０５）。以上の方法により、設計工程上必須とな
る過程である機能検証においてフォールス検出に必要な
処理の一部を行うとともに信号変化パターンを信号変化
圧縮手段２０８によりフォールスパス検出に必要なもの
のみに圧縮することによって、フォールスパス検出の処
理の負荷軽減を図ることができる。

【００７８】また、この実施の形態２では信号変化パタ
ーン圧縮において、信号変化しないパターンを圧縮信号
変化パターンとするという最も簡単な手法で圧縮するこ
とにより、後述する実施の形態３（請求項４に対応す
る）や実施の形態４（請求項５に対応する）に記載され
た方法と比較して、検出できるフォールスパスは減少す
るものの、信号変化パターンの圧縮は高速であり、かつ
信号変化パターン数も削減できる。 （実施の形態３）実施の形態３は、上記実施の形態２に
おける信号変化圧縮手段２０８を他の形態とするもので
ある（請求項４に対応する）。図２に破線で示すよう
に、信号変化圧縮手段２０８へ機能記述記憶手段２０５
に記憶された図７の機能記述が入力されている。

【００７９】図７に示す機能記述と、図６に示す回路接
続情報と、図８に示す信号変化パターンと、図１６に示
す信号変化圧縮手段２０８のフローチャートを用いてフ
ォールスパスを検出する手順を説明する。まず、伝播後
信号変化パターン記憶手段２０７に記憶された図１０の
信号変化パターンを読み込み（ステップ１６０１）、続
いて機能記述記憶手段２０５に記憶された図７の機能記
述を読み込む（ステップ１６０２）。

【００８０】次に、順序回路記述のデータ出力からデー
タ入力間あるいは外部入力ポートと順序回路記述のデー
タ入力間、順序回路記述のデータ出力と外部出力間の各
部分回路の入力端子を検出する（ステップ１６０３）。
図６に示す回路接続情報の場合、部分回路は６０１、６
０２、６０３、６０４、６０５、６０６、６０７の７つ
となる。部分回路６０１は、入力ポートＡ１で構成さ
れ、Ａ１を部分回路の入力端子とする。部分回路６０２
は、入力ポートＣ１で構成され、Ｃ１を部分回路の入力
端子とする。部分回路６０３は、入力ポートＡ２で構成
され、Ａ２を部分回路の入力端子とする。部分回路６０
４は、入力ポートＣ２で構成され、Ｃ２を部分回路の入
力端子とする。部分回路６０５は、入力ポートＡ３で構
成され、Ａ３を部分回路の入力端子とする。部分回路６
０６は、トライステート素子ＴＲＩ１、ＴＲＩ２、イン
バータ素子ＩＮＶ１、バッファ素子ＢＵＦ１、論理積素
子ＡＮＤ１、論理和素子ＯＲ１、配線Ｑ１、Ｑ２、Ｑ
３、Ｑ４、Ｑ６、Ｑ７、ＢＵＳ、Ｄ５、Ｄ６、出力端子
Ｙ２、Ｙ３で構成され、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ
６、Ｑ７を部分回路の入力端子とする。部分回路６０７
は、出力端子Ｙ１で構成され、Ｙ１を部分回路の入力端
子とする。

【００８１】次に、伝播後信号変化パターン記憶手段２
０７の図１０に示す信号変化パターンの中から各部分回
路の入力端子の信号変化の重複しない組み合わせを取り
出し、各部分回路の入力信号変化パターンとして図１７
に示す形式で圧縮後信号変化パターン記憶手段２０９に
記憶する（ステップ１６０４）。この実施の形態では、
部分回路６０１に対して１７０１、部分回路６０２に対
して１７０２、部分回路６０３に対して１７０３、部分
回路６０４に対して１７０４、部分回路６０５に対して
１７０５、部分回路６０６に対して１７０６、部分回路
６０７に対して１７０７の入力信号変化パターンが算出
される。

【００８２】圧縮後信号変化パターン記憶手段２０９
は、以上の手順で得られた圧縮後の信号変化パターンを
図１７に示す形式で記憶する。以上の方法により、設計
工程上必須となる過程である機能検証においてフォール
ス検出に必要な処理の一部を行うとともに信号変化パタ
ーンをフォールスパス検出に必要なもののみに圧縮する
ことによりフォールスパス検出の処理の負荷軽減を図っ
ている。

【００８３】また、この実施の形態３では、信号変化パ
ターン圧縮において、フリップフロップ間あるいはフリ
ップフロップと外部ポート間の部分回路の入力にあたる
配線の信号に着目し、その信号変化の重複しない組み合
わせを圧縮後信号変化パターンとすることにより、実施
の形態２の信号変化パターン圧縮よりも完全な、すなわ
ち圧縮前の信号変化パターンから得られるものと同一の
フォールスパスを検出でき、しかもその条件で信号変化
パターンの圧縮を高速に行うことができる。

【００８４】例えば、同一の２つの配線を経由する２つ
以上のパスのうち１つ以上がフォールスパスである場合
に２つの配線はどちらも信号変化を起こすためフォール
スパスが見つからないが、そのような場合にでもフォー
ルスパスを検出することができ、またフォールスパスを
検出するために必要とされる各部分回路の信号変化パタ
ーンの信号変化回数は最大でも各部分回路の入力数×
（入力数−１）となり、部分回路の入力数は回路規模に
依存せずほぼ一定であるため、フォールスパスの検出に
要する処理時間は回路規模に比例したものとなる。 （実施の形態４）実施の形態４は、上記実施の形態２に
おける信号変化圧縮手段２０８を他の形態とするもので
ある（請求項５に対応する）。図２に破線で示すよう
に、信号変化圧縮手段２０８へ機能記述記憶手段２０５
に記憶された図７の機能記述が入力されている。

【００８５】図７に示す機能記述と、図６に示す回路接
続情報と、図８に示す信号変化パターンと、実施の形態
４である図１８に示す信号変化圧縮手段のフローチャー
トを用いてフォールスパスを検出する手順を説明する。
まず、伝播後信号変化パターン記憶手段２０７に記憶さ
れた図１０の信号変化パターンを読み込み（ステップ１
８０１）、続いて、機能記述記憶手段２０５に記憶され
た図７の機能記述を読み込む（ステップ１８０２）。

【００８６】次に、実施の形態２の図１６のステップ１
６０３と同様に、順序回路記述のデータ出力からデータ
入力間あるいは外部入力ポートと順序回路記述のデータ
入力間、順序回路記述のデータ出力と外部出力間の各部
分回路の入力端子と出力端子を検出する（ステップ１８
０３）。詳細な説明は省略する。次に、伝播後信号変化
パターン記憶手段２０７の中から各部分回路の出力端子
に影響する各部分回路の入力端子の信号変化の重複しな
い組み合わせを取り出す（ステップ１８０４）。

【００８７】部分回路６０１の出力端子Ａ１に対しては
Ａ１、部分回路６０２の出力端子Ｃ１に対してはＣ１、
部分回路６０３の出力端子Ａ２に対してはＡ２、部分回
路６０４の出力端子Ｃ２に対してはＣ２、部分回路６０
５の出力端子Ａ３に対してはＡ３、部分回路６０６の出
力端子Ｄ５、Ｄ６それぞれに対してはＱ１、Ｑ２、Ｑ
３、Ｑ４、部分回路６０６の出力端子Ｙ２に対してはＱ
３、Ｑ６、部分回路６０６の出力端子Ｙ３に対してはＱ
４、Ｑ７、部分回路６０７の出力端子Ｙ１に対してはＹ
１がそれぞれ出力端子に影響する入力端子となる。

【００８８】図１９に部分回路６０６についての入力端
子の信号変化の重複しない組み合わせを示す。部分回路
６０６の出力端子Ｄ５、Ｄ６それぞれに対しては１９０
１、部分回路６０６の出力端子Ｙ２に対しては１９０
２、部分回路６０６の出力端子Ｙ３に対しては１９０３
が信号変化の重複しない組み合わせである。

【００８９】次に、これらのパターンを結合して最も最
小のステップ数で収まる各部分回路の入力信号変化パタ
ーンを構成し、図２０に示す形式で圧縮後信号変化パタ
ーン記憶手段２０９に記憶する（ステップ１８０５）。
この実施の形態３では、部分回路６０１に対して２００
１、部分回路６０２に対して２００２、部分回路６０３
に対して２００３、部分回路６０４に対して２００４、
部分回路６０５に対して２００５、部分回路６０６に対
して２００６、部分回路６０７に対して２００７の入力
信号変化パターンが算出される。

【００９０】圧縮後信号変化パターン記憶手段２０９
は、以上の手順で得られた圧縮後の信号変化パターンを
図２０に示す形式で記憶する。以上の方法により、設計
工程上必須となる過程である機能検証においてフォール
ス検出に必要な処理の一部を行うとともに信号変化パタ
ーンをフォールスパス検出に必要なもののみに圧縮する
ことによりフォールスパス検出の処理の負荷軽減を図っ
ている。

【００９１】また、この実施の形態４では、信号変化パ
ターン圧縮において、各パスの終点に影響する全てのパ
スの始点の信号変化の重複しない組み合わせを圧縮後信
号変化パターンとすることにより、実施の形態３に記載
された方法と比較して信号変化パターンの圧縮は遅い
が、信号変化パターンのステップ数は削減することがで
きる。 （実施の形態５）図３に本発明の実施の形態５における
静的タイミング解析方法におけるフォールスパス検出方
法を実現する構成を示す（請求項６に対応する）。

【００９２】図３に示すように、静的タイミング解析方
法のフォールスパス検出方法は、信号変化確率記憶手段
３０１と、回路接続情報記憶手段３０２と、伝播後信号
変化確率記憶手段３０４と、検出フォールスパス記憶手
段３０６と、信号変化確率伝播手段３０３と、フォール
スパス検出手段３０５とから実現される。信号変化確率
記憶手段３０１と、回路接続情報記憶手段３０２と、伝
播後信号変化確率記憶手段３０４と、検出フォールスパ
ス記憶手段３０６とは前述のコンピュータシステムの外
部記憶装置５０２に割り当てられている。

【００９３】信号変化確率伝播手段３０３と、フォール
スパス検出手段３０５とは前述のピュータシステムのＭ
ＰＵ５０４の主記憶部にそれぞれの構成要素の各ステッ
プを持つプログラム群として記憶されている。次に、こ
れらの図３の静的タイミング解析方法を構成する個々の
要素について説明するとともに、図２１に示す信号変化
確率と、図６に示す回路接続情報とを用いてフォールス
パスを検出する手順を説明する。

【００９４】信号変化確率記憶手段３０１は、図２１に
示すような、図６の回路接続情報の入力ポートにおける
０状態確率と１状態確率とＺ状態確率とＸ状態確率とか
らなる。回路接続情報記憶手段３０２は、実施の形態１
の回路接続情報記憶手段１０１と同様に、図６に示すよ
うな論理ゲートの接続情報である回路接続情報を予め記
憶している。

【００９５】信号変化確率伝播手段３０３の動作を、図
２２のフローチャートにしたがって説明する。まず、信
号変化確率記憶手段３０１に記憶された図２１の信号変
化確率を読み込み（ステップ２２０１）、続いて回路接
続情報記憶手段３０２に記憶された図６の回路接続情報
を読み込む（ステップ２２０２）。

【００９６】次に、信号変化確率を図６の回路接続情報
に与え、確率伝播を行うとともに、各配線の信号変化確
率を図２３に示す形式で伝播後信号変化確率記憶手段３
０４に記憶する（ステップ２２０３）。伝播する際、論
理積素子の場合には入力端子がどちらも１である確率す
なわち各入力端子の１である確率を乗算したものが出力
端子の１である確率となり、どちらかが０である確率が
出力端子の０である確率となり、残りがＸである確率と
なる。

【００９７】論理和素子の場合には入力端子がどちらも
０である確率すなわち各入力端子の０である確率を乗算
したものが出力端子の０である確率となり、どちらかが
１である確率が出力端子の１である確率となり、残りが
Ｘである確率となる。トライステート素子の場合には、
制御端子が０である確率が出力端子のＺである確率とな
り、その残りの確率が入力端子に応じた各値の確率とな
る。またフリップフロップの場合、本実施の形態では簡
易的に入力端子の確率を出力端子の確率として扱う。

【００９８】伝播後信号変化確率記憶手段３０４は、以
上の手順で得られた各配線の信号変化確率を図２３に示
す形式で記憶する。フォールスパス検出手段３０５の動
作を、図２４のフローチャートにしたがって説明する。
まず、回路接続情報記憶手段１０１に記憶された図６の
回路接続情報を読み込み（ステップ２４０１）、続いて
信号変化確率記憶手段３０４に記憶された図２３の信号
変化確率を読み込む（ステップ２４０２）。

【００９９】次に、図２３に示すように、論理値０ある
いは論理値１の信号変化確率が１００％である配線を、
論理０あるいは論理１に定数固定されているものとして
フォールスパスを検出し、図１５に示す形式で検出フォ
ールスパス記憶手段３０６に記憶する（ステップ２４０
３）。なお、定数固定されている個所からフォールスパ
スを検出する手法は、静的タイミング解析ツールには標
準に備わっているものであり、一般的であるため詳細に
は説明しない。

【０１００】検出フォールスパス記憶手段３０６は、以
上の手順で検出されたフォールスパスを図１５に示す形
式で記憶する。この実施の形態５では、回路接続情報の
入力ポートにおける信号変化確率からフォールスパスを
検出したが、シミュレーション時の順序回路素子の出力
の信号変化確率から計算することも可能であり、その方
がより正確なフォールスパスを検出できる。

【０１０１】以上の方法により、機能記述や信号変化パ
ターンを用いず、回路接続情報と信号変化確率からフォ
ールスパス検出を行うことから、実施の形態１，２に記
載された方法と比較して自動的に発見できるフォールス
パスの数は減少するが、機能記述と回路接続情報が完全
に対応しきれない場合、例えば回路接続情報のみの修正
が行われた場合にでも、フォールスパスを検出すること
ができ、フォールスパス検出の処理の負荷削減を図るこ
とができる。 （実施の形態６）図４に本発明の実施の形態６における
静的タイミング解析方法におけるフォールスパス検査方
法を実現する構成を示す（請求項７に対応する）。

【０１０２】図４に示すように、静的タイミング解析方
法のフォールスパス検査方法は、比較元フォールスパス
記憶手段４０１と、検出フォールスパス記憶手段４０２
と、フォールスパス比較手段４０３と、比較結果表示手
段４０４とから実現される。比較元フォールスパス記憶
手段４０１と検出フォールスパス記憶手段４０２は前述
のコンピュータシステムの外部記憶装置５０２に割り当
てられている。またフォールスパス比較手段４０３は前
述のコンピュータシステムのＭＰＵ５０４の主記憶部に
それぞれの構成要素の各ステップを持つプログラム群と
して記憶されている。また比較結果表示手段４０４は、
前述のコンピュータシステムの出力装置５０５に割り当
てられている。

【０１０３】次に、これらの図４の静的タイミング解析
方法を構成する個々の要素について説明する。比較フォ
ールスパス記憶手段４０１は、図２５に示すような使用
者の予め作成したフォールスパス情報を記憶するもので
ある。検出フォールスパス記憶手段４０２は、図１５に
示すような当該発明により検出されたフォールスパス情
報を記憶するものである。

【０１０４】フォールスパス比較手段の動作を、図２６
のフローチャートにしたがって説明する。まず、比較元
フォールスパス記憶手段４０１に記憶された図２５に示
すフォールスパス情報を読み込み（ステップ２６０
１）、検出フォールスパス記憶手段４０２に記憶された
図１５に示すフォールスパス情報とを比較し（ステップ
２６０２）、図２５に示すフォールスパス情報から決ま
るフォールスパスに図１５に示すフォールスパス情報か
ら決まるフォールスパスに無いものがある場合、図２７
に示す通りの出力を比較結果表示手段４０４へ出力し表
示させる（ステップ２６０３）。

【０１０５】比較結果表示手段４０４は、図２７に示す
ような比較結果を表示する。以上の方法により、静的タ
イミング解析ツールを用いてタイミング検証結果の保証
を行う場合において、使用者の作成したフォールスパス
リストと検出フォールスパスと比較することにより、回
路接続情報の回路接続情報修正が入った場合などでも効
率的にフォールスパスを見つけることができ、使用者の
作成したフォールスパスに含まれるフォールスパス設定
の誤りを防ぐことができる。

【０１０６】

【発明の効果】以上のように本発明によれば、フォール
スパス検出の処理の負荷軽減を図ることができ、回路規
模の増大に対しての処理時間の増大を抑えることができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態１における静的タイミング
解析のフォールスパス検出方法を実現するための構成を
示すブロック図である。

【図２】本発明の実施の形態２，３，４における静的タ
イミング解析のフォールスパス検出方法を実現するため
の構成を示すブロック図である。

【図３】本発明の実施の形態５における静的タイミング
解析のフォールスパス検出方法を実現するための構成を
示すブロック図である。

【図４】本発明の実施の形態６における静的タイミング
解析のフォールスパス比較方法を実現するための構成を
示すブロック図である。

【図５】本発明の実施の形態に係わる静的タイミング解
析方法を実現する装置の構成を示すブロック図である。

【図６】回路接続情報記憶手段のデータ例を示す図であ
る。

【図７】機能記述記憶手段のデータ例を示す図である。

【図８】信号変化パターン記憶手段のデータ例を示す図
である。

【図９】本発明の信号変化伝播手段のフローチャートで
ある。

【図１０】本発明の伝播後信号変化パターン記憶手段の
データ例を示す図である。

【図１１】本発明のフォールスパス検出手段のフローチ
ャートである。

【図１２】従来例と本発明の実施の形態３，４における
検出フォールスパス記憶手段のデータ例を示す図であ
る。

【図１３】本発明の実施の形態２における信号変化圧縮
手段のフローチャートである。

【図１４】本発明の実施の形態２における圧縮後信号変
化パターン記憶手段のデータ例を示す図である。

【図１５】本発明の実施の形態２，５における検出フォ
ールスパス記憶手段のデータ例を示す図である。

【図１６】本発明の実施の形態３における信号変化圧縮
手段のフローチャートである。

【図１７】本発明の実施の形態３における圧縮後信号変
化パターン記憶手段のデータ例を示す図である。

【図１８】本発明の実施の形態４における信号変化圧縮
手段のフローチャートである。

【図１９】部分回路６０６の各出力端子に影響する入力
端子の信号変化パターンを示す図である。

【図２０】本発明の実施の形態４における圧縮後信号変
化パターン記憶手段のデータ例を示す図である。

【図２１】本発明の実施の形態５における信号変化確率
記憶手段のデータ例を示す図である。

【図２２】本発明の実施の形態５における信号変化確率
伝播手段のフローチャートである。

【図２３】本発明の実施の形態５における伝播後信号変
化確率記憶手段のデータ例を示す図である。

【図２４】本発明の実施の形態５におけるフォールスパ
ス検出手段のフローチャートである。

【図２５】本発明の実施の形態６における比較先フォー
ルスパス記憶手段のデータ例を示す図である。

【図２６】本発明の実施の形態６におけるフォールスパ
ス比較手段のフローチャートである。

【図２７】本発明の実施の形態６における比較結果表示
手段の表示例を示す図である。

【図２８】一般的な設計工程を示す図である。

【図２９】フォールスパスの一例を示す図である。

【図３０】従来の静的タイミング解析方法を示す図であ
る。

【図３１】従来の静的タイミング解析方法のフォールス
パス検出方法を示す図である。

【図３２】従来のフォールスパス検出手段のフローチャ
ートである。

【符号の説明】

１０１，２０１，３０２ 回路接続情報記憶手段 １０２，２０２ 信号変化パターン記憶手段 １０３，２０３，３０５ フォールスパス検出手段 １０４，２０４，３０６ 検出フォールスパス記憶手段 １０５，２０５ 機能記述記憶手段 １０６，２０６ 信号変化伝播手段 １０７，２０７ 伝播後信号変化パターン記憶手段 ２０８ 信号変化圧縮手段 ２０９ 圧縮後信号変化パターン記憶手段 ３０１ 信号変化確率記憶手段 ３０３ 信号変化確率伝搬手段 ３０４ 伝搬後信号変化確率記憶手段 ４０１ 比較元フォールスパス記憶手段 ４０２ 検出フォールスパス記憶手段 ４０３ フォールスパス比較手段 ４０４ 比較結果表示手段 ５０１ 演算部 ５０２ 外部記憶装置 ５０３ 入力装置 ５０４ ＭＰＵ ５０５ 出力装置

Claims (7)

【特許請求の範囲】
1. 【請求項１】 回路の接続情報を記憶する回路接続情報
   記憶手段と、 前記回路の機能情報を記した機能記述を記憶する機能記
   述記憶手段と、 前記機能記述に印加する信号変化パターンを記憶する信
   号変化パターン記憶手段と、 前記回路のフォールスパスを記憶する検出フォールスパ
   ス記憶手段とを有し、 前記機能記述記憶手段に記憶された機能記述の各配線
   に、前記信号変化パターン記憶手段に記憶された信号変
   化パターンを印加し、前記機能記述の配線の信号変化パ
   ターンを算出し、 前記機能記述の配線の信号変化パターンを、対応する前
   記回路の接続情報の配線の信号変化パターンとして対応
   づけ、 前記回路の接続情報の配線の信号変化パターンに基づ
   き、前記回路のフォールスパスを算出し、前記検出フォ
   ールスパス記憶手段に記憶することを特徴とする静的タ
   イミング解析方法におけるフォールスパス検出方法。
2. 【請求項２】 回路の接続情報を記憶する回路接続情報
   記憶手段と、 前記回路の機能情報を記した機能記述を記憶する機能記
   述記憶手段と、 前記機能記述に印加する信号変化パターンを記憶する信
   号変化パターン記憶手段と、 前記回路のフォールスパスを記憶する検出フォールスパ
   ス記憶手段とを有し、 前記機能記述記憶手段に記憶された機能記述の各配線
   に、前記信号変化パターン記憶手段に記憶された信号変
   化パターンを印加し、前記機能記述の配線の信号変化パ
   ターンを算出し、 前記機能記述の配線の信号変化パターンを圧縮して、圧
   縮信号変化パターンを形成し、 前記機能記述の配線と前記回路の接続情報の配線を対応
   づけ、 前記圧縮信号変化パターンを回路接続情報に印加するこ
   とにより前記回路のフォールスパスを算出し、前記検出
   フォールスパス記憶手段に記憶することを特徴とする静
   的タイミング解析方法におけるフォールスパス検出方
   法。
3. 【請求項３】 圧縮信号変化パターンは、機能記述の配
   線の信号変化パターンの中から、初期化された状態から
   変化しない信号変化パターンを取り出し、形成されるこ
   とを特徴とする請求項２記載の静的タイミング解析方法
   におけるフォールスパス検出方法。
4. 【請求項４】 圧縮信号変化パターンは、機能記述の配
   線の信号変化パターンの中から、順序回路素子間あるい
   は順序回路素子と外部ポート間の部分回路の入力にあた
   る配線の信号変化の重複しない組み合わせを取り出し、
   形成されることを特徴とする請求項２記載の静的タイミ
   ング解析方法におけるフォールスパス検出方法。
5. 【請求項５】 圧縮信号変化パターンは、機能記述の配
   線の信号変化パターンの中から、順序回路素子間あるい
   は順序回路素子と外部ポート間の部分回路の出力にあた
   る配線の信号変化に影響する前記部分回路の入力にあた
   る配線の信号変化の重複しない組み合わせを取り出し、
   形成されることを特徴とする請求項２記載の静的タイミ
   ング解析方法におけるフォールスパス検出方法。
6. 【請求項６】 回路の接続情報を記憶する回路接続情報
   記憶手段と、 前記回路の接続情報内の１つ以上の信号変化確率を記憶
   する信号変化確率記憶手段と、 前記回路のフォールスパスを記憶する検出フォールスパ
   ス記憶手段とを有し、 前記信号変化確率記憶手段に記憶された信号変化確率に
   基づき、前記回路接続情報記憶手段に記憶された回路の
   接続情報内の前記信号変化確率の影響する個所の信号変
   化確率を計算し、信号変化確率の０％になる個所に基づ
   きフォールスパスを算出することを特徴とする静的タイ
   ミング解析方法におけるフォールスパス検出方法。
7. 【請求項７】 使用者が予め作成したフォールスパス情
   報を記憶する比較フォールスパス記憶手段と、 検出されたフォールスパス情報を記憶する検出フォール
   スパス記憶手段と比較結果表示手段とを有し、 前記比較元フォールスパス記憶手段に記憶されたフォー
   ルスパス情報と、前記検出フォールスパス記憶手段に記
   憶されたフォールスパス情報とを比較し、前記比較フォ
   ールスパス記憶手段にあって前記検出フォールスパス記
   憶手段に無いフォールスパスを比較結果表示手段に表示
   することを特徴とする静的タイミング解析方法における
   フォールスパス検査方法。