JP6995451B2 - 回路適正化装置及び回路適正化方法 - Google Patents
回路適正化装置及び回路適正化方法 Download PDFInfo
- Publication number
- JP6995451B2 JP6995451B2 JP2019045473A JP2019045473A JP6995451B2 JP 6995451 B2 JP6995451 B2 JP 6995451B2 JP 2019045473 A JP2019045473 A JP 2019045473A JP 2019045473 A JP2019045473 A JP 2019045473A JP 6995451 B2 JP6995451 B2 JP 6995451B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information
- optimization method
- reinforcement learning
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
11 主メモリ
12 バス
13 外部記憶インタフェース
14 入力インタフェース
15 表示インタフェース
16 データ入力インタフェース
22 マウス
23 外部記憶装置
24 入力装置
25 表示装置
30 回路適正化装置
31 機能設計部
32 機能・論理検証部
32A フォーマル機能検証部
33 論理合成部
34 回路規模検出部
37 強化学習部
Claims (16)
- 設計すべき回路の仕様情報に基づき作成された回路情報と、前記回路の機能検証に用いる制約情報と、前記回路をカスタマイズさせる方向性を示すカスタマイズ方向性情報とが与えられ、これらの情報に基づき前記カスタマイズ方向性情報の方向性に最も合致した結論としての回路情報を生成する強化学習部であって、前記回路の入力端子から出力端子までの間のどの範囲について回路生成を行うかを指示する適用範囲指示部が備えられている強化学習部を、
具備することを特徴とする回路適正化装置。 - 前記回路情報は、回路図情報であることを特徴とする請求項1に記載の回路適正化装置。
- 前記回路情報は、回路の真理値表情報であることを特徴とする請求項1に記載の回路適正化装置。
- 前記回路情報は、回路の論理式レベルの情報であることを特徴とする請求項1に記載の回路適正化装置。
- 前記回路情報は、回路のゲート・レベルのネットリスト情報であることを特徴とする請求項1に記載の回路適正化装置。
- 前記カスタマイズ方向性情報は、回路素子が少ないことであることを特徴とする請求項1乃至5のいずれか1項に記載の回路適正化装置。
- 前記カスタマイズ方向性情報は、論理回路とフリップフロップの比率が所定値であることを特徴とする請求項1乃至5のいずれか1項に記載の回路適正化装置。
- 前記カスタマイズ方向性情報は、回路の入力から出力までの速度が速いことであることを特徴とする請求項1乃至5のいずれか1項に記載の回路適正化装置。
- 設計すべき回路の仕様情報に基づき作成された回路情報と、前記回路の機能検証に用いる制約情報と、前記回路をカスタマイズさせる方向性を示すカスタマイズ方向性情報とを強化学習部へ与えると共に、前記強化学習部に前記回路の入力端子から出力端子までの間のどの範囲について回路生成を行うかを指示して強化学習を行わせ、前記回路情報と前記制約情報と前記カスタマイズ方向性情報とに基づき前記カスタマイズ方向性情報の方向性に最も合致した結論としての回路情報を生成させることを特徴とする回路適正化方法。
- 前記回路情報は、回路図情報であることを特徴とする請求項9に記載の回路適正化方法。
- 前記回路情報は、回路の真理値表情報であることを特徴とする請求項9に記載の回路適正化方法。
- 前記回路情報は、回路の論理式レベルの情報であることを特徴とする請求項9に記載の回路適正化方法。
- 前記回路情報は、回路のゲート・レベルのネットリスト情報であることを特徴とする請求項9に記載の回路適正化方法。
- 前記カスタマイズ方向性情報は、回路素子が少ないことであることを特徴とする請求項9乃至13のいずれか1項に記載の回路適正化方法。
- 前記カスタマイズ方向性情報は、論理回路とフリップフロップの比率が所定値であることを特徴とする請求項9乃至13のいずれか1項に記載の回路適正化方法。
- 前記カスタマイズ方向性情報は、回路の入力から出力までの速度が速いことであることを特徴とする請求項9乃至13のいずれか1項に記載の回路適正化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019045473A JP6995451B2 (ja) | 2019-03-13 | 2019-03-13 | 回路適正化装置及び回路適正化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019045473A JP6995451B2 (ja) | 2019-03-13 | 2019-03-13 | 回路適正化装置及び回路適正化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020149270A JP2020149270A (ja) | 2020-09-17 |
JP6995451B2 true JP6995451B2 (ja) | 2022-01-14 |
Family
ID=72430600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019045473A Active JP6995451B2 (ja) | 2019-03-13 | 2019-03-13 | 回路適正化装置及び回路適正化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6995451B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102365169B1 (ko) * | 2021-09-17 | 2022-02-18 | 주식회사 애자일소다 | 사용자 학습 환경 기반의 강화학습 장치 및 방법 |
KR102474856B1 (ko) | 2021-11-18 | 2022-12-06 | 주식회사 마키나락스 | 인공지능 기반의 반도체 설계 자동화 방법 |
KR102416931B1 (ko) * | 2021-12-28 | 2022-07-06 | 주식회사 애자일소다 | 반도체 설계 데이터 기반의 물체의 위치 최적화를 위한 강화학습 장치 및 방법 |
KR102413005B1 (ko) * | 2021-12-28 | 2022-06-27 | 주식회사 애자일소다 | 반도체 설계에서 사용자 학습 환경 기반의 강화학습 장치 및 방법 |
KR102603130B1 (ko) * | 2022-12-27 | 2023-11-17 | 주식회사 애자일소다 | 강화학습 기반의 면적 및 매크로 배치 최적화를 위한 설계 시스템 및 방법 |
KR102602254B1 (ko) * | 2023-01-25 | 2023-11-14 | 주식회사 마키나락스 | 반도체 설계와 관련하여 데드 스페이스를 제거하는 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007140877A (ja) | 2005-11-17 | 2007-06-07 | Toshiba Microelectronics Corp | 論理等価性検証システム及びそれを用いた検証方法 |
WO2018128653A1 (en) | 2017-01-08 | 2018-07-12 | Alphaics Corporation | System and method for designing system on chip (soc) circuits through artificial intelligence and reinforcement learning |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03296171A (ja) * | 1990-04-13 | 1991-12-26 | Hitachi Ltd | 論理回路のゲート数削減方法 |
JPH0421072A (ja) * | 1990-05-15 | 1992-01-24 | Toshiba Corp | 論理回路設計システム |
JPH04124775A (ja) * | 1990-09-17 | 1992-04-24 | Hitachi Ltd | 論理回路の生成方法 |
-
2019
- 2019-03-13 JP JP2019045473A patent/JP6995451B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007140877A (ja) | 2005-11-17 | 2007-06-07 | Toshiba Microelectronics Corp | 論理等価性検証システム及びそれを用いた検証方法 |
WO2018128653A1 (en) | 2017-01-08 | 2018-07-12 | Alphaics Corporation | System and method for designing system on chip (soc) circuits through artificial intelligence and reinforcement learning |
Also Published As
Publication number | Publication date |
---|---|
JP2020149270A (ja) | 2020-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6995451B2 (ja) | 回路適正化装置及び回路適正化方法 | |
US8997033B1 (en) | Techniques for generating a single configuration file for multiple partial reconfiguration regions | |
JP2006244073A (ja) | 半導体設計装置 | |
WO2010004668A1 (ja) | 遅延ライブラリ、遅延ライブラリの作成方法、および遅延計算方法 | |
TWI533154B (zh) | 數位電路設計方法及相關的電腦程式產品 | |
US8230382B2 (en) | Model based simulation of electronic discharge and optimization methodology for design checking | |
CN112069763B (zh) | 修正电路的方法 | |
US20210216692A1 (en) | Techniques For Providing Optimizations Based On Categories Of Slack In Timing Paths | |
US7523029B2 (en) | Logic verification and logic cone extraction technique | |
US8762907B2 (en) | Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level | |
CN110414029B (zh) | 半导体lsi设计装置以及设计方法 | |
US20150067629A1 (en) | Diagnosis and debug using truncated simulation | |
US10598730B1 (en) | Testing method and testing system | |
US9104829B2 (en) | Method of validating timing issues in gate-level simulation | |
US8392776B2 (en) | Delay fault diagnosis program | |
JP2009289072A (ja) | 回路動作検証方法及び装置 | |
WO2019142266A1 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
US20230252192A1 (en) | Hardware trojan detection method, hardware trojan detection device, and program for hardware trojan detection | |
US8336013B2 (en) | Determining an order for visiting circuit blocks in a circuit design for fixing design requirement violations | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
US11023357B1 (en) | Method and system for sequential equivalence checking | |
KR101054706B1 (ko) | 넷리스트의 순차적 공통인자 기반의 분석을 위한 방법, 시스템 및 애플리케이션 | |
JP7335535B2 (ja) | ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム | |
US20090113363A1 (en) | Method and system for creating a boolean model of multi-path and multi-strength signals for verification | |
CN111539174B (zh) | 一种基于证明核的回归测试方法、存储介质及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6995451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |