JP2005196265A - 遅延ライブラリ作成方法および遅延ライブラリ作成装置 - Google Patents

Abstract

【課題】高い精度の遅延ライブラリを短時間に効率よく作成する。
【解決手段】
スタティック解析により、配線による遅延を考慮しないセットアップ時間を算出し（Ｓ１０１）、次に行うバイナリサーチのための探索範囲の初期値として、上記セットアップ時間を中央値とする例えば０．５ｎｓの範囲を設定し（Ｓ１０２）、上記探索範囲の初期値に基づき、バイナリサーチを用いて正確なセットアップ時間αを求める（Ｓ１０３）。
【選択図】図９

Description

本発明は、半導体集積回路の動作タイミングを検証するために用いられる、タイミング制約値や遅延値を含む遅延ライブラリの作成方法および作成装置に関するものである。

半導体集積回路の動作タイミングを検証する際には、半導体集積回路を構成する各論理回路（論理セル）のタイミング制約値や遅延値等の回路特性についての情報を含む遅延ライブラリが用いられる。上記遅延ライブラリは、例えばキャラクタライズツールと呼ばれる装置によって各セルの特性が抽出されることにより作成される。具体的には、各セルにおけるトランジスタの接続関係等を示すネットリストや、入力信号の遷移などを示すテストベクタ等に基づいて、シミュレータにより各セルの動作のシミュレーションが行われ、その結果から遅延値等の特性が抽出されて、遅延ライブラリが作成される（例えば、非特許文献１参照）。

また、例えばフリップフロップ回路のセットアップ時間などのように１回のシミュレーションで求めることができないタイミング制約値は、タイミング制約値の予測値の設定とシミュレーションとを繰り返し行い、シミュレーション結果に応じて予測値を変化させながら収束させることによって求められる。より詳しくは、２分探索法（バイナリサーチ）を用い、シミュレーション結果に基づいて、予測値が、求めるタイミング制約値よりも大きいか小さいかを判定し、タイミング制約値の探索範囲を２分したうちの何れか一方を新たな探索範囲として予測値を再設定し、さらに上記シミュレーションおよび判定を繰り返すことにより、比較的効率よくタイミング制約値が求められる（例えば、特許文献１参照）。

ここで、上記バイナリサーチが行われる際のシミュレーションにおいては、信号配線による遅延時間も考慮される。特に、近年、素子の微細化に伴って、セルに含まれるトランジスタの遅延時間が減少する傾向にある一方、配線間の距離が縮まると共に配線幅が細くなるために配線間容量および配線抵抗が増大し、配線の遅延時間が増加する傾向にある。このため、セル全体に渡る遅延時間のうち、配線による遅延時間を高い精度で見積もることが重要になってきている。そこで、例えば線路の２次元的な断面形状（したがって特性インピーダンス）が線路上の位置によって変化する不均一伝送線路が存在する場合、線路を複数の区間に区切って、各区間を均一伝送線路としてモデル化し、これらを縦続接続して近似的に解析する手法などが用いられる（例えば、非特許文献２参照）。

また、上記のようなタイミング制約値は、セルによって固定的なものではなく、種々の動作条件に応じて異なった値となる。例えばフリップフロップ回路の場合、セットアップ時間はデータ信号およびクロック信号の波形の傾き（電圧の変化率）に応じて変化する。すなわちタイミング制約値は動作条件の関数として表される。そこで、動作条件における複数の値（動作条件が複数あるときは各複数の値の組み合わせ）にそれぞれ応じたタイミング制約値を遅延ライブラリに保持させておき、半導体集積回路の動作タイミングを検証する際に、内挿により適切なタイミング制約値が求められて用いられる。上記内挿によって求められるタイミング制約値の精度は、遅延ライブラリに保持されているタイミング制約値の数が多いほど高くなるが、そのためには遅延ライブラリを作成する際に、動作条件の各値または各値の組み合わせごとに前記のようなシミュレーションおよびバイナリサーチが行われることになる。
特開平７−４３４０７号公報 「synspec reference manual」、Excellent Design Inc.、1997年4月（著者不明） 「Design Wave Magazine 連載 高速ディジタル回路設計のためのアナログ回路シミュレーション入門 第5回 配線をモデル化するためのパラメータ抽出法(前編)」、CQ出版株式会社、2003年4月、p.141〜p.146（浅井秀樹、渡邉貴之著）

しかしながら、上記のような従来の手法では、タイミング制約値を求めるために要する時間が長くかかるという問題点を有していた。

すなわち、バイナリサーチを用いてタイミング制約値を求める場合、一般にタイミング制約値が存在する範囲を事前に予測することは困難なため、探索範囲の初期値として十分に広い範囲を設定する必要がある。このため、予測値が収束するまでに多くの時間を要することになる。具体的には、例えば探索範囲の初期値を１０ｎｓ、求めるタイミング制約値の精度の範囲を０．０１ｎｓとすると、１回のシミュレーションごとに探索範囲が１／２になるので、１０回のシミュレーションが必要となる。上記シミュレーション回数は探索範囲の初期値を狭く設定するほど少なくすることができるが、求めようとするタイミング制約値がその範囲内に存在しない場合には探索範囲を設定し直して再度バイナリサーチを行うことになり、結局、相当な時間を要することになる。それゆえ、例えばタイミング制約値を０．５ｎｓ程度の範囲の精度で予測して探索範囲の初期値を設定することは困難である。

また、シミュレーションに際して、不均一伝送線路である配線の遅延を正確に見積もるために線路を複数の区間に区切って各区間を均一伝送線路としてモデル化する場合、区切る区間を細かくするほど、求められるタイミング制約値の精度は高くなるが、計算量が増大して１回のシミュレーション時間が長くなり、やはり、タイミング制約値を求めるために要する時間が長くなる。

さらに、上記のような問題点は、タイミング制約値を入力信号の波形の傾きなどの動作条件に応じてきめ細かく求めようとするほど、シミュレーション回数が増大するため、一層顕著になる。

本発明は、上記の点に鑑み、短時間に効率よく、かつ、高い精度の遅延ライブラリが作成できるようにすることを目的としている。

本発明は、回路動作のシミュレーションと２分探索法を用いて論理回路のタイミング制約値を求める際に、上記２分探索法の探索範囲の初期値を狭く設定できるようにして、シミュレーションの回数を低減し、短時間に効率よく、かつ、高い精度の遅延ライブラリが作成できるようにしたものである。

具体的には、例えば２分探索法におけるタイミング制約値の初期値として、論理回路を構成する素子の遅延値に基づいて算出されたタイミング制約値、すなわちスタティック解析によって算出されたタイミング制約値を用いることによって、そのようなタイミング制約値はある程度の精度を有しているので、探索範囲の初期値を容易に狭く設定することができる。

また、同種の複数の論理回路や共通の回路素子を含む複数の論理回路についてタイミング制約値を求める場合には、何れか１つの論理回路について求められたタイミング制約値を、他の論理回路のタイミング制約値を求める際の２分探索法におけるタイミング制約値の初期値とすることによって、やはり、探索範囲の初期値を容易に狭く設定することができる。

また、単純化した回路モデルについて、ある程度の精度を有するタイミング制約値を求め、これを精密な回路モデルについてのタイミング制約値を求める際の初期値とすることによっても、やはり、探索範囲の初期値を容易に狭く設定することができる。

さらに、例えば入力信号の変化率に応じた複数のタイミング制約値を求める場合に、まず、所定の変化率に対応するタイミング制約値を求め、これを用いた内挿や外挿によって算出した値を他の変化率に対応するタイミング制約値を求める際の初期値とすることによっても、探索範囲の初期値を容易に狭く設定することができる。

ここで、上記シミュレーションなどにおいては、求めるタイミング制約値や遅延時間が対応する（関連する）信号伝達経路ごとに異なる精度でシミュレーションが行われるようにして、一層、遅延ライブラリを作成するのに要する時間を短くすることもできる。

上記のように、本発明によれば、短時間に効率よく、かつ、高い精度の遅延ライブラリを作成することができる。

以下、本発明の実施形態として、例えばフリップフロップ回路におけるセットアップ時間やホールド時間などのタイミング制約値を求める遅延ライブラリ作成装置の例を図面に基づいて詳細に説明する。

《発明の実施形態１》
実施形態１の遅延ライブラリ作成装置は、例えば図１に示すように、回路動作をシミュレートする例えばＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）等のシミュレータ１０１と、シミュレーション結果に基づいて特性値を抽出するキャラクタライズツール１０２とから構成される。キャラクタライズツール１０２は、より詳しくは、シミュレータ制御部１０３、遅延特性抽出・シミュレーション結果判定部１０４、およびタイミング制約値探索制御部１０５を備えて構成されている。

上記シミュレータ制御部１０３は、シミュレータ１０１にシミュレーションに必要なデータを入力してシミュレーションの実行を指示するようになっている。上記シミュレーションに必要なデータには、例えば以下のようなものがある。
（１）シミュレーション対象となる遅延ライブラリに含めようとする各セルのトランジスタ、寄生抵抗、および寄生容量の回路接続情報から成るネットリスト。
（２）シミュレータ１０１用のモデルパラメータ。
（３）電源電圧や温度、シミュレーションの時間ステップ、入力信号波形の鈍化を考慮した遅延計算を行うための入力信号波形の傾き、出力負荷容量の変動を考慮した遅延計算を行うための容量値、等の情報を含んだシミュレーション実行条件。
（４）入力端子に入力される信号のレベルの遷移とそれに伴う出力端子から出力される信号のレベルの期待値を表すテストベクタ。

また、遅延特性抽出・シミュレーション結果判定部１０４は、求める特性値が例えば遅延特性のようにバイナリサーチを用いることなくシミュレーション結果から直接抽出できる値である場合には、抽出された値をそのまま遅延ライブラリとして出力する一方、バイナリサーチを用いる必要があるタイミング制約値などである場合には、タイミング制約値の予測値が真のタイミング制約値より大きいか小さいかを判定して、判定結果をタイミング制約値探索制御部１０５に出力するようになっている。

タイミング制約値探索制御部１０５は、２分探索法（バイナリサーチ）によってタイミング制約値を求めるための制御をするものである。具体的には、上記遅延特性抽出・シミュレーション結果判定部１０４による判定結果に基づいて、タイミング制約値の探索範囲を２分したうちの何れか一方を新たな探索範囲とするとともに、その新たな探索範囲中の１つの値（通常は中央値）を新たな予測値として設定し、上記設定とシミュレータ１０１によるシミュレーションとが繰り返し行われるように制御するようになっている。上記タイミング制約値の探索範囲の初期値は、後に詳述するように、スタティック解析によって求められるようになっている。

次に、上記遅延ライブラリ作成装置の動作の例として、図２に示すようなＤフリップフロップ回路２０１のタイミング制約値であるセットアップ時間およびホールド時間を求める場合を例に挙げて説明する。

まず、Ｄフリップフロップ回路２０１の構成、セットアップ時間、およびホールド時間について簡単に説明する。Ｄフリップフロップ回路２０１は、例えば図３、４に示すように構成されている。図３は、クロック入力端子から入力されるクロック信号ＣＫに基づいて、クロック信号ＰＣＫおよび反転クロック信号ＮＣＫを生成する回路を示し、２つのインバータ２０２・２０３から構成されている。図４は、データ信号Ｄが入力されるデータ入力端子から出力信号Ｑ、ＮＱの出力端子に至る回路構成を示し、トランスファゲート２０４〜２０７、およびインバータ２０８から構成されている。ここで、図３のｔｃｋはクロック入力端子からトランスファゲート２０４・２０６までの遅延時間を模式的に表す。また、図４のｔ１、ｔ２は、それぞれ、データ入力端子からトランスファゲート２０４またはトランスファゲート２０６までの遅延時間を模式的に表す。

図５は上記遅延時間ｔ２、ｔｃｋとセットアップ時間ｔｓとの関係を模式的に表した図で、セットアップ時間ｔｓは遅延時間ｔ２、ｔｃｋの差分により求められる値であることが示されている。図６はセットアップ時間ｔｓがちょうど満足される場合のタイミングチャートである。つまり、クロック信号ＣＫの立ち上がりでデータ信号Ｄの信号状態が取り込まれる場合、クロック信号ＣＫがＬ（Ｌｏｗ）レベルからＨ（Ｈｉｇｈ）レベルに変化したときに、その信号遷移がトランスファゲート２０４・２０６に到達するまでに、データ入力端子から入力されてトランスファゲート２０６に到達している信号のレベルが安定した状態でなければ、正しい信号値を取り込むことができない。それゆえ、データ入力端子からトランスファゲート２０６までの遅延時間ｔ２から、クロック入力端子からトランスファゲート２０４・２０６までの遅延時間ｔｃｋを差し引いた時間が、このＤフリップフロップ回路２０１のセットアップ時間ｔｓとなる。

また、図７は遅延時間ｔ１、ｔｃｋとホールド時間ｔｈとの関係を模式的に表した図で、ホールド時間ｔｈは遅延時間ｔ１、ｔｃｋの差分により求められる値であることが示されている。図８はホールド時間がちょうど満足される場合のタイミングチャートである。つまり、クロック信号ＣＫの立ち上がりでデータ信号Ｄの信号状態が取り込まれる場合、クロック信号ＣＫがＬレベルからＨレベルに変化したときに、その信号遷移がトランスファゲート２０４・２０６に到達する時間まで、トランスファゲート２０４に到達している信号のレベルが変化せず安定した状態でなければ、正しい信号値を取り込むことができない。それゆえ、クロック入力端子からトランスファゲート２０４・２０６までの遅延時間ｔｃｋから、データ入力端子からトランスファゲート２０４までの遅延時間ｔ１を差し引いた時間が、このＤフリップフロップ回路２０１のホールド時間ｔｈとなる。

上記のような遅延時間ｔ１、ｔ２、ｔｃｋの差分としてのセットアップ時間ｔｓおよびホールド時間ｔｈは、スタティック解析によって迅速に求めることができる。このようにして求められるセットアップ時間等は、通常、例えば信号配線の遅延やクロストークなどが考慮されていないために、そのような考慮がなされるダイナミック解析に比べれば精度が低いが、しかし、その誤差は微小なので、バイナリサーチによる探索範囲の初期値を狭く抑えるのには十分な精度を有している。具体的には、例えば１０ｎｓ以下、さらに０．５ｎｓ程度の範囲の精度で求めることが容易にできる。

以下、上記のようなセットアップ時間を求める場合の遅延ライブラリ作成装置の具体的な動作について、図９、１０に基づいて説明する。

（Ｓ１０１） まず、上記のようにスタティック解析によるセットアップ時間を算出する。

（Ｓ１０２） 次に、上記セットアップ時間を中央値とする探索範囲の初期値（最小値ａ、最大値ｂ）を設定する。この探索範囲は、スタティック解析による誤差を考慮した範囲、例えば０．５ｎｓなどに設定することができる。

（Ｓ１０３） 上記探索範囲の初期値に基づき、バイナリサーチを用いて正確なセットアップ時間αを求める。より詳しくは、図１０に示すような処理が行われる。

（Ｓ２０１） 探索範囲が目標とする最小分解能ｔ以下かどうか（｜ａ−ｂ｜＜ｔ）を判定する。

（Ｓ２０２） 上記（Ｓ２０１）で探索範囲が最小分解能ｔ以下であれば、探索範囲の最小値ａまたは最大値ｂを収束したセットアップ時間αとして確定し、処理を終了する。

（Ｓ２０３） 一方、探索範囲が最小分解能ｔ以下でなければ、探索範囲の中央値（（ａ＋ｂ）／２）を予測値Ｍとして設定する。

（Ｓ２０４） 上記予測値Ｍをちょうど満たすタイミングでデータ信号およびクロック信号が入力される場合のフリップフロップ回路の動作のシミュレーションを行う。このシミュレーションでは、信号配線の遅延やクロストークなども考慮された高い精度のシミュレーションが行われる。

（Ｓ２０５） 上記シミュレーションの結果、データ信号が適切にラッチされて出力信号のレベルが変化したかどうかを判定する。出力信号のレベルが変化していなければ、真のセットアップ時間αは満たされていない、すなわち、真のセットアップ時間αは上記予測値Ｍより長い（α＞Ｍ）ことになる。一方、出力信号のレベルが変化していれば、真のセットアップ時間αは満たされていることになり、真のセットアップ時間αは予測値Ｍ以下（α≦Ｍ）であることになる。

（Ｓ２０６、Ｓ２０７） 上記（Ｓ２０５）で出力信号のレベルが変化していなければ、上記予測値Ｍおよび探索範囲の最大値ｂを、それぞれ次の探索範囲の最小値および最大値に設定する一方、変化していれば、上記探索範囲の最小値および予測値Ｍを、それぞれ次の探索範囲の最小値および最大値に設定し、以下、上記（Ｓ２０１）以降を繰り返す。これにより、シミュレーションが１回行われるごとに探索範囲は１／２になり、やがて目標とする最小分解能ｔ以下に収束したセットアップ時間αが求められる。

なお、上記の説明ではセットアップ時間を求める例を示したが、ホールド時間などのタイミング制約値を求める場合の動作も全く同様である。

上記のように、スタティック解析によって算出されたタイミング制約値を初期値としてバイナリサーチを用いることにより、正確なタイミング制約値を求めるために必要な時間を短く抑えることができる。

具体的には、
探索範囲の初期値がＸ（ｎｓ）、
最小分解能が０．０１ｎｓ
のときに必要なシミュレーションの回数ｎは、
Ｘ×（１／２）ⁿ≦０．０１
を満たす最小のｎとなる。

それゆえ、例えばＸ＝０．５ｎｓであれば、ｎ＝６となり、
スタティック解析に要する時間を１回のシミュレーション時間と同等だとすれば、
合計で７回のシミュレーションを行う時間で正確なタイミング制約値を求めることができる。

すなわち、上記のようなスタティック解析による予測がなされず、前記のように探索範囲の初期値が１０ｎｓである場合（必要なシミュレーション回数が１０回）に比べれば、所要時間を３割短縮できることになる。

《発明の実施形態２》
同種のセルや共通の回路素子を含むセルが複数ある場合、タイミング制約値がほぼ等しい場合がある。そのような場合に、上記複数のセルのグループのうち、何れか１つのセルについて前記実施形態１と同じ手順で正確なタイミング制約値を求めた後、そのタイミング制約値に基づいて、他のセルについての探索範囲の初期値を設定することにより、やはり、シミュレーション回数を低減して短時間でタイミング制約値を求めることができる。

上記のような処理を行う遅延ライブラリ作成装置は、基本的には実施形態１（図１）と同様の構成を有している。ただし、タイミング制約値探索制御部１０５の動作が、図１１に示すように異なっている。

（Ｓ３０１〜Ｓ３０３） まず、１つ目のセル（代表セル）について、実施形態１（図９）の（Ｓ１０１〜Ｓ１０３）と同様にして正確なタイミング制約値を求める。

（Ｓ３０４） 上記１つ目のセルと同じグループに属する他のセルについて、上記１つ目のセルのタイミング制約値を中央値とする探索範囲の初期値を設定する。この探索範囲は、上記１つ目のセルのタイミング制約値が正確に求められたものなので、セルの類似程度が高ければ比較的狭い範囲、例えば０．５ｎｓなどに設定することができる。

（Ｓ３０５） 上記探索範囲の初期値に基づき、上記（Ｓ３０３）と同様に、バイナリサーチを用いて正確なタイミング制約値を求める。

（Ｓ３０６） 同じグループに属する全てのセルについてタイミング制約値を求めたかどうかを判定し、全てのセルについて求めるまで上記（Ｓ３０４）以降を繰り返す。

上記のように１つのセルについて正確に求めたタイミング制約値に基づいて他のセルのタイミング制約値を求めることによって、やはり探索範囲の初期値を狭く設定することが容易にできるので、全てのセルについてタイミング制約値を求めるために要する時間を短く抑えることができる。

具体的には、
１つ目のセルについてのシミュレーション回数は、実施形態１と同じだとすると７回（相当）、
他のセルについては探索範囲の初期値が０．５ｎｓで最小分解能が０．０１ｎｓとすると、
各セルについて必要なシミュレーション回数は６回となるので、
全セル数をＮとすると、
シミュレーション回数の合計は
７＋（Ｎ−１）×６＝６×Ｎ＋１回
となり、
例えばＮ＝１０の場合には６１回となる。

一方、全てのセルについて上記のような代表セルのタイミング制約値を利用せず、探索範囲の初期値が１０ｎｓである場合には、
前記のように１つのセルごとに１０回、
合計で１０×１０＝１００回のシミュレーションが行われるので、
これに比べれば、所要時間を３９％短縮できることになる。

なお、必ずしも１つ目のセルについて実施形態１のようなスタティック解析による探索範囲の初期値の設定を行わなくてもよく、その場合、１つ目のセルについて（探索範囲の初期値が１０ｎｓで）１０回のシミュレーションが行われたとしても、合計では
１０＋（Ｎ−１）×６＝６×Ｎ＋４回
で、Ｎ＝１０の場合には６４回となり、やはり所要時間を３６％短縮できる。

《発明の実施形態３》
回路動作のシミュレーションをする際に与えられるデータ（ネットリストなどの論理回路情報）は、回路モデルに基づいて作成され、上記回路モデルが精密なほど、得られる結果の精度は高くなる一方、シミュレーションに要する時間は長くなる。そこで、まず、単純化した回路モデルの論理回路情報に基づくシミュレーションとバイナリサーチによってタイミング制約値を求めた後、これに基づいて探索範囲の初期値を再設定し、精密な回路モデルの論理回路情報に基づくシミュレーションとバイナリサーチを行うことによって、所望の精度のタイミング制約値を高速に求めることができる。

上記のような処理を行う遅延ライブラリ作成装置も、基本的に実施形態１（図１）と同様の構成を有するが、タイミング制約値探索制御部１０５は図１２および以下に示すような動作をするようになっている。

（Ｓ４０１） まず、単純化した回路モデルに基づくネットリストを生成する。具体的には、例えば図１３に示すように、幅が徐々に変化し、インピーダンスが長さ方向の位置の関数で表されるような信号配線３０１（不均一伝送線路）がセル内で用いられている場合、上記信号配線３０１を例えば全長または所定の長さの範囲に渡って一定のインピーダンスＺ₀₀を有する一定幅の信号配線３０２と見なしてセルのモデル化を行い、ネットリストを生成する。上記のような単純化された回路モデルに基づくシミュレーションの精度はあまり高くはないが、以下の（Ｓ４０６）で正確なタイミング制約値を探索する際にシミュレーション回数を十分に低減できる精度、すなわち探索範囲の初期値を０．５ｎｓなどと狭く設定できる精度のタイミング制約値が得られる程度であればよい。なお、この（Ｓ４０１）および以下に説明する（Ｓ４０４）でのネットリストの生成は、あらかじめ行われて、これらのステップでは単に読み込まれるだけにしてもよい。

（Ｓ４０２） 上記単純化した回路モデルについてタイミング制約値を求めるための探索範囲の初期値を設定する。この探索範囲は、経験値等に基づいて、タイミング制約値が探索範囲内に確実に含まれるように、十分広く（例えば１０ｎｓ程度に）設定する必要がある。

（Ｓ４０３） 上記探索範囲の初期値に基づき、実施形態１（図１）の（Ｓ１０３）と同様に、バイナリサーチを用いてタイミング制約値を求める。ただし、その際のシミュレーションは、前記のように回路モデルが単純化されていることにより、高速に行われる。

（Ｓ４０４） 上記信号配線３０２よりも精密な回路モデルに基づくネットリストを生成する。具体的には、例えば不均一伝送線路である信号配線３０１を図１３に示す信号配線３０３のようにそれぞれ一定のインピーダンスＺ₀₁〜Ｚ₀₅を有する部分配線３０３ａ〜３０３ｅが縦続接続されていると見なしてセルのモデル化を行い、ネットリストを生成する。上記部分配線３０３ａ〜３０３ｅの細分化の程度は、以下の（Ｓ４０６）で求められるタイミング制約値に要求される精度に応じて設定されればよい。

（Ｓ４０５） 上記（Ｓ４０３）で求められたタイミング制約値を中央値とする探索範囲の初期値を再設定する。この探索範囲は、上記タイミング制約値の精度に応じた範囲、例えば０．５ｎｓなどに設定することができる。

（Ｓ４０６） 上記探索範囲の初期値に基づき、（Ｓ４０３）と同様に、バイナリサーチを用いてタイミング制約値を求める。この場合のシミュレーションは、上記のように精密な回路モデルに基づいて行われるので、高い精度で求めることが容易にできる。また、回路モデルの精密さが高いことによって１回のシミュレーションに要する時間は（Ｓ４０３）よりも長くかかるが、上記のように探索範囲の初期値が狭く設定されているのでシミュレーション回数は少なく抑えられ、、全体の処理時間は短くなる。

上記のように精密さの異なる回路モデルを用いて２段階でタイミング制約値が求められることにより、例えば次のように処理時間を短縮することが容易にできる。

すなわち、
例えば精密な回路モデルに基づくシミュレーションを１０回（探索範囲の初期値が１０ｎｓ、最小分解能が０．０１ｎｓのときに必要な回数）するのに要する時間をＴ（ｓ）、
単純化した回路モデルに基づくシミュレーションに要する時間をα×Ｔ（ｓ）（α＜１）とし、
第１段階のタイミング制約値の精度が、第２段階のタイミング制約値を求める際の探索範囲の初期値を０．５ｎｓに設定できる程度で、
第２段階のタイミング制約値を求める際の最小分解能が０．０１ｎｓとすると、
第２段階のタイミング制約値を求めるのに要する時間は、シミュレーション回数が実施形態１と同じく６回なので、０．６×Ｔ（ｓ）となり、
合計の所要時間は、
α×Ｔ＋０．６×Ｔ（ｓ）
となる。

そこで、例えばα＝０．２とすると、上記合計の所要時間は０．８×Ｔとなり、精密な回路モデルで探索範囲の初期値が１０ｎｓの場合に比べると２０％短縮できることになる。

なお、回路モデルの単純化の例としては上記に限らず、例えば、配線間容量を対接地間容量で近似したものや、全てのまたは所定の値以下の抵抗成分や容量成分を無視したものなども適用することができる。

《発明の実施形態４》
種々の動作条件にそれぞれ応じたタイミング制約値を求める場合に所要時間を容易に短縮できる遅延ライブラリ作成装置の例を説明する。すなわち、例えばフリップフロップ回路のセットアップ時間は、図１４に模式的に示すように、データ信号およびクロック信号の波形の傾き（電圧の変化率）に応じて変化する。このため、種々の信号波形の傾きごとに、対応するセットアップ時間を求めて遅延ライブラリに保持させる必要がある。それゆえ、それぞれのセットアップ時間を求めるのに要する時間を短縮することによって、遅延ライブラリを作成するための全体の時間を大幅に短縮することができる。

実施形態４の遅延ライブラリ作成装置は、やはり基本的に実施形態１（図１）と同様の構成を有するが、タイミング制約値探索制御部１０５は図１５および以下に示すような動作をするようになっている。

（Ｓ５０１〜Ｓ５０３） まず、図１６に示すように、クロック信号波形の傾きの最小値ａと最大値ｂと、およびデータ信号波形の傾きの最小値ｃと最大値ｄとの組み合わせの４つの実行条件でのセットアップ時間をそれぞれ実施形態１と同様にして求める。

（Ｓ５０４） その他のクロック信号波形の傾きの値とデータ信号波形の傾きの値との組み合わせについて、セットアップ時間を直線補間によって求める。このようにして求められるセットアップ時間は、誤差を含んだものではあるが、概ね真のセットアップ時間に近いものとなる。

（Ｓ５０５） 上記直線補間によって求められたセットアップ時間を中央値とする探索範囲の初期値を設定する。この探索範囲は、上記セットアップ時間が真のセットアップ時間に近いものなので、比較的狭い範囲、例えば０．５ｎｓなどに設定することができる。

（Ｓ５０６） 上記探索範囲の初期値に基づき、上記（Ｓ５０３）と同様に、バイナリサーチを用いて正確なタイミング制約値を求める。

上記のようにいくつかのクロック信号波形およびデータ入力信号波形の傾きについて正確に求めたセットアップ時間から補間（内挿）により求めた値を利用することによって、やはり探索範囲の初期値を狭く設定することが容易にできるので、種々のクロック信号波形およびデータ入力信号波形の傾きについてのタイミング制約値を求めるために要する時間を大幅に短く抑えることができる。

具体的には、
（Ｓ５０１〜Ｓ５０３）で求める４つのセットアップ時間についてのシミュレーション回数はそれぞれ実施形態１と同じだとすると合計で４×７回（相当）、
（Ｓ５０５〜Ｓ５０６）で求めるセットアップ時間については探索範囲の初期値が０．５ｎｓで最小分解能が０．０１ｎｓとすると、
各セルについて必要なシミュレーション回数は６回となるので、
求める全セットアップ時間の数をＮとすると、
シミュレーション回数の合計は
４×７＋（Ｎ−４）×６＝６×Ｎ＋４回
となり、
例えばＮ＝２０の場合には１２４回となる。

一方、上記のような補間による予測がなされず、全てのセットアップ時間について探索範囲の初期値が１０ｎｓである場合には、
前記のように１つのセットアップ時間ごとに１０回、
合計で２０×１０＝２００回のシミュレーションが行われるので、
これに比べれば、所要時間を３８％短縮できることになる。

なお、必ずしも最初の４つのセットアップ時間について実施形態１のようなスタティック解析による探索範囲の初期値の設定を行わなくてもよく、その場合、最初の４つのセットアップ時間について、それぞれ（探索範囲の初期値が１０ｎｓで）１０回のシミュレーションが行われたとしても、合計では
４×１０＋（Ｎ−４）×６＝６×Ｎ＋１６回
で、Ｎ＝２０の場合には１３６回となり、やはり所要時間を３２％短縮できる。

なお、上記ではクロック信号波形の傾きとデータ信号波形の傾きとの２つのパラメータに応じて定まるタイミング制約値を求める例を示したが、これに限らず、１つまたは３つ以上のパラメータで定まるタイミング制約値でも、同様に短時間で求めることができる。また、直線補間に限らず、２次曲線などの補間を用いるようにしてもよいし、補間に限らず補外（外挿）が行われるようにしてもよい。

《発明の実施形態５》
各入力端子と各出力端子との間の信号伝達経路（アーク）ごとにシミュレーションの精度を異ならせることにより、シミュレーションに要する時間を短く抑え、したがって遅延時間やタイミング制約値等の特性値を求める時間を短縮することができる例を説明する。

半導体集積回路の検査のためのスキャンチェーンに用いられるスキャンテスト用フリップフロップ回路４０１は、例えば図１７に示すような各信号が入出力されるように構成され、図１８、１９に示すような内部クロック生成回路４０１ａとデータ保持回路４０１ｂとから構成されている。すなわち、通常のＤフリップフロップ回路と比べて、さらに、スキャンテスト用イネーブル信号ＮＴと、スキャンテスト用データ入力信号ＤＴとが入力されるように構成され、上記スキャンテスト用イネーブル信号ＮＴがＬレベルのときには、データ信号Ｄが有効になって通常のＤフリップフロップ回路と同じ動作をする一方、スキャンテスト用イネーブル信号ＮＴがＨレベルのときには、スキャンテスト用データ入力信号ＤＴが有効になってその信号が保持されるようになっている。

上記のようなスキャンテスト用フリップフロップ回路４０１では、データ信号Ｄに関するアーク（通常動作モードに関連するアーク）については、通常、動作速度の向上やチップ面積の低減などのために遅延マージンが小さく設定されることも多く、それゆえ、正確なシミュレーションを行って動作タイミングを検証する必要がある。したがって、遅延ライブラリにおけるデータ信号Ｄの入力端子から出力信号Ｑ、ＮＱの出力端子までの遅延時間や、データ信号Ｄとクロック信号ＣＫとのセットアップ時間などのタイミング制約値は、高い精度で求める必要がある。一方、テストモードに関連するアークについてのスキャンテスト用データ入力信号ＤＴの入力端子から出力信号Ｑ、ＮＱの出力端子までの遅延時間や、スキャンテスト用データ入力信号ＤＴとクロック信号ＣＫとのセットアップ時間などのタイミング制約値は、相対的に精度が低くても問題ない場合がある。なぜならば、上記テストモードに関連するアークの遅延特性等は、テストモードのタイミング検証だけに用いられ、通常動作モードのタイミング検証には用いられず、また、一般にテストモードでの動作周波数は低く設定されるので、通常、タイミングに余裕のある場合が多く、十分な遅延マージンを持たせることが容易であり、これによってシミュレーション精度が低いことによる誤差を補償できるからである。

実施形態５の遅延ライブラリ作成装置は、例えば図２０に示すように、回路動作をシミュレートするシミュレータ５０１と、シミュレーション結果に基づいて特性値を抽出するキャラクタライズツール５０２とから構成される。キャラクタライズツール５０２は、より詳しくは、シミュレータ制御部５０３、およびシミュレーション結果から遅延特性を抽出する遅延特性抽出部５０４を備えて構成されている。

上記シミュレータ５０１およびシミュレータ制御部５０３は、実施形態１等（図１）のシミュレータ１０１およびシミュレータ制御部１０３と類似した構成を有しているが、シミュレーションの精度をシミュレーションの対象となるアークに応じて異ならせ得るようになっている。

以下、上記遅延ライブラリ作成装置で遅延時間が求められる場合の動作について、図２１に基づいて説明する。

（Ｓ６０１） まず、上記のように通常動作モードに関連するかテストモードに関連するかなどに応じた、高精度なシミュレーションを必要とするアークと比較的精度が低くてもよいアークとを区別するための精度判別情報が入力される。なお、２段階の精度に限らず、３段階以上に分けられるようにしてもよい。

（Ｓ６０２） 次に、上記精度判別情報に応じて、各アークに対応する遅延時間を求める場合のシミュレーション条件を設定する。具体的には、例えばシミュレーションの時間ステップ（時間刻み幅）などを上記精度判別情報に応じて設定する。

（Ｓ６０３） 上記設定に従ってシミュレーションを行い、各遅延時間を求める。すなわち、例えばシミュレーションの時間ステップが粗く設定された場合には、シミュレーション結果が迅速に収束するので、シミュレーションに要する時間が短くなる。

（Ｓ６０４） 上記シミュレーションによって得られた遅延時間のうち、低い精度のシミュレーションによって得られた遅延時間に対して、その精度に応じた遅延マージンが加算される。すなわち、例えばテストモードに関連するアークでは、前記のようにタイミングに余裕のある場合が多いので、回路動作に支障を来すことなく遅延マージンを付加することが容易にでき、したがって、シミュレーションの精度が低いことによって生じる誤差の影響を容易に回避することができる。

上記のように、アークに応じて一部のシミュレーション精度を低くすることによって、タイミング制約値や遅延時間を求めるのに要する時間を容易に短く抑えることができる。

具体的には、
高い精度で遅延時間を求めた場合に必要な１セル当たりのシミュレーション時間をＴ（ｓ）とし、
全アークのうち、相対的に低い精度でシミュレーションできるアークの割合をα、
精度を低くした場合のシミュレーション時間をβ×Ｔとすると、
トータルでシミュレーションに必要な時間は、
（α×β×Ｔ）＋（１−α）×Ｔ（ｓ）
となる。

そこで、例えば、α＝０．５、β＝０．５（半数のアークについてシミュレーション時間を１／２にできる）とすると、
シミュレーション時間の短縮率は、
１−｛（０．５×０．５×Ｔ）＋（１−０．５）×Ｔ｝／Ｔ＝０．２５
となり、２５％短縮できることになる。

なお、上記実施形態５では遅延時間を求める遅延ライブラリ作成装置について説明したが、これに限らず、実施形態１〜４で説明したようなバイナリサーチを用いてタイミング制約値を求められる遅延ライブラリ作成装置でも、同様にアークごとに必要とされる精度に応じたシミュレーション条件を設定するようにして、所要時間を一層短縮することができる。

また、実施形態５ではアークに応じてシミュレーション自体の精度を異ならせる例を示したが、これに代えて、またはこれとともに、入力信号波形の傾きと出力負荷容量の組み合わせに応じた遅延時間を求める場合や、フリップフロップ回路におけるデータ信号およびクロック信号の入力信号波形の傾きの組み合わせに応じたタイミング制約値を求める場合に、上記組み合わせの数をアークに応じて異ならせ、シミュレーションの回数を低減し得るようにしてもよい。

また、上記各実施形態で説明した構成要素は、論理的に可能な範囲で種々組み合わせてもよい。具体的には、例えば実施形態２（図１１）で説明したように代表セルのタイミング制約値を求める際に実施形態１（図９）と同様のスタティック解析を用いるのに代えて、実施形態３（図１２）で説明したような単純化した回路モデルに基づくシミュレーションを用いるようにしてもよい。また、実施形態４（図１５）で説明したように補間に用いるための最初の４つのセットアップ時間を求めるために、実施形態２、３で説明したような代表となるセルのタイミング制約値を用いたり単純化した回路モデルを用いたりするようにしてもよい。

本発明にかかる遅延ライブラリ作成方法および装置は、短時間に効率よく、かつ、高い精度の遅延ライブラリを作成することができるという効果を有し、半導体集積回路の動作タイミングを検証するために用いられる、タイミング制約値や遅延値を含む遅延ライブラリの作成方法および作成装置等として有用である。

実施形態１の遅延ライブラリ作成装置の構成を示すブロック図である。 Ｄフリップフロップ回路の構成を示す回路図である。 Ｄフリップフロップ回路の構成を示す回路図である。 Ｄフリップフロップ回路の構成を示す回路図である。 Ｄフリップフロップのセットアップ時間を説明するための模式図である。 Ｄフリップフロップのセットアップ時間を示すタイミングチャートである。 Ｄフリップフロップのホールド時間を説明するための模式図である。 Ｄフリップフロップのホールド時間を示すタイミングチャートである。 実施形態１の遅延ライブラリ作成装置の動作を示すフローチャートである。 同、詳細な動作を示すフローチャートである。 実施形態２の遅延ライブラリ作成装置の動作を示すフローチャートである。 実施形態３の遅延ライブラリ作成装置の動作を示すフローチャートである。 不均一伝送線路のモデル化の例を示す説明図である。 セットアップ時間とデータ信号およびクロック信号の波形の傾きとの関係を模式的に示すグラフである。 実施形態４の遅延ライブラリ作成装置の動作を示すフローチャートである。 同、最初にプロットされるセットアップ時間を示すグラフである。 スキャンテスト用フリップフロップ回路の構成を示す回路図である。 スキャンテスト用フリップフロップ回路の構成を示す回路図である。 スキャンテスト用フリップフロップ回路の構成を示す回路図である。 実施形態５の遅延ライブラリ作成装置の構成を示すブロック図である。 実施形態５の遅延ライブラリ作成装置の動作を示すフローチャートである。

符号の説明

１０１ シミュレータ
１０２ キャラクタライズツール
１０３ シミュレータ制御部
１０４ 遅延特性抽出・シミュレーション結果判定部
１０５ タイミング制約値探索制御部
２０１ Ｄフリップフロップ回路
２０２・２０３ インバータ
２０４〜２０７ トランスファゲート
２０８ インバータ
３０１ 信号配線
３０２ 信号配線
３０３ 信号配線
３０３ａ〜３０３ｅ 部分配線
４０１ スキャンテスト用フリップフロップ回路
４０１ａ 内部クロック生成回路
４０１ｂ データ保持回路
５０１ シミュレータ
５０２ キャラクタライズツール
５０３ シミュレータ制御部
５０４ 遅延特性抽出部

Claims (20)

1. 論理回路の動作タイミングを検証するためのタイミング制約値を含む遅延ライブラリの作成方法であって、
   上記論理回路を構成する素子の遅延値に基づいてタイミング制約値を算出するタイミング制約値算出ステップと、
   上記タイミング制約値および所定の探索範囲を初期値として、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求めるタイミング制約値探索ステップと、
   を有することを特徴とする遅延ライブラリ作成方法。
2. 論理回路の動作タイミングを検証するためのタイミング制約値を含む遅延ライブラリの作成方法であって、
   複数の論理回路のうちの少なくとも何れか１つについて、所定のタイミング制約値および探索範囲を初期値として、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める第１のタイミング制約値探索ステップと、
   上記第１のタイミング制約値探索ステップによって求められたタイミング制約値および所定の探索範囲を初期値として、他の論理回路について、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める第２のタイミング制約値探索ステップと、
   を有することを特徴とする遅延ライブラリ作成方法。
3. 論理回路の動作タイミングを検証するためのタイミング制約値を含む遅延ライブラリの作成方法であって、
   単純化した回路モデルについて、所定のタイミング制約値および探索範囲を初期値として、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める第１のタイミング制約値探索ステップと、
   上記単純化した回路モデルよりも精密な回路モデルについて、上記第１のタイミング制約値探索ステップによって求められたタイミング制約値および所定の探索範囲を初期値として、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める第２のタイミング制約値探索ステップと、
   を有することを特徴とする遅延ライブラリ作成方法。
4. 請求項３の遅延ライブラリ作成方法であって、
   上記単純化した回路モデルは、不均一伝送線路を均一伝送線路と見なした回路モデルであることを特徴とする遅延ライブラリ作成方法。
5. 論理回路の動作タイミングを検証するためのタイミング制約値を含む遅延ライブラリの作成方法であって、
   上記論理回路の少なくとも１つの所定の動作条件が少なくとも第１または第２の値である場合の第１および第２のタイミング制約値に基づいて、内挿または外挿により、上記所定の動作条件が第３の値である場合の第３のタイミング制約値を算出する内外挿ステップと、
   上記第３のタイミング制約値および所定の探索範囲を初期値として、上記所定の動作条件が第３の値である場合における動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束した第３のタイミング制約値を求めるタイミング制約値探索ステップと、
   を有することを特徴とする遅延ライブラリ作成方法。
6. 請求項５の遅延ライブラリ作成方法であって、さらに、
   上記第１または第２のタイミング制約値を、所定のタイミング制約値および探索範囲を初期値として、動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める内外挿用タイミング制約値探索ステップを有することを特徴とする遅延ライブラリ作成方法。
7. 請求項５および請求項６のうちの何れか１項の遅延ライブラリ作成方法であって、
   上記所定の動作条件は、上記論理回路に入力される入力信号の変化率であることを特徴とする遅延ライブラリ作成方法。
8. 請求項１から請求項７のうちの何れか１項の遅延ライブラリ作成方法であって、
   上記タイミング制約値探索ステップ、第１および第２のタイミング制約値探索ステップ、または内外挿用タイミング制約値探索ステップは、
   初期値としてのタイミング制約値または再設定されたタイミング制約値を満足する動作条件で上記論理回路の動作シミュレーションを行うシミュレーションステップと、
   上記動作シミュレーションの結果に応じて上記タイミング制約値の適否を判定し、２分探索法により新たな探索範囲、およびタイミング制約値を再設定する探索範囲・タイミング制約値再設定ステップと、
   を有し、
   上記探索範囲が所定の範囲以下に収束するまで、上記シミュレーションステップ、および探索範囲・タイミング制約値再設定ステップを繰り返して、タイミング制約値を求めることを特徴とする遅延ライブラリ作成方法。
9. 請求項８の遅延ライブラリ作成方法であって、
   上記シミュレーションステップは、
   求めるタイミング制約値が対応する信号伝達経路ごとに、異なる精度でシミュレーションが行われるようにシミュレーション条件が設定されることを特徴とする遅延ライブラリ作成方法。
10. 論理回路の動作タイミングを検証するためのタイミング制約値または遅延値を含む遅延ライブラリの作成方法であって、
    求めるタイミング制約値または遅延値が対応する信号伝達経路ごとに、異なる精度で回路動作のシミュレーションが行われるようにシミュレーション条件を設定するシミュレーション条件設定ステップと、
    上記シミュレーション条件に従って、回路動作のシミュレーションを行うシミュレーションステップと、
    上記シミュレーションの結果に基づいて、タイミング制約値、または遅延値を求める特性値算出ステップと、
    を有することを特徴とする遅延ライブラリ作成方法。
11. 論理回路の動作タイミングを検証するためのタイミング制約値を含む遅延ライブラリの作成装置であって、
    上記論理回路を構成する素子の遅延値に基づいてタイミング制約値を算出するタイミング制約値算出手段と、
    上記タイミング制約値および所定の探索範囲を初期値として、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求めるタイミング制約値探索手段と、
    を有することを特徴とする遅延ライブラリ作成装置。
12. 論理回路の動作タイミングを検証するためのタイミング制約値を含む遅延ライブラリの作成装置であって、
    複数の論理回路のうちの少なくとも何れか１つについて、所定のタイミング制約値および探索範囲を初期値として、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める第１のタイミング制約値探索手段と、
    上記第１のタイミング制約値探索手段によって求められたタイミング制約値および所定の探索範囲を初期値として、他の論理回路について、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める第２のタイミング制約値探索手段と、
    を有することを特徴とする遅延ライブラリ作成装置。
13. 論理回路の動作タイミングを検証するためのタイミング制約値を含む遅延ライブラリの作成装置であって、
    単純化した回路モデルについて、所定のタイミング制約値および探索範囲を初期値として、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める第１のタイミング制約値探索手段と、
    上記単純化した回路モデルよりも精密な回路モデルについて、上記第１のタイミング制約値探索手段によって求められたタイミング制約値および所定の探索範囲を初期値として、所定の動作条件による動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める第２のタイミング制約値探索手段と、
    を有することを特徴とする遅延ライブラリ作成装置。
14. 請求項１３の遅延ライブラリ作成装置であって、
    上記単純化した回路モデルは、不均一伝送線路を均一伝送線路と見なした回路モデルであることを特徴とする遅延ライブラリ作成装置。
15. 論理回路の動作タイミングを検証するためのタイミング制約値を含む遅延ライブラリの作成装置であって、
    上記論理回路の少なくとも１つの所定の動作条件が少なくとも第１または第２の値である場合の第１および第２のタイミング制約値に基づいて、内挿または外挿により、上記所定の動作条件が第３の値である場合の第３のタイミング制約値を算出する内外挿手段と、
    上記第３のタイミング制約値および所定の探索範囲を初期値として、上記所定の動作条件が第３の値である場合における動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束した第３のタイミング制約値を求めるタイミング制約値探索手段と、
    を有することを特徴とする遅延ライブラリ作成装置。
16. 請求項１５の遅延ライブラリ作成装置であって、さらに、
    上記第１または第２のタイミング制約値を、所定のタイミング制約値および探索範囲を初期値として、動作シミュレーション、および上記動作シミュレーションの結果に基づいた２分探索法による新たな探索範囲とタイミング制約値との再設定を繰り返し行い、収束したタイミング制約値を求める内外挿用タイミング制約値探索手段を有することを特徴とする遅延ライブラリ作成装置。
17. 請求項１５および請求項１６のうちの何れか１項の遅延ライブラリ作成装置であって、
    上記所定の動作条件は、上記論理回路に入力される入力信号の変化率であることを特徴とする遅延ライブラリ作成装置。
18. 請求項１１から請求項１７のうちの何れか１項の遅延ライブラリ作成装置であって、
    上記タイミング制約値探索手段、第１および第２のタイミング制約値探索手段、または内外挿用タイミング制約値探索手段は、
    初期値としてのタイミング制約値または再設定されたタイミング制約値を満足する動作条件で上記論理回路の動作シミュレーションを行うシミュレーション手段と、
    上記動作シミュレーションの結果に応じて上記タイミング制約値の適否を判定し、２分探索法により新たな探索範囲、およびタイミング制約値を再設定する探索範囲・タイミング制約値再設定手段と、
    を有し、
    上記探索範囲が所定の範囲以下に収束するまで、上記シミュレーション手段によるシミュレーション、および探索範囲・タイミング制約値再設定手段による設定を繰り返して、タイミング制約値を求めることを特徴とする遅延ライブラリ作成装置。
19. 請求項１８の遅延ライブラリ作成装置であって、
    上記シミュレーション手段は、
    求めるタイミング制約値が対応する信号伝達経路ごとに、異なる精度でシミュレーションが行われるようにシミュレーション条件が設定されることを特徴とする遅延ライブラリ作成装置。
20. 論理回路の動作タイミングを検証するためのタイミング制約値または遅延値を含む遅延ライブラリの作成装置であって、
    求めるタイミング制約値または遅延値が対応する信号伝達経路ごとに、異なる精度で回路動作のシミュレーションが行われるようにシミュレーション条件を設定するシミュレーション条件設定手段と、
    上記シミュレーション条件に従って、回路動作のシミュレーションを行うシミュレーション手段と、
    上記シミュレーションの結果に基づいて、タイミング制約値、または遅延値を求める特性値算出手段と、
    を有することを特徴とする遅延ライブラリ作成装置。

Images