JP4871194B2 - パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 - Google Patents
パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 Download PDFInfo
- Publication number
- JP4871194B2 JP4871194B2 JP2007107702A JP2007107702A JP4871194B2 JP 4871194 B2 JP4871194 B2 JP 4871194B2 JP 2007107702 A JP2007107702 A JP 2007107702A JP 2007107702 A JP2007107702 A JP 2007107702A JP 4871194 B2 JP4871194 B2 JP 4871194B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- computer
- parameter
- initial value
- model formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(実施の形態1)
(実施の形態2)
102 ステップ
103 ステップ
104 ステップ
105 ステップ
106 ステップ
107 ステップ
108 ステップ
109 ステップ
110 ステップ
201 ステップ
202 ステップ
203 ステップ
204 ステップ
205 ステップ
206 ステップ
301 ステップ
302 ステップ
303 ステップ
304 ステップ
305 ステップ
306 ステップ
307 ステップ
308 ステップ
309 ステップ
310 ステップ
311 ステップ
401 初期値
402 初期値
403 初期値
404 安定解
405 安定解
406 安定解
501 解
502 解
503 解
504 初期値
505 初期値
506 初期値
507 初期値
508 初期値
509 初期値
Claims (8)
- モデル式からパラメータを抽出するパラメータ抽出方法であって、
前記モデル式のパラメータの最大値及び最小値を設定する第1のステップと、
前記コンピュータが、前記パラメータの取得回数Nを入力する第2のステップと、
前記コンピュータが、一様乱数を発生させる乱数発生プログラムに従って、前記最大値と前記最小値の範囲内において一様な確率で初期値を生成する第3のステップと、
前記コンピュータが、前記モデル式に前記初期値を与えたときの計算値と実測値との差を基準値として取得する第4のステップと、
前記コンピュータが、前記初期値を微増または微減させ、前記初期値を変更する第5のステップと、
前記コンピュータが、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差を、前記基準値と比較する第6のステップと、
前記コンピュータが、前記第6のステップにおいて、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差が前記基準値よりも小さい場合は、前記変更された初期値を新たな基準値として前記第5のステップ及び前記第6のステップを繰り返し行い、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差が前記基準値よりも大きい場合は、当該基準値が得られたパラメータを取得する第7のステップと、
前記コンピュータが、前記第2のステップにより入力された前記パラメータの取得回数に達するまで、前記第3のステップ乃至前記第7のステップを繰り返し行う第8のステップと、
前記コンピュータが、前記第1のステップ乃至前記第8のステップにより取得されたN個のパラメータ値のうち、前記実測値との差が最も小さい値を最良のパラメータとして抽出する第9のステップとを有することを特徴とするパラメータ抽出方法。 - モデル式からパラメータを抽出するパラメータ抽出方法であって、
前記モデル式のパラメータの最大値及び最小値を設定する第1のステップと、
前記コンピュータが、前記モデル式のパラメータの平均値及び分散値を設定する第2のステップと、
前記コンピュータが、前記パラメータの取得回数Nを入力する第3のステップと、
前記コンピュータが、前記平均値及び前記分散値により規定された正規乱数を発生させる乱数発生プログラムに従って、前記最大値と前記最小値の範囲内において初期値を生成する第4のステップと、
前記コンピュータが、前記モデル式に前記初期値を与えたときの計算値と実測値との差を基準値として取得する第5のステップと、
前記コンピュータが、前記初期値を微増または微減させ、前記初期値を変更する第6のステップと、
前記コンピュータが、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差を、前記基準値と比較する第7のステップと、
前記コンピュータが、前記第7のステップにおいて、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差が前記基準値よりも小さい場合は、前記変更された初期値を新たな基準値として前記第6のステップ及び前記第7のステップを繰り返し行い、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差が前記基準値よりも大きい場合は、当該基準値が得られたパラメータを取得する第8のステップと、
前記コンピュータが、前記第3のステップにより入力された前記パラメータの取得回数に達するまで、前記第4のステップ乃至前記第8のステップを繰り返し行う第9のステップと、
前記コンピュータが、前記第1のステップ乃至前記第9のステップにより取得されたN個のパラメータ値のうち、前記実測値との差が最も小さい値を最良のパラメータとして抽出する第10のステップとを有することを特徴とするパラメータ抽出方法。 - 請求項1または請求項2において、
前記実測値は、実デバイスへの入力に応じて出力される測定値であることを特徴とするパラメータ抽出方法。 - 請求項3において、
前記実デバイスは、電界効果トランジスタ、薄膜トランジスタ、SOIトランジスタ、バイポーラトランジスタ、容量素子、または抵抗素子であることを特徴とするパラメータ抽出方法。 - モデル式からパラメータを抽出するプログラムが記憶された、コンピュータ読み取り可能な記憶媒体であって、
前記プログラムは、
前記モデル式のパラメータの最大値及び最小値を設定する第1のステップと、
前記コンピュータが、前記パラメータの取得回数Nを入力する第2のステップと、
前記コンピュータが、一様乱数を発生させる乱数発生プログラムに従って、前記最大値と前記最小値の範囲内において一様な確率で初期値を生成する第3のステップと、
前記コンピュータが、前記モデル式に前記初期値を与えたときの計算値と実測値との差を基準値として取得する第4のステップと、
前記コンピュータが、前記初期値を微増または微減させ、前記初期値を変更する第5のステップと、
前記コンピュータが、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差を、前記基準値と比較する第6のステップと、
前記コンピュータが、前記第6のステップにおいて、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差が前記基準値よりも小さい場合は、前記変更された初期値を新たな基準値として前記第5のステップ及び前記第6のステップを繰り返し行い、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差が前記基準値よりも大きい場合は、当該基準値が得られたパラメータを取得する第7のステップと、
前記コンピュータが、前記第2のステップにより入力された前記パラメータの取得回数に達するまで、前記第3のステップ乃至前記第7のステップを繰り返し行う第8のステップと、
前記コンピュータが、前記第1のステップ乃至前記第8のステップにより取得されたN個のパラメータ値のうち、前記実測値との差が最も小さい値を最良のパラメータとして抽出する第9のステップと、を実行させるためのプログラムであることを特徴とするコンピュータ読み取り可能な記憶媒体。 - モデル式からパラメータを抽出するプログラムが記憶された、コンピュータ読み取り可能な記憶媒体であって、
前記プログラムは、
前記モデル式のパラメータの最大値及び最小値を設定する第1のステップと、
前記コンピュータが、前記モデル式のパラメータの平均値及び分散値を設定する第2のステップと、
前記コンピュータが、前記パラメータの取得回数Nを入力する第3のステップと、
前記コンピュータが、前記平均値及び前記分散値により規定された正規乱数を発生させる乱数発生プログラムに従って、前記最大値と前記最小値の範囲内において初期値を生成する第4のステップと、
前記コンピュータが、前記モデル式に前記初期値を与えたときの計算値と実測値との差を基準値として取得する第5のステップと、
前記コンピュータが、前記初期値を微増または微減させ、前記初期値を変更する第6のステップと、
前記コンピュータが、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差を、前記基準値と比較する第7のステップと、
前記コンピュータが、前記第7のステップにおいて、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差が前記基準値よりも小さい場合は、前記変更された初期値を新たな基準値として前記第6のステップ及び前記第7のステップを繰り返し行い、前記モデル式に前記変更された初期値を与えたときの計算値と前記実測値との差が前記基準値よりも大きい場合は、当該基準値が得られたパラメータを取得する第8のステップと、
前記コンピュータが、前記第3のステップにより入力された前記パラメータの取得回数に達するまで、前記第4のステップ乃至前記第8のステップを繰り返し行う第9のステップと、
前記コンピュータが、前記第1のステップ乃至前記第9のステップにより取得されたN個のパラメータ値のうち、前記実測値との差が最も小さい値を最良のパラメータとして抽出する第10のステップと、を実行させるためのプログラムであることを特徴とするコンピュータ読み取り可能な記憶媒体。 - 請求項5または請求項6において、
前記実測値は、実デバイスへの入力に応じて出力される測定値であることを特徴とするコンピュータ読み取り可能な記憶媒体。 - 請求項7において、
前記実デバイスは、電界効果トランジスタ、薄膜トランジスタ、SOIトランジスタ、バイポーラトランジスタ、容量素子、または抵抗素子であることを特徴とするコンピュータ読み取り可能な記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007107702A JP4871194B2 (ja) | 2006-04-18 | 2007-04-17 | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006114945 | 2006-04-18 | ||
JP2006114945 | 2006-04-18 | ||
JP2007107702A JP4871194B2 (ja) | 2006-04-18 | 2007-04-17 | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007310873A JP2007310873A (ja) | 2007-11-29 |
JP2007310873A5 JP2007310873A5 (ja) | 2010-03-11 |
JP4871194B2 true JP4871194B2 (ja) | 2012-02-08 |
Family
ID=38843626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007107702A Expired - Fee Related JP4871194B2 (ja) | 2006-04-18 | 2007-04-17 | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4871194B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2180631A1 (en) * | 2008-10-24 | 2010-04-28 | Gemalto SA | Cryptographic algorithm fault protections |
JP5463856B2 (ja) * | 2009-11-02 | 2014-04-09 | 富士通株式会社 | 入力パラメータ値セット特定プログラム、方法及び装置 |
JP5691702B2 (ja) | 2011-03-18 | 2015-04-01 | 富士通株式会社 | 実行可能領域の可視化技術 |
KR102074972B1 (ko) * | 2018-11-19 | 2020-02-07 | 현대오트론 주식회사 | 모터 제어기의 성능 시험 시뮬레이션 장치 및 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148333A (ja) * | 1999-11-19 | 2001-05-29 | Mitsubishi Electric Corp | 物性モデルのパラメータ抽出方法及び記録媒体、並びに非線形素子の製造方法 |
JP2001350741A (ja) * | 2000-06-05 | 2001-12-21 | Rikogaku Shinkokai | 振動解析の方法および装置ならびにコンピュータ読み取り可能な記録媒体 |
TW200537322A (en) * | 2004-03-31 | 2005-11-16 | Evolvable Systems Res Inst Inc | Parameter adjuster and parameter adjusting method |
-
2007
- 2007-04-17 JP JP2007107702A patent/JP4871194B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007310873A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9483602B2 (en) | Method and system for identifying rare-event failure rates | |
US20080059143A1 (en) | Hierarchical stochastic analysis process optimization for integrated circuit design and manufacture | |
CN102314522B (zh) | 一种模拟集成电路设计优化方法 | |
US8875077B1 (en) | Fault sensitivity analysis-based cell-aware automated test pattern generation flow | |
US11341304B2 (en) | Machine learning based methods and apparatus for integrated circuit design delay calculation and verification | |
TWI689833B (zh) | 調整用於靜態時序分析的時序降額的方法與電腦設備 | |
US8612908B2 (en) | Method and system for verification of electrical circuit designs at process, voltage, and temperature corners | |
JP5044635B2 (ja) | 回路動作の最悪条件決定システム、方法およびプログラム | |
JP4871194B2 (ja) | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 | |
JP5176895B2 (ja) | Sram形状パラメータ等の多目的最適化設計支援装置、方法、及びプログラム | |
KR20220048941A (ko) | 인공 신경망을 이용한 트랜지스터 컴팩트 모델링 시스템, 방법 및 컴퓨터 프로그램 제품 | |
JP4563501B2 (ja) | 回路シミュレーションモデル生成装置、回路シミュレーションモデル生成プログラム、回路シミュレーションモデル生成方法及び回路シミュレーション装置 | |
US10803218B1 (en) | Processor-implemented systems using neural networks for simulating high quantile behaviors in physical systems | |
KR102089083B1 (ko) | 회로 설계의 누설 전력을 조기에 추정하기 위한 시스템 및 방법 | |
TWI818068B (zh) | 用於分段記憶體實體之方法及裝置 | |
US8676547B2 (en) | Parameter extraction method | |
US20060136850A1 (en) | Method of parasitic extraction from a previously calculated capacitance solution | |
KR20170043370A (ko) | 알티에스(rts) 노이즈를 고려한 회로 설계 방법 및 시뮬레이션 방법 | |
JP2005196265A (ja) | 遅延ライブラリ作成方法および遅延ライブラリ作成装置 | |
US8301431B2 (en) | Apparatus and method for accelerating simulations and designing integrated circuits and other systems | |
US20110257943A1 (en) | Node-based transient acceleration method for simulating circuits with latency | |
US10331823B2 (en) | Method and system of fast nested-loop circuit verification for process and environmental variation and hierarchical circuits | |
JP4777227B2 (ja) | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 | |
CN115136240A (zh) | 利用泄漏电流中的统计变化设计动态随机存取存储器传输晶体管 | |
US7970591B1 (en) | Using impedance (Z) parameters to augment circuit simulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |