CN102314522B - 一种模拟集成电路设计优化方法 - Google Patents
一种模拟集成电路设计优化方法 Download PDFInfo
- Publication number
- CN102314522B CN102314522B CN 201010214142 CN201010214142A CN102314522B CN 102314522 B CN102314522 B CN 102314522B CN 201010214142 CN201010214142 CN 201010214142 CN 201010214142 A CN201010214142 A CN 201010214142A CN 102314522 B CN102314522 B CN 102314522B
- Authority
- CN
- China
- Prior art keywords
- circuit
- optimization
- performance
- value
- ghost effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及一种模拟集成电路设计优化方法,属于集成电路设计自动化领域。该方法包括:输入电路网表、性能设计指标以及性能测试电路;确定基于方程的电路优化的各指标项目标优化值、排除了器件本身之外的寄生效应的基于电路仿真器的电路优化的各指标项目标优化值、以及考虑电路物理连线寄生效应的基于电路仿真器的电路优化的各指标项目标优化值;进行基于方程的电路优化;进行基于电路仿真器的电路优化;进行基于电路仿真器的电路优化。本发明可提高电路评测的可信度,提高优化速度,从而降低电路设计和物理设计之间的地带次数,提高设计效率,缩短设计周期。
Description
技术领域
本发明涉及集成电路设计自动化领域,尤其涉及一种模拟集成电路设计优化方法。
背景技术
模拟集成电路设计优化主要方法有:设计人员依据设计经验手工修改器件尺寸,然后借助电路仿真工具评测电路性能;建立电路方程,利用各种优化算法,对方程求解得到器件的参数值;在优化算法的控制下随机改变器件参数值,利用电路仿真工具得出电路性能值,在优化过程,最后得到电路的器件参数值。
因为模拟集成电路的性能对寄生效应很敏感,已有方法存在的这样的问题:没有考虑连线、连线之间、连线和器件之间、以及器件和器件之间的寄生效应,电路性能评测值与实际的电路物理设计性能值之间的差异很大,优化出的电路仅起到一个参考作用,在最终给出符合设计要求的电路设计之前还需要进行多次的电路设计和物理设计之间的迭代、多次电路设计、多次物理设计。其缺点是效率低,设计周期长。
发明内容
为了解决上述的技术问题,提供了一种模拟集成电路设计优化方法,其目的在于,提高模拟集成电路设计的效率。
本发明提供了一种模拟集成电路设计优化方法,包括:
步骤1,输入电路网表、性能设计指标以及性能测试电路;
步骤2,根据所述电路网表、性能设计指标以及性能测试电路,确定基于方程的电路优化的各指标项目标优化值、排除了器件本身之外的寄生效应的基于电路仿真器的电路优化的各指标项目标优化值、以及考虑电路物理连线寄生效应的基于电路仿真器的电路优化的各指标项目标优化值;
步骤3,根据基于方程的电路优化的目标优化值,进行基于方程的电路优化;
步骤4,根据排除了器件本身之外的寄生效应的基于电路仿真器的电路优化的目标优化值,进行基于电路仿真器的电路优化;
步骤5,根据融合物理综合并以此精确估算电路物理连线寄生效应的基于电路仿真器的电路优化的目标优化值,进行基于电路仿真器的电路优化。
所述步骤2具体包括:
步骤21,随机生成若干组器件参数值;
步骤22,进行基于方程的电路性能评估;
步骤23,进行排除了器件本身之外的寄生效应的基于电路仿真器电路性能评估;
步骤24,进行考虑电路物理连线寄生效应的基于电路仿真器的电路性能评估;
步骤25,计算电路性能指标缩放系数;
步骤26,计算基于方程的电路优化的各指标项目标优化值,排除了器件本身之外的寄生效应的基于电路仿真器的各指标项电路优化的目标优化值以及考虑电路物理连线寄生效应的基于电路仿真器的电路优化的各指标项目标优化值。
所述步骤22具体为:以电路符号分析法建立以器件参数为变量的电路性能方程,从而可以由器件参数值直接计算出电路的性能值,从而完成电路的性能评估;
所述步骤23具体为:利用电路仿真软件对以电路为基础的性能测试电路进行仿真,得到所述电路的端口测量值,将所述端口测量值代入性能指标计算公式从而得到对应性能指标项的间接测量值,从而完成电路的性能评估;
所述步骤24具体为:生成电路的物理版图,利用寄生提取软件提出电路的物理版图上的电路网表,其中包含了精确估算出的电路的物理连线本身的寄生效应、连线之间的寄生效应、连线和器件之间的寄生效应、器件和器件之间的寄生效应、以及器件内部的版图决定的寄生效应;利用电路仿真软件对以提取出的电路网表为基础的性能测试电路进行仿真,得到电路的端口测量值,将所述端口测量值代入性能指标计算公式从而得到对应性能指标项的间接测量值,从而完成电路的性能评估。
所述步骤25具体包括:
步骤251,根据电路性能评估值,确定各指标项在不同电路性能下各自的缩放系数;
步骤252,利用缩放系数组成的集合,拟合电路性能和缩放系数之间关系函数;
步骤253,根据得到的关系函数和目标电路性能指标值,计算得到在基于方程的电路优化阶段的缩放系数,排除了器件本身之外的寄生效应的基于电路仿真器的电路优化阶段的缩放系数值,以及考虑电路物理连线寄生效应的基于电路仿真器的电路优化阶段的缩放系数值。
所述步骤26具体为:根据目标电路的性能指标值和各指标项在相应的电路优化阶段的缩放系数值,计算各指标项目标优化值。
本发明可提高电路评测的可信度,有效地提高优化速度,从而降低电路设计和物理设计之间的地带次数,提高设计效率,缩短设计周期。
附图说明
图1是本发明实施例提供的模拟集成电路设计优化流程;
图2是本发明实施例提供的计算各阶段指标项的目标优化值的流程;
图3是本发明实施例提供的计算电路性能指标缩放系数的流程;
图4是本发明实施例提供的各阶段指标项目标优化值的计算流程。
具体实施方式
本发明提出一种针对模拟集成电路设计的、基于计算机辅助的、旨在提高工作效率的自动优化方法,具体包括:模拟电路设计优化之前确定电路指标项在各优化阶段的目标优化值,采用基于方程的电路优化方法实现第一阶段的电路优化,采用不考虑连线寄生效应的基于电路仿真器的电路优化方法实现第二阶段的电路优化,采用融合物理综合并精确估算电路物理连线寄生效应的基于电路仿真器的电路优化方法实现第三阶段的电路优化。特别的是,在不同阶段采用各自的电路性能指标目标优化值控制电路优化,确保电路实际性能值更接近指标值。
图1显示了模拟集成电路设计优化方法,包括:
步骤102,输入电路网表、性能设计指标、性能测试电路;电路网表是包含器件及器件之间连接关系的数据,可以是电路图形式,也可以是网表文件形式,典型电路网表文件有SPICE电路网表文件;为了测试一个电路的某一性能指标项,需要以该电路为基础搭建一个或若干测试电路,利用电路仿真软件仿真该测试电路,得到原电路的端口测量值,将这些端口测量值代入性能指标计算公式从而得到对应性能指标项的间接测量值,该测试电路或测试电路组被称之为该性能项的测试电路;性能设计指标用于确定各指标项的目标优化值;
步骤104,各阶段指标项的目标优化值的确定;
步骤106,基于方程的电路优化;以电路符号分析法建立以器件参数为变量的电路性能方程,从而可以由器件参数值直接计算出电路的性能值,以常见的优化方法控制器件参数值的变化,从而得到预定设计性能指标下各器件的参数值;因为其中的符号分析法建立的电路性能方程忽略了很多寄生效应因素,基于方程得电路优化也只能得到一个比较合理的初解;为了得到精确的器件参数值,精确考虑器件和连线的寄生效应是必须的;
步骤108,基于电路仿真器的电路优化(不考虑器件本身之外的其它寄生效应);基于电路仿真器的电路优化,是通过电路仿真计算电路的性能值,在这种优化方法内,由于电路仿真软件内部内嵌了精确的器件模型,优化过程中精确计算了器件内部的寄生效应,优化结果与基于方程的优化结果相比准确性上更可信;
步骤110,基于电路仿真器的电路优化(融合物理综合并以此精确估算电路物理连线寄生效应);基于电路仿真器的电路优化,是通过电路仿真计算电路的性能值。因为融合了物理综合,以物理版图为基础,精确估算出电路的物理连线本身的寄生效应、连线之间的寄生效应、连线和器件之间的寄生效应、器件和器件之间的寄生效应、以及器件内部的版图决定的寄生效应,将这些数据直接应用于电路仿真。在这种优化方法内,由于电路仿真软件精确计算了物理版图上的全部寄生效应,优化结果与步骤108的优化结果相比更为准确、更可信;
步骤112,输出优化的电路网表。
图2是计算各阶段指标项的目标优化值的流程,包括:
步骤202,随机生成若干组器件参数值;
步骤204,基于方程的电路性能评估;以电路符号分析法建立以器件参数为变量的电路性能方程,从而可以由器件参数值直接计算出电路的性能值;
步骤206,基于电路仿真的电路性能评估(不考虑器件本身之外的其他寄生效应);利用电路仿真软件对以该电路为基础的性能测试电路进行仿真,得到该电路的端口测量值,将这些端口测量值代入性能指标计算公式从而得到对应性能指标项的间接测量值,即完成了该电路的性能评估;
步骤208,基于电路仿真的电路性能评估(融合物理综合并以此精确估算电路物理连线寄生效应);生成该电路的物理版图;利用寄生提取软件提出物理版图上的电路网表,其中包含了精确估算出的电路的物理连线本身的寄生效应、连线之间的寄生效应、连线和器件之间的寄生效应、器件和器件之间的寄生效应、以及器件内部的版图决定的寄生效应;利用电路仿真软件对以该提取出的电路网表为基础的性能测试电路进行仿真,得到该电路的端口测量值,将这些端口测量值代入性能指标计算公式从而得到对应性能指标项的间接测量值,即完成了该电路的性能评估;
步骤210,电路性能指标缩放系数的计算;
步骤212,各阶段指标项目标优化值的计算。
各阶段指标项的目标优化值可根据设计人员的经验手工输入。
图3是计算电路性能指标缩放系数的流程,包括:
步骤302,根据电路性能评估值确定各指标项在不同电路性能下各自的缩放系数;缩放系数=优化阶段的目标性能值/电路物理设计测评的性能值,对同一个电路的每一个性能评测项可以有四个评测值Pi,eq-opt、Pi,sim-opt、Pi, layout-opt、Pi,psim,分别对应基于方程的性能评测、基于电路仿真(不考虑器件意外的寄生效应)的评测、基于电路仿真(涵盖基于物理版图的快速寄生效应估算)的评测、基于物理版图寄生效应提取+电路仿真的电路性能评测;利用这四个值计算出前三种评测下的缩放系数:Ki,eq-opt=Pi,eq-opt/Pi,psim,Ki,sim-opt=Pi,sim-opt/Pi,psim,Ki,layout-opt=Pi,layout-opt/Pi,psim;
步骤304,根据电路性能评估值确定的各指标项在不同电路性能下各自的缩放系数,利用上一步的缩放系数集合拟合电路性能和缩放系数之间关系函数;
对每一指标项,缩放系数和电路性能之间关系函数可以是一个多项式函数,
Ki,eq-opt=1+Ai,1,eq-opt*(Pi-Pi,0)+Ai,2,eq-opt*(Pi-Pi,0)2+Ai,3,eq-opt*(Pi-Pi,0)3
Ki,sim-opt=1+Ai,1,sim-opt*(Pi-Pi,0)+Ai,2,sim-opt*(Pi-Pi,0)2+Ai,3,sim-opt*(Pi-Pi,0)3
Ki,layout-sim-opt=1+Ai,1,layout-sim-opt*(Pi-Pi,0)+Ai,2,layout-sim-opt*(Pi-Pi,0)2+Ai,3,layout-sim-opt*(Pi-Pi,0)3
对每一性能项缩放系数公式进行拟合时首先构造目标函数,可以取各点相对误差的均方根作为目标函数,
min(sqrt(∑(Ki,eq-opt,measurej-Ki,eq-opt,calc,j)2/M))j=1,2,...,M
这只是示例而非确定性的;然后以优化方法,如模拟退火算法、遗传算法、粒子群算法等,根据拟合误差最小的方法计算得到多项式函数各阶项的系数值{Ai,1,eq-opt,Ai,1,sim-opt,Ai,1,layout-sim-opt |i=1,2,...,N}.
步骤306,根据上述拟合得到的关系函数和目标电路性能指标值计算得到在不同优化阶段的缩放系数值。系数值(Ai,1,eq-opt,Ai,1,sim-opt,Ai,1,layout-sim-opt|i=1,2,...,N)和Pio已知,将目标电路性能指标值带入对应的缩放系数计算公式从而计算出各性能项的缩放系数Ki,eq-opt、Ki,sim-opt、Ki,layout-sim-opt。
图4是各阶段指标项目标优化值的计算流程,包括:
步骤402,根据目标电路的性能指标值(也称为目标优化值)和指标项在基于方程的优化阶段的缩放系数值计算本阶段的目标性能指标值;若电路性能指标项i的最终目标值为Pi,在基于方程的电路优化阶段该指标项对应的缩放系数值为Ki,eq-opt,则在基于方程的电路优化阶段该性能目标项的目标性能值Pi,eq-opt=Pi*Ki,eq-opt;
步骤404,根据目标电路的性能指标值和指标项在基于电路仿真的优化(不考虑器件本身以外的寄生效应)阶段的缩放系数值计算本阶段的目标性能指标值;若电路性能指标项i的最终目标值为Pi,在该基于电路仿真的电路优化阶段该指标项对应的缩放系数值为Ki,sim-opt,则在该基于电路仿真的电路优化阶段该性能目标项的目标性能值Pi,sim-opt=Pi*Ki,sim-opt;
步骤406,根据目标电路的性能指标值和指标项在基于电路仿真的优化(融合物理综合并精确估算电路物理连线寄生效应)阶段的缩放系数值计算本阶段的目标性能指标值;若电路性能指标项i的最终目标值为Pi,在该基于电路仿真的电路优化阶段该指标项对应的缩放系数值为Ki,layoutsim-opt,则在该基于电路仿真的电路优化阶段该性能目标项的目标性能值Pi,layoutsim-opt=Pi*Ki,layout-sim-opt。
基于方程的电路优化时使用该阶段对应的指标项目标优化值;在为优化过程构建最小代价函数时,目标性能指标值选用Pi,eq-ot,其中i=1,2,...,N;N为目标性能指标项的数量;
基于电路仿真器的电路优化(不考虑器件本身之外的其它寄生效应)时使用该阶段对应的指标项目标优化值;在为优化过程构建最小代价函数时,目标性能指标值选用Pi,sim-opt,其中i=1,2,...,N;N为目标性能指标项的数量;
基于电路仿真器的电路优化(融合物理综合并以此精确估算电路物理连线寄生效应)时使用该阶段对应的指标项目标优化值。在为优化过程构建最小代价函数时,目标性能指标值选用Pi,layout-sim-opt,其中i=1,2,...,N;N为目标性能指标项的数量。
本领域的技术人员在不脱离权利要求书确定的本发明的精神和范围的条件下,还可以对以上内容进行各种各样的修改。因此本发明的范围并不仅限于以上的说明,而是由权利要求书的范围来确定的。
Claims (2)
1.一种模拟集成电路设计优化方法,包括:
步骤1,输入电路网表、性能设计指标以及性能测试电路;
步骤2,根据所述电路网表、性能设计指标以及性能测试电路,确定基于方程的电路优化的各指标项目标优化值、排除了器件本身之外的寄生效应的基于电路仿真器的电路优化的各指标项目标优化值、以及考虑电路物理连线寄生效应的基于电路仿真器的电路优化的各指标项目标优化值;
步骤3,根据基于方程的电路优化的目标优化值,进行基于方程的电路优化;
步骤4,根据排除了器件本身之外的寄生效应的基于电路仿真器的电路优化的目标优化值,进行基于电路仿真器的电路优化;
步骤5,根据融合物理综合并以此精确估算电路物理连线寄生效应的基于电路仿真器的电路优化的目标优化值,进行基于电路仿真器的电路优化;其特征在于,所述步骤2具体包括:
步骤21,随机生成若干组器件参数值;
步骤22,进行基于方程的电路性能评估;
步骤23,进行排除了器件本身之外的寄生效应的基于电路仿真器电路性能评估;
步骤24,进行考虑电路物理连线寄生效应的基于电路仿真器的电路性能评估;
步骤25,计算电路性能指标缩放系数;
步骤26,计算基于方程的电路优化的各指标项目标优化值,排除了器件本身之外的寄生效应的基于电路仿真器的各指标项电路优化的目标优化值以及考虑电路物理连线寄生效应的基于电路仿真器的电路优化的各指标项目标优化值;
所述步骤25具体包括:
步骤251,根据电路性能评估值,确定各指标项在不同电路性能下各自的缩放系数;
步骤252,利用缩放系数组成的集合,拟合电路性能和缩放系数之间关系函数;
步骤253,根据得到的关系函数和目标电路性能指标值,计算得到在基于方程的电路优化阶段的缩放系数,排除了器件本身之外的寄生效应的基于电路仿真器的电路优化阶段的缩放系数值,以及考虑电路物理连线寄生效应的基于电路仿真器的电路优化阶段的缩放系数值;
所述步骤26具体为:根据目标电路的性能指标值和各指标项在相应的电路优化阶段的缩放系数值,计算各指标项目标优化值。
2.如权利要求1所述的模拟集成电路设计优化方法,其特征在于,
所述步骤22具体为:以电路符号分析法建立以器件参数为变量的电路性能方程,从而可以由器件参数值直接计算出电路的性能值,从而完成电路的性能评估;
所述步骤23具体为:利用电路仿真软件对以电路为基础的性能测试电路进行仿真,得到所述电路的端口测量值,将所述端口测量值代入性能指标计算公式从而得到对应性能指标项的间接测量值,从而完成电路的性能评估;
所述步骤24具体为:生成电路的物理版图,利用寄生提取软件提出电路的物理版图上的电路网表,其中包含了精确估算出的电路的物理连线本身的寄生效应、连线之间的寄生效应、连线和器件之间的寄生效应、器件和器件之间的寄生效应、以及器件内部的版图决定的寄生效应;利用电路仿真软件对以提取出的电路网表为基础的性能测试电路进行仿真,得到电路的端口测量值,将所述端口测量值代入性能指标计算公式从而得到对应性能指标项的间接测量值,从而完成电路的性能评估。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010214142 CN102314522B (zh) | 2010-06-30 | 2010-06-30 | 一种模拟集成电路设计优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010214142 CN102314522B (zh) | 2010-06-30 | 2010-06-30 | 一种模拟集成电路设计优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102314522A CN102314522A (zh) | 2012-01-11 |
CN102314522B true CN102314522B (zh) | 2013-03-06 |
Family
ID=45427687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010214142 Active CN102314522B (zh) | 2010-06-30 | 2010-06-30 | 一种模拟集成电路设计优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102314522B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8640077B1 (en) * | 2012-07-30 | 2014-01-28 | International Business Machines Corporation | Capturing mutual coupling effects between an integrated circuit chip and chip package |
CN103268380B (zh) * | 2013-05-24 | 2016-09-21 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种提高布图效率的模拟集成电路版图的设计方法 |
CN105631075B (zh) * | 2014-11-04 | 2018-09-11 | 中国科学院微电子研究所 | 一种标准单元优化方法及系统 |
CN106326507B (zh) * | 2015-06-24 | 2019-07-16 | 中国科学院微电子研究所 | 一种模拟集成电路约束提取方法及系统 |
CN105302971A (zh) * | 2015-11-05 | 2016-02-03 | 天津大学 | 一种波导型光电探测器等效电路的建模方法 |
CN105303008B (zh) * | 2015-12-03 | 2019-02-05 | 中科芯云微电子科技有限公司 | 一种模拟集成电路优化方法和系统 |
CN105574245A (zh) * | 2015-12-11 | 2016-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 高效率模拟电路版图设计流程方法 |
CN106934121B (zh) * | 2016-12-30 | 2020-02-18 | 北京华大九天软件有限公司 | 一种测试器件模型仿真结果正确性的方法 |
CN107239594B (zh) * | 2017-04-26 | 2020-11-27 | 中车株洲电力机车研究所有限公司 | 一种基于pspice的模拟电路分散性优化方法 |
CN109753705B (zh) * | 2018-12-24 | 2020-04-03 | 北京华大九天软件有限公司 | 一种集成电路设计中ic初值估算方法 |
CN112149372B (zh) * | 2020-09-08 | 2023-11-10 | 珠海格力电器股份有限公司 | 器件仿真模型的构建方法、装置、设备及存储介质 |
CN112417803B (zh) * | 2020-12-02 | 2024-02-06 | 苏州复鹄电子科技有限公司 | 一种基于人工智能算法的模拟集成电路设计参数自动优化方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101714176A (zh) * | 2009-12-21 | 2010-05-26 | 宁波大学 | 一种模拟运算放大器集成电路优化方法 |
-
2010
- 2010-06-30 CN CN 201010214142 patent/CN102314522B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101714176A (zh) * | 2009-12-21 | 2010-05-26 | 宁波大学 | 一种模拟运算放大器集成电路优化方法 |
Non-Patent Citations (6)
Title |
---|
Parallel on Analog Circuit Synthesis;Yuping Wu,et al.;《Proceedings of 2009 International Conference on Computational Intelligence and Software Engineering》;20091213;第Ⅱ节第1段以及图1(a) * |
Yuping Wu,et al..Parallel on Analog Circuit Synthesis.《Proceedings of 2009 International Conference on Computational Intelligence and Software Engineering》.2009,1-5. |
代扬.模拟集成电路自动化设计方法的研究.《中国优秀硕士学位论文全文数据库 信息科技辑》.2004,(第04期),第2章第2.1节至第2.2节. |
吴玉平.模拟集成电路的设计完整性和技术展望.《第十六届全国半导体集成电路硅材料学术会议论文集》.2009,1-5. |
模拟集成电路的设计完整性和技术展望;吴玉平;《第十六届全国半导体集成电路硅材料学术会议论文集》;20091027;第1节以及第3节 * |
模拟集成电路自动化设计方法的研究;代扬;《中国优秀硕士学位论文全文数据库 信息科技辑》;20041215(第04期);第2章第2.1节至第2.2节 * |
Also Published As
Publication number | Publication date |
---|---|
CN102314522A (zh) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102314522B (zh) | 一种模拟集成电路设计优化方法 | |
US8494670B2 (en) | Monte-Carlo based accurate corner extraction | |
CN109710960A (zh) | 半导体装置制造工艺 | |
US11341304B2 (en) | Machine learning based methods and apparatus for integrated circuit design delay calculation and verification | |
US9798846B2 (en) | Dynamic weighting and ranking of circuit designs for analog circuit design optimization | |
CN105334746A (zh) | 用于创建控制设备的函数的方法 | |
CN104133955A (zh) | 一种提取电路寄生参数的方法 | |
JP6973386B2 (ja) | 解析装置、解析方法、およびプログラム | |
US20110185332A1 (en) | Model based simulation and optimization methodology for design checking | |
JP2013020614A (ja) | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム | |
US8943450B1 (en) | Model based analog block coverage system | |
WO2008040748A1 (en) | Method and apparatus for the simultaneous multi-level and/or multi-simulator design optimization of electronic circuits | |
CN106716423A (zh) | 使用卷积和迭代方法的热模拟 | |
CN102024067A (zh) | 一种模拟电路工艺移植的方法 | |
CN102542079A (zh) | 一种电路仿真器间器件模型数据的转换方法及装置 | |
CN113779910B (zh) | 产品性能分布预测方法及装置、电子设备及存储介质 | |
US10803218B1 (en) | Processor-implemented systems using neural networks for simulating high quantile behaviors in physical systems | |
US20120166168A1 (en) | Methods and systems for fault-tolerant power analysis | |
CN102467593A (zh) | 非线性电路时域模型降阶方法及装置 | |
CN102915385A (zh) | 一种基于时域梯形法差分的互连线模型降阶方法 | |
JP4871194B2 (ja) | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 | |
US20060136850A1 (en) | Method of parasitic extraction from a previously calculated capacitance solution | |
EP4057095B1 (en) | Analysis apparatus, analysis method and program | |
JP5328987B2 (ja) | ハイブリッド微分代数プロセスモデルの状態量を計算する方法およびプロセス計算機 | |
US20170220726A1 (en) | Method and system for performing a design space exploration of a circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |