CN105631075B - 一种标准单元优化方法及系统 - Google Patents

Abstract

本发明公开了一种标准单元优化方法及系统，该方法包括：获取标准单元的当前电路和与当前电路相对应的当前版图；提取当前版图的寄生参数；在当前电路中增加寄生参数，生成带寄生电路；对带寄生电路进行性能测试，得到带寄生电路的性能测试值；如果性能测试值不满足性能指标的要求，则对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路；根据参照电路，完成当前电路的更新；根据更新后的当前电路，完成当前版图的更新。本发明方法及系统可以有效提高标准单元电路和版图的设计效率。

Description

一种标准单元优化方法及系统

技术领域

本发明涉及集成电路设计技术领域，特别涉及一种标准单元优化方法及系统。

背景技术

在集成电路设计中，需要在晶体管的层次上进行每个单元的性能、面积的优化设计，随着大规模集成电路的发展，电路结构越来越复杂，设计周期也越来越长，为了提高电路和版图的设计效率，现提出了标准单元法。标准单元法即是将人工设计好的各种成熟的、优化的、版图等高的标准单元存储在一个单元数据库中，这样就可以通过调用单元数据库的这些标准单元，以适当方式将它们排成几行，使芯片成长方形，行间留出足够的空隙作为单元行间的连线通道，在此基础上，就可以根据已有的布局、布线算法，利用EDA(Electronic design automation，电子设计自动化)工具自动布出用户所要求的集成电路。

传统的标准单元优化方法如图1所示，包括如下步骤：

步骤1：输入标准单元的电路原理图、性能指标及测试激励。

步骤2：手动设定标准单元的器件参数值。

步骤3：通过电路仿真对标准单元电路(不含寄生参数)进行性能测试。

步骤4：将经步骤3获得的性能测试值与输入的性能指标进行比较，如果性能测试值满足性能指标的要求，则执行步骤5，否则执行步骤2。

步骤5：手动设计标准单元版图。

步骤6：通过寄生提取工具提取标准单元版图的寄生参数。

步骤7：通过电路仿真对标准单元电路(含寄生参数)进行性能测试。

步骤8：将经步骤7获得的性能测试值与输入的性能指标进行比较，如果性能测试值满足性能指标的要求，则执行步骤10，否则执行步骤9。

步骤9：手动调整标准单元的器件参数值，然后执行步骤5。

步骤10：输出标准单元电路、版图及经步骤7获得的性能测试值。

该传统的标准单元优化方法主要采用手动设计，即手动调整器件参数值、手动设计版图、手动调用电路仿真器、手动调用寄生提取工具等，因此存在设计效率低下，设计周期较长，进而限制了优化过程中对优化解空间的探索次数的问题，这将最终降低标准单元库的建库效率。另外，随着集成电路工艺的进步，特征尺寸不断缩小，电路性能受寄生参数的影响变得更为显著，上述步骤3中不考虑寄生参数的电路仿真评估出的电路性能的可信度在不断下降，这将从另一方面影响标准单元的设计效率及标准单元库的建库效率。

发明内容

本发明实施例的目的是提供一种适合于自动进行标准单元优化的标准单元优化方法及系统。

为了实现上述目的，本发明采用的技术方案为：一种标准单元优化方法，包括：

获取标准单元的当前电路和与所述当前电路相对应的当前版图；

提取所述当前版图的寄生参数；

在所述当前电路中增加所述寄生参数，生成带寄生电路；

对所述带寄生电路进行性能测试，得到带寄生电路的性能测试值；

如果所述性能测试值不满足性能指标的要求，则：

对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路；

根据所述参照电路，调整所述当前电路中的器件参数值，完成当前电路的更新；

将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新。

优选的是，所述器件参数值为MOS管的栅长和栅宽，所述对带寄生电路的器件参数值进行调整得到已调整电路包括：

以对带寄生电路中所有同类型的MOS管的栅宽进行相同尺度的调整，及对带寄生电路中栅极连接在一起的一对MOS管的栅长进行相同尺度的调整为约束条件，对带寄生电路的MOS管的栅长和栅宽进行调整得到已调整电路。

优选的是，所述对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路包括：

对带寄生电路的器件参数值进行调整，得到已调整电路；

对已调整电路进行性能测试，得到已调整电路的性能测试值；

判断所述已调整电路的性能测试值与所述性能指标间的相对误差是否超出所述预设误差范围；

如是，则：

判断所述已调整电路的性能测试值与所述性能指标间的差值的绝对值是否小于所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，如是，则将所述带寄生电路更新为所述已调整电路；

如否，则：

将所述已调整电路作为所述参照电路。

优选的是，所述对带寄生电路的器件参数值进行调整得到已调整电路包括：

根据所述带寄生电路的性能测试值与所述性能指标间的差值，对所述带寄生电路的器件参数值进行调整。

优选的是，所述根据所述带寄生电路的性能测试值与所述性能指标间的差值，对所述带寄生电路的器件参数值进行调整包括：

根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围；

对器件参数值在对应器件参数值的取值范围内进行随机调整。

优选的是，所述根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围包括：

计算所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，作为基准值；

将所述基准值取负加设定值得到增益下限，将所述基准值加所述设定值得到增益上限；

将所述带寄生电路的器件参数值分别乘以所述增益下限和所述增益上限，得到对应器件参数值的取值范围。

优选的是，所述将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新包括：

获取与所述当前版图相对应的电路作为上一电路；

计算所述当前电路的MOS管的栅宽与所述上一电路的对应MOS管的栅宽间的差值，作为MOS管的栅宽差值；

计算所述当前电路的MOS管的栅长与所述上一电路的对应MOS管的栅长间的差值，作为MOS管对的栅长差值；

在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，及将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图；

将所述当前版图更新为所述最新版图。

优选的是，所述在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，及将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图包括：

在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到已调整栅宽的版图；

在所述已调整栅宽的版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图。

优选的是，所述在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到已调整栅宽的版图包括：

在所述当前版图的基础上，将PMOS管的栅宽增加PMOS管的栅宽差值，得到已调整PMOS栅宽的版图；

在所述已调整PMOS栅宽的版图的基础上，将NMOS管的栅宽增加NMOS管的栅宽差值，得到所述已调整栅宽的版图。

优选的是，所述在所述已调整栅宽的版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图包括：

将栅极连接在一起的一对MOS管视为同一MOS管；

在所述已调整栅宽的版图的基础上，顺次将不同MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图。

为了实现上述目的，本发明采用的技术方案为：一种标准单元优化系统，包括：

获取模块，用于获取标准单元的当前电路和与所述当前电路相对应的当前版图；

寄生参数提起模块，用于提取所述当前版图的寄生参数；

带寄生电路生成模块，用于在所述当前电路中增加所述寄生参数，生成带寄生电路；

测试模块，用于对所述带寄生电路进行性能测试，得到带寄生电路的性能测试值；

判断模块，用于判断所述性能测试值是否满足性能指标的要求；

参数调整模块，用于在所述性能测试值不满足性能指标的要求的情况下，对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路；

电路更新模块，用于根据所述参照电路，调整所述当前电路中的器件参数值，完成当前电路的更新；以及，

版图更新模块，用于将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新。

优选的是，所述参数调整模块还包括：

参数调整单元，用于对带寄生电路的器件参数值进行调整，得到已调整电路；

调整测试单元，用于对已调整电路进行性能测试，得到已调整电路的性能测试值；

调整判断单元，用于判断所述已调整电路的性能测试值与所述性能指标间的相对误差是否超出所述预设误差范围，如是则输出调整信号，如否则将所述已调整电路作为所述参照电路；以及，

调整更新单元，用于在接收到所述调整信号后，判断所述已调整电路的性能测试值与所述性能指标间的差值的绝对值是否小于所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，如是，则将所述带寄生电路更新为所述已调整电路。

优选的是，所述参数调整单元还用于根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围，并对器件参数值在对应器件参数值的取值范围内进行随机调整。

本发明的有益效果在于，本发明的标准单元优化方法及系统通过以对考虑寄生参数的电路进行性能测试指导电路和版图设计的方式，实现了标准单元电路和版图设计的高度结合，这将对电路和版图的设计调整提供更为有效的方向，进而一方面可以从本质上减少优化调整的次数，另一方面使得利用具有处理能力的装置自动完成标准单元的优化成为可能，而自动完成标准单元的优化可以在有限的时间内显著增加对优化解空间的探索次数。由此可见，本发明的标准单元优化方法及系统不仅从本质上可以提高电路和版图的设计效率，而且从可自动完成整个标准单元的优化过程的角度也可以大大提高电路和版图的设计效率，从而可以提高标准单元库的建库效率。

附图说明

图1示出了传统标准单元优化方法的流程图；

图2示出了根据本发明所述标准单元优化方法的一种实施方式的流程图；

图3示出了对带寄生电路的器件参数值进行调整，最终得到参考电路的一种实施方式的流程图；

图4a示出了当前版图的一种结构；

图4b示出了在图4a所示的当前版图基础上，将PMOS管的栅宽增加PMOS管的栅宽差值，得到的已调整PMOS栅宽的版图的结构；

图5a示出了当前版图的另一种结构；

图5b示出了在图5a所示的当前版图基础上，将一对MOS管的栅长增加对应MOS管的栅长差值后的版图结构；

图6示出了根据本发明所述标准单元优化系统的一种实施结构的方框原理图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

为了解决现有标准单元优化存在的效率低的技术问题，本发明提出了一种适合于利用具有处理能力的装置自动完成标准单元的优化的标准单元优化方法，如图2所示，本发明的标准单元优化方法具体包括如下步骤：

步骤S1：获取标准单元的当前电路和与当前电路相对应的当前版图；在此，最初的当前电路和当前版图可由人工根据实际需求选择输入。

步骤S2：提取当前版图的寄生参数，该寄生参数通常包括寄生电容、寄生电感和寄生电阻。

步骤S3：在当前电路中增加步骤S2中提取得到的寄生参数，生成带寄生电路。

步骤S4：例如通过电路仿真对带寄生电路进行性能测试，得到带寄生电路的性能测试值。

步骤S5：判断该带寄生电路的性能测试值是否满足性能指标(该性能指标可由人工根据标准单元设计要求输入)的要求，如是，则输出当前电路、当前版图及带寄生电路的性能测试值，以保存在标准单元库中；如否，则执行步骤S6。

步骤S6：对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路。

步骤S7：根据该参照电路，调整当前电路中的器件参数值，即将当前电路中的器件参数值调整为与参照电路中的对应器件参数值一致，完成当前电路的更新。

步骤S8：将当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新。

本发明的标准单元优化方法通过对考虑寄生参数的电路进行性能测试指导标准单元电路和版图设计，实现了标准单元电路和版图设计的高度结合，这将对电路和版图的设计调整提供更为有效的方向，进而一方面可以从本质上减少优化调整的次数，另一方面使得利用具有处理能力的装置自动完成标准单元的优化成为可能，而自动完成标准单元的优化可以在有限的时间内显著增加对优化解空间的探索次数。由此可见，本发明的标准单元优化方法及系统不仅可以提高手动设计标准单元电路和版图的设计效率，而且从可自动完成整个标准单元优化过程的角度更是可以大大提高电路和版图的设计效率，从而可以提高标准单元库的建库效率。

对于集成电路的标准单元而言，上述器件参数值可以是MOS管的栅长及/或栅宽，其中，对于MOS管的栅宽的调整，要以对带寄生电路中所有同类型的MOS管的栅宽进行相同尺度的调整为约束条件，即对带寄生电路中的所有PMOS管进行相同尺度的调整，及对带寄生电路中的所有NMOS管进行相同尺度的调整；对于MOS管的栅长的调整，要以对带寄生电路中栅极连接在一起的一对MOS管(该一对MOS管包括一个PMOS管和一个NMOS管)的栅长进行相同尺度的调整为约束条件。为了获得性能更好的标准单元电路和版图，上述器件参数值包括MOS管的栅长和栅宽，上述步骤S6进而可进一步限定为：以对带寄生电路中所有同类型的MOS管的栅宽进行相同尺度的调整，及对带寄生电路中栅极连接在一起的一对MOS管的栅长进行相同尺度的调整为约束条件，对带寄生电路的MOS管的栅长和栅宽进行调整得到已调整电路。

由于步骤S6中对带寄生电路的器件参数值进行调整得到已调整电路是以使得已调整电路进行性能测试得到的性能测试值与性能指标间的相对误差在预设误差范围内为目标，因此，为了提高获得参照电路的效率，上述步骤S6可进一步包括：

步骤S61：对带寄生电路的器件参数值进行调整，得到已调整电路。

步骤S62：对已调整电路进行性能测试，得到已调整电路的性能测试值。

步骤S63：判断已调整电路的性能测试值与性能指标间的相对误差是否超出预设误差范围，如是，则执行步骤S64，如否，则将已调整电路作为参照电路。

步骤S64：判断已调整电路的性能测试值与性能指标间的差值的绝对值是否小于带寄生电路的性能测试值与性能指标间的差值的绝对值，如是，则执行步骤S65；如否，则继续执行步骤S61。

步骤S65：将带寄生电路更新为已调整电路，之后执行步骤S61。

通过以上步骤S64和步骤S65，可以逐步缩小带寄生电路的性能测试值与性能指标之间的相对误差，这使得对带寄生电路的每一次有效调整(该有效调整包括使已调整电路的性能测试值与性能指标间的相对误差在预设误差范围内的调整及使已调整电路的性能测试值与性能指标间的差值的绝对值是否小于带寄生电路的性能测试值与性能指标间的差值的绝对值的调整)都将使对应的已调整电路更加接近参照电路，进而为获得参照电路提供尽可能短的调整路径，提高了获得参照电路的效率。

为了提高有效调整次数占所有调整次数的比例，上述对带寄生电路的器件参数值进行调整得到已调整电路可进一步包括：根据带寄生电路的性能测试值与性能指标间的差值，对带寄生电路的器件参数值进行调整，以通过。该根据带寄生电路的性能测试值与性能指标间的差值，对带寄生电路的器件参数值进行调整例如可包括：根据所述带寄生电路的性能测试值与性能指标间的差值，确定带寄生电路的器件参数值的取值范围；及对器件参数值在对应器件参数值的取值范围内进行随机调整。

为了确定合适的器件参数值的取值范围，以提高对应调整成为有效调整的几率，上述根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围可包括：计算带寄生电路的性能测试值与性能指标间的差值的绝对值，作为基准值；将该基准值取负加设定值得到增益下限，将基准值加设定值得到增益上限，该设定值可以根据对应器件参数值的调整尺度限定设置，该设定值通常可以选择为1；将带寄生电路的器件参数值分别乘以上述增益下限和上述增益上限，得到对应器件参数值的取值范围。例如，设性能指标为Ptgt、带寄生电路的性能测试值为Picur，MOS管的栅宽值和栅长值分别为Wcur和Lcur，则对应MOS管的调整后的栅宽值Wnew＝Wcur×[1+Rand(-1，1)×(Ptgt-Pcur)]，对应MOS管的调整后的栅长值Lnew＝Lcur×[1+Rand(-1，1)×(Ptgt-Pcur)]，其中Rand(-1，1)为在(-1，1)之间的随机数，因此通过Rand(-1，1)限定了器件参数值的取值范围。

在既进行MOS管的栅宽调整又进行MOS管的栅长调整的实施例中，上述步骤S8中，将当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新可进一步包括如下步骤：

步骤S81：获取与当前版图相对应的电路作为上一电路。

步骤S82：计算当前电路(由于步骤S8在步骤S7后执行，所以该当前电路已是经步骤S7更新后的电路)的MOS管的栅宽与上一电路的对应MOS管的栅宽间的差值，作为MOS管的栅宽差值。

步骤S83：计算当前电路的MOS管的栅长与上一电路的对应MOS管的栅长间的差值，作为MOS管对的栅长差值。

步骤S84：在当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，及将MOS管的栅长增加对应MOS管的栅长差值，得到与当前电路相对应的最新版图。该步骤可以先在当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到已调整栅宽的版图，再在已调整栅宽的版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到与当前电路相对应的最新版图；也可以先在当前版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到已调整栅长的版图，再在已调整栅长的版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到与当前电路相对应的最新版图；上述两种调整方式的调整效果是一致的。

步骤S85：将当前版图更新为最新版图。

进一步地，上述在当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到已调整栅宽的版图的步骤可先在当前版图或者在已调整栅长的版图的基础上，将PMOS管的栅宽增加PMOS管的栅宽差值，得到已调整PMOS栅宽的版图，再在已调整PMOS栅宽的版图的基础上，将NMOS管的栅宽增加NMOS管的栅宽差值，得到已调整栅宽的版图；也可先在当前版图或者在已调整栅长的版图的基础上，将NMOS管的栅宽增加NMOS管的栅宽差值，得到已调整NMOS栅宽的版图，再在已调整NMOS栅宽的版图的基础上，将PMOS管的栅宽增加NMOS管的栅宽差值，得到已调整栅宽的版图；上述两种调整方式的调整效果是一致的。

同样是进一步地，上述在已调整栅宽的版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图包括：将栅极连接在一起的一对MOS管视为同一MOS管，即栅极连接在一起的一对MOS管需要同时进行栅长的调整；在已调整栅宽的版图或者在当前版图的基础上，顺次将不同MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图。

以下说明在如图4a所示的当前版图的基础上，上述将PMOS管的栅宽增加PMOS管的栅宽差值，得到如图4b所示的已调整PMOS栅宽的版图的具体操作方法，该操作方法包括如下步骤：

步骤S841：在当前版图中搜索出PMOS扩散层图形。

步骤S842：获取当前版图所有各层图形的点。

步骤S843：针对每一点，判断该点是否位于PMOS扩散层图形上边沿线PL的上方或位于PMOS扩散层图形上边沿线PL上，如是，则将该点的Y坐标值(Y方向为栅宽方向)增加PMOS管的栅宽差值，且保持该点的X坐标值(X方向为栅长方向)不变；如否，则保持该点的X坐标值和Y坐标值均不变；处理完所有各层图形的点后，得到已调整PMOS栅宽的版图。

相应地，在已调整PMOS栅宽的版图的基础上，将NMOS管的栅宽增加NMOS管的栅宽差值，得到已调整栅宽的版图的具体操作方法包括如下步骤：

步骤S844：在已调整PMOS栅宽的版图中搜索出NMOS扩散层图形。

步骤S845：获取已调整PMOS栅宽的版图所有各层图形的点。

步骤S846：针对每一点，判断该点是否位于NMOS扩散层图形上边沿线NL的上方或位于NMOS扩散层图形上边沿线NL上，如是，则将该点的Y坐标值增加NMOS的栅宽差值，且保持该点的X坐标值不变；如否，则保持该点的X坐标值和Y坐标值均不变。处理完所有各层图形的点后，得到已调整栅宽的版图。

以下说明在如图5a所示的当前版图的基础上，调整一对MOS管的栅长，得到如图5b所示的调整一对MOS管的栅长后的版图的具体操作方法，该操作方法包括如下步骤：

步骤S847：在当前版图上，找到要调整的一对MOS管的栅图形。

步骤S848：求解栅图形与PMOS扩散层图形间的重叠区域，得到重叠区域图形GP。

步骤S849：求得重叠区域图形GP的右边沿线LP及其向上越过PMOS扩散层图形的外延线LPU和其向下越过PMOS扩散层图形的外延线LPB。

步骤S850：求解栅图形与NMOS扩散层图形间的重叠区域，得到重叠区域图形GN。

步骤S851：求得重叠区域图形GN的右边沿线LN及其向上越过NMOS扩散层图形的外延线LNU和其向下越过NMOS扩散层图形的外延线LNB。

步骤S852：去除外延线LPB低于NMOS扩散层图形的上边沿线部分，去除外延线LNU高于PMOS扩散层图形的下边沿线部分。

步骤S853：选定线LPU、LP、LPB、LNU、LN、LNB作为参考线，处理当前版图所有各层图形的点，若该点位于参考线的右侧或在参考线上，则将该点的X坐标值增加对应MOS管的栅长差值△L，而该点的Y坐标值保持不变，否则保持该点的X坐标值和Y坐标值不变。

在调整MOS管的栅长和栅宽时，对于不同的版图基础，可参照上述具体操作步骤执行。

与上述标准单元优化方法相对应，如图6所示，本发明的标准单元优化系统包括获取模块1、寄生参数提起模块2、带寄生电路生成模块3、测试模块4、判断模块5、参数调整模块6、电路更新模块7、版图更新模块8，该获取模块1用于获取标准单元的当前电路和与所述当前电路相对应的当前版图；该寄生参数提起模块2用于提取所述当前版图的寄生参数；该带寄生电路生成模块3用于在所述当前电路中增加所述寄生参数，生成带寄生电路；该测试模块4用于对所述带寄生电路进行性能测试，得到带寄生电路的性能测试值；该判断模块5用于判断所述性能测试值是否满足性能指标的要求；该参数调整模块6用于在所述性能测试值不满足性能指标的要求的情况下，对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路；该电路更新模块7用于根据所述参照电路，调整所述当前电路中的器件参数值，完成当前电路的更新；该版图更新模块8用于将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新。

进一步地，上述参数调整模块6还可包括参数调整单元、调整测试单元、调整判断单元和调整更新单元(图中未示出)，该参数调整单元用于对带寄生电路的器件参数值进行调整，得到已调整电路；该调整测试单元用于对已调整电路进行性能测试，得到已调整电路的性能测试值；该调整判断单元用于判断所述已调整电路的性能测试值与所述性能指标间的相对误差是否超出所述预设误差范围，如是则输出调整信号，如否则将所述已调整电路作为所述参照电路；该调整更新单元用于在接收到所述调整信号后，判断所述已调整电路的性能测试值与所述性能指标间的差值的绝对值是否小于所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，如是，则将所述带寄生电路更新为所述已调整电路。

更进一步地，上述参数调整单元还可用于根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围，并对器件参数值在对应器件参数值的取值范围内进行随机调整。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于模块、系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的模块、系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (13)

1.一种标准单元优化方法，其特征在于，包括：

获取标准单元的当前电路和与所述当前电路相对应的当前版图；

提取所述当前版图的寄生参数；

在所述当前电路中增加所述寄生参数，生成带寄生电路；

对所述带寄生电路进行性能测试，得到带寄生电路的性能测试值；

如果所述性能测试值不满足性能指标的要求，则：

对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路；

根据所述参照电路，调整所述当前电路中的器件参数值，完成当前电路的更新；

将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新。

2.根据权利要求1所述的方法，其特征在于，所述器件参数值为MOS管的栅长和栅宽，所述对带寄生电路的器件参数值进行调整得到已调整电路包括：

以对带寄生电路中所有同类型的MOS管的栅宽进行相同尺度的调整，及对带寄生电路中栅极连接在一起的一对MOS管的栅长进行相同尺度的调整为约束条件，对带寄生电路的MOS管的栅长和栅宽进行调整得到已调整电路。

3.根据权利要求1或2所述的方法，其特征在于，所述对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路包括：

对带寄生电路的器件参数值进行调整，得到已调整电路；

对已调整电路进行性能测试，得到已调整电路的性能测试值；

判断所述已调整电路的性能测试值与所述性能指标间的相对误差是否超出所述预设误差范围；

如是，则：

判断所述已调整电路的性能测试值与所述性能指标间的差值的绝对值是否小于所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，如是，则将所述带寄生电路更新为所述已调整电路；

如否，则：

将所述已调整电路作为所述参照电路。

4.根据权利要求3所述的方法，其特征在于，所述对带寄生电路的器件参数值进行调整得到已调整电路包括：

根据所述带寄生电路的性能测试值与所述性能指标间的差值，对所述带寄生电路的器件参数值进行调整。

5.根据权利要求4所述的方法，其特征在于，所述根据所述带寄生电路的性能测试值与所述性能指标间的差值，对所述带寄生电路的器件参数值进行调整包括：

根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围；

对器件参数值在对应器件参数值的取值范围内进行随机调整。

6.根据权利要求5所述的方法，其特征在于，所述根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围包括：

计算所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，作为基准值；

将所述基准值取负加设定值得到增益下限，将所述基准值加所述设定值得到增益上限；

将所述带寄生电路的器件参数值分别乘以所述增益下限和所述增益上限，得到对应器件参数值的取值范围。

7.根据权利要求2所述的方法，其特征在于，所述将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新包括：

获取与所述当前版图相对应的电路作为上一电路；

计算所述当前电路的MOS管的栅宽与所述上一电路的对应MOS管的栅宽间的差值，作为MOS管的栅宽差值；

计算所述当前电路的MOS管的栅长与所述上一电路的对应MOS管的栅长间的差值，作为MOS管对的栅长差值；

在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，及将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图；

将所述当前版图更新为所述最新版图。

8.根据权利要求7所述的方法，其特征在于，所述在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，及将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图包括：

在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到已调整栅宽的版图；

在所述已调整栅宽的版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图。

9.根据权利要求8所述的方法，其特征在于，所述在所述当前版图的基础上，将MOS管的栅宽增加对应MOS管的栅宽差值，得到已调整栅宽的版图包括：

在所述当前版图的基础上，将PMOS管的栅宽增加PMOS管的栅宽差值，得到已调整PMOS栅宽的版图；

在所述已调整PMOS栅宽的版图的基础上，将NMOS管的栅宽增加NMOS管的栅宽差值，得到所述已调整栅宽的版图。

10.根据权利要求8所述的方法，其特征在于，所述在所述已调整栅宽的版图的基础上，将MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图包括：

将栅极连接在一起的一对MOS管视为同一MOS管；

在所述已调整栅宽的版图的基础上，顺次将不同MOS管的栅长增加对应MOS管的栅长差值，得到与所述当前电路相对应的最新版图。

11.一种标准单元优化系统，其特征在于，包括：

获取模块，用于获取标准单元的当前电路和与所述当前电路相对应的当前版图；

寄生参数提起模块，用于提取所述当前版图的寄生参数；

带寄生电路生成模块，用于在所述当前电路中增加所述寄生参数，生成带寄生电路；

测试模块，用于对所述带寄生电路进行性能测试，得到带寄生电路的性能测试值；

判断模块，用于判断所述性能测试值是否满足性能指标的要求；

参数调整模块，用于在所述性能测试值不满足性能指标的要求的情况下，对带寄生电路的器件参数值进行调整得到已调整电路，直至对已调整电路进行性能测试得到的性能测试值与所述性能指标间的相对误差在预设误差范围内为止，并将最终得到的已调整电路作为参照电路；

电路更新模块，用于根据所述参照电路，调整所述当前电路中的器件参数值，完成当前电路的更新；以及，

版图更新模块，用于将所述当前版图调整为与更新后的当前电路相对应的版图，完成当前版图的更新。

12.根据权利要求11所述的系统，其特征在于，所述参数调整模块还包括：

参数调整单元，用于对带寄生电路的器件参数值进行调整，得到已调整电路；

调整测试单元，用于对已调整电路进行性能测试，得到已调整电路的性能测试值；

调整判断单元，用于判断所述已调整电路的性能测试值与所述性能指标间的相对误差是否超出所述预设误差范围，如是则输出调整信号，如否则将所述已调整电路作为所述参照电路；以及，

调整更新单元，用于在接收到所述调整信号后，判断所述已调整电路的性能测试值与所述性能指标间的差值的绝对值是否小于所述带寄生电路的性能测试值与所述性能指标间的差值的绝对值，如是，则将所述带寄生电路更新为所述已调整电路。

13.根据权利要求12所述的系统，其特征在于，所述参数调整单元还用于根据所述带寄生电路的性能测试值与所述性能指标间的差值，确定带寄生电路的器件参数值的取值范围，并对器件参数值在对应器件参数值的取值范围内进行随机调整。