CN103022032A - 标准单元库版图设计方法、布局方法及标准单元库 - Google Patents
标准单元库版图设计方法、布局方法及标准单元库 Download PDFInfo
- Publication number
- CN103022032A CN103022032A CN201210526483XA CN201210526483A CN103022032A CN 103022032 A CN103022032 A CN 103022032A CN 201210526483X A CN201210526483X A CN 201210526483XA CN 201210526483 A CN201210526483 A CN 201210526483A CN 103022032 A CN103022032 A CN 103022032A
- Authority
- CN
- China
- Prior art keywords
- standard cell
- substrate
- domain
- layout design
- linkage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种标准单元库版图设计方法，包括：确定标准单元库的版图设计基本参数，所述衬底连接单元用于为标准单元库中标准单元提供衬底电压，而所述标准单元库中标准单元的版图设计基本参数中不包括衬底连接总线；根据所述衬底连接单元的版图设计基本参数和衬底连接单元的版图设计规则，确定所述衬底连接单元的版图；本发明还提供一种标准单元库，包括衬底连接单元；本发明还提供一种标准单元库版图布局方法。本发明中，能够优化标准单元中的晶体管的尺寸，增加标准单元版图中的布线资源。
Description
技术领域
本发明涉及标准单元库设计技术领域，尤其涉及一种标准单元库版图设计方法、布局方法及标准单元库。
背景技术
标准单元库是超大规模集成电路（VLSI，Very Large Scale Integration）自动化设计的基础，应用优化的标准单元库能够自动进行逻辑综合和版图布局布线，提高设计效率。
现有技术中的标准单元库的设计方法，包括以下步骤：
步骤101，标准单元库的方案设计，根据标准单元库的用途和面向的工艺确定单元库的诸如电路器件基本设计尺寸、整套标准单元库最高频率等各项技术指标；
步骤102，标准单元库的电路设计，包括根据逻辑单元的速度和功耗技术指标的要求，设计不同驱动能力的器件尺寸；
步骤103，标准单元库的版图设计，根据相关工艺参数及单元库技术指标确定版图设计基本参数，例如版图设计的单元高度、线道宽度、线道数量以及区域划分等等；
步骤104，标准单元库的版图设计优化，比如面积和性能优化等。
如图1所示为现有技术中的标准单元的版图结构示意图，从图1中可以看出，为标准单元提供衬底电压是通过标准单元的版图结构中包含衬底连接总线，衬底连接总线占用部分布线资源，因而晶体管的尺寸受到了明显的限制，造成标准单元中的布线资源减少。
发明内容
本发明提供一种标准单元库版图设计方法、布局方法及标准单元库，能够优化标准单元中的晶体管的尺寸，增加标准单元版图中的布线资源，有利于优化标准单元库的设计开发流程和提高数字电路的后端设计效率。
一种标准单元库版图设计方法，包括以下步骤：
确定标准单元库的版图设计基本参数，所述衬底连接单元用于为标准单元库中标准单元提供衬底电压，而所述标准单元库中标准单元的版图设计基本参数中不包括衬底连接总线；
根据所述衬底连接单元的版图设计基本参数和衬底连接单元的版图设计规则，确定所述衬底连接单元的版图。
优选地，所述衬底连接单元的版图设计基本参数包括：衬底连接单元的单元高度、中线位置、水平布线间距、垂直布线间距和电源/地总线宽度。
优选地，所述方法还可以包括：
确定填充单元的版图设计基本参数，其中，所述填充单元的版图设计基本参数中不包括衬底总线宽度；
根据所述填充单元的版图设计基本参数和所述填充单元的版图结构确定所述填充单元的版图。
一种标准单元库，所述标准单元库中包括衬底连接单元，所述衬底连接单元的版图结构由版图设计基本参数确定基本结构，以版图结构长度方向的中线为分界，所述中线的一侧和另一侧分别设置满足有源区设计规则的有源区，所述中线的一侧设有电源总线，所述中线的另一侧设有地总线；所述电源总线通过电源衬底连接总线连接至所述中线一侧的有源区，所述中线一侧的有源区通过设于有源区的接触孔与所述电源衬底连接总线相连；所述地总线通过地衬底连接总线连接至所述中线另一侧的有源区，所述中线另一侧的有源区通过设于有源区的接触孔与所述地衬底连接总线相连。
一种标准单元库版图布局方法，包括以下步骤：
将衬底连接单元等间距隔行布置在版图中，得到具有衬底连接单元的版图；
在所述具有衬底连接单元的版图中，进行标准单元的布局。
优选地，所述进行标准单元的自动布局的步骤之后还包括：
根据标准单元的空隙情况，插入填充单元。
本发明具有以下有益效果：
在标准单元的版图中取消了衬底连接总线，可以优化标准单元中的晶体管的尺寸，且能够增加标准单元版图中的布线资源，同时，在版图设计阶段，增加了衬底连接单元，为标准单元提供衬底电压，该种设计有利于优化标准单元库的设计开发流程和提高数字电路的后端设计效率。
附图说明
图1为现有技术中的标准单元的版图结构示意图；
图2为依本发明实施例方法所设计的单位驱动反相器标准单元的版图结构示意图；
图3为本发明实施例的衬底连接单元的版图结构示意图；
图4为本发明实施例的填充单元的版图结构示意图；
图5为本发明实施例的版图布局结构示意图；
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
通常标准单元库中包括电路逻辑单元和特殊单元，现有技术中标准单元库中的标准单元版图包含衬底总线，以连接电源和地总线，为标准单元提供衬底电压，但是衬底连接总线占用标准单元的布线资源，因而晶体管的尺寸受到了明显的限制，造成标准单元中的布线资源减少，本发明为了解决这个问题，在标准单元库中增加了单独的衬底连接单元，这样可以优化标准单元中的晶体管的尺寸，且能够增加标准单元版图中的布线资源。
本发明实施例提供一种标准单元库版图设计方法，所述方法包括以下步骤：
步骤101，确定标准单元和衬底连接单元的版图设计基本参数，其中，所述标准单元的版图设计基本参数中不包括衬底总线宽度；
根据标准单元库性能指标确定版图设计基本参数，然后将版图设计基本参数进行保存并作为整套标准单元库的技术文档中的一部分。所述标准单元的版图设计基本参数包括：标准单元库中单元高度、中线位置、水平布线间距、垂直布线间距和电源/地总线宽度。所述衬底连接单元的版图设计基本参数包括：衬底连接单元的单元高度、中线位置、水平布线间距、垂直布线间距和电源/地总线宽度。
所述衬底连接单元用于为标准单元提供衬底电压。
步骤102，根据标准单元和衬底连接单元的版图设计基本参数，分别设计所述标准单元和所述衬底连接单元的版图结构，所述标准单元的版图结构中不包含衬底连接总线，所述标准单元包括逻辑标准单元和特殊单元；
步骤103，对于标准单元库中的逻辑单元，设计逻辑标准单元的电路原理图；
所述电路原理图用以电路仿真，来确定电路器件尺寸，而尺寸的确定需要通过反复迭代并结合版图设计找到一个电路尺寸的折中。
步骤104，根据所述电路原理图以及逻辑标准单元的版图设计基本参数，按照逻辑标准单元的版图结构确定所述逻辑标准单元的版图；
最终逻辑标准单元的版图按照包含版图设计基本参数的版图结构和电路仿真后的器件尺寸而确定。
步骤105，根据所述衬底连接单元的版图设计基本参数，按照所述衬底连接单元的版图结构设计所述衬底连接单元的版图。
衬底连接单元版图的确定可根据衬底连接单元的设计基本参数和DRC设计规则实现。
需要说明的是，上述方法所涉及的标准单元库中标准单元和衬底连接单元的实现步骤，并不仅仅按照步骤101到105的顺序严格执行，在本领领域技术人员可理解范围之内，部分步骤的先后顺序变换均可实现本发明之目的。
如图2所示为本发明实施例方法所设计的单位驱动反相器标准单元的版图结构示意图，从图2中可以看出，本发明实施例中的标准单元的版图中，不包含衬底连接总线。图2中所示设计规则限制指指根据Foundry提供的最小设计规则文件得出的半规则文件，保证单元版图自动拼接后不会产生DRC错误。
如图3所示为本发明实施例的衬底连接单元的版图结构示意图。所述衬底连接单元的版图结构由版图设计基本参数确定基本结构，以版图结构长度方向的中线为分界，所述中线的一侧和另一侧分别设置满足有源区设计规则的有源区，所述中线的一侧设有电源总线，所述中线的另一侧设有地总线；所述电源总线通过电源衬底连接总线连接至所述中线一侧的有源区，所述中线一侧的有源区通过设于有源区的接触孔与所述电源衬底连接总线相连；所述地总线通过地衬底连接总线连接至所述中线另一侧的有源区，所述中线另一侧的有源区通过设于有源区的接触孔与所述地衬底连接总线相连。
根据版图设计基本参数画出衬底连接单元版图结构的基本结构，版图中线一侧的功能为电源衬底连接，中线另一侧的功能为地衬底连接；根据Foundry提供的设计规则，在满足有源区设计规则的前提下，在基本结构空白区域画出能够容许的最大的有源区，然后根据接触孔设计规则，在有源区上均匀画上接触孔，最后使用最底层金属分别连接到电源总线和地总线上，达到衬底连接总线的作用。
通过上述实施例提供的标准单元库版图设计方法，标准单元的版图高度是一定的，而在标准单元的版图中取消了衬底连接总线，晶体管尺寸可以画到工艺允许的最大值，可以优化标准单元中的晶体管的尺寸，使器件尺寸有更好的设计冗余度且能够增加标准单元版图中的布线资源，同时，在版图设计阶段，增加了衬底连接单元，为标准单元提供衬底电压，该种设计有利于优化标准单元库的设计开发流程和提高数字电路的后端设计效率。
在标准单元库版图布局时，EDA（Electronic Design Automation，电子设计自动化）工具应用标准单元库中的标准单元自动进行布局，在整个版图结构中会产生不同的版图间隙，需要使用填充单元用来填补相邻标准单元之间的空隙，以提供更多的布线通道、保持总线连接和保持阱区/注入区的连接。
基于以上描述，本发明实施例的标准单元库版图设计方法还包括以下步骤：
步骤201，确定填充单元的版图设计基本参数，其中，所述填充单元的版图设计基本参数中不包括衬底总线宽度；
填充单元的版图设计基本参数即是标准单元版图设计基本参数。
步骤202，根据所述填充单元的版图设计基本参数，设计所述填充单元的版图结构，其中，所述填充单元的版图结构中不包含衬底连接总线；
步骤203，根据所述填充单元的版图设计基本参数的要求，按照所述填充单元的版图结构设计所述填充单元的版图。
如图4所示为本发明实施例的填充单元的版图结构示意图，该填充单元用于连通版图中的标准单元。
填充单元属于标准单元库中的特殊单元，填充单元版图内部是空的，其他参数就是标准单元版图设计基本参数，在芯片中起联通版图的作用。因为工具在自动布局放入标准单元后会留下空隙，填充单元用于填充空隙。
依据上述方法实施例设计出的标准单元库，本发明还提供一种标准单元库版图布局方法，该方法包括以下步骤：
步骤301，将衬底连接单元等间距隔行布置在版图中，得到具有衬底连接单元的版图；
步骤302，在所述具有衬底连接单元的版图中，进行标准单元的布局。
标准单元的布局是通过编写工具的脚本文件，工具采用所设计的标准单元库自动完成芯片的布局布线。
步骤303，根据标准单元的空隙情况，插入填充单元。
如图5所示为本发明实施例的衬底连接单元的布局示意图，其中字母“F”表示正常摆放的衬底连接单元，反方向字母“F”表示反向摆放的填充单元，空格处为标准单元。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种标准单元库版图设计方法，其特征在于，包括以下步骤：
确定标准单元库的版图设计基本参数，所述衬底连接单元用于为标准单元库中标准单元提供衬底电压，而所述标准单元库中标准单元的版图设计基本参数中不包括衬底连接总线；
根据所述衬底连接单元的版图设计基本参数和衬底连接单元的版图设计规则，确定所述衬底连接单元的版图。
2.如权利要求1所述的标准单元库版图设计方法，其特征在于，所述衬底连接单元的版图设计基本参数包括：衬底连接单元的单元高度、中线位置、水平布线间距、垂直布线间距和电源/地总线宽度。
3.如权利要求1所述的标准单元库版图设计方法，其特征在于，还包括：
确定填充单元的版图设计基本参数，其中，所述填充单元的版图设计基本参数中不包括衬底总线宽度；
根据所述填充单元的版图设计基本参数和所述填充单元的版图结构确定所述填充单元的版图。
4.一种标准单元库，其特征在于，所述标准单元库中包括衬底连接单元，所述衬底连接单元的版图结构由版图设计基本参数确定基本结构，以版图结构长度方向的中线为分界，所述中线的一侧和另一侧分别设置满足有源区设计规则的有源区，所述中线的一侧设有电源总线，所述中线的另一侧设有地总线；所述电源总线通过电源衬底连接总线连接至所述中线一侧的有源区，所述中线一侧的有源区通过设于有源区的接触孔与所述电源衬底连接总线相连；所述地总线通过地衬底连接总线连接至所述中线另一侧的有源区，所述中线另一侧的有源区通过设于有源区的接触孔与所述地衬底连接总线相连。
5.一种标准单元库版图布局方法，其特征在于，包括以下步骤：
将衬底连接单元等间距隔行布置在版图中，得到具有衬底连接单元的版图；
在所述具有衬底连接单元的版图中，进行标准单元的布局。
6.如权利要求5所述的标准单元库版图布局方法，其特征在于，所述进行标准单元的自动布局的步骤之后还包括：
根据标准单元的空隙情况，插入填充单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210526483.XA CN103022032B (zh) | 2012-12-07 | 2012-12-07 | 标准单元库版图设计方法、布局方法及标准单元库 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210526483.XA CN103022032B (zh) | 2012-12-07 | 2012-12-07 | 标准单元库版图设计方法、布局方法及标准单元库 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103022032A true CN103022032A (zh) | 2013-04-03 |
| CN103022032B CN103022032B (zh) | 2015-11-18 |
Family
ID=47970445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210526483.XA Active CN103022032B (zh) | 2012-12-07 | 2012-12-07 | 标准单元库版图设计方法、布局方法及标准单元库 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103022032B (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103559352A (zh) * | 2013-11-04 | 2014-02-05 | 中国科学院微电子研究所 | 一种标准单元及其建立、使用方法 |
| CN104951574A (zh) * | 2014-03-27 | 2015-09-30 | 北京华大九天软件有限公司 | 一种高比率压缩布线版图数据量的方法 |
| CN105718611A (zh) * | 2014-12-02 | 2016-06-29 | 中国科学院微电子研究所 | FinFET工艺标准单元库版图结构设计方法 |
| CN106339532A (zh) * | 2016-08-18 | 2017-01-18 | 杭州旗捷科技有限公司 | 基础单元、标准单元、标准单元库、后端全定制设计方法、芯片 |
| CN106484924A (zh) * | 2015-08-25 | 2017-03-08 | 北京华大九天软件有限公司 | 一种比较标准单元库的数值标准化方法 |
| CN107798197A (zh) * | 2017-10-31 | 2018-03-13 | 上海华力微电子有限公司 | 一种减小wpe效应的标准单元库版图设计方法 |
| CN109508464A (zh) * | 2017-09-15 | 2019-03-22 | 展讯通信（上海）有限公司 | 非给定电压的标准单元库的构建方法和装置 |
| CN109977540A (zh) * | 2019-03-26 | 2019-07-05 | 上海华力集成电路制造有限公司 | 集成电路标准单元库建立方法 |
| CN110164489A (zh) * | 2019-05-28 | 2019-08-23 | 珠海创飞芯科技有限公司 | 优化Nor Flash存储阵列面积的相关方法及系统 |
| CN110364521A (zh) * | 2018-03-26 | 2019-10-22 | 龙芯中科技术有限公司 | 一种标准单元的版图布局方法及其版图 |
| CN110620577A (zh) * | 2019-10-12 | 2019-12-27 | 上海华力微电子有限公司 | 基于fdsoi结构的电平转换单元电路及版图设计方法 |
| CN110660792A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力微电子有限公司 | Fdsoi标准单元的填充图形的生成方法以及版图布局方法 |
| CN111241772A (zh) * | 2019-05-23 | 2020-06-05 | 叶惠玲 | 标准单元库版图及其设计方法与系统以及计算机存储介质 |
| CN111247635A (zh) * | 2017-10-17 | 2020-06-05 | 高通股份有限公司 | 针对cad至硅背侧图像对准的可见对准标记/界标 |
| CN112507648A (zh) * | 2020-11-30 | 2021-03-16 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
| CN113113973A (zh) * | 2021-04-19 | 2021-07-13 | 重庆文理学院 | 一种无线快充设计方法和装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109033480A (zh) * | 2017-06-08 | 2018-12-18 | 华大半导体有限公司 | 版图及芯片 |
| KR20220124767A (ko) | 2021-02-05 | 2022-09-14 | 창신 메모리 테크놀로지즈 아이엔씨 | 표준 셀 레이아웃 템플릿 및 반도체 구조물 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1402330A (zh) * | 2001-08-02 | 2003-03-12 | 联华电子股份有限公司 | 利用合并电源线方法产生标准逻辑单元数据库 |
| CN1828864A (zh) * | 2005-03-03 | 2006-09-06 | 联华电子股份有限公司 | 实现电路布局的方法 |
| US20080111158A1 (en) * | 2006-11-15 | 2008-05-15 | Deepak Sherlekar | Apparatuses and methods for efficient power rail structures for cell libraries |
| CN101526967A (zh) * | 2008-03-07 | 2009-09-09 | 北京芯慧同用微电子技术有限责任公司 | 一种标准单元库的设计方法和装置 |
| US20120025273A1 (en) * | 2010-07-28 | 2012-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electromigration resistant standard cell device |
-
2012
- 2012-12-07 CN CN201210526483.XA patent/CN103022032B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1402330A (zh) * | 2001-08-02 | 2003-03-12 | 联华电子股份有限公司 | 利用合并电源线方法产生标准逻辑单元数据库 |
| CN1828864A (zh) * | 2005-03-03 | 2006-09-06 | 联华电子股份有限公司 | 实现电路布局的方法 |
| US20080111158A1 (en) * | 2006-11-15 | 2008-05-15 | Deepak Sherlekar | Apparatuses and methods for efficient power rail structures for cell libraries |
| CN101526967A (zh) * | 2008-03-07 | 2009-09-09 | 北京芯慧同用微电子技术有限责任公司 | 一种标准单元库的设计方法和装置 |
| US20120025273A1 (en) * | 2010-07-28 | 2012-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electromigration resistant standard cell device |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103559352A (zh) * | 2013-11-04 | 2014-02-05 | 中国科学院微电子研究所 | 一种标准单元及其建立、使用方法 |
| CN103559352B (zh) * | 2013-11-04 | 2017-01-04 | 中国科学院微电子研究所 | 一种标准单元及其建立、使用方法 |
| CN104951574A (zh) * | 2014-03-27 | 2015-09-30 | 北京华大九天软件有限公司 | 一种高比率压缩布线版图数据量的方法 |
| CN104951574B (zh) * | 2014-03-27 | 2018-01-19 | 北京华大九天软件有限公司 | 一种高比率压缩布线版图数据量的方法 |
| CN105718611A (zh) * | 2014-12-02 | 2016-06-29 | 中国科学院微电子研究所 | FinFET工艺标准单元库版图结构设计方法 |
| CN105718611B (zh) * | 2014-12-02 | 2019-03-15 | 中国科学院微电子研究所 | FinFET工艺标准单元库版图结构设计方法 |
| CN106484924A (zh) * | 2015-08-25 | 2017-03-08 | 北京华大九天软件有限公司 | 一种比较标准单元库的数值标准化方法 |
| CN106339532A (zh) * | 2016-08-18 | 2017-01-18 | 杭州旗捷科技有限公司 | 基础单元、标准单元、标准单元库、后端全定制设计方法、芯片 |
| CN106339532B (zh) * | 2016-08-18 | 2019-05-24 | 杭州旗捷科技有限公司 | 基础单元、标准单元、标准单元库、后端全定制设计方法、芯片 |
| CN109508464B (zh) * | 2017-09-15 | 2022-09-20 | 展讯通信（上海）有限公司 | 非给定电压的标准单元库的构建方法和装置 |
| CN109508464A (zh) * | 2017-09-15 | 2019-03-22 | 展讯通信（上海）有限公司 | 非给定电压的标准单元库的构建方法和装置 |
| CN111247635B (zh) * | 2017-10-17 | 2021-03-09 | 高通股份有限公司 | 针对cad至硅背侧图像对准的可见对准标记/界标 |
| CN111247635A (zh) * | 2017-10-17 | 2020-06-05 | 高通股份有限公司 | 针对cad至硅背侧图像对准的可见对准标记/界标 |
| CN107798197B (zh) * | 2017-10-31 | 2021-05-21 | 上海华力微电子有限公司 | 一种减小wpe效应的标准单元库版图设计方法 |
| CN107798197A (zh) * | 2017-10-31 | 2018-03-13 | 上海华力微电子有限公司 | 一种减小wpe效应的标准单元库版图设计方法 |
| CN110364521A (zh) * | 2018-03-26 | 2019-10-22 | 龙芯中科技术有限公司 | 一种标准单元的版图布局方法及其版图 |
| CN109977540A (zh) * | 2019-03-26 | 2019-07-05 | 上海华力集成电路制造有限公司 | 集成电路标准单元库建立方法 |
| CN111241772B (zh) * | 2019-05-23 | 2023-06-02 | 叶惠玲 | 标准单元库版图及其设计方法与系统以及计算机存储介质 |
| CN111241772A (zh) * | 2019-05-23 | 2020-06-05 | 叶惠玲 | 标准单元库版图及其设计方法与系统以及计算机存储介质 |
| CN110164489A (zh) * | 2019-05-28 | 2019-08-23 | 珠海创飞芯科技有限公司 | 优化Nor Flash存储阵列面积的相关方法及系统 |
| CN110660792A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力微电子有限公司 | Fdsoi标准单元的填充图形的生成方法以及版图布局方法 |
| CN110620577B (zh) * | 2019-10-12 | 2023-06-02 | 上海华力微电子有限公司 | 基于fdsoi结构的电平转换单元电路及版图设计方法 |
| CN110620577A (zh) * | 2019-10-12 | 2019-12-27 | 上海华力微电子有限公司 | 基于fdsoi结构的电平转换单元电路及版图设计方法 |
| CN112507648A (zh) * | 2020-11-30 | 2021-03-16 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
| CN113113973A (zh) * | 2021-04-19 | 2021-07-13 | 重庆文理学院 | 一种无线快充设计方法和装置 |
| CN113113973B (zh) * | 2021-04-19 | 2023-01-03 | 重庆触视科技有限公司 | 一种无线快充设计方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103022032B (zh) | 2015-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022032B (zh) | 标准单元库版图设计方法、布局方法及标准单元库 | |
| US8423946B1 (en) | Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit | |
| US8954912B2 (en) | Structured placement of latches/flip-flops to minimize clock power in high-performance designs | |
| US7795943B2 (en) | Integrated circuit device and layout design method therefor | |
| CN110457849B (zh) | 一种可配置的数字集成电路设计方法 | |
| US8479136B2 (en) | Decoupling capacitor insertion using hypergraph connectivity analysis | |
| JP5401376B2 (ja) | 半導体集積回路装置の設計方法 | |
| US8234612B2 (en) | Cone-aware spare cell placement using hypergraph connectivity analysis | |
| US10678979B2 (en) | Method and apparatus for implementing a system-level design tool for design planning and architecture exploration | |
| US8316337B2 (en) | Method and system for optimally placing and assigning interfaces in a cross-fabric design environment | |
| US9443050B2 (en) | Low-voltage swing circuit modifications | |
| US8527929B2 (en) | Method and system for optimally connecting interfaces across multiple fabrics | |
| Huang et al. | Application-specific network-on-chip synthesis with topology-aware floorplanning | |
| CN103870617B (zh) | 低频芯片自动布局布线方法 | |
| US10860761B1 (en) | Systems and methods for enhanced clock tree power estimation at register transfer level | |
| US11263379B2 (en) | Hierarchical clock tree implementation | |
| CN104063558A (zh) | 基于线性规划的大规模集成电路通道布线方法 | |
| CN105373668A (zh) | 芯片版图设计方法 | |
| US20110153289A1 (en) | Method and system for specifying system level constraints in a cross-fabric design environment | |
| JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
| Zhong et al. | Application-specific network-on-chip synthesis: Cluster generation and network component insertion | |
| CN101369294A (zh) | SoC布局的平面布图规划方法 | |
| US8966428B2 (en) | Fixed-outline floorplanning approach for mixed-size modules | |
| CN102902347A (zh) | 一种片上系统的低功耗电压岛划分方法 | |
| CN103500240A (zh) | 对硅通孔进行动态规划布线的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200828 Address after: Room 1420, 14 / F, 101, No. 5 building, No. 6 Jiuxianqiao Road, Chaoyang District, Beijing 100020 Patentee after: Beijing Electronic City Integrated Circuit Design Service Co., Ltd Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |