CN111241772A - 标准单元库版图及其设计方法与系统以及计算机存储介质 - Google Patents
标准单元库版图及其设计方法与系统以及计算机存储介质 Download PDFInfo
- Publication number
- CN111241772A CN111241772A CN201910436233.9A CN201910436233A CN111241772A CN 111241772 A CN111241772 A CN 111241772A CN 201910436233 A CN201910436233 A CN 201910436233A CN 111241772 A CN111241772 A CN 111241772A
- Authority
- CN
- China
- Prior art keywords
- layout
- standard cell
- library
- standard
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种标准单元库版图及其设计方法与系统以及计算机存储介质,除了基本单元线路需要人工绘制成为双管主体版图、相邻共享电源版图和边缘版图三种版图外,其余步骤均可通过自动化的方式去实现,即可自动化地分析标准单元库中的每个标准单元的基本单元线路组成,进而得到每个标准单元的组合资讯,并自动建立基本单元线路库,后续可以自动根据得到的组合资讯将相应的双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以组合出所有标准单元的版图结构,得到标准单元库版图。本方案使得需要人工绘制的版图的数量大量减少,由此提高了各个标准单元版图的制作速度,进而使得标准单元库版图设计所需的人力和时间得到缩减。
Description
技术领域
本发明涉及集成电路设计自动化技术领域,尤其涉及一种标准单元库版图及其设计方法与系统以及计算机存储介质。
背景技术
标准单元库是集成电路设计所需单元符号库、电路结构库、功能描述库、版图库、时序功耗库、物理视图库、设计规则和互连寄生参数模型库的总称,其中,标准单元库版图是其重要的组成部分。目前,传统的标准单元库版图的设计流程是从顶层向底层去设计,在设计过程中会根据工艺设计规则的不同进行调整,以达到性能和面积最优化的状态。
具体地,例如发明专利申请US5984510A(即申请号US19960740720)提出的一种标准单元库版图的设计流程如下:步骤S11,提供网表、版图模板和工艺设计规则;步骤S12,列举物理网表,即将步骤1中的网表转换成在功能上类似但在结构上不同的物理网表;步骤S13,选择物理实现;步骤S14,创建数据库对象;步骤S15,执行元件放置;步骤S16,执行预路由;步骤S17,执行区域路由;步骤S18,执行版图压缩;步骤S19,分析关键互连的版图区域的性能;步骤S110,确认版图的性能符合要求;步骤S111,选择具有最小宽度的单元版图;步骤S112,执行系紧,接触和凹口填充;步骤S111,得到单元版图。
但是,采用上述的设计流程设计标准单元库版图存在以下缺陷:当工艺发生变化时,由于步骤1中的工艺设计规则不同,即使功能线路相同,也会使得最后设计得到的版图布局不同。
再例如发明专利申请US9691764B2(即申请号US201514923140)和发明专利申请CN105718611A(即申请号201410724756)分别提出了一种鳍式场效应晶体管的标准单元库版图的设计方法,具体地,发明专利申请US9691764B2提出的设计方法是:步骤S21,选择功能单元,功能单元可以包括触发器、逻辑门或逻辑块等;步骤S22,为N型或P型器件指定finFET块,finFET块包括成行布置的各组半导体鳍片;步骤S23,指定图案化的栅极导体层,以在覆盖鳍片的阵列中形成栅极;步骤S24,指定覆盖栅极导体层的图案化导体层,以建立适当的互连结构;步骤S25,指定层间连接,以定位鳍片、栅极迹线和一个或多个图案化导体层中的迹线之间的连接;步骤S26,将指定的单元存储在单元库中以用于集成电路设计。发明专利申请CN105718611A提出的设计方法是:步骤S31,根据工艺仿真得到鳍片间距的容许值;步骤S32,根据工艺设计规则定义金属层的布线间距,得到标准单元库中单元的高度的参考指标;步骤S33,结合布线间距确定单元的版图结构的中线位置信息;步骤S34,通过中线位置信息、工艺设计规则和鳍片间距的容许值,定义版图结构中单元的有源区宽度的容许值;步骤S35,利用仿真迭代设计标准单元库中单元的有源区宽度,使得单元的时序参数达到最优;步骤S36,最终定义出标准单元库版图结构。
显然,两份发明专利申请对鳍式场效应晶体管的标准单元库版图的设计方法不同,且均与以往的金属氧化物半导体场效应晶体管版图结构和布局流程截然不同。且当应用两份发明专利申请中的任一标准单元库版图的设计方法时,一旦鳍式场效应晶体管的工艺发生变化,就会导致此标准单元库版图的设计方法下设计得到的鳍式场效应晶体管的版图结构和布局流程都变得完全不同。因此,传统的标准单元库版图的设计流程设计的版图很难被重复使用,当工艺设计规则发生变化时,版图布局就会完全不同,版图就需要重新设计,即使标准单元库的线路架构相同,还是需要重新做版图。而由于标准单元库的单元个数众多,就需要消耗大量的人力和时间在版图的重新制作上。
发明内容
本发明的目的在于提供一种标准单元库版图及其设计方法与系统以及计算机存储介质,使得标准单元库版图设计过程中需要人工绘制的版图的数量大量减少,由此提高了各个标准单元版图的制作速度,进而使得标准单元库版图设计所需的人力和时间得到缩减。
为了实现上述目的,本发明提供一种标准单元库版图的设计方法,包括以下步骤:
获取具有线路网表的标准单元库;
根据所述线路网表,分析所述标准单元库中的每个标准单元的基本单元线路组成,以得到每个所述标准单元的组合资讯,并根据所有的所述标准单元的组合资讯建立基本单元线路库,且所述基本单元线路库中的每个基本单元线路均为双管构架;
基于工艺设计规则,得到每个所述基本单元线路的版图结构,且每个所述基本单元线路的版图结构包括双管主体版图、相邻共享电源版图和边缘版图,且所述相邻共享电源版图包括用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图以及用于与所述边缘版图进行积木式拼接组合的电源线版图;以及,
根据所述标准单元库中的每个标准单元的所述组合资讯,将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图。
可选地,每个所述标准单元的所述组合资讯包括所述标准单元中的各个所述基本单元线路之间的组合顺序和所述标准单元的强度;所述基本单元线路包括反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器中的至少一种。
可选地,建立所述基本单元线路库的步骤包括:
将所有的所述标准单元所用到的所有的基本单元线路进行整合,删除相同的所述基本单元线路,以保留不重复的且具有最小的强度的所述基本单元线路;以及,
判断保留的每个所述基本单元线路是否是双管构架,并将其中不是双管构架的所述基本单元线路转换成双管构架,以得到所述基本单元线路库。
可选地,所述标准单元库版图中,强度为n的所述标准单元通过n个所述双管主体版图、n个所述相邻共享电源版图和1个所述边缘版图进行积木式拼接组合而形成。
基于同一发明构思,本发明还提供一种标准单元库版图,采用本发明提供的所述标准单元库版图的设计方法形成。
基于同一发明构思,本发明还提供一种标准单元库版图的设计系统,包括:
标准单元库获取模块,其被配置为获取所述标准单元库中的线路网表;
标准单元分析与基本单元线路库建立模块,其被配置为根据所述线路网表,分析所述标准单元库中的每个标准单元的基本单元线路组成,以得到每个所述标准单元的组合资讯,并根据所有的所述标准单元的组合资讯建立基本单元线路库,且所述基本单元线路库中的每个基本单元线路均为双管构架;
基本单元线路库版图模块,其被配置为基于工艺设计规则,得到每个所述基本单元线路的版图结构,且每个所述基本单元线路的版图结构包括双管主体版图、相邻共享电源版图和边缘版图,且所述相邻共享电源版图包括用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图以及用于与所述边缘版图进行积木式拼接组合的电源线版图;以及,
标准单元库版图形成模块,其被配置为根据所述标准单元库中的每个标准单元的所述组合资讯,将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图。
可选地,每个所述标准单元的所述组合资讯包括所述标准单元中的各个所述基本单元线路之间的组合顺序和所述标准单元的强度;所述基本单元线路包括反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器中的至少一种。
可选地,所述标准单元分析与基本单元线路库建立模块进一步被配置为:将所有的所述标准单元所用到的所有的基本单元线路进行整合,删除相同的所述基本单元线路,以保留不重复的且具有最小的强度的所述基本单元线路;以及,判断保留的每个所述基本单元线路是否是双管构架,并将其中不是双管构架的所述基本单元线路转换成双管构架,以得到所述基本单元线路库。
可选地,所述标准单元库版图中,强度为n的所述标准单元通过n个所述双管主体版图、n个所述相邻共享电源版图和1个所述边缘版图进行积木式拼接组合而形成。
基于同一发明构思,本发明还提供一种计算机存储介质,其上存储有计算机程序,所述计算机程序被一处理器执行时能实现本发明提供的所述标准单元库版图的设计方法。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的标准单元库版图的设计方法,除了基本单元线路依工艺设计规则需要人工绘制成为双管主体版图、相邻共享电源版图和边缘版图三种版图外,其余的步骤均可以通过自动化的方式去实现,即可以自动化地去分析标准单元库中的每个标准单元的基本单元线路组成结构,进而得到每个所述标准单元的组合资讯,并自动建立基本单元线路库,后续可以自动地根据得到的组合资讯将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以组合出标准单元库中的所有标准单元的版图结构,得到标准单元库版图。也就是说,整个标准单元库版图的设计过程中虽然多了分析和再组合的流程,但是需要人工绘制的版图的数量大量减少,由此提高了各个标准单元版图的制作速度,进而节约了标准单元库版图设计所需的人力和时间。更重要的是,当工艺设计规则发生变化时,仅仅需要基于新工艺规则来更改基本单元线路库中的各个基本单元线路的三种版图即可,由此再自动化地积木式拼接组合新工艺规则下的相应的基本单元线路的三种版图,即可得到新工艺规则下的标准单元库版图,进而使得即使工艺有所变化,也能快速有效地设计出新工艺下的标准单元库版图,如此整体所耗费人力和时间大量缩减。
2、本发明的标准单元库版图,由于采用了本发明的所述标准单元库版图的设计方法形成,使得所需的人力和时间得到缩减,自动化设计效率高。
3、本发明的标准单元库版图的设计系统,通过采用标准单元分析与基本单元线路库建立模块得到每个标准单元的组合资讯以及建立基本单元线路库,并且采用基本单元线路库版图模块得到每个所述基本单元线路的包含有双管主体版图、相邻共享电源版图和边缘版图的版图结构,再采用标准单元库版图形成模块将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图,使得标准单元库版图的设计方法能够被实现,也使得整个标准单元库版图设计过程中需要人工绘制的版图的数量得到减少,且标准单元库版图的制作速度得到提高,进而使得标准单元库版图制作所需的人力和时间得到缩减。
4、本发明的计算机存储介质,其内部存储有相应的程序,能够使得标准单元库版图的设计系统的处理器执行,而实现本发明的标准单元库版图的设计方法。
附图说明
图1为本发明具体实施例的标准单元库版图的设计方法的流程图;
图2a为传统反相器的电路图;
图2b为图2a所示的传统反相器的电路图对应的版图;
图3a为本发明具体实施例的双管构架的反相器的电路图;
图3b为图3a所示的双管构架的反相器的电路图对应的版图;
图4为本发明具体实施例的双管构架的反相器金属氧化物半导体场效应晶体管的版图结构;
图5为本发明具体实施例的双管构架的反相器鳍式场效应晶体管的版图结构;
图6为本发明具体实施例的双管构架的与非门的电路图;
图7为本发明具体实施例的一标准单元的版图拆解示意图;
图8为本发明具体实施例的另一标准单元的版图拆解示意图;
图9为D触发器的电路图;
图10为本发明具体实施例的通过标准单元库版图组成的一逻辑模块的版图;
图11为本发明具体实施例的通过标准单元库版图组成的另一逻辑模块的版图;
图12为本发明具体实施例的标准单元库版图的设计系统的系统框图。
其中,附图1~12的附图标记说明如下:
11、111、112-金属线;12-栅极线;13-电源总线;14-接地总线;15-P型注入有源区;16-N型注入有源区;17-虚拟栅极线;21,31,41,51,52-双管主体版图;22,32,42,53,54-相邻共享电源版图;23,33,43,55-边缘版图;40,50,61~63-标准单元;60-逻辑模块;71-标准单元库版图的设计系统;711-标准单元库获取模块;712-标准单元分析与基本单元线路库建立模块;713-基本单元线路库版图模块;714-标准单元库版图形成模块。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的技术方案作详细的说明,然而,本发明可以用不同的形式实现,不应只是局限在所述的实施例。此外,需要说明的是,本公开的技术可以硬件和/或软件(包括固件、微代码等)的形式来实现。
请参考图1,本发明一实施例提供一种标准单元库版图的设计方法,包括以下步骤:
步骤S41,获取具有线路网表的标准单元库;
步骤S42,根据所述线路网表,分析所述标准单元库中的每个标准单元的基本单元线路组成,以得到每个所述标准单元的组合资讯,并根据所有的所述标准单元的组合资讯建立基本单元线路库,且所述基本单元线路库中的每个基本单元线路均为双管构架;
步骤S43,基于工艺设计规则,得到每个所述基本单元线路的版图结构,且每个所述基本单元线路的版图结构包括双管主体版图、相邻共享电源版图和边缘版图,且所述相邻共享电源版图包括用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图以及用于与所述边缘版图进行积木式拼接组合的电源线版图;
步骤S44,根据所述标准单元库中的每个标准单元的所述组合资讯,将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图。
在步骤S41中,线路网表即线路架构,其是标准单元库版图设计的关键,且其能够被EDA(电子设计自动化)软件识别并进行自动处理。所述线路网表的文件一般由原理图生成,所述线路网表的文件中包含了用硬件描述语言Verilog HDL描述的原理图中各电路逻辑单元之间或器件或网络的连接关系,能够生成所述线路网表的原理图中的逻辑单元是所述标准单元库提供的,其中的逻辑单元包含有反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器等各电路单元。
当某工艺的所述标准单元库中的线路设计已经完成或是需要将原有的所述标准单元库转换到不同的工艺时,则说明所述标准单元库的线路网表已经完成。若是需要将原有的所述标准单元库转换到不同的工艺,说明原有的所述标准单元库的版图结构已经存在,此时,需要先将原有的所述标准单元库的版图结构转换成线路网表,以供后续的步骤使用。
在步骤S42中,所述标准单元库中包含多个标准单元,不同的所述标准单元之间可以具有相同或不同的强度,不同的所述标准单元可由不同类型和/或不同数量的基本单元线路相互连接组合而成,且不同的所述标准单元包含的各个所述基本单元线路之间的组合顺序(即电路连接顺序)可以相同,也可以不同,因此,每个所述标准单元的所述组合资讯包括所述标准单元中的基本单元线路的类型、数量、各个所述基本单元线路之间的组合顺序和所述标准单元的强度。其中,所述基本单元线路按类型可以分为反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器等等,每个所述标准单元可以由一种或一种以上类型的基本单元线路按照特定的组合顺序组合而成。
根据所述线路网表,对所述标准单元库中的每个所述标准单元的基本单元线路组成进行分析,以得到每个所述标准单元的组合资讯,具体地,得到所述组合资讯的步骤包括:根据所述线路网表,将所述标准单元库中的每个所述标准单元拆解成相应的基本单元线路,拆解过程中将拆解出的各个所述基本单元线路之间的组合顺序和所述标准单元的强度等信息作为所述组合资讯记录下来。由于每个所述标准单元的复杂度低,没有模拟电路中的各种很复杂的组合,基本由反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器等等简单的基本单元线路组合而成,因此,可以采用软件程序来自动化地执行步骤S41和步骤S42,以对每个所述标准单元进行自动化的拆解分析,得到每个所述标准单元的所述组合资讯,并将分析得到的所述组合资讯记录下来,以备后续步骤使用,由此,提高本实施例的标准单元库版图的自动化设计效率。
另外,根据所有的所述标准单元的组合资讯建立基本单元线路库,具体地,建立所述基本单元线路库的步骤包括:将标准单元库中所有的标准单元所用到的所有的基本单元线路进行整合,删除其中相同的基本单元线路,以保留不重复的且具有最小的强度的基本单元线路;以及,判断保留的每个所述基本单元线路是否是双管构架,并将其中不是双管构架的所述基本单元线路转换成双管构架,以得到基本单元线路库,也就是说,基本单元线路库中的基本单元线路均是双管构架,其中包括原本就是双管构架的基本单元线路以及被转换成双管构架的基本单元线路。其中,保留不重复的且具有最小的强度的基本单元线路是本实施例的最优选的方案,拆解出的所述基本单元线路之间各不相同,且所述基本单元线路无法再继续进行拆解(即具有最小的强度,例如均为1)。其他实施例中,只要拆解出的所述基本单元线路不重复,即可保留下来归入基本单元线路库。
对于不是双管构架的所述基本单元线路与双管构架的所述基本单元线路之间的区别点可以参阅图2a~3b,图2a~3b显示了基本单元线路为反相器时的情况,从图2a和图2b中可看出,传统的反相器不是双管构架,可以理解为是单管构架,从图2a的电路图中可看出,单个的P型晶体管(即对应图2b中的P型注入有源区15)的宽度W1为pw,单个的N型晶体管(即对应图2b中的N型注入有源区16)的宽度W2为nw,A1为输入端且同时连接P型晶体管和N型晶体管的栅极,A2为输出端且连接P型晶体管和N型晶体管的连接节点(通常为P型晶体管的源端和N型晶体管的漏端相互连接的位置),P型晶体管的漏端连接电源VDD,N型晶体管的源端接地。从与图2a的电路图对应的图2b的版图中可看出,一条栅极线12同时分别设置在宽度为pw的P型注入有源区15(对应图2a中的P型晶体管的有源区)和宽度为nw的N型注入有源区16(对应图2a中的N型晶体管的有源区)上;且在栅极线12的一侧(左侧),一条金属线11一端与电源总线13(即图2a中的VDD)电性连接(可通过未图示的Via通孔等结构实现),且与电源总线13连接的金属线11的另一端同时也与P型注入有源区15(即对应图2a中P型晶体管的漏端)电性连接(通过未图示的CT接触孔等结构来实现连接),同时,还有另一条金属线11(也在栅极线12的左侧)的一端与接地总线14(即图2a中的VSS)电性连接,且与接地总线14连接的金属线11的另一端同时也与N型注入有源区16(即对应图2a中N型晶体管的源端)电性连接(通过未图示的CT接触孔等结构来实现连接);而在栅极线12的另一侧(右侧),还有一条金属线11同时分别与P型注入有源区15(即对应图2a中P型晶体管的源端)和N型注入有源区16(即对应图2a中P型晶体管的漏端)电性连接(通过未图示的CT接触孔等结构来实现连接)。从图2b中可以看出,单管构架的传统的反相器的版图结构是不对称的,无法满足后续步骤S44中的积木式拼接组合的需求,即具有单个P型晶体管和单个N型晶体管的反相器的版图结构无法与其他基本单元线路的版图结构通过相邻共享电源(即共享电源总线13和接地总线14)的方式来积木式地拼接组合出相应的标准单元版图。因此,本实施例将反相器这种基本单元线路由单管构架转换成如图3a所示的双管构架,由此得到如图3b所示的呈轴对称的版图结构。具体地,从图3a的电路图中可看出,两个P型晶体管(即对应图3b中的P型注入有源区15)的宽度W3为pw/2,两个N型晶体管(即对应图3b中的N型注入有源区16)的宽度W4为nw/2,即宽度仅为图2a所示的反相器中对应结构的宽度的一半,B1为输入端,B2为输出端。从与图3a的电路图对应的图3b的版图中可看出,版图的中间设置有一条同时分别连接宽度为pw/2的P型注入有源区15和宽度为nw/2的N型注入有源区16的金属线11以对应输出端B2;且在中间的金属线11的两侧(左右侧)各对称地设置了一条同时连接P型注入有源区15和N型注入有源区16的栅极线12,两条栅极线12可以在该版图以外的区域连为一体或者通过相应的金属互连结构电性连接在一起,以对应输入端B1;而在对称的两条栅极线12背向中间的金属线11的一侧也对称地设置了四条金属线11,其中的两条金属线11的一端与电源总线13(即图3a中的VDD)电性连接(可通过未图示的Via通孔等结构实现),且与电源总线13连接的两条金属线11的另一端也与P型注入有源区15(对应图3a中的两个P型晶体管的漏端)电性连接(通过未图示的CT接触孔等结构来实现连接),另外的两条金属线11的一端与接地总线14(即图3a中的VSS)电性连接,且与接地总线14连接的另外两条金属线11的另一端也与N型注入有源区16(对应图3a中的两个P型晶体管的源端)电性连接(通过未图示的CT接触孔等结构来实现连接),因此,双管构架的反相器的版图具有对称的结构,能够用于实现后续步骤S44中进行积木式拼接组合所需的相邻共享电源的方式,即具有对称的两个P型晶体管和对称的两个N型晶体管的反相器(即双管构架的反相器)的版图结构,在后续的步骤S43中才能够被拆分为所需的三种版图。也就是说,本实施例中,只有双管构架的所述基本单元线路的版图结构才能在后续的步骤S43中被拆分为双管主体版图、相邻共享电源版图和边缘版图这三种版图,进而才能在步骤S44中用于和其他基本单元线路的三种版图以相邻共享电源的方式进行积木式拼接组合,而得出相应的标准单元的版图。
另外,对应拆解出的本身就是双管构架的基本单元线路,其可在步骤S42中直接归入基本单元线路库,不需要再经过一个转换为双管构架的过程。例如图6所示的具有两个输入端的与非门,本身即为双管构架的基本单元线路,其可在步骤S42中直接归入基本单元线路库,不需要再经过一个转换为双管构架的过程。从图6中可看出,在双管构架的与非门的电路图中,C1和C2为输入端,C3为输出端,输入端C1对应位置2处的P型晶体管和位置3处的N型晶体管,输入端C2对应位置1处的P型晶体管和位置4处的N型晶体管,两个P型晶体管和两个N型晶体管共享电源总线VDD和接地总线VSS,因此,此与非门本身即为双管构架的基本单元线路,其可在步骤S42中直接归入基本单元线路库,不需要再经过一个转换为双管构架的过程。其它的所述基本单元线路也可依此规则来判定是否是双管构架。
在步骤S43中,基本单元线路库中的每个所述基本单元线路的版图结构是基于相应的工艺设计规则而得到的,通常需要人工绘制成双管主体版图、相邻共享电源版图和边缘版图,双管主体版图主要对应金属氧化物半导体场效应晶体管的主体结构,具体可包括栅极线、与晶体管的源端和漏端分别连接的金属线,相邻共享电源版图能够分别与双管主体版图和边缘版图进行积木式拼接组合,由此组合出一个完整的基本单元线路的版图结构,相邻共享电源版图可以包括电源总线(即系统工作电压供电线)、接地总线以及分别与电源总线和接地总线连接的金属线(即同时连接电源总线与P型晶体管的漏端的金属线以及同时连接接地总线和N型晶体管的源端的金属线,也就是用于与双管主体版图进行积木式拼接组合所需的部分双管主体版图),边缘版图包括晶体管有源区、电源总线和接地总线,其中的电源总线和接地总线总称为电源线版图。在三种版图进行积木式拼接组合时,相邻共享电源版图中的与晶体管的源端和漏端分别连接的金属线(即用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图)和双管主体版图中相对应的版图部分进行重叠拼接,相邻共享电源版图中的电源线版图和边缘版图中的电源线版图进行重叠拼接,其中,在后续的步骤S44中,可以通过n个双管主体版图、n个相邻共享电源版图以及1个边缘版图组合出强度为n的标准单元版图。需要说明的是,当工艺设计规则发生了改变时,只需在步骤S43中再次人工绘制出新的工艺设计规则下的基本单元库中各个基本单元线路的三种版图(即双管主体版图、相邻共享电源版图和边缘版图)中部分版图或全部版图即可,进而在后续的步骤S44中可以采用软件程序自动执行积木式拼接组合,得到新的工艺设计规则下的标准单元库版图,由此提高本实施例的标准单元库版图的自动化设计效率。
下面以金属氧化物半导体场效应晶体管工艺规则下和鳍式场效应晶体管工艺规则下的双管构架的反相器的三种版图的绘制来详细说明步骤S43的原理。
请参阅图4和图5,从图4中可看出,基于金属氧化物半导体场效应晶体管的双管构架的反相器的版图结构是由双管主体版图21、相邻共享电源版图22和边缘版图23拼接组合形成,其中,双管主体版图21包括位于中间位置的一条金属线11、对称地设置于中间的金属线11的两侧(左右侧)的两条栅极线12以及对称地设置于两条栅极线12背向中间的金属线11的一侧的四条金属线11;相邻共享电源版图22包括电源总线13、与电源总线13连接的两条金属线11、接地总线14以及与接地总线14连接的另外的两条金属线11,相邻共享电源版图22中的四条金属线11即为双管主体版图21中的对称地设置于两条栅极线12背向中间的金属线11的一侧的四条金属线11,且此四条金属线11也是相邻共享电源版图22中用于与所述双管主体版图21进行积木式拼接组合的部分双管主体版图;边缘版图23包括电源总线13、P型注入有源区15、N型注入有源区16和接地总线14,其中的电源总线13和接地总线14即为相邻共享电源版图22中用于与所述边缘版图23进行积木式拼接组合的电源线版图。双管主体版图21、相邻共享电源版图22和边缘版图23拼接组合形成双管构架的反相器的版图结构时,相邻共享电源版图22中的四条金属线11和双管主体版图21中对应的四条金属线11分别合二为一,相邻共享电源版图22中的电源总线13和接地总线14与边缘版图23中的电源总线13和接地总线14分别合二为一。
从图5中可看出,基于鳍式场效应晶体管的双管构架的反相器的版图结构是由双管主体版图31、相邻共享电源版图32和边缘版图33拼接组合形成,与图4中的基于金属氧化物半导体场效应晶体管的双管构架的反相器的版图结构相比,双管主体版图31与双管主体版图21的结构相同,相邻共享电源版图32与相邻共享电源版图22的结构相同,边缘版图33与边缘版图23的区别点仅是边缘版图33中多了四条虚拟栅极线17。因此,基于鳍式场效应晶体管的双管构架的反相器的版图结构与基于金属氧化物半导体场效应晶体管的双管构架的反相器的版图结构之间在相互进行转换时,双管主体版图和相邻共享电源版图都是可以共用的,仅需重新绘制边缘版图的部分即可,大大节省了人力和时间。
在步骤S44中,根据所述标准单元库中的每个标准单元的所述组合资讯(即所述标准单元中的各个所述基本单元线路之间的组合顺序和所述标准单元的强度),将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图。
在本实施例形成的所述标准单元库版图中,强度为n的所述标准单元通过n个所述双管主体版图、n个所述相邻共享电源版图和1个所述边缘版图进行积木式拼接组合而形成。其中,此n个所述双管主体版图是否相同取决于所述标准单元中的基本线路组成,例如一标准单元由n个相同的反相器组成时,则n个双管主体版图完全相同,均为一个反相器的双管主体版图,n个所述相邻共享电源版图完全相同,均为一个反相器的相邻共享电源版图;而若一标准单元由k个反相器和n-k个与非门组成时,n个双管主体版图不完全相同,包括k个反相器的双管主体版图和n-k个与非门的双管主体版图,n个所述相邻共享电源版图不完全相同,包括k个反相器的相邻共享电源版图和n-k个与非门的相邻共享电源版图。具体地,参阅图7,从图7中可看出,一个强度为n的标准单元40在步骤S42中可以被拆解为n个相同的反相器(即基本单元线路),也就是说在步骤S44中,将n个相同的反相器的双管主体版图41、n个相同的反相器的相邻共享电源版图42以及1个反相器的边缘版图43进行积木式拼接组合,就得到该标准单元40的版图。再参阅图8,从图8中可看出,一个强度为n的标准单元50在步骤S42中可以被拆解为n-1个相同的反相器和1个或非门(此或非门具有两个输入端),也就是说在步骤S44中,将n-1个相同的反相器的双管主体版图51、1个或非门的双管主体版图52、n-1个相同的反相器的相邻共享电源版图53、1个或非门的相邻共享电源版图54以及1个边缘版图55进行积木式拼接组合,就可以得到该标准单元50的版图。其中,图7所示的标准单元的版图中的1个边缘版图可以看做是n个相同的反相器的边缘版图完全重叠而合为一个,图8所示的标准单元的版图中的1个边缘版图可以看做是n-1个相同的反相器的边缘版图和1个或非门的边缘版图均完全重叠并合并成一个。而在其他实施例中,在版图面积允许的情况下,在步骤S44中形成的强度为n的标准单元的版图可以包括n个双管主体版图、n个相邻共享电源版图和m(1<m≤n)个边缘版图,也就是说,在步骤S44中,通过n个双管主体版图、n个相邻共享电源版图、m个边缘版图进行积木式拼接组合的过程中,m个边缘版图可以发生部分的重叠(即某些边缘版图可以合二为一),由此使得形成的强度为n的标准单元的版图中的边缘版图的数量m大于1但小于n,m个边缘版图也可以完全不重叠(即不存在两个边缘版图合二为一的情况),由此使得形成的强度为n的标准单元的版图中的边缘版图的数量m等于n。
在传统的标准单元库中,有多少种强度就有多少个标准单元的版图结构,而本发明的标准单元库对应的版图只有三种(即双管主体版图、相邻共享电源版图和边缘版图),会比传统的不同强度的标准单元对应的版图结构少了很多。参阅图9,从图9中可看出,D触发器由四个与非门组成,不同的强度通过增加反相器来形成,图9中包含了四个反相器,由于D触发器对应的基本版图结构(即双管主体版图、相邻共享电源版图和边缘版图)同与非门以及反相器相同,当与非门和反相器的版图结构已存在时,若采用本发明的标准单元库版图的设计方法制作D触发器的版图,就不需要再重新人工绘制D触发器的版图,只需根据与非门和反相器之间的组合顺序和标准单元的强度采用软件程序进行积木式拼接组合即可得到此D触发器的版图。而若采用传统的制作标准单元库版图的方法形成此D触发器的版图,至少会有十几个不同强度的D触发器的版图需要人工重新绘制。因此,本发明的实施例将原有的标准单元库中的上百上千个标准单元变成几十个对应的双管主体版图、相邻共享电源版图和边缘版图,再进行积木式拼接组合成上百上千个标准单元的版图结构,大幅缩减了绘制版图所需的人力和时间。
另外,采用上述步骤S41至步骤S44的所述标准单元库版图的设计方法形成标准单元库版图之后,可以基于所述标准单元库版图生成集成电路版图。例如参阅图10,从图10中可看出,一种集成电路逻辑模块的版图是由本实施例的标准单元库版图中的多个标准单元的版图组合而成,每个标准单元的版图是通过多个相同或不同的双管主体版图、多个相同或不同的相邻共享电源版图和1个边缘版图进行积木式拼接组合而得到,即该逻辑模块的版图中,虽然双管主体版图不同,但是,这些双管主体版图可以通过相邻共享电源版图进行组合,最后再在两侧(左右侧)加上所述边缘版图即可。与传统的标准单元库组合成的具有相同电路设计的逻辑模块的版图相比,本发明的标准单元库版图组合成的逻辑模块的版图中少了相邻的标准单元之间的所述边缘版图,使得版图面积更优化。下面以图11所示的逻辑模块60的版图设计为例来具体说明基于本实施例的标准单元库版图如何设计集成电路版图,具体地,参阅图11,从图11中可看出,逻辑模块60的版图由标准单元61、标准单元62和标准单元63的版图组合而成,其中,标准单元61的版图由1个反相器组成,标准单元62的版图由2个相同的反相器组成,标准单元63的版图由1个或非门(此或非门具有两个输入端)组成,当标准单元61、标准单元62和标准单元63的版图拼接组合成逻辑模块60的版图时,标准单元61中的金属线111与标准单元62中的金属线111重叠拼接,标准单元62中的金属线112与标准单元63中的金属线112重叠拼接,使得逻辑模块60中的金属线111被标准单元61和标准单元62共用以及金属线112被标准单元62和标准单元63共用,同时,三个标准单元共享电源总线13和接地总线14,虚拟栅极线17仅保留位于逻辑模块60左右两侧的四条,其它的虚拟栅极线17删除。显然,该逻辑模块60的版图中少了相邻的标准单元之间的边缘版图(即相应的虚拟栅极线17),使得版图面积更优化。
综上所述,本发明的标准单元库版图的设计方法,除了基本单元线路依工艺设计规则需要人工绘制成为双管主体版图、相邻共享电源版图和边缘版图三种版图外,其余的步骤均可以通过自动化的方式去实现,即可以自动化地去分析标准单元库中的每个标准单元的基本单元线路组成结构,进而得到每个所述标准单元的组合资讯,并自动建立基本单元线路库,后续可以自动地根据得到的组合资讯将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以组合出标准单元库中的所有标准单元的版图结构,得到标准单元库版图。也就是说,整个标准单元库版图的设计过程中虽然多了分析和再组合的流程,但是需要人工绘制的版图的数量大量减少,由此提高了各个标准单元版图的制作速度,进而节约了标准单元库版图设计所需的人力和时间。更重要的是,当工艺设计规则发生变化时,仅仅需要基于新工艺规则来更改基本单元线路库中的各个基本单元线路的三种版图即可,由此再自动化地积木式拼接组合新工艺规则下的相应的基本单元线路的三种版图,即可得到新工艺规则下的标准单元库版图,进而使得即使工艺有所变化,也能快速有效地设计出新工艺下的标准单元库版图,如此整体所耗费人力和时间大量缩减。而且当其应用于集成电路版图设计时,可以能够因省去相邻的标准单元之间的边缘版图而使得集成电路的版图面积更优化。
基于同一发明构思,本发明一实施例还提供一种标准单元库版图,采用本发明提供的所述标准单元库版图的设计方法形成。
所述标准单元库版图包含多个标准单元的版图结构,每个所述标准单元的版图结构都是通过基本单元线路的版图结构(即双管主体版图、相邻共享电源版图和边缘版图)根据所述标准单元库中的每个标准单元的组合资讯进行积木式拼接组合形成。其中,每个所述标准单元的所述组合资讯包括所述标准单元中的基本单元线路的类型、数量、各个所述基本单元线路之间的组合顺序和所述标准单元的强度。其中,本实施例中的所述基本单元线路为不重复的且具有最小的强度的基本单元线路,所述基本单元线路之间各不相同,且所述基本单元线路无法再继续进行拆解(即具有最小的强度,例如均为1)。其他实施例中,只要拆解出的所述基本单元线路不重复,也可保留下来归入基本单元线路库。所述基本单元线路按类型可以分为反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器等等,每个所述标准单元可以由一种或一种以上类型的基本单元线路按照特定的组合顺序组合而成。且基本单元线路库中的基本单元线路均是双管构架,其中包括原本就是双管构架的基本单元线路以及被转换成双管构架的基本单元线路。只有双管构架的所述基本单元线路的版图结构才能被拆分为双管主体版图、相邻共享电源版图和边缘版图这三种版图,进而才能用于和其他基本单元线路的三种版图以相邻共享电源的方式进行积木式拼接组合,而得出相应的标准单元的版图。
每个所述基本单元线路的版图结构都是基于相应的工艺设计规则而得到的,通常需要人工绘制成双管主体版图、相邻共享电源版图和边缘版图,双管主体版图主要对应金属氧化物半导体场效应晶体管的主体结构,具体可包括栅极线、与晶体管的源端和漏端分别连接的金属线,相邻共享电源版图能够分别与双管主体版图和边缘版图进行积木式拼接组合,由此组合出一个完整的基本单元线路的版图结构,相邻共享电源版图可以包括电源总线(即系统工作电压供电线)、接地总线以及分别与电源总线和接地总线连接的金属线(即同时连接电源总线与P型晶体管的漏端的金属线以及同时连接接地总线和N型晶体管的源端的金属线,也就是用于与双管主体版图进行积木式拼接组合所需的部分双管主体版图),边缘版图包括晶体管有源区、电源总线和接地总线,其中的电源总线和接地总线总称为电源线版图。在三种版图进行积木式拼接组合时,相邻共享电源版图中的与晶体管的源端和漏端分别连接的金属线(即用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图)和双管主体版图中相对应的版图部分进行重叠拼接,相邻共享电源版图中的电源线版图和边缘版图中的电源线版图进行重叠拼接,其中,可以通过n个双管主体版图、n个相邻共享电源版图以及1个边缘版图组合出强度为n的标准单元版图。需要说明的是,当工艺设计规则发生了改变时,只需再次人工绘制出新的工艺设计规则下的基本单元库中各个基本单元线路的三种版图(即双管主体版图、相邻共享电源版图和边缘版图)中部分版图或全部版图即可,进而再采用软件程序自动执行积木式拼接组合,得到新的工艺设计规则下的标准单元库版图,由此提高本实施例的标准单元库版图的自动化设计效率。
另外,在传统的标准单元库中,有多少种强度就有多少个标准单元的版图结构,而本发明的标准单元库对应的版图只有三种(即双管主体版图、相邻共享电源版图和边缘版图),会比传统的不同强度的标准单元对应的版图结构少了很多。具体地,在本发明的实施例的所述标准单元库版图中,强度为n的所述标准单元通过n个所述双管主体版图、n个所述相邻共享电源版图和1个所述边缘版图进行积木式拼接组合而形成。其中,此n个所述双管主体版图是否相同取决于所述标准单元中的基本线路组成,例如一标准单元由n个相同的反相器组成时,则n个双管主体版图完全相同,均为一个反相器的双管主体版图,n个所述相邻共享电源版图完全相同,均为一个反相器的相邻共享电源版图;而若一标准单元由k个反相器和n-k个与非门组成时,n个双管主体版图不完全相同,包括k个反相器的双管主体版图和n-k个与非门的双管主体版图,n个所述相邻共享电源版图不完全相同,包括k个反相器的相邻共享电源版图和n-k个相邻共享电源版图。在其他实施例中,在版图面积允许的情况下,强度为n的所述标准单元是通过n个所述双管主体版图、n个所述相邻共享电源版图和m个所述边缘版图进行积木式拼接组合而形成的,其中,m个所述边缘版图在进行积木式拼接组合的过程中会发生部分的重叠或者完全不重叠,而使得强度为n的标准单元的版图最终表现为n个双管主体版图、n个相邻共享电源版图以及m(1<m≤n)个边缘版图。因此,本发明的实施例将原有的标准单元库中的上百上千个标准单元变成几十个对应的双管主体版图、相邻共享电源版图和边缘版图,再进行积木式拼接组合成上百上千个标准单元的版图结构,大幅缩减了绘制版图所需的人力和时间。
综上所述,本实施例的标准单元库版图,由于采用了本发明的所述标准单元库版图的设计方法形成,使得所需的人力和时间得到缩减,自动化设计效率高。
请参考图12,基于同一发明构思,本发明一实施例还提供一种标准单元库版图的设计系统71,能够用于实现本发明的标准单元库版图的设计方法,该标准单元库版图的设计系统71包括:标准单元库获取模块711、标准单元分析与基本单元线路库建立模块712、基本单元线路库版图模块713和标准单元库版图形成模块714。
标准单元库获取模块711,其被配置为获取所述标准单元库中的线路网表。线路网表即线路架构,其是标准单元库版图设计的关键,且其能够被EDA(电子设计自动化)软件识别并进行自动处理。当某工艺的所述标准单元库中的线路设计已经完成或是需要将原有的所述标准单元库转换到不同的工艺时,则说明所述标准单元库的线路网表已经完成。若是需要将原有的所述标准单元库转换到不同的工艺,说明原有的所述标准单元库的版图结构已经存在,此时,需要先将原有的所述标准单元库的版图结构转换成线路网表。
标准单元分析与基本单元线路库建立模块712,其被配置为根据所述线路网表,分析所述标准单元库中的每个标准单元的基本单元线路组成,以得到每个所述标准单元的组合资讯,并根据所有的所述标准单元的组合资讯建立基本单元线路库,且所述基本单元线路库中的每个基本单元线路均为双管构架。
具体地,所述标准单元分析与基本单元线路库建立模块712能够根据所述线路网表,将所述标准单元库中的每个所述标准单元拆解成相应的基本单元线路,拆解过程中将拆解出的各个所述基本单元线路之间的组合顺序和所述标准单元的强度等信息作为所述组合资讯记录下来。由于每个所述标准单元的复杂度低,没有模拟电路中的各种很复杂的组合,基本由反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器等等简单的基本单元线路组合而成,因此,可以采用软件程序来自动化地对每个所述标准单元进行拆解分析,得到每个所述标准单元的所述组合资讯,并将分析得到的所述组合资讯记录下来,以备后续步骤使用,由此,提高标准单元库版图的自动化设计效率。
所述标准单元分析与基本单元线路库建立模块712也能够进一步被配置为:将标准单元库中所有的标准单元所用到的所有的基本单元线路进行整合,删除其中相同的基本单元线路,以保留不重复的且具有最小的强度的基本单元线路;以及,判断保留的每个所述基本单元线路是否是双管构架,并将其中不是双管构架的所述基本单元线路转换成双管构架,以得到基本单元线路库,也就是说,基本单元线路库中的基本单元线路均是双管构架,其中包括原本就是双管构架的基本单元线路以及被转换成双管构架的基本单元线路。其中,保留不重复的且具有最小的强度的基本单元线路是本实施例的最优选的方案,拆解出的所述基本单元线路之间各不相同,且所述基本单元线路无法再继续进行拆解(即具有最小的强度,例如均为1)。其他实施例中,只要拆解出的所述基本单元线路不重复,即可保留下来归入基本单元线路库。并且,只有双管构架的所述基本单元线路的版图结构才能被拆分为双管主体版图、相邻共享电源版图和边缘版图这三种版图,进而才能用于和其他基本单元线路的三种版图以相邻共享电源的方式进行积木式拼接组合,而得出相应的标准单元的版图。
基本单元线路库版图模块713,其被配置为基于工艺设计规则,得到每个所述基本单元线路的版图结构,且每个所述基本单元线路的版图结构包括双管主体版图、相邻共享电源版图和边缘版图,且所述相邻共享电源版图包括用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图以及用于与所述边缘版图进行积木式拼接组合的电源线版图。
每个所述基本单元线路的版图结构都是基于相应的工艺设计规则而得到的,通常需要人工绘制成双管主体版图、相邻共享电源版图和边缘版图,双管主体版图主要对应金属氧化物半导体场效应晶体管的主体结构,具体可包括栅极线、与晶体管的源端和漏端分别连接的金属线,相邻共享电源版图能够分别与双管主体版图和边缘版图进行积木式拼接组合,由此组合出一个完整的基本单元线路的版图结构,相邻共享电源版图可以包括电源总线(即系统工作电压供电线)、接地总线以及分别与电源总线和接地总线连接的金属线(即同时连接电源总线与P型晶体管的漏端的金属线以及同时连接接地总线和N型晶体管的源端的金属线,也就是用于与双管主体版图进行积木式拼接组合所需的部分双管主体版图),边缘版图包括晶体管有源区、电源总线和接地总线,其中的电源总线和接地总线总称为电源线版图。在三种版图进行积木式拼接组合时,相邻共享电源版图中的与晶体管的源端和漏端分别连接的金属线(即用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图)和双管主体版图中相对应的版图部分进行重叠拼接,相邻共享电源版图中的电源线版图和边缘版图中的电源线版图进行重叠拼接,其中,可以通过n个双管主体版图、n个相邻共享电源版图以及1个边缘版图组合出强度为n的标准单元版图。需要说明的是,当工艺设计规则发生了改变时,只需再次人工绘制出新的工艺设计规则下的基本单元库中各个基本单元线路的三种版图(即双管主体版图、相邻共享电源版图和边缘版图)中部分版图或全部版图即可,进而再采用软件程序自动执行积木式拼接组合,得到新的工艺设计规则下的标准单元库版图,由此提高标准单元库版图的自动化设计效率。
标准单元库版图形成模块714,其被配置为根据所述标准单元库中的每个标准单元的所述组合资讯,将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图。
在传统的标准单元库中,有多少种强度就有多少个标准单元的版图结构,而本发明的标准单元库对应的版图只有三种(即双管主体版图、相邻共享电源版图和边缘版图),会比传统的不同强度的标准单元对应的版图结构少了很多。具体地,在本发明的实施例的所述标准单元库版图中,强度为n的所述标准单元通过n个所述双管主体版图、n个所述相邻共享电源版图和1个所述边缘版图进行积木式拼接组合而形成。其中,此n个所述双管主体版图是否相同取决于所述标准单元中的基本线路组成,例如一标准单元由n个相同的反相器组成时,则n个双管主体版图完全相同,均为一个反相器的双管主体版图,n个所述相邻共享电源版图完全相同,均为一个反相器的相邻共享电源版图;而若一标准单元由k个反相器和n-k个与非门组成时,n个双管主体版图不完全相同,包括k个反相器的双管主体版图和n-k个与非门的双管主体版图,n个所述相邻共享电源版图不完全相同,包括k个反相器的相邻共享电源版图和n-k个相邻共享电源版图。在其他实施例中,在版图面积允许的情况下,强度为n的所述标准单元是通过n个所述双管主体版图、n个所述相邻共享电源版图和m个所述边缘版图进行积木式拼接组合而形成的,此时,n个所述边缘版图在进行积木式拼接组合的过程中会发生部分的重叠或者完全不重叠,由此使得强度为n的标准单元的版图最终表现为n个双管主体版图、n个相邻共享电源版图以及m(1<m≤n)个边缘版图。因此,本发明的实施例将原有的标准单元库中的上百上千个标准单元变成几十个对应的双管主体版图、相邻共享电源版图和边缘版图,再进行积木式拼接组合成上百上千个标准单元的版图结构,大幅缩减了绘制版图所需的人力和时间。
另外,本发明的一实施例还提供一种集成电路版图的设计系统,包括:本发明所述的标准单元库版图的设计系统71和集成电路版图形成模块(未图示)。
本发明所述的标准单元库版图的设计系统71用于提供每个标准单元的组合资讯以及建立基本单元线路库,用于得到每个基本单元线路的包含有双管主体版图、相邻共享电源版图和边缘版图的版图结构,并且采用标准单元库版图形成模块将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图,使得标准单元库版图的设计方法能够被实现。
所述集成电路版图形成模块被配置为基于所述标准单元库版图生成集成电路版图。
可以理解的是,标准单元库获取模块711、标准单元分析与基本单元线路库建立模块712、基本单元线路库版图模块713、标准单元库版图形成模块714和集成电路版图形成模块可以合并在一个装置中实现,或者其中的任意一个模块可以被拆分成多个子模块,或者,标准单元库获取模块711、标准单元分析与基本单元线路库建立模块712、基本单元线路库版图模块713、标准单元库版图形成模块714和集成电路版图形成模块中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合,并在一个功能模块中实现。根据本发明的实施例,标准单元库获取模块711、标准单元分析与基本单元线路库建立模块712、基本单元线路库版图模块713、标准单元库版图形成模块714和集成电路版图形成模块中的至少一个可以至少被部分地实现为硬件电路,例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC),或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式的适当组合来实现。或者,标准单元库获取模块711、标准单元分析与基本单元线路库建立模块712、基本单元线路库版图模块713、标准单元库版图形成模块714和集成电路版图形成模块中的至少一个可以至少被部分地实现为计算机程序模块,当该程序被计算机运行时,可以执行相应模块的功能。
基于同一发明构思,本发明一实施例还提供一种计算机存储介质,其上存储有计算机程序,所述计算机程序被一处理器执行时能实现本发明提供的所述标准单元库版图的设计方法。
所述计算机存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备,例如可以是但不限于电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所描述的计算机程序可以从计算机存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收所述计算机程序,并转发该计算机程序,以供存储在各个计算/处理设备中的计算机存储介质中。用于执行本发明操作的计算机程序可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。所述计算机程序可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机程序的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、系统和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机程序实现。这些计算机程序可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些程序在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机程序存储在计算机存储介质中,这些计算机程序使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有该计算机程序的计算机存储介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机程序加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的计算机程序实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
综上所述,本发明的标准单元库版图的设计系统以及计算机存储介质,通过采用标准单元分析与基本单元线路库建立模块得到每个标准单元的组合资讯以及建立基本单元线路库,并且采用基本单元线路库版图模块得到每个所述基本单元线路的包含有双管主体版图、相邻共享电源版图和边缘版图的版图结构,再采用标准单元库版图形成模块将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图,使得标准单元库版图的设计方法能够被实现,也使得整个标准单元库版图设计过程中需要人工绘制的版图的数量得到减少,且标准单元版图的制作速度得到提高,进而使得标准单元库版图制作所需的人力和时间得到缩减。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种标准单元库版图的设计方法,其特征在于,包括以下步骤:
获取具有线路网表的标准单元库;
根据所述线路网表,分析所述标准单元库中的每个标准单元的基本单元线路组成,以得到每个所述标准单元的组合资讯,并根据所有的所述标准单元的组合资讯建立基本单元线路库,且所述基本单元线路库中的每个基本单元线路均为双管构架;
基于工艺设计规则,得到每个所述基本单元线路的版图结构,且每个所述基本单元线路的版图结构包括双管主体版图、相邻共享电源版图和边缘版图,且所述相邻共享电源版图包括用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图以及用于与所述边缘版图进行积木式拼接组合的电源线版图;以及,
根据所述标准单元库中的每个标准单元的所述组合资讯,将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图。
2.如权利要求1所述的标准单元库版图的设计方法,其特征在于,每个所述标准单元的所述组合资讯包括所述标准单元中的各个所述基本单元线路之间的组合顺序和所述标准单元的强度;所述基本单元线路包括反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器中的至少一种。
3.如权利要求1所述的标准单元库版图的设计方法,其特征在于,建立所述基本单元线路库的步骤包括:
将所有的所述标准单元所用到的所有的基本单元线路进行整合,删除相同的所述基本单元线路,以保留不重复的且具有最小的强度的所述基本单元线路;以及,
判断保留的每个所述基本单元线路是否是双管构架,并将其中不是双管构架的所述基本单元线路转换成双管构架,以得到所述基本单元线路库。
4.如权利要求1所述的标准单元库版图的设计方法,其特征在于,所述标准单元库版图中,强度为n的所述标准单元通过n个所述双管主体版图、n个所述相邻共享电源版图和1个所述边缘版图进行积木式拼接组合而形成。
5.一种标准单元库版图,其特征在于,采用权利要求1-4中任一项所述的标准单元库版图的设计方法形成。
6.一种标准单元库版图的设计系统,其特征在于,包括:
标准单元库获取模块,其被配置为获取所述标准单元库中的线路网表;
标准单元分析与基本单元线路库建立模块,其被配置为根据所述线路网表,分析所述标准单元库中的每个标准单元的基本单元线路组成,以得到每个所述标准单元的组合资讯,并根据所有的所述标准单元的组合资讯建立基本单元线路库,且所述基本单元线路库中的每个基本单元线路均为双管构架;
基本单元线路库版图模块,其被配置为基于工艺设计规则,得到每个所述基本单元线路的版图结构,且每个所述基本单元线路的版图结构包括双管主体版图、相邻共享电源版图和边缘版图,且所述相邻共享电源版图包括用于与所述双管主体版图进行积木式拼接组合的部分双管主体版图以及用于与所述边缘版图进行积木式拼接组合的电源线版图;以及,
标准单元库版图形成模块,其被配置为根据所述标准单元库中的每个标准单元的所述组合资讯,将相应的所述双管主体版图、相邻共享电源版图和边缘版图进行积木式拼接组合,以得到每个所述标准单元的版图结构,进而形成标准单元库版图。
7.如权利要求6所述的标准单元库版图的设计系统,其特征在于,每个所述标准单元的所述组合资讯包括所述标准单元中的各个所述基本单元线路之间的组合顺序和所述标准单元的强度;所述基本单元线路包括反相器、缓冲器、与门、或门、与非门、或非门、传输门、寄存器中的至少一种。
8.如权利要求6所述的标准单元库版图的设计系统,其特征在于,所述标准单元分析与基本单元线路库建立模块进一步被配置为:将所有的所述标准单元所用到的所有的基本单元线路进行整合,删除相同的所述基本单元线路,以保留不重复的且具有最小的强度的所述基本单元线路;以及,判断保留的每个所述基本单元线路是否是双管构架,并将其中不是双管构架的所述基本单元线路转换成双管构架,以得到所述基本单元线路库。
9.如权利要求6所述的标准单元库版图的设计系统,其特征在于,所述标准单元库版图中,强度为n的所述标准单元通过n个所述双管主体版图、n个所述相邻共享电源版图和1个所述边缘版图进行积木式拼接组合而形成。
10.一种计算机存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被一处理器执行时能实现权利要求1至4中任一项所述的标准单元库版图的设计方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910436233.9A CN111241772B (zh) | 2019-05-23 | 2019-05-23 | 标准单元库版图及其设计方法与系统以及计算机存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910436233.9A CN111241772B (zh) | 2019-05-23 | 2019-05-23 | 标准单元库版图及其设计方法与系统以及计算机存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111241772A true CN111241772A (zh) | 2020-06-05 |
CN111241772B CN111241772B (zh) | 2023-06-02 |
Family
ID=70865471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910436233.9A Active CN111241772B (zh) | 2019-05-23 | 2019-05-23 | 标准单元库版图及其设计方法与系统以及计算机存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111241772B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112347723A (zh) * | 2020-10-31 | 2021-02-09 | 拓维电子科技(上海)有限公司 | 基于版图的rom代码提取验证方法及装置 |
CN112507648A (zh) * | 2020-11-30 | 2021-03-16 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
CN114707443A (zh) * | 2022-05-23 | 2022-07-05 | 北京芯愿景软件技术股份有限公司 | 基本单元库简化方法及装置 |
CN117077599A (zh) * | 2023-09-18 | 2023-11-17 | 苏州异格技术有限公司 | 一种现场可编程逻辑门阵列视图生成方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015605A (ja) * | 1999-06-30 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
CN103022032A (zh) * | 2012-12-07 | 2013-04-03 | 中国科学院微电子研究所 | 标准单元库版图设计方法、布局方法及标准单元库 |
CN105718611A (zh) * | 2014-12-02 | 2016-06-29 | 中国科学院微电子研究所 | FinFET工艺标准单元库版图结构设计方法 |
CN106339532A (zh) * | 2016-08-18 | 2017-01-18 | 杭州旗捷科技有限公司 | 基础单元、标准单元、标准单元库、后端全定制设计方法、芯片 |
-
2019
- 2019-05-23 CN CN201910436233.9A patent/CN111241772B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015605A (ja) * | 1999-06-30 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
CN103022032A (zh) * | 2012-12-07 | 2013-04-03 | 中国科学院微电子研究所 | 标准单元库版图设计方法、布局方法及标准单元库 |
CN105718611A (zh) * | 2014-12-02 | 2016-06-29 | 中国科学院微电子研究所 | FinFET工艺标准单元库版图结构设计方法 |
CN106339532A (zh) * | 2016-08-18 | 2017-01-18 | 杭州旗捷科技有限公司 | 基础单元、标准单元、标准单元库、后端全定制设计方法、芯片 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112347723A (zh) * | 2020-10-31 | 2021-02-09 | 拓维电子科技(上海)有限公司 | 基于版图的rom代码提取验证方法及装置 |
CN112507648A (zh) * | 2020-11-30 | 2021-03-16 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
WO2022110787A1 (zh) * | 2020-11-30 | 2022-06-02 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
TWI773401B (zh) * | 2020-11-30 | 2022-08-01 | 大陸商深圳比特微電子科技有限公司 | 版圖設計的方法和積體電路、運算晶片和計算設備 |
CN114707443A (zh) * | 2022-05-23 | 2022-07-05 | 北京芯愿景软件技术股份有限公司 | 基本单元库简化方法及装置 |
CN114707443B (zh) * | 2022-05-23 | 2023-01-10 | 北京芯愿景软件技术股份有限公司 | 基本单元库简化方法及装置 |
CN117077599A (zh) * | 2023-09-18 | 2023-11-17 | 苏州异格技术有限公司 | 一种现场可编程逻辑门阵列视图生成方法及装置 |
CN117077599B (zh) * | 2023-09-18 | 2024-04-19 | 苏州异格技术有限公司 | 一种现场可编程逻辑门阵列视图生成方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111241772B (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111241772A (zh) | 标准单元库版图及其设计方法与系统以及计算机存储介质 | |
US11847397B1 (en) | Barycenter compact model to determine IR drop exact solution for circuit network | |
US9171124B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
US20020199160A1 (en) | Power supply network analyzing method, computer program for executing the method, storage medium and power supply network analyzing apparatus | |
CN113723040B (zh) | 一种数字模拟混合电路中数字版图布局的方法及其装置 | |
US9471733B1 (en) | Solving a circuit network in multicore or distributed computing environment | |
US10417366B2 (en) | Layout of large block synthesis blocks in integrated circuits | |
US9483593B2 (en) | Method for decomposing a hardware model and for accelerating formal verification of the hardware model | |
US20230325574A1 (en) | Method for Automated Standard Cell Design | |
US7979817B2 (en) | Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing | |
US20030084410A1 (en) | SPICE to Verilog netlist translator | |
US6877040B1 (en) | Method and apparatus for testing routability | |
JP5650362B2 (ja) | 半導体集積回路の設計方法 | |
US9805155B2 (en) | Circuit layouts, methods and apparatus for arranging integrated circuits | |
WO2023045476A1 (en) | Ultra-short-height standard cell architecture | |
JPH08204016A (ja) | 自動配置配線方法,その装置及び半導体集積回路 | |
JPH11259555A (ja) | マクロの設計方法 | |
JPH1145942A (ja) | Lsiレイアウト設計方法および装置、セルライブラリ、並びに半導体集積回路装置 | |
JPH09114875A (ja) | 半導体集積回路のレイアウト設計方法及びタイミング検証方法 | |
Tsai et al. | Routability optimization for crossbar-switch structured ASIC design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |