CN117077599A - 一种现场可编程逻辑门阵列视图生成方法及装置 - Google Patents
一种现场可编程逻辑门阵列视图生成方法及装置 Download PDFInfo
- Publication number
- CN117077599A CN117077599A CN202311201454.0A CN202311201454A CN117077599A CN 117077599 A CN117077599 A CN 117077599A CN 202311201454 A CN202311201454 A CN 202311201454A CN 117077599 A CN117077599 A CN 117077599A
- Authority
- CN
- China
- Prior art keywords
- component
- information
- primitive
- circuit
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 230000015654 memory Effects 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000012216 screening Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/20—Drawing from basic elements, e.g. lines or circles
- G06T11/206—Drawing of charts or graphs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及电子技术领域,提供了一种现场可编程逻辑门阵列视图生成方法及装置。其中,该方法,包括:获取芯片中的各第一元器件,以及各第一元器件的电路信息;将各第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,图元库中的图元包括至少一个第二元器件,一个第一图元对应至少一个第一元器件,各第一图元中第二元器件的数量之和等于第一元器件的数量;根据各第一图元,以及各第一元器件的电路信息,生成芯片的电路视图;将电路视图转换为芯片的现场可编程逻辑门阵列视图。通过本发明,缩短现场可编程逻辑门阵列视图的形成时间,提高制图效率。
Description
技术领域
本发明涉及电子技术领域,尤其涉及一种现场可编程逻辑门阵列视图生成方法及装置。
背景技术
目前,现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)芯片的显示视图是采用针对架构文件archFile编写程序并渲染图像的方案获得的。Archfile包含了FPGA元器件的架构信息、逻辑元件、内部连接等信息,通过程序解析Archfile,描述元器件的信息,进而形成FPGA芯片视图。当FPGA元器件的信息发生变化时,即Archfile发生变化,此时需要重新更改程序代码。由此可见,现有技术中形成FPGA芯片视图的过程效率低、时间长。
发明内容
为缩短现场可编程逻辑门阵列视图的形成时间,提高制图效率,本发明提出了一种现场可编程逻辑门阵列视图生成方法及装置。
第一方面,本发明提供了一种现场可编程逻辑门阵列视图生成方法,方法包括:
获取芯片中的各第一元器件,以及各第一元器件的电路信息;
将各第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,图元库中的图元包括至少一个第二元器件,一个第一图元对应至少一个第一元器件,各第一图元中第二元器件的数量之和等于第一元器件的数量;
根据各第一图元,以及各第一元器件的电路信息,生成芯片的电路视图;
将电路视图转换为芯片的现场可编程逻辑门阵列视图。
通过上述方法,根据芯片中各第一元器件的电路信息,将各第一元器件与预构建的图元库中的图元进行匹配,确定至少一个第一图元,一个第一图元对应至少一个第一元器件,第一图元中包括至少一个第二元器件,第二元器件的电路信息与第一元器件的电路信息相同,也就是说第一元器件的数量大于第一图元的数量,根据确定的第一图元绘制芯片的电路视图,将多个第一元器件的绘制过程转变为多个第一图元的绘制过程,由于第一元器件的数量大于第一图元的数量,绘制数量得到减少,相较于相关技术中通过元器件的电路信息对芯片中所有元器件进行逐个解析绘制的方法,本发明提供的方法,提高了制图效率,缩短了现场可编程逻辑门阵列视图的形成时间。
在一种可选的实施方式中,电路信息包括属性信息、位置信息和连接线信息,将各第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,包括:
根据各第一元器件的属性信息、位置信息和连接线信息,与各图元中各第二元器件的属性信息、位置信息和连接线信息进行匹配,确定至少一个第一图元。
在一种可选的实施方式中,根据各第一元器件的属性信息、位置信息和连接线信息,与各图元中各第二元器件的属性信息、位置信息和连接线信息进行匹配,确定至少一个第一图元,包括:
将各第一元器件的属性信息与图元库的各图元中各第二元器件的属性信息进行匹配,确定至少一个第二图元;
将各第一元器件的位置信息与各第二图元中各第二元器件的位置信息进行匹配,确定至少一个第三图元;
将各第一元器件的连接线信息与各第三图元中各第二元器件的连接线信息进行匹配,确定第一图元。
通过上述实施方式,通过第一元器件的属性信息筛选获得第二图元,进一步的,通过第一元器件的位置信息在第二图元中筛选得到第三图元,然后通过第一元器件的连接线信息在第三图元中筛选得到第一图元,使得第一图元中各第二元器件的电路信息与第一元器件的电路信息匹配,将至少一个第一元器件的绘制转换为第一图元的绘制,减少绘制数量。
在一种可选的实施方式中,图元库的构建步骤包括:
确定图元库中各图元的各第二元器件;
获取各第二元器件的属性信息、位置信息和连接线信息;
根据各第二元器件的属性信息、位置信息和连接线信息,在电路视图中绘制各图元。
在一种可选的实施方式中,根据各第一图元,以及各第一元器件的电路信息,生成芯片的电路视图,包括:
根据各第一元器件的电路信息,确定各第一图元的电路信息;
根据各第一图元的电路信息,生成芯片的电路视图。
通过上述实施方式,根据第一元器件的电路信息确定第一图元的电路信息,将多个第一元器件的绘制转换为第一图元之间的绘制,减少绘制数量,提高绘图效率。
在一种可选的实施方式中,电路信息包括属性信息、位置信息和连接线信息,根据各第一元器件的电路信息,确定第一图元的电路信息,包括:
根据各第一元器件的属性信息,确定第一图元的属性信息;
根据各第一元器件的位置信息,确定第一图元的位置信息;
根据各第一元器件的连接线信息,确定第一图元的连接线信息。
在一种可选的实施方式中,方法还包括:
当现场可编程逻辑门阵列视图中存在至少一个第一元器件的电路信息发生改变时,根据改变后的电路信息,更新第一元器件对应的第一图元。
通过上述实施方式,芯片中的第一元器件的电路信息发生改变时,需要更改第一元器件对应的第一图元,此时,若电路视图中存在多个相同的第一图元时,只需要确定更改后的第一图元,其余相同的第一图元都会做相应更改,相比于相关技术中在现场可编程逻辑门阵列视图中逐个修改元器件显示代码的方式,本发明提供的方法更便捷、更高效。
第二方面,本发明还提供了一种现场可编程逻辑门阵列视图生成装置,该装置包括:
获取模块,用于获取芯片中的各第一元器件,以及各第一元器件的电路信息;
确定模块,用于将各第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,图元库中的图元包括至少一个第二元器件,一个第一图元对应至少一个第一元器件,各第一图元中第二元器件的数量之和等于第一元器件的数量;
生成模块,用于根据各第一图元,以及各第一元器件的电路信息,生成芯片的电路视图;
转换模块,用于将电路视图转换为芯片的现场可编程逻辑门阵列视图。
通过上述装置,根据芯片中各第一元器件的电路信息,将各第一元器件与预构建的图元库中的图元进行匹配,确定至少一个第一图元,一个第一图元对应至少一个第一元器件,第一图元中包括至少一个第二元器件,第二元器件的电路信息与第一元器件的电路信息相同,也就是说第一元器件的数量大于第一图元的数量,根据确定的第一图元绘制芯片的电路视图,将多个第一元器件的绘制过程转变为多个第一图元的绘制过程,由于第一元器件的数量大于第一图元的数量,绘制数量得到减少,相较于相关技术中通过元器件的电路信息对芯片中所有元器件进行逐个解析绘制,本发明提供的装置,提高了制图效率,缩短了现场可编程逻辑门阵列视图的形成时间。
第三方面,本发明还提供了一种计算机设备,包括存储器和处理器,存储器和处理器之间互相通信连接,存储器中存储有计算机指令,处理器通过执行计算机指令,从而执行第一方面或第一方面的任一实施方式的现场可编程逻辑门阵列视图生成方法的步骤。
第四方面,本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现第一方面或第一方面的任一实施方式的现场可编程逻辑门阵列视图生成方法的步骤。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例提出的一种现场可编程逻辑门阵列视图生成方法的流程图;
图2是在一示例,各第一元器件之间的连接关系示意图;
图3是在一示例,各第一图元之间的连接关系示意图;
图4为根据一示例性实施例提出的一种现场可编程逻辑门阵列视图生成装置的结构示意图;
图5是根据一示例性实施例提出的一种计算机设备的硬件结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
为缩短现场可编程逻辑门阵列视图的形成时间,提高制图效率,本发明提出了一种现场可编程逻辑门阵列视图生成方法及装置。
图1是根据一示例性实施例提出的一种现场可编程逻辑门阵列视图生成方法的流程图。如图1所示,现场可编程逻辑门阵列视图生成方法包括如下步骤S101至S104。
步骤S101:获取芯片中的各第一元器件,以及各第一元器件的电路信息。
在一可选实施例中,元器件可以为芯片中的子芯片,也可以为电阻、二极管等等,在此不做具体限制。
在一可选实施例中,电路信息可以是元器件的属性信息、连接线信息、名称信息等等,在此不做具体限制。
步骤S102:将各第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,图元库中的图元包括至少一个第二元器件,一个第一图元对应至少一个第一元器件,各第一图元中第二元器件的数量之和等于第一元器件的数量。
在一可选实施例中,图元库中的图元为预先构建的图元,图元中包括至少一个按照预设连接规则连接的第二元器件。
在一可选实施例中,第一元器件的电路信息与第二元器件的电路信息匹配指的是第一元器件的电路信息与第二元器件的电路信息相同。
在一可选实施例中,第一图元的数量小于或等于第一元器件的数量。
在一可选实施例中,一个第二元器件对应一个第一元器件,当一个第一图元中包括多个第二元器件时,表明该第一图元对应多个第一元器件,多个第一元器件被包含在该第一图元中,即多个第一元器件以及各第一元器件之间的连接关系已经绘制在该第一图元中。
步骤S103:根据各第一图元,以及各第一元器件的电路信息,生成芯片的电路视图。
在一可选实施例中,根据各第一元器件的电路信息可以获取到各第一图元的电路信息,进而根据各第一图元的电路信息就可以绘制芯片的电路视图。
在一可选实施例中,芯片的电路视图可以是通过计算机辅助设计(CAD-ComputerAided Design,CAD)软件进行绘制得到的。
步骤S104:将电路视图转换为芯片的现场可编程逻辑门阵列视图。
在一可选实施例中,可以通过通用格式标准,将电路视图转换为芯片的现场可编程逻辑门阵列视图。
通过上述方法,根据芯片中各第一元器件的电路信息,将各第一元器件与预构建的图元库中的图元进行匹配,确定至少一个第一图元,一个第一图元对应至少一个第一元器件,第一图元中包括至少一个第二元器件,第二元器件的电路信息与第一元器件的电路信息相同,也就是说第一元器件的数量大于第一图元的数量,多个第一元器件已经绘制在该第一图元中,根据确定的第一图元绘制芯片的电路视图,将多个第一元器件的绘制过程转变为多个第一图元的绘制过程,由于第一元器件的数量大于第一图元的数量,绘制数量得到减少,相较于相关技术中通过元器件的电路信息对芯片中所有元器件进行逐个解析绘制的方法,本发明提供的方法,提高了制图效率,缩短了现场可编程逻辑门阵列视图的形成时间。
在本发明实施例中,电路信息包括属性信息、位置信息和连接线信息。
在一可选实施例中,元器件的属性信息可以为元器件的容量、功能、名称等信息,在此不做具体限制。
在一可选实施例中,元器件的位置信息为元器件在现场可编程逻辑门阵列视图中的具体位置信息,例如元器件的坐标信息等等,在此不做具体限制。
在一可选实施例中,元器件的连接线信息包括该元器件与其他元器件之间的连接关系,还可以包括连接线的粗细、连接线的形状(例如圆弧形、直角形等等),在此不做具体限制。
在上述步骤S102中,根据各第一元器件的属性信息、位置信息和连接线信息,与各图元中各第二元器件的属性信息、位置信息和连接线信息进行匹配,确定至少一个第一图元。
在一可选实施例中,通过如下步骤实现第一元器件与第二元器件的匹配,从而确定至少一个第一图元:
首先,将各第一元器件的属性信息与图元库的各图元中各第二元器件的属性信息进行匹配,确定至少一个第二图元。当各第一元器件的属性信息与图元库的各图元中各第二元器件的属性信息一致时,将该图元确定第二图元。
然后,将各第一元器件的位置信息与各第二图元中各第二元器件的位置信息进行匹配,确定至少一个第三图元。当各第一元器件的属性信息与各第二图元中各第二元器件的属性信息一致时,将该第二图元确定为第三图元。
最后,将各第一元器件的连接线信息与各第三图元中各第二元器件的连接线信息进行匹配,确定第一图元。当各第一元器件的属性信息与各第三图元中各第二元器件的属性信息一致时,在第三图元中确定第一图元。
在本发明实施例中,通过第一元器件的属性信息筛选获得第二图元,然后通过第一元器件的位置信息在第二图元中筛选得到第三图元,进一步的,通过第一元器件的连接线信息在第三图元中筛选得到第一图元,使得第一图元中各第二元器件的电路信息与第一元器件的电路信息匹配,将至少一个第一元器件的绘制转换为第一图元的绘制,从而减少绘制数量。
在一示例中,通过如下方式构建图元库:
首先,确定图元库中各图元的各第二元器件。
在一可选实施例中,各图元中包括的第二元器件可以通过经验设定,选择使用频次较高的第二元器件。
在一可选实施例中,图元库中图元的数量可以根据实际需要设定,在此不做具体限制。
然后,获取各第二元器件的属性信息、位置信息和连接线信息。
最后,根据各第二元器件的属性信息、位置信息和连接线信息,在电路视图中绘制各图元。
通过本发明实施例,在绘制电路视图之前,预先建立各元器件的图元库,使得可以直接根据绘制好的图元完成电路视图的绘制,缩短了绘制各图元中元器件的时间,提高绘图效率。
在一示例中,在上述步骤S103中,通过如下步骤生成芯片的电路视图:
步骤a1:根据各第一元器件的电路信息,确定各第一图元的电路信息。
在一可选实施例中,第一图元中包括有多个连接的第二元器件,各第二元器件的电路信息与第一元器件的电路信息相同,要根据各第一图元绘制电路视图,需要确定各第一图元的电路信息,而第一图元的电路信息可以通过各第一元器件的电路信息获得。示例性地,当电路信息包括连接线信息时,元器件的连接线信息包括该元器件与其他元器件之间的连接关系,第一图元中第二元器件之间的连接关系与第一元器件之间的连接关系相同,而第一图元的连接关系又可以通过第一元器件之间的连接关系获得。
步骤a2:根据各第一图元的电路信息,生成芯片的电路视图。
图2为各第一元器件之间的连接关系示意图。图2中包括第一元器件a、第一元器件b、第一元器件c和第一元器件d。图3为对应的各第一图元之间的连接关系示意图。图3中包括一个第一图元A和一个第一图元B。第一图元A包括第二元器件a’和第二元器件b’,第一图元B包括第二元器件c’和第二元器件d’。第一元器件a的电路信息与第二元器件a’的电路信息一致,第一元器件b的电路信息与第二元器件b’的电路信息一致,第一元器件c的电路信息与第二元器件c’的电路信息一致。第一元器件a和第一元器件b对应第一图元A,第一元器件c和第一元器件d对应第一图元B。
通过上述实施方式,根据第一元器件的电路信息确定第一图元的电路信息,将多个第一元器件的绘制转换为第一图元之间的绘制,减少绘制数量,提高绘图效率。
在一示例中,通过CAD软件实现电路视图的绘制。考虑到CAD绘制完成的电路视图在CAD软件上是采用通用标准的开放文本格式文件进行存储,通过通用格式标准对开放文件格式文本进行解析,就可以直接实现电路视图转换为现场可编程逻辑门阵列视图。此时,CAD软件绘制完成的电路视图作为中间层,把现场可编程逻辑门阵列视图的生成过程分成了两大过程:首先,利用CAD软件完成电路视图的绘制,然后将CAD软件绘制完成的电路视图通过通用格式标准,便可以在现场可编程逻辑门阵列视图的程序中直接复制完成现场可编程逻辑门阵列视图的生成。当第一元器件发生改变时,只需要调整CAD软件生成的电路视图,然后使用通用格式标准,对更改后的电路视图进行解析与复刻,对于可编程逻辑门阵列视图中的程序无需重新测试和调试,降低各第一元器件与可编程逻辑门阵列视图中程序的耦合度。
在一可选实施例中,在上述步骤a1中,电路信息包括属性信息、位置信息和连接线信息,通过如下方式确定第一图元的电路信息:
首先,根据各第一元器件的属性信息,确定第一图元的属性信息。示例性地,属性信息可以为元器件的名称,例如元器件可以为电阻,对应的第一图元的属性也为电阻。
然后,根据各第一元器件的位置信息,确定第一图元的位置信息。
最后,根据各第一元器件的连接线信息,确定第一图元的连接线信息。示例性地,第一元器件的连接线信息可以为该元器件与其他元器件之间的连接关系,第一图元的连接线信息为该第一图元与其他第一图元之间的连接关系。
在一示例中,本发明实施例提供的方法还包括:
当现场可编程逻辑门阵列视图中存在至少一个第一元器件的电路信息发生改变时,根据改变后的电路信息,更新第一元器件对应的第一图元。
通过上述实施例,芯片中的第一元器件的电路信息发生改变时,需要更改第一元器件对应的第一图元,此时,若电路视图中存在多个相同的第一图元时,只需要确定更改后的第一图元,其余相同的第一图元都会做相应更改,相比于相关技术中在现场可编程逻辑门阵列视图中逐个修改元器件显示代码的方式,本发明提供的方法更便捷、更高效。
基于相同发明构思,本发明实施例还提供一种现场可编程逻辑门阵列视图生成装置,如图4所示,该装置包括:
获取模块401,用于获取芯片中的各第一元器件,以及各第一元器件的电路信息;详细内容参见上述实施例中步骤S101的描述,在此不再赘述。
确定模块402,用于将各第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,图元库中的图元包括至少一个第二元器件,一个第一图元对应至少一个第一元器件,各第一图元中第二元器件的数量之和等于第一元器件的数量;详细内容参见上述实施例中步骤S102的描述,在此不再赘述。
生成模块403,用于根据各第一图元,以及各第一元器件的电路信息,生成芯片的电路视图;详细内容参见上述实施例中步骤S103的描述,在此不再赘述。
转换模块404,用于将电路视图转换为芯片的现场可编程逻辑门阵列视图。详细内容参见上述实施例中步骤S104的描述,在此不再赘述。
通过上述装置,根据芯片中各第一元器件的电路信息,将各第一元器件与预构建的图元库中的图元进行匹配,确定至少一个第一图元,一个第一图元对应至少一个第一元器件,第一图元中包括至少一个第二元器件,第二元器件的电路信息与第一元器件的电路信息相同,也就是说第一元器件的数量大于第一图元的数量,根据确定的第一图元绘制芯片的电路视图,将多个第一元器件的绘制过程转变为多个第一图元的绘制过程,由于第一元器件的数量大于第一图元的数量,绘制数量得到减少,相较于相关技术中通过元器件的电路信息对芯片中所有元器件进行逐个解析绘制,本发明提供的装置,提高了制图效率,缩短了现场可编程逻辑门阵列视图的形成时间。
在一示例中,电路信息包括属性信息、位置信息和连接线信息,确定模块402包括:
第一确定子模块,用于根据各第一元器件的属性信息、位置信息和连接线信息,与各图元中各第二元器件的属性信息、位置信息和连接线信息进行匹配,确定至少一个第一图元。详细内容参见上述实施例中的描述,在此不再赘述。
在一示例中,第一确定子模块包括:
第一确定单元,用于将各第一元器件的属性信息与图元库的各图元中各第二元器件的属性信息进行匹配,确定至少一个第二图元;详细内容参见上述实施例中的描述,在此不再赘述。
第二确定单元,用于将各第一元器件的位置信息与各第二图元中各第二元器件的位置信息进行匹配,确定至少一个第三图元;详细内容参见上述实施例中的描述,在此不再赘述。
第三确定单元,用于将各第一元器件的连接线信息与各第三图元中各第二元器件的连接线信息进行匹配,确定第一图元。详细内容参见上述实施例中的描述,在此不再赘述。
在一示例中,该装置还包括构建模块,构建模块包括:
第二确定子模块,用于确定图元库中各图元的各第二元器件;详细内容参见上述实施例中的描述,在此不再赘述。
获取子模块,用于获取各第二元器件的属性信息、位置信息和连接线信息;详细内容参见上述实施例中的描述,在此不再赘述。
绘制子模块,用于根据各第二元器件的属性信息、位置信息和连接线信息,在电路视图中绘制各图元。详细内容参见上述实施例中的描述,在此不再赘述。
在一示例中,生成模块403包括:
第三确定子模块,用于根据各第一元器件的电路信息,确定各第一图元的电路信息;详细内容参见上述实施例中的描述,在此不再赘述。
生成子模块,用于根据各第一图元的电路信息,生成芯片的电路视图。详细内容参见上述实施例中的描述,在此不再赘述。
在一示例中,电路信息包括属性信息、位置信息和连接线信息,第三确定子模块包括:
第四确定单元,用于根据各第一元器件的属性信息,确定第一图元的属性信息;详细内容参见上述实施例中的描述,在此不再赘述。
第五确定单元,用于根据各第一元器件的位置信息,确定第一图元的位置信息;详细内容参见上述实施例中的描述,在此不再赘述。
第六确定单元,用于根据各第一元器件的连接线信息,确定第一图元的连接线信息。详细内容参见上述实施例中的描述,在此不再赘述。
在一示例中,该装置还包括:
调整模块,用于当现场可编程逻辑门阵列视图中存在至少一个第一元器件的电路信息发生改变时,根据改变后的电路信息,更新第一元器件对应的第一图元。详细内容参见上述实施例中的描述,在此不再赘述。
上述装置的具体限定以及有益效果可以参见上文中对于现场可编程逻辑门阵列视图生成方法的限定,在此不再赘述。上述各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
图5是根据一示例性实施例提出的一种计算机设备的硬件结构示意图。如图5所示,该设备包括一个或多个处理器510以及存储器520,存储器520包括持久内存、易失内存和硬盘,图5中以一个处理器510为例。该设备还可以包括:输入装置530和输出装置540。
处理器510、存储器520、输入装置530和输出装置540可以通过总线或者其他方式连接,图5中以通过总线连接为例。
处理器510可以为中央处理器(Central Processing Unit,CPU)。处理器510还可以为其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片,或者上述各类芯片的组合。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器520作为一种非暂态计算机可读存储介质,包括持久内存、易失内存和硬盘,可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块,如本申请实施例中现场可编程逻辑门阵列视图生成方法对应的程序指令/模块。处理器510通过运行存储在存储器520中的非暂态软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述任意一种现场可编程逻辑门阵列视图生成方法。
存储器520可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储根据、需要使用的数据等。此外,存储器520可以包括高速随机存取存储器,还可以包括非暂态存储器,例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中,存储器520可选包括相对于处理器510远程设置的存储器,这些远程存储器可以通过网络连接至数据处理装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置530可接收输入的数字或字符信息,以及产生与用户设置以及功能控制有关的信号输入。输出装置540可包括显示屏等显示设备。
一个或者多个模块存储在存储器520中,当被一个或者多个处理器510执行时,执行如图1所示的方法。
上述产品可执行本发明实施例所提供的方法,具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节,具体可参见如图1所示的实施例中的相关描述。
本发明实施例还提供了一种非暂态计算机存储介质,计算机存储介质存储有计算机可执行指令,该计算机可执行指令可执行上述任意方法实施例中的方法。其中,存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)、随机存储记忆体(RandomAccess Memory,RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive,缩写:HDD)或固态硬盘(Solid-State Drive,SSD)等;存储介质还可以包括上述种类的存储器的组合。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种现场可编程逻辑门阵列视图生成方法,其特征在于,所述方法包括:
获取芯片中的各第一元器件,以及各所述第一元器件的电路信息;
将各所述第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,所述图元库中的图元包括至少一个第二元器件,一个第一图元对应至少一个第一元器件,各所述第一图元中第二元器件的数量之和等于所述第一元器件的数量;
根据各所述第一图元,以及各所述第一元器件的电路信息,生成所述芯片的电路视图;
将所述电路视图转换为所述芯片的现场可编程逻辑门阵列视图。
2.根据权利要求1所述的方法,其特征在于,所述电路信息包括属性信息、位置信息和连接线信息,所述将各所述第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,包括:
根据各所述第一元器件的属性信息、位置信息和连接线信息,与各图元中各所述第二元器件的属性信息、位置信息和连接线信息进行匹配,确定至少一个第一图元。
3.根据权利要求2所述的方法,其特征在于,根据各所述第一元器件的属性信息、位置信息和连接线信息,与各图元中各所述第二元器件的属性信息、位置信息和连接线信息进行匹配,确定至少一个第一图元,包括:
将各所述第一元器件的属性信息与所述图元库的各所述图元中各第二元器件的属性信息进行匹配,确定至少一个第二图元;
将各所述第一元器件的位置信息与各所述第二图元中各第二元器件的位置信息进行匹配,确定至少一个第三图元;
将各所述第一元器件的连接线信息与各所述第三图元中各第二元器件的连接线信息进行匹配,确定所述第一图元。
4.根据权利要求1所述的方法,其特征在于,所述图元库的构建步骤包括:
确定所述图元库中各图元的各第二元器件;
获取各所述第二元器件的属性信息、位置信息和连接线信息;
根据各所述第二元器件的属性信息、位置信息和连接线信息,在所述电路视图中绘制各所述图元。
5.根据权利要求1所述的方法,其特征在于,根据各所述第一图元,以及各所述第一元器件的电路信息,生成所述芯片的电路视图,包括:
根据各所述第一元器件的电路信息,确定各所述第一图元的电路信息;
根据各所述第一图元的电路信息,生成所述芯片的电路视图。
6.根据权利要求5所述的方法,其特征在于,所述电路信息包括属性信息、位置信息和连接线信息,根据各所述第一元器件的电路信息,确定所述第一图元的电路信息,包括:
根据各所述第一元器件的属性信息,确定所述第一图元的属性信息;
根据各所述第一元器件的位置信息,确定所述第一图元的位置信息;
根据各所述第一元器件的连接线信息,确定所述第一图元的连接线信息。
7.根据权利要求1所述的方法,其特征在于,所述方法还包括:
当现场可编程逻辑门阵列视图中存在至少一个第一元器件的电路信息发生改变时,根据改变后的电路信息,更新所述第一元器件对应的第一图元。
8.一种现场可编程逻辑门阵列视图生成装置,其特征在于,所述装置包括:
获取模块,用于获取芯片中的各第一元器件,以及各所述第一元器件的电路信息;
确定模块,用于将各所述第一元器件的电路信息,与预构建的图元库的各图元中各第二元器件的电路信息进行匹配,确定至少一个第一图元,所述图元库中的图元包括至少一个第二元器件,一个第一图元对应至少一个第一元器件,各所述第一图元中第二元器件的数量之和等于所述第一元器件的数量;
生成模块,用于根据各所述第一图元,以及各所述第一元器件的电路信息,生成所述芯片的电路视图;
转换模块,用于将所述电路视图转换为所述芯片的现场可编程逻辑门阵列视图。
9.一种计算机设备,其特征在于,包括存储器和处理器,所述存储器和所述处理器之间互相通信连接,所述存储器中存储有计算机指令,所述处理器通过执行所述计算机指令,从而执行权利要求1-7中任一项所述的现场可编程逻辑门阵列视图生成方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1-7中任一项所述的现场可编程逻辑门阵列视图生成方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311201454.0A CN117077599B (zh) | 2023-09-18 | 2023-09-18 | 一种现场可编程逻辑门阵列视图生成方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311201454.0A CN117077599B (zh) | 2023-09-18 | 2023-09-18 | 一种现场可编程逻辑门阵列视图生成方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117077599A true CN117077599A (zh) | 2023-11-17 |
CN117077599B CN117077599B (zh) | 2024-04-19 |
Family
ID=88704299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311201454.0A Active CN117077599B (zh) | 2023-09-18 | 2023-09-18 | 一种现场可编程逻辑门阵列视图生成方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117077599B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117744553A (zh) * | 2024-01-31 | 2024-03-22 | 苏州异格技术有限公司 | 现场可编程门阵列建模方法、装置、设备及存储介质 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005158815A (ja) * | 2003-11-20 | 2005-06-16 | Kumamoto Technology & Industry Foundation | プログラマブル論理回路およびプログラマブル論理回路の配線構造 |
JP2006318266A (ja) * | 2005-05-13 | 2006-11-24 | Nec Electronics Corp | 半導体デバイス、半導体設計装置および半導体設計方法 |
US20100238169A1 (en) * | 2009-03-19 | 2010-09-23 | International Business Machines Corporation | Physical Rendering With Textured Bounding Volume Primitive Mapping |
CN106407535A (zh) * | 2016-09-06 | 2017-02-15 | 北京深维科技有限公司 | 一种基于现场可编程门阵列芯片的工艺映射方法 |
CN110113874A (zh) * | 2019-05-27 | 2019-08-09 | 杭州迪普科技股份有限公司 | Pcb元器件及其制作方法 |
CN111241772A (zh) * | 2019-05-23 | 2020-06-05 | 叶惠玲 | 标准单元库版图及其设计方法与系统以及计算机存储介质 |
CN113255260A (zh) * | 2021-07-07 | 2021-08-13 | 北京芯愿景软件技术股份有限公司 | 简化电路图生成的方法、装置、设备及存储介质 |
US20210255879A1 (en) * | 2018-08-27 | 2021-08-19 | Liquid Instruments Pty. Ltd. | Improved process of programming field programmable gate arrays using partial reconfiguration |
CN113449481A (zh) * | 2021-08-30 | 2021-09-28 | 中科亿海微电子科技(苏州)有限公司 | 嵌入式fpga ip核顶层电路图自动生成方法、装置及存储介质 |
CN114115720A (zh) * | 2021-10-07 | 2022-03-01 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于fpga的高帧率低延迟图形生成装置 |
CN116451619A (zh) * | 2023-04-06 | 2023-07-18 | 三微电子科技(苏州)有限公司 | 元器件信息处理方法、装置、介质及设备 |
CN116644701A (zh) * | 2023-05-09 | 2023-08-25 | 三峡高科信息技术有限责任公司 | 一种基于svg的可配置生成电路图的方法及系统 |
-
2023
- 2023-09-18 CN CN202311201454.0A patent/CN117077599B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005158815A (ja) * | 2003-11-20 | 2005-06-16 | Kumamoto Technology & Industry Foundation | プログラマブル論理回路およびプログラマブル論理回路の配線構造 |
JP2006318266A (ja) * | 2005-05-13 | 2006-11-24 | Nec Electronics Corp | 半導体デバイス、半導体設計装置および半導体設計方法 |
US20100238169A1 (en) * | 2009-03-19 | 2010-09-23 | International Business Machines Corporation | Physical Rendering With Textured Bounding Volume Primitive Mapping |
CN106407535A (zh) * | 2016-09-06 | 2017-02-15 | 北京深维科技有限公司 | 一种基于现场可编程门阵列芯片的工艺映射方法 |
US20210255879A1 (en) * | 2018-08-27 | 2021-08-19 | Liquid Instruments Pty. Ltd. | Improved process of programming field programmable gate arrays using partial reconfiguration |
CN111241772A (zh) * | 2019-05-23 | 2020-06-05 | 叶惠玲 | 标准单元库版图及其设计方法与系统以及计算机存储介质 |
CN110113874A (zh) * | 2019-05-27 | 2019-08-09 | 杭州迪普科技股份有限公司 | Pcb元器件及其制作方法 |
CN113255260A (zh) * | 2021-07-07 | 2021-08-13 | 北京芯愿景软件技术股份有限公司 | 简化电路图生成的方法、装置、设备及存储介质 |
CN113449481A (zh) * | 2021-08-30 | 2021-09-28 | 中科亿海微电子科技(苏州)有限公司 | 嵌入式fpga ip核顶层电路图自动生成方法、装置及存储介质 |
CN114115720A (zh) * | 2021-10-07 | 2022-03-01 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于fpga的高帧率低延迟图形生成装置 |
CN116451619A (zh) * | 2023-04-06 | 2023-07-18 | 三微电子科技(苏州)有限公司 | 元器件信息处理方法、装置、介质及设备 |
CN116644701A (zh) * | 2023-05-09 | 2023-08-25 | 三峡高科信息技术有限责任公司 | 一种基于svg的可配置生成电路图的方法及系统 |
Non-Patent Citations (3)
Title |
---|
WU J: "SoC Research AND Application Of Verification Methodology", 《SPACE CONTROL TECHNOLOGY AND APPLICATION》, 31 December 2012 (2012-12-31) * |
裴希杰: "一种流水处理图元建立电路的设计与实现", 《微电子学与计算机》, 5 August 2019 (2019-08-05) * |
陈海彬;: "FPGA在图元信息处理系统搭建中的运用", 成都工业学院学报, no. 01, 15 March 2018 (2018-03-15) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117744553A (zh) * | 2024-01-31 | 2024-03-22 | 苏州异格技术有限公司 | 现场可编程门阵列建模方法、装置、设备及存储介质 |
CN117744553B (zh) * | 2024-01-31 | 2024-04-30 | 苏州异格技术有限公司 | 现场可编程门阵列建模方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN117077599B (zh) | 2024-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109542399B (zh) | 软件开发方法、装置、终端设备及计算机可读存储介质 | |
CN117077599B (zh) | 一种现场可编程逻辑门阵列视图生成方法及装置 | |
CN108279882B (zh) | 框架生成方法、装置、设备及计算机可读介质 | |
CN110647316B (zh) | 通用业务对象的生成方法、装置、计算机设备及存储介质 | |
WO2019153514A1 (zh) | 业务系统动态生成方法、装置、计算机设备及存储介质 | |
CN108388623B (zh) | Er关系生成方法、装置、计算机设备及存储介质 | |
CN110941614A (zh) | 表单生成方法、装置、电子设备及计算机可读存储介质 | |
CN113255258B (zh) | 逻辑综合方法、装置、电子设备及存储介质 | |
US20230385363A1 (en) | Web site preview generation based on web site type | |
CN111814449A (zh) | 表单解析方法、装置、设备及存储介质 | |
JP2009176010A (ja) | 工程管理を行うシステム、工程管理方法およびプログラム | |
CN111598707B (zh) | 一种页面的生成方法及电子设备 | |
CN109814916B (zh) | 一种ivr流程的配置方法、装置、存储介质和服务器 | |
US7856344B2 (en) | Method for transforming overlapping paths in a logical model to their physical equivalent based on transformation rules and limited traceability | |
US8224822B2 (en) | Template based entity transformation | |
CN109739876B (zh) | 基于Sqltoy-orm框架的数据库的数据查询方法和装置 | |
CN111814029A (zh) | 一种数据查询方法、系统及计算设备 | |
CN108629003B (zh) | 内容加载方法与装置 | |
CN109150993B (zh) | 一种获取网络请求切面的方法、终端装置及存储介质 | |
CN112464132A (zh) | 页面生成、配置方法及装置 | |
CN117391002B (zh) | 一种ip核扩展描述方法及ip核生成方法 | |
CN113920333B (zh) | 一种提高居民体验度的智慧管理方法及系统 | |
CN112711247B (zh) | 一种界面显示方法、界面显示装置及电子设备 | |
CN112650682B (zh) | 页面测试处理方法、装置、电子设备及可读存储介质 | |
CN112468543B (zh) | 发布信息的方法、装置、设备和计算机可读介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |