CN117744553A - 现场可编程门阵列建模方法、装置、设备及存储介质 - Google Patents
现场可编程门阵列建模方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN117744553A CN117744553A CN202410137539.5A CN202410137539A CN117744553A CN 117744553 A CN117744553 A CN 117744553A CN 202410137539 A CN202410137539 A CN 202410137539A CN 117744553 A CN117744553 A CN 117744553A
- Authority
- CN
- China
- Prior art keywords
- array
- programmable gate
- field programmable
- connection
- gate array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000003491 array Methods 0.000 claims abstract description 36
- 238000013461 design Methods 0.000 claims abstract description 27
- 230000015654 memory Effects 0.000 claims description 25
- 238000010276 construction Methods 0.000 claims description 20
- 230000006870 function Effects 0.000 claims description 12
- 238000013507 mapping Methods 0.000 claims description 11
- 238000012937 correction Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 10
- 238000012423 maintenance Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及现场可编程门阵列技术领域，公开了现场可编程门阵列建模方法、装置、设备及存储介质，包括：获取现场可编程门阵列的硬件设计框架信息；基于现场可编程门阵列的功能和硬件设计框架信息，将现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图；基于现场可编程门阵列的局部相似性，构建各片单元对应的连接构型；基于现场可编程门阵列的版图，增设包含所有片单元的视图；基于连接构型，在视图上进行各片单元的连接，构建得到现场可编程门阵列对应的模型，本发明减少硬件所需要的提供的信息，减少建模所需要的时间，减少不同连接类型之间的相互干扰，进一步降低了算法的复杂程度。
Description
技术领域
本发明涉及现场可编程门阵列技术领域，具体涉及现场可编程门阵列建模方法、装置、设备及存储介质。
背景技术
FPGA（Field Programmable Gate Array，现场可编程门阵列）的使用不可避免的需要专用EDA（Electronic Design Automation，电子设计自动化）工具的参与，而在EDA工具中需要对支持的FPGA进行建立模型，以便支持EDA相应的布局布线位流生成功能。然而FPGA和其他超大规模集成电路一样，存在着内部包含的子模块器件繁多，且各种器件之间的连接复杂的问题。通常情况下FPGA内部结构包含多种PLU（Programmable Logic Unit,可编程逻辑单元）、SWB（Switch Box, 开关连线阵列）和时钟网络等器件或结构，它们之间的相互关系错综复杂。在EDA中模型合理地描述和模拟这些内部连接关系，对于确保布局和布线的顺利进行至关重要。
相关技术中，在建立模型的过程中，用传统枚举连接的方式输入，FPGA包含的所有器件之间的连接关系存在数据量庞大的现状，增加量建模维护中的系统性风险，模型维护的难度大且很难发现错误并修改，模型构建速度极慢，极大影响了模型构建的工作效率。
发明内容
有鉴于此，本发明提供了一种现场可编程门阵列建模方法、装置、设备及存储介质，以解决难以实现FPGA的内部连接关系建模的问题。
第一方面，本发明提供了一种现场可编程门阵列建模方法，方法包括：
获取现场可编程门阵列的硬件设计框架信息；
基于现场可编程门阵列的功能和硬件设计框架信息，将现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图，片单元包括开关连线阵列及可编程逻辑单元；
基于现场可编程门阵列的局部相似性，构建各片单元对应的连接构型，连接构型用于表征开关连线阵列与可编程逻辑单元之间的连接关系；
基于现场可编程门阵列的版图，增设包含所有片单元的视图；
基于连接构型，在视图上进行各片单元的连接，构建得到现场可编程门阵列对应的模型。
在本发明中，通过将具有普遍连接规律的开关连线阵列及可编程逻辑单元之间的连接关系以连接构型进行表示，可以适用于各类连接场景，并且具有较好的可扩展性。连接构型能极大程度上方便后续算法的处理，减少硬件所需要的提供的信息，减少建模所需要的时间。使用连接构型的分类和视图，可以将整个连接建模过程分为不同的阶段，减少不同连接类型之间的相互干扰，进一步降低了算法的复杂程度，与此同时还可以为不同的连接阶段提供额外的处理流程，为使用者的建模工作带来了极大的便利。
在一种可选的实施方式中，开关连线阵列与可编程逻辑单元之间的连接关系包括：开关连线阵列与可编程逻辑单元之间的连接关系，以及开关连线阵列与其他开关连线阵列之间的连接关系；
基于现场可编程门阵列的局部相似性，构建各片单元对应的连接构型，包括：
基于现场可编程门阵列的局部相似性，构建开关连线阵列与其他开关连线阵列之间的第一连接构型；
基于现场可编程门阵列的局部相似性，构建开关连线阵列与可编程逻辑单元之间的第二连接构型。
在该方式中，由于连接关系在某些连接情况有规律的重复出现，通过将开关连线阵列与其他开关连线阵列之间连接关系构建第一连接构型，将开关连线阵列与可编程逻辑单元之间的连接关系构建第二连接构型，便于后续提供解释理不通连接构型中的规律，正确地实现现场可编程门阵列的组件的互相连接，进而极大减少了硬件迭代所需要的重新建模的时间。
在一种可选的实施方式中，基于现场可编程门阵列的局部相似性，构建开关连线阵列与其他开关连线阵列之间的第一连接构型，包括：
基于现场可编程门阵列的局部相似性，将当前开关连线阵列的名称及当前开关连线阵列的端口名称作为当前开关连线阵列对应的当前第一连接构型的构型名称；
将当前开关连线阵列至与当前开关连线阵列连接的下一开关连线阵列所需的偏移量作为当前第一连接构型的偏移；
将下一开关连线阵列的名称及下一开关连线阵列的端口名称作为当前第一连接构型的偏移映射，得到当前开关连线阵列对应的当前第一连接构型；
基于现场可编程门阵列的局部相似性，构建开关连线阵列与可编程逻辑单元之间的第二连接构型，包括：
基于现场可编程门阵列的局部相似性，将当前可编程逻辑单元的名称及当前可编程逻辑单元的端口名称作为当前可编程逻辑单元对应的当前第二连接构型的构型名称；
将当前可编程逻辑单元至与当前可编程逻辑单元连接的开关连线阵列所需的偏移量作为当前第二连接构型的偏移；
将开关连线阵列的名称及开关连线阵列的端口名称作为当前第二连接构型的偏移映射，得到当前可编程逻辑单元对应的当前第二连接构型。
在该方式中，将开关连线阵列和可编程逻辑单元之间的连接简化为连接构型，连接构型的数量远小于现场可编程门阵列中所有片单元之间的连接的数量，可以大幅度减少硬件所需要的提供的信息，减少了建模所需要的时间。
在一种可选的实施方式中，基于现场可编程门阵列的版图，增设包含所有片单元的视图，包括：
将版图中除各开关连线阵列以外的所有片单元设置为不可见，修改得到第一视图，第一视图仅包含各开关连线阵列；
将版图中除各开关连线阵列及各可编程逻辑单元以外的所有片单元设置为不可见，得到第二视图，第二视图仅包含各开关连线阵列及各可编程逻辑单元。
在该方式中，由于开关连线阵列的互相连接通常具有连线较长、存在边界问题等特性；可编程逻辑单元和开关连线阵列之间的连接往往均连线较短，且可编程逻辑单元通常与临近的几个开关连线阵列相连，通常不存在边界问题，通过增设包含不同种类的片单元的视图，可以将连接建模过程分为不同的阶段，减少了不同连接构型之间的相互干扰，进一步降低了算法的复杂程度。
在一种可选的实施方式中，基于连接构型，在视图上进行各片单元的连接，构建得到现场可编程门阵列对应的模型，包括：
基于连接构型，获取当前片单元的信息；
判断当前片单元是否为开关连线阵列；
在当前片单元为开关连线阵列时，获取开关连线阵列的第一连接构型，基于第一连接构型，判断当前开关连线阵列目的地是否越界；
在当前开关连线阵列目的地未越界时，基于第一视图进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
在该方式中，通过遍历现场可编程门阵列的版图内所有的单元，在当前片单元为开关连线阵列时，基于第一视图进行连接，构建得到现场可编程门阵列对应的模型，减少不同连接类型之间的相互干扰，可以为不同的连接阶段提供额外的处理流程。
在一种可选的实施方式中，在当前开关连线阵列目的地越界时，进行越界修正，得到修正后的目标位置，基于第一视图与修正后的目标位置进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
在该方式中，在开关连线阵列目的地越界时，进行越界修正，使得构建得到的现场可编程门阵列对应的模型更接近现场可编程门阵列的实际连接关系，进一步提高了建模的准确性。
在一种可选的实施方式中，在当前片单元并非开关连线阵列时，基于第二视图进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
在该方式中，通过为不同视图及连接构型提供不同的连接方法，减少了不同连接类型之间的相互干扰，进一步降低了建模算法的复杂程度。
第二方面，本发明提供了一种现场可编程门阵列建模装置，装置包括：
设计获取模块，用于获取现场可编程门阵列的硬件设计框架信息；
粒度拆分模块，用于基于现场可编程门阵列的功能和硬件设计框架信息，将现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图，片单元包括开关连线阵列及可编程逻辑单元；
连接构型构建模块，用于基于现场可编程门阵列的局部相似性，构建各片单元对应的连接构型，连接构型用于表征开关连线阵列与可编程逻辑单元之间的连接关系；
视图构建模块，用于基于现场可编程门阵列的版图，增设包含所有片单元的视图；
模型连接模块，用于基于连接构型，在视图上进行各片单元的连接，构建得到现场可编程门阵列对应的模型。
第三方面，本发明提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述第一方面或其对应的任一实施方式的现场可编程门阵列建模方法。
第四方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的现场可编程门阵列建模方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的现场可编程门阵列建模方法的流程示意图。
图2是根据本发明实施例的一种现场可编程门阵列的片粒度的建模连接方法的流程示意图。
图3是根据本发明实施例的另一现场可编程门阵列建模方法的流程示意图。
图4是根据本发明实施例的一种现场可编程门阵列常见的版图的示意图。
图5a是根据本发明实施例的一种连接构型构建的示意图。
图5b是根据本发明实施例的一种连接构型构建的示意图。
图6a是根据本发明实施例的一种仅包含开关连线阵列的第一视图的示意图。
图6b是根据本发明实施例的一种包含开关连线阵列与可编程逻辑单元的第二视图的示意图。
图7是根据本发明实施例的又一现场可编程门阵列建模方法的流程示意图。
图8是根据本发明实施例的一种现场可编程门阵列连接建模的流程示意图。
图9是根据本发明实施例的现场可编程门阵列建模装置的结构框图。
图10是本发明实施例的计算机设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
相关技术中，在建立模型的过程中，用传统枚举连接的方式输入，FPGA包含的所有器件之间的连接关系存在数据量庞大的现状，增加量建模维护中的系统性风险，模型维护的难度大且很难发现错误并修改，模型构建速度极慢，极大影响了模型构建的工作效率。
为解决上述问题，本发明实施例中提供一种现场可编程门阵列建模方法，用于计算机设备中，需要说明的是，其执行主体可以是现场可编程门阵列建模装置，该装置可以通过软件、硬件或者软硬件结合的方式实现成为计算机设备的部分或者全部，其中，该计算机设备可以是终端或客户端或服务器，服务器可以是一台服务器，也可以为由多台服务器组成的服务器集群，本申请实施例中的终端可以是智能手机、个人电脑、平板电脑等其他智能硬件设备。下述方法实施例中，均以执行主体是计算机设备为例来进行说明。
本实施例中的计算机设备，适用于对FPGA(Field Programmable Gate Array，现场可编程门阵列)内器件的内部连接关系进行描述和模拟的使用场景。通过本发明提供现场可编程门阵列建模方法，通过将具有普遍连接规律的开关连线阵列及可编程逻辑单元之间的连接关系以连接构型进行表示，可以适用于各类连接场景，并且具有较好的可扩展性。连接构型能极大程度上方便后续算法的处理，减少硬件所需要的提供的信息，减少建模所需要的时间。使用连接构型的分类和视图，可以将整个连接建模过程分为不同的阶段，减少不同连接类型之间的相互干扰，进一步降低了算法的复杂程度，与此同时还可以为不同的连接阶段提供额外的处理流程，为使用者的建模工作带来了极大的便利。
根据本发明实施例，提供了一种现场可编程门阵列建模方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种现场可编程门阵列建模方法，可用于上述的计算机设备，图1是根据本发明实施例的现场可编程门阵列建模方法的流程图，如图1所示，该流程包括如下步骤：
步骤S101，获取现场可编程门阵列的硬件设计框架信息。
在一示例中，现场可编程门阵列FPGA内部结构包含多种可编程逻辑单元（Programmable Logic Unit, PLU）、开关连线阵列（Switch Box, SWB）和时钟网络等器件或结构。
步骤S102，基于现场可编程门阵列的功能和硬件设计框架信息，将现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图。
在本发明实施例中，片单元包括开关连线阵列及可编程逻辑单元。
在一示例中，局部相似性通常会体现为连接情况有规律地重复出现。一款硬件设计完备的FPGA芯片是有局部相似性，即在FPGA内部可以把某一块区域定义为片单元（Tile），同一种Tile有着相同的功能，并且在FPGA上多次出现。FPGA整体具有局部相似性，同一种Tile的端口（Port）所连接的线段也具有局部的相似性。基于上述规律，选定一个特定的粒度，可以将一款由数千万或更多晶体管的FPGA拆分为若干种Tile设计和由数千个Tile组成的Tile版图。
步骤S103，基于现场可编程门阵列的局部相似性，构建各片单元对应的连接构型。
在本发明实施例中，连接构型用于表征开关连线阵列与可编程逻辑单元之间的连接关系。
在一示例中，FPGA整体具有局部相似性，同一种Tile的端口（Port）所连接的线段也具有局部的相似性。这种局部相似性通常会体现为某些连接情况有规律的重复出现，例如某一个Tile A0的特定端口P0与特定位置偏移O处的Tile B0端口P1，那么对于另一个与Tile A0相同类型的Tile A1的端口P0，多数情况会同样在特定位置偏移O处找到一个与Tile B0同类的Tile B1的P1与其存在连接，因此将开关连线阵列与可编程逻辑单元之间的连接关系抽象构建得到连接构型。
步骤S104，基于现场可编程门阵列的版图，增设包含所有片单元的视图。
在一示例中，在版图的基础上，构建仅包含Switch Box的视图及包含PLU和Switch Box的视图，可以忽略其他模块的干扰。
步骤S105，基于连接构型，在视图上进行各片单元的连接，构建得到现场可编程门阵列对应的模型。
在一示例中，利用连接模块将完成解释抽象的连接构型，并且根据该连接构型的类别，在相应的视图上进行连接，构建得到现场可编程门阵列对应的模型。
在一实施场景中，图2是根据本发明实施例的一种现场可编程门阵列的片粒度的建模连接方法的流程示意图，如图2所示，方法流程主要包括：根据FPGA的硬件设计，选定一定的粒度，将一款由数千万或更多晶体管的FPGA拆分为若干种Tile设计和由数千个Tile组成的Tile版图。将Switch Box之间的连接关系、PLU与Switch Box的连接关系进行抽象，得到不同类型的连接构型，将不同类型的连接构型进行分类，得到多个连接构型组；与此同时，利用视图构建模块，在同一版图下构建多个视图，通过连接模块，将连接构型组与多个视图进行连接，构建得到FPGA的Tile粒度模型。
本实施例提供的现场可编程门阵列建模方法，通过将具有普遍连接规律的开关连线阵列及可编程逻辑单元之间的连接关系以连接构型进行表示，可以适用于各类连接场景，并且具有较好的可扩展性。连接构型能极大程度上方便后续算法的处理，减少硬件所需要的提供的信息，减少建模所需要的时间。使用连接构型的分类和视图，可以将整个连接建模过程分为不同的阶段，减少不同连接类型之间的相互干扰，进一步降低了算法的复杂程度，与此同时还可以为不同的连接阶段提供额外的处理流程，为使用者的建模工作带来了极大的便利。
在本实施例中提供了一种现场可编程门阵列建模方法，可用于上述的计算机设备，图3是根据本发明实施例的另一现场可编程门阵列建模方法的流程图，如图3所示，该流程包括如下步骤：
步骤S301，获取现场可编程门阵列的硬件设计框架信息。详细请参见图1所示实施例的步骤S101，在此不再赘述。
步骤S302，基于现场可编程门阵列的功能和硬件设计框架信息，将现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图。详细请参见图1所示实施例的步骤S102，在此不再赘述。
步骤S303，基于现场可编程门阵列的局部相似性，构建各片单元对应的连接构型，连接构型用于表征开关连线阵列与可编程逻辑单元之间的连接关系。
具体地，开关连线阵列与可编程逻辑单元之间的连接关系包括：开关连线阵列与可编程逻辑单元之间的连接关系，以及开关连线阵列与其他开关连线阵列之间的连接关系。上述步骤S303包括：
步骤S3031，基于现场可编程门阵列的局部相似性，构建开关连线阵列与其他开关连线阵列之间的第一连接构型。
在一些可选的实施方式中，上述步骤S3031包括：
步骤a1，基于现场可编程门阵列的局部相似性，将当前开关连线阵列的名称及当前开关连线阵列的端口名称作为当前开关连线阵列对应的当前第一连接构型的构型名称。
步骤a2，将当前开关连线阵列至与当前开关连线阵列连接的下一开关连线阵列所需的偏移量作为当前第一连接构型的偏移。
步骤a3，将下一开关连线阵列的名称及下一开关连线阵列的端口名称作为当前第一连接构型的偏移映射，得到当前开关连线阵列对应的当前第一连接构型。
步骤S3032，基于现场可编程门阵列的局部相似性，构建开关连线阵列与可编程逻辑单元之间的第二连接构型。
在一些可选的实施方式中，上述步骤S3032包括：
步骤b1，基于现场可编程门阵列的局部相似性，将当前可编程逻辑单元的名称及当前可编程逻辑单元的端口名称作为当前可编程逻辑单元对应的当前第二连接构型的构型名称。
步骤b2，将当前可编程逻辑单元至与当前可编程逻辑单元连接的开关连线阵列所需的偏移量作为当前第二连接构型的偏移。
步骤b3，将开关连线阵列的名称及开关连线阵列的端口名称作为当前第二连接构型的偏移映射，得到当前可编程逻辑单元对应的当前第二连接构型。
在一示例中，图4是根据本发明实施例的一种现场可编程门阵列常见的版图的示意图，如图4所示，FPGA常见的Tile版图，Tile种类大致可以分为两类：Switch Box和各种PLU。FPGA的连接关系也可以大致分为三类，Switch Box互相连接，PLU与Switch Box的连接和其他特殊连接。
FPGA整体具有局部相似性，同一种Tile的端口（Port）所连接的线段也具有局部的相似性。这种局部相似性通常会体现为某些连接情况有规律的重复出现，例如某一个TileA 0的特定端口P 0与特定位置偏移O处的TileB 0端口P 1，那么对于另一个与TileA 0相同类型的TileA 1的端口P 0，多数情况会同样在特定位置偏移O处找到一个与TileB 0同类的TileB 1的P 1与其存在连接。基于这种局部相似性可以构建名为连接构型的抽象数据类型。
图5a是根据本发明实施例的一种连接构型构建的示意图，Switch Box(0,0)的Port A连接了水平距离为1的Switch Box(1,0)的Port B和水平距离为2的Switch Box(2,0) 的Port C。由于局部的相似性通常情况下，Switch Box(1,0)的Port A也会连接SwitchBox (2,0)的Port B和Switch Box(3,0) 的Port C。 因此在同一款FPGA的架构内有相同的设计，便可以对Switch Box的Port A抽象出如图5a右侧所示的连接构型，该连接构型由两个简单连接构型（Basic Configuration）组成，分别表明从该Switch Box:Port A连接了方向（1，0）的Switch Box:Port B，以及方向为（2，0）的Switch Box:Port C。
图5b是根据本发明实施例的一种连接构型构建的示意图，其中矩形为PLU Tile，方形为Switch Box Tile。一个简单连接构型由三个部分组成，如图5b所示，其分别为构型名称（Name）、偏移（Offset）和偏移映射（Mapping）组成。构型名称用于识别该构型适用的端口，由Tile名称和端口名称组成；偏移用于描述为该端口将应当连接相较于本Tile哪一个位置的其他端口，在目前技术下为一个二元组；偏移映射表明该偏移下应当去连接的Tile上的端口是什么，由Tile名称和端口名称组成。一组简单连接构型共同组成一个连接构型。
根据上述方法可以得到若干个连接构型，连接构型的数量可以通过以下公式估算：
其中，平均扇出可以通过以下公式计算：
平均扇出的值通常为1左右，该数量远远小于所有连接的数量。以一款基本的FPGA中通常为千余个，并且可以通过辅助工具生成。为了连接过程更加简便，将所有连接构型绑定在不同的Tile类型上，形成基于Tile的连接构型组（Tile Configurations）。绑定原则的依据是FPGA的连接关系可以大致分为三类，Switch Box互相连接，PLU与Switch Box的连接和其他特殊连接：将某一种Switch Box中仅和Switch Box相关的连接构型绑定到该的Switch Box上；将某一种PLU与其他Switch Box和其他PLU连接的连接构型绑定到该PLU上；特殊模块的连接构型属于特殊模块。如图5a表示了某种Switch Box下从属于Port A对应的连接构型，图5b表示了某种PLU下从属于Port A的连接构型。
在该方式中，由于连接关系在某些连接情况有规律的重复出现，通过将开关连线阵列与其他开关连线阵列之间连接关系构建第一连接构型，将开关连线阵列与可编程逻辑单元之间的连接关系构建第二连接构型，便于后续提供解释理不通连接构型中的规律，正确地实现现场可编程门阵列的组件的互相连接，进而极大减少了硬件迭代所需要的重新建模的时间。将开关连线阵列和可编程逻辑单元之间的连接简化为连接构型，连接构型的数量远小于现场可编程门阵列中所有片单元之间的连接的数量，可以大幅度减少硬件所需要的提供的信息，减少了建模所需要的时间。
步骤S304，基于现场可编程门阵列的版图，增设包含所有片单元的视图。
具体地，上述步骤S304包括：
步骤S3041，将版图中除各开关连线阵列以外的所有片单元设置为不可见，修改得到第一视图。
在本发明实施例中，第一视图仅包含各开关连线阵列。
步骤S3042，将版图中除各开关连线阵列及各可编程逻辑单元以外的所有片单元设置为不可见，得到第二视图。
在本发明实施例中，第二视图仅包含各开关连线阵列及各可编程逻辑单元。
在一示例中，由于FPGA连接类型的划分，是基于属于同一种连接类型内的连接往往有着相似的特点，而不属于该连接类型内的连接往往不具备这些特点。例如Switch Box的互相连接通常具有连线较长、存在边界问题等特性；PLU和Switch Box之间的连接往往均连线较短，虽存在相邻（主要是上下之间）PLU之间的级联，在本发明中主要考虑PLU与临近的Switch Box相连，通常不存在边界问题；其他模块（比如时钟树），其可能存在大规模的扇出等。为了更好的建立模型实现连接，在进行建模时，会对Tile版图添加视图，视图会隐藏那些设置为不可见的Tile，并且修改版图坐标，图6a是根据本发明实施例的一种仅包含开关连线阵列的第一视图的示意图，图6b是根据本发明实施例的一种包含开关连线阵列与可编程逻辑单元的第二视图的示意图，如图6a与图6b所示，图6a为仅包含Switch Box的视图，启用于建立Switch Box的互相连接，可以更好的处理边界，也不会收到间隔PLU Tile的干扰；图6b为包含PLU和 Switch Box的视图，同样可以忽略其他模块的干扰。
在该方式中，由于开关连线阵列的互相连接通常具有连线较长、存在边界问题等特性；可编程逻辑单元和开关连线阵列之间的连接往往均连线较短，且可编程逻辑单元仅和临近的几个开关连线阵列相连，通常不存在边界问题，通过增设包含不同种类的片单元的视图，可以将连接建模过程分为不同的阶段，减少了不同连接构型之间的相互干扰，进一步降低了算法的复杂程度。
步骤S305，基于连接构型，在视图上进行各片单元的连接，构建得到现场可编程门阵列对应的模型。详细请参见图1所示实施例的步骤S103，在此不再赘述。
本实施例提供的现场可编程门阵列建模方法，由于连接关系在某些连接情况有规律的重复出现，通过将开关连线阵列与其他开关连线阵列之间连接关系构建第一连接构型，将开关连线阵列与可编程逻辑单元之间的连接关系构建第二连接构型，便于后续提供解释理不通连接构型中的规律，正确地实现现场可编程门阵列的组件的互相连接，进而极大减少了硬件迭代所需要的重新建模的时间。将开关连线阵列和可编程逻辑单元之间的连接简化为连接构型，连接构型的数量远小于现场可编程门阵列中所有片单元之间的连接的数量，可以大幅度减少硬件所需要的提供的信息，减少了建模所需要的时间。由于开关连线阵列的互相连接通常具有连线较长、存在边界问题等特性；可编程逻辑单元和开关连线阵列之间的连接往往均连线较短，且可编程逻辑单元仅和临近的几个开关连线阵列相连，通常不存在边界问题，通过增设包含不同种类的片单元的视图，可以将连接建模过程分为不同的阶段，减少了不同连接构型之间的相互干扰，进一步降低了算法的复杂程度。
在本实施例中提供了一种现场可编程门阵列建模方法，可用于上述的计算机设备，图7是根据本发明实施例的又一现场可编程门阵列建模方法的流程图，如图7所示，该流程包括如下步骤：
步骤S701，获取现场可编程门阵列的硬件设计框架信息。详细请参见图3所示实施例的步骤S701，在此不再赘述。
步骤S702，基于现场可编程门阵列的功能和硬件设计框架信息，将现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图。详细请参见图3所示实施例的步骤S702，在此不再赘述。
步骤S703，基于现场可编程门阵列的局部相似性，构建各片单元对应的连接构型。详细请参见图3所示实施例的步骤S703，在此不再赘述。
步骤S704，基于现场可编程门阵列的版图，增设包含所有片单元的视图。详细请参见图3所示实施例的步骤S704，在此不再赘述。
步骤S705，基于连接构型，在视图上进行各片单元的连接，构建得到现场可编程门阵列对应的模型。
具体地，上述步骤S705包括：
步骤S7051，基于连接构型，获取当前片单元的信息。
步骤S7052，判断当前片单元是否为开关连线阵列。
步骤S7053，在当前片单元为开关连线阵列时，获取开关连线阵列的第一连接构型，基于第一连接构型，判断当前开关连线阵列目的地是否越界。
步骤S7054，在当前开关连线阵列目的地未越界时，基于第一视图进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
步骤S7055，在当前开关连线阵列目的地越界时，进行越界修正，得到修正后的目标位置，基于第一视图与修正后的目标位置进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
步骤S7056，在当前片单元并非开关连线阵列时，基于第二视图进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
在一示例中，分类连接构型和建立视图后，连接模块将完成解释抽象的连接构型，并且根据该连接构型从属的基于Tile的连接构型组，在相应的视图上进行连接。连接模块可以为不同视图以及连接构型提供不同的方法，比如当连接构型为Switch Box互相连接并且视图为仅包含Switch Box是可以经行越界修正。连接模块开始后，遍历版图内所有的Tile，获取基于该Tile连接构型组，并且选择该Tile对应的视图经行连接。当Tile为SwitchBox时，额外检查连接对象是否越界，当暂定目的地超过版图实际尺寸时，根据预设的边界处理规则修正暂定目的地，再进行连接。
图8是根据本发明实施例的一种现场可编程门阵列连接建模的流程示意图，如图8所示，连接模块开始后，遍历版图Floorplan内所有的Tile，在遍历未完成时，获取当前Tile信息，判断当前Tile是否为Switch Box：在当前Tile是Switch Box时，获取连接构型，判断目的地是否越界，在目的地未越界时，基于SWB视图（即第一视图）进行连接；在目的地越界时，进行越界修正，以修正后的目标位置，基于SWB视图（即第一视图）进行连接；在当前Tile不是Switch Box时，获取连接构型，并基于PLU视图（即第二视图）进行连接，直至版图遍历完成，连接模块结束。
本实施例提供的现场可编程门阵列建模方法，通过遍历现场可编程门阵列的版图内所有的单元，在当前片单元为开关连线阵列时，基于第一视图进行连接，构建得到现场可编程门阵列对应的模型，减少不同连接类型之间的相互干扰，可以为不同的连接阶段提供额外的处理流程。在开关连线阵列目的地越界时，进行越界修正，使得构建得到的现场可编程门阵列对应的模型更接近现场可编程门阵列的实际连接关系，进一步提高了建模的准确性。通过为不同视图及连接构型提供不同的连接方法，减少了不同连接类型之间的相互干扰，进一步降低了建模算法的复杂程度。
在本实施例中还提供了一种现场可编程门阵列建模装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供一种现场可编程门阵列建模装置，如图9所示，包括：
设计获取模块901，用于获取现场可编程门阵列的硬件设计框架信息。详细请参见图1所示实施例的步骤S101，在此不再赘述。
粒度拆分模块902，用于基于现场可编程门阵列的功能和硬件设计框架信息，将现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图，片单元包括开关连线阵列及可编程逻辑单元。详细请参见图1所示实施例的步骤S102，在此不再赘述。
连接构型构建模块903，用于基于现场可编程门阵列的局部相似性，构建各片单元对应的连接构型，连接构型用于表征开关连线阵列与可编程逻辑单元之间的连接关系。详细请参见图1所示实施例的步骤S103，在此不再赘述。
视图构建模块904，用于基于现场可编程门阵列的版图，增设包含所有片单元的视图。详细请参见图1所示实施例的步骤S104，在此不再赘述。
模型连接模块905，用于基于连接构型，在视图上进行各片单元的连接，构建得到现场可编程门阵列对应的模型。详细请参见图1所示实施例的步骤S105，在此不再赘述。
在一些可选的实施方式中，开关连线阵列与可编程逻辑单元之间的连接关系包括：开关连线阵列与可编程逻辑单元之间的连接关系，以及开关连线阵列与其他开关连线阵列之间的连接关系；连接构型构建模块903包括：
第一连接构型构建单元，用于基于现场可编程门阵列的局部相似性，构建开关连线阵列与其他开关连线阵列之间的第一连接构型。
第二连接构型构建单元，用于基于现场可编程门阵列的局部相似性，构建开关连线阵列与可编程逻辑单元之间的第二连接构型。
在一些可选的实施方式中，第一连接构型构建单元包括：
第一构型名称确定子单元，用于基于现场可编程门阵列的局部相似性，将当前开关连线阵列的名称及当前开关连线阵列的端口名称作为当前开关连线阵列对应的当前第一连接构型的构型名称。
第一偏移确定子单元，用于将当前开关连线阵列至与当前开关连线阵列连接的下一开关连线阵列所需的偏移量作为当前第一连接构型的偏移。
第一偏移映射确定子单元，用于将下一开关连线阵列的名称及下一开关连线阵列的端口名称作为当前第一连接构型的偏移映射，得到当前开关连线阵列对应的当前第一连接构型。
第二连接构型构建单元包括：
第二构型名称确定子单元，用于基于现场可编程门阵列的局部相似性，将当前可编程逻辑单元的名称及当前可编程逻辑单元的端口名称作为当前可编程逻辑单元对应的当前第二连接构型的构型名称。
第二偏移确定子单元，用于将当前可编程逻辑单元至与当前可编程逻辑单元连接的开关连线阵列所需的偏移量作为当前第二连接构型的偏移。
第二偏移映射确定子单元，用于将开关连线阵列的名称及开关连线阵列的端口名称作为当前第二连接构型的偏移映射，得到当前可编程逻辑单元对应的当前第二连接构型。
在一些可选的实施方式中，视图构建模块904包括：
第一视图构建单元，用于将版图中除各开关连线阵列以外的所有片单元设置为不可见，修改得到第一视图，第一视图仅包含各开关连线阵列。
第二视图构建单元，用于将版图中除各开关连线阵列及各可编程逻辑单元以外的所有片单元设置为不可见，得到第二视图，第二视图仅包含各开关连线阵列及各可编程逻辑单元。
在一些可选的实施方式中，模型连接模块905包括：
片信息获取单元，用于基于连接构型，获取当前片单元的信息。
片单元判断单元，用于判断当前片单元是否为开关连线阵列。
越界判断单元，用于在当前片单元为开关连线阵列时，获取开关连线阵列的第一连接构型，基于第一连接构型，判断当前开关连线阵列目的地是否越界。
第一视图连接单元，用于在当前开关连线阵列目的地未越界时，基于第一视图进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
在一些可选的实施方式中，模型连接模块905还包括：
越界修正连接单元，用于在当前开关连线阵列目的地越界时，进行越界修正，得到修正后的目标位置，基于第一视图与修正后的目标位置进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
在一些可选的实施方式中，模型连接模块905还包括：
第二视图连接单元，用于在当前片单元并非开关连线阵列时，基于第二视图进行连接，直至现场可编程门阵列的版图遍历完成，构建得到现场可编程门阵列对应的模型。
上述各个模块和单元的更进一步的功能描述与上述对应实施例相同，在此不再赘述。
本实施例中的现场可编程门阵列建模装置是以功能单元的形式来呈现，这里的单元是指ASIC（Application Specific Integrated Circuit，专用集成电路）电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。
本发明实施例还提供一种计算机设备，具有上述图9所示的现场可编程门阵列建模装置。
请参阅图10，图10是本发明可选实施例提供的一种计算机设备的结构示意图，如图10所示，该计算机设备包括：一个或多个处理器10、存储器20，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相通信连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在计算机设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个计算机设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图10中以一个处理器10为例。
处理器10可以是中央处理器，网络处理器或其组合。其中，处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路，可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件，现场可编程逻辑门阵列，通用阵列逻辑或其任意组合。
其中，所述存储器20存储有可由至少一个处理器10执行的指令，以使所述至少一个处理器10执行实现上述实施例示出的方法。
存储器20可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据计算机设备的使用所创建的数据等。此外，存储器20可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中，存储器20可选包括相对于处理器10远程设置的存储器，这些远程存储器可以通过网络连接至该计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
存储器20可以包括易失性存储器，例如，随机存取存储器；存储器也可以包括非易失性存储器，例如，快闪存储器，硬盘或固态硬盘；存储器20还可以包括上述种类的存储器的组合。
该计算机设备还包括通信接口30，用于该计算机设备与其他设备或通信网络通信。
本发明实施例还提供了一种计算机可读存储介质，上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可记录在存储介质，或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中，存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等；进一步地，存储介质还可以包括上述种类的存储器的组合。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现上述实施例示出的方法。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (10)
1.一种现场可编程门阵列建模方法，其特征在于，所述方法包括：
获取现场可编程门阵列的硬件设计框架信息；
基于所述现场可编程门阵列的功能和所述硬件设计框架信息，将所述现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图，所述片单元包括开关连线阵列及可编程逻辑单元；
基于所述现场可编程门阵列的局部相似性，构建各所述片单元对应的连接构型，所述连接构型用于表征所述开关连线阵列与所述可编程逻辑单元之间的连接关系；
基于所述现场可编程门阵列的版图，增设包含所有所述片单元的视图；
基于所述连接构型，在所述视图上进行各片单元的连接，构建得到所述现场可编程门阵列对应的模型。
2.根据权利要求1所述的方法，其特征在于，所述开关连线阵列与所述可编程逻辑单元之间的连接关系包括：所述开关连线阵列与所述可编程逻辑单元之间的连接关系，以及所述开关连线阵列与其他开关连线阵列之间的连接关系；
基于所述现场可编程门阵列的局部相似性，构建所述各片单元对应的连接构型，包括：
基于所述现场可编程门阵列的局部相似性，构建所述开关连线阵列与其他开关连线阵列之间的第一连接构型；
基于所述现场可编程门阵列的局部相似性，构建所述开关连线阵列与所述可编程逻辑单元之间的第二连接构型。
3.根据权利要求2所述的方法，其特征在于，所述基于所述现场可编程门阵列的局部相似性，构建所述开关连线阵列与其他开关连线阵列之间的第一连接构型，包括：
基于所述现场可编程门阵列的局部相似性，将当前开关连线阵列的名称及当前开关连线阵列的端口名称作为当前开关连线阵列对应的当前第一连接构型的构型名称；
将所述当前开关连线阵列至与所述当前开关连线阵列连接的下一开关连线阵列所需的偏移量作为所述当前第一连接构型的偏移；
将所述下一开关连线阵列的名称及下一开关连线阵列的端口名称作为所述当前第一连接构型的偏移映射，得到所述当前开关连线阵列对应的当前第一连接构型；
所述基于所述现场可编程门阵列的局部相似性，构建所述开关连线阵列与所述可编程逻辑单元之间的第二连接构型，包括：
基于所述现场可编程门阵列的局部相似性，将当前可编程逻辑单元的名称及当前可编程逻辑单元的端口名称作为当前可编程逻辑单元对应的当前第二连接构型的构型名称；
将所述当前可编程逻辑单元至与所述当前可编程逻辑单元连接的开关连线阵列所需的偏移量作为所述当前第二连接构型的偏移；
将所述开关连线阵列的名称及所述开关连线阵列的端口名称作为所述当前第二连接构型的偏移映射，得到所述当前可编程逻辑单元对应的当前第二连接构型。
4.根据权利要求3所述的方法，其特征在于，所述基于所述现场可编程门阵列的版图，增设包含所有所述片单元的视图，包括：
将所述版图中除各开关连线阵列以外的所有片单元设置为不可见，修改所述得到第一视图，所述第一视图仅包含各开关连线阵列；
将所述版图中除各开关连线阵列及各可编程逻辑单元以外的所有片单元设置为不可见，得到第二视图，所述第二视图仅包含各开关连线阵列及各可编程逻辑单元。
5.根据权利要求4所述的方法，其特征在于，所述基于所述连接构型，在所述视图上进行各片单元的连接，构建得到所述现场可编程门阵列对应的模型，包括：
基于所述连接构型，获取当前片单元的信息；
判断当前片单元是否为开关连线阵列；
在当前片单元为开关连线阵列时，获取所述开关连线阵列的第一连接构型，基于所述第一连接构型，判断当前开关连线阵列目的地是否越界；
在所述当前开关连线阵列目的地未越界时，基于所述第一视图进行连接，直至所述现场可编程门阵列的版图遍历完成，构建得到所述现场可编程门阵列对应的模型。
6.根据权利要求5所述的方法，其特征在于，在所述当前开关连线阵列目的地越界时，进行越界修正，得到修正后的目标位置，基于所述第一视图与所述修正后的目标位置进行连接，直至所述现场可编程门阵列的版图遍历完成，构建得到所述现场可编程门阵列对应的模型。
7.根据权利要求5所述的方法，其特征在于，在当前片单元并非开关连线阵列时，基于所述第二视图进行连接，直至所述现场可编程门阵列的版图遍历完成，构建得到所述现场可编程门阵列对应的模型。
8.一种现场可编程门阵列建模装置，其特征在于，所述装置包括：
设计获取模块，用于获取现场可编程门阵列的硬件设计框架信息；
粒度拆分模块，用于基于所述现场可编程门阵列的功能和所述硬件设计框架信息，将所述现场可编程门阵列拆分得到若干片单元及由若干片单元构成的版图，所述片单元包括开关连线阵列及可编程逻辑单元；
连接构型构建模块，用于基于所述现场可编程门阵列的局部相似性，构建各所述片单元对应的连接构型，所述连接构型用于表征所述开关连线阵列与所述可编程逻辑单元之间的连接关系；
视图构建模块，用于基于所述现场可编程门阵列的版图，增设包含所有所述片单元的视图；
模型连接模块，用于基于所述连接构型，在所述视图上进行各片单元的连接，构建得到所述现场可编程门阵列对应的模型。
9.一种计算机设备，其特征在于，包括：
存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1至7中任一项所述的现场可编程门阵列建模方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求1至7中任一项所述的现场可编程门阵列建模方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410137539.5A CN117744553B (zh) | 2024-01-31 | 2024-01-31 | 现场可编程门阵列建模方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410137539.5A CN117744553B (zh) | 2024-01-31 | 2024-01-31 | 现场可编程门阵列建模方法、装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117744553A true CN117744553A (zh) | 2024-03-22 |
| CN117744553B CN117744553B (zh) | 2024-04-30 |
Family
ID=90259411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410137539.5A Active CN117744553B (zh) | 2024-01-31 | 2024-01-31 | 现场可编程门阵列建模方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117744553B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120117413A1 (en) * | 2010-11-08 | 2012-05-10 | International Business Machines Corporation | METHOD AND INFRASTRUCTURE FOR CYCLE-REPRODUCIBLE SIMULATION ON LARGE SCALE DIGITAL CIRCUITS ON A COORDINATED SET OF FIELD-PROGRAMMABLE GATE ARRAYS (FPGAs) |
| CN104915195A (zh) * | 2015-05-20 | 2015-09-16 | 清华大学 | 一种基于现场可编程门阵列实现神经网络计算的方法 |
| CN117077599A (zh) * | 2023-09-18 | 2023-11-17 | 苏州异格技术有限公司 | 一种现场可编程逻辑门阵列视图生成方法及装置 |
-
2024
- 2024-01-31 CN CN202410137539.5A patent/CN117744553B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120117413A1 (en) * | 2010-11-08 | 2012-05-10 | International Business Machines Corporation | METHOD AND INFRASTRUCTURE FOR CYCLE-REPRODUCIBLE SIMULATION ON LARGE SCALE DIGITAL CIRCUITS ON A COORDINATED SET OF FIELD-PROGRAMMABLE GATE ARRAYS (FPGAs) |
| CN104915195A (zh) * | 2015-05-20 | 2015-09-16 | 清华大学 | 一种基于现场可编程门阵列实现神经网络计算的方法 |
| CN117077599A (zh) * | 2023-09-18 | 2023-11-17 | 苏州异格技术有限公司 | 一种现场可编程逻辑门阵列视图生成方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 方向林;: "现场可编程门阵列的生物医学工程应用", 中国临床康复, no. 25, 1 July 2006 (2006-07-01) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117744553B (zh) | 2024-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114818553B (zh) | 一种芯片集成设计方法 | |
| CN102637217B (zh) | 基于云计算平台的大规模集成电路布线系统 | |
| CN116151179B (zh) | 芯片设计的布局规划方法及相关设备 | |
| CN116911246B (zh) | 芯片设计的布线规划方法及相关设备 | |
| CN116127908A (zh) | 电路版图的布线方法、装置、设备及存储介质 | |
| CN116911227A (zh) | 一种基于硬件的逻辑映射方法、装置、设备及存储介质 | |
| CN112131813A (zh) | 基于端口交换技术的用于提升布线速度的fpga布线方法 | |
| CN109074412B (zh) | 使用自动焊接和自动克隆的电路中的连接的交互式布线 | |
| CN107679305B (zh) | 路网模型创建方法及装置 | |
| US20180121574A1 (en) | Method, Apparatus And System For Automatically Performing End-To-End Channel Mapping For An Interconnect | |
| CN117744553B (zh) | 现场可编程门阵列建模方法、装置、设备及存储介质 | |
| KR100276848B1 (ko) | 다수의 집적 회로의 배선 방법 및 시스템 | |
| CN118251676A (zh) | 集成电路中的电路元件布局的多实例化块建模 | |
| CN116578339A (zh) | 平衡时序违例的寄存器合并方法、装置、终端及存储介质 | |
| CN114004190B (zh) | 基于物理版图的多层级信息获取及可扩展操作的方法 | |
| US10839119B2 (en) | Bus wiring searching method and information processing apparatus | |
| WO2021013044A1 (zh) | 电路连线保存方法、fpga系统及存储介质 | |
| CN116681792A (zh) | 矢量图纸的子图生成方法、装置、设备及可读存储介质 | |
| CN114330173A (zh) | 边界节点连接关系获取方法、装置、设备和存储介质 | |
| CN117807948B (zh) | 顶层网表文件的生成方法、装置、计算机设备及存储介质 | |
| US20040163067A1 (en) | Method and apparatus for layout of high speed digital logic for datapath portions of microprocessor integrated circuits | |
| CN112183006A (zh) | 时延评估方法及装置、可读存储介质 | |
| CN117783841B (zh) | 一种fpga布线覆盖率测试方法、装置、设备及介质 | |
| CN117807939A (zh) | 电路超图确定方法、装置、计算机设备及存储介质 | |
| CN116227396B (zh) | 用于对片上系统进行后仿真的方法和仿真平台 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |