CN114707443B - 基本单元库简化方法及装置 - Google Patents

基本单元库简化方法及装置 Download PDF

Info

Publication number
CN114707443B
CN114707443B CN202210559836.XA CN202210559836A CN114707443B CN 114707443 B CN114707443 B CN 114707443B CN 202210559836 A CN202210559836 A CN 202210559836A CN 114707443 B CN114707443 B CN 114707443B
Authority
CN
China
Prior art keywords
basic
unit
same
basic units
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210559836.XA
Other languages
English (en)
Other versions
CN114707443A (zh
Inventor
苏会静
周明月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Core Vision Software Technology Co ltd
Original Assignee
Beijing Core Vision Software Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Core Vision Software Technology Co ltd filed Critical Beijing Core Vision Software Technology Co ltd
Priority to CN202210559836.XA priority Critical patent/CN114707443B/zh
Publication of CN114707443A publication Critical patent/CN114707443A/zh
Application granted granted Critical
Publication of CN114707443B publication Critical patent/CN114707443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/31Design entry, e.g. editors specifically adapted for circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/12Symbolic schematics
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/20Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种基本单元库简化方法及装置,涉及集成电路技术领域。方法包括:获取集成电路基本单元库中的N个基本单元,N为正整数;基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元;基于至少一个模板单元更新基本单元库,得到简化后的基本单元库。

Description

基本单元库简化方法及装置
技术领域
本申请涉及集成电路技术领域,具体涉及一种基本单元库简化方法及装置。
背景技术
在使用EDA软件进行集成电路设计时,一份设计数据在软件中的组织形式可以用电路图单元库结构呈现,一份设计数据可以包含多个单元库,每个单元库中可以包含多个单元,具有特定电路功能的模块称为单元,例如:反相器(INV)、与门(AND)、触发器、放大器等。实现最基本功能的单元称为基本单元。现有的集成电路原理图数据库,在基本单元库中会包含器件参数不同的多个同功能的基本单元,导致基本单元库中包含较多的冗余信息,数据库庞大,增加了电路工程师构建和管理基本单元库的工作量,且在查看电路参数时操作繁琐、不直观。而且,电路工程师在使用基本单元库设计集成电路时,同功能的基本单元越多,导致电路工程师的查找、查看、检查、管理的工作量越大。
例如,在现有的基本单元库中,两个反相器单元因为尺寸不同,就需要创建两个电路图。也就是说,当同一结构的电路,存在多个不同尺寸时,需要创建多个名称不同的单元来标示尺寸不同,导致基本单元库庞大,且增加了电路工程师查找、查看、检查、管理的工作量。
而且当用户需要将所有电路图打印成pdf或纸质报告时,同样会出现相同结构的电路,因参数不同需要多次出现在报告中,进而导致报告页数过多,查看不方便。例如,在表1示例的基本单元库CEX_0909091LIB中有89个基本单元,如图1a、图1b、图1c以及图1d示意了表1 基本单元库CEX_0909091LIB库中多个相同结构但参数不同的INV单元打印为pdf报告的效果,可见相同结构但参数不同的的INV在打印的报告中出现很多次。
发明内容
本申请实施例的目的是提供一种基本单元库简化方法及装置,能够解决现有技术中当同一结构的电路,存在多个不同尺寸时,需要创建多个名称不同的单元来标示尺寸不同,导致基本单元库庞大的技术问题。
本申请的技术方案如下:
第一方面,提供了一种基本单元库简化方法,包括:
获取集成电路基本单元库中的N个基本单元,N为正整数;
基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元;
基于至少一个模板单元更新基本单元库,得到简化后的基本单元库。
在一些实施例中,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元,该方法还包括:
获取模板单元对应的器件参数;
在合并所述模板单元时,依次将器件参数映射到对应的实例上。
在一些实施例中,基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元,包括:
识别N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组;
针对每个功能组,识别每个基本单元的结构;
将结构相同的基本单元合并为模板单元。
在一些实施例中,识别N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组,包括:
识别N个基本单元的标识和端口数量,将标识相同且端口数量相同的多个基本单元划分到相同的功能组。
在一些实施例中,识别N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组,包括:
识别N个基本单元的布尔表达式或使用真值表,将布尔表达式或使用真值表相同的多个基本单元划分到相同的功能组。
在一些实施例中,针对每个功能组,识别每个基本单元的结构,包括:
识别每个基本单元中所包含的器件数量和器件类型是否相同;
识别每个基本单元中器件的连接关系是否相同;
在所述器件数量和所述器件类型相同且所述器件的连接关系相同的情况下,确定基本单元的结构相同;
将结构相同的基本单元合并为模板单元,包括:
将器件数量、器件类型、器件的连接关系以及结构相同的基本单元合并为模板单元,模板单元的器件数量、器件类型和器件的连接关系与结构相同的基本单元相同。
在一些实施例中,识别每个基本单元中所包含的器件和器件的连接关系,包括:
识别每个基本单元中器件的拓扑结构,在基本单元中所包含的器件相同且器件拓扑结构相同的情况下,确定器件的连接关系相同;
或者,
识别每个基本单元对应的数据结构文本,在基本单元对应的数据结构文本相同的情况下,确定器件相同且器件的连接关系相同。
在一些实施例中,该方法还包括:
识别每个基本单元的电源地信号是否相同;
在所述电源地信号不相同的情况下,将所述电源地信号以参数化引线映射到模板单元对应的实例上。
在一些实施例中,在将器件数量、器件类型、器件的连接关系以及结构相同的基本单元合并为模板单元之后,该方法还包括:
基于合并基本单元后得到的模板单元,更新上一级电路中基本单元对应的调用关系。
在一些实施例中,器件参数包括基本单元中晶体管的尺寸。
在一些实施例中,器件参数还包括基本单元对应的电路图内的电源地信号,电源地信号在合并后的电路图中以参数化引线标示。
第二方面,提供了一种基本单元库简化装置,装置包括:
第一获取模块,用于获取集成电路基本单元库中的N个基本单元,N为正整数;
合并模块,用于基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元;
更新模块,用于基于至少一个模板单元更新所述基本单元库,得到简化后的基本单元库。
本申请的实施例提供的技术方案至少带来以下有益效果:
本申请实施例提供的基本单元库简化方法,将集成电路基本单元库中的N个基本单元中功能和结构相同的基本单元合并为模板单元,并模板单元简化基本单元库,得到简化后的基本单元库。如此,简化后的基本单元库中的模板单元的数量大大少于简化前基本单元的数量。电路工程师在使用该基本单元库查找、查看、检查或管理某个基本单元时,由从N个中基本单元选择一个,改成了模板单元中选择一个,降低了电路工程师使用该基本单元库查找、查看、检查或管理基本单元的工作量;并且,将模板单元对应的器件参数映射到该模板单元对应的实例上,可以直观展现单元参数,增强电路可读性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理,并不构成对本申请的不当限定。
图1a是本申请实施例中一种INV电路示意图;
图1b是本申请实施例中另一种INV电路示意图;
图1c是本申请实施例中又一种INV电路示意图;
图1d是本申请实施例中又一种INV电路示意图;
图2是本申请实施例提供的一种简化前的电路图示意图;
图3是本申请实施例提供的一种基本单元库简化方法的流程示意图;
图4是本申请实施例提供的另一种基本单元库简化方法的流程示意图;
图5是本申请中第一基本单元和第二基本单元的符号图示意图;
图6a是本申请实施例提供的第一基本单元的端口属性示意图;
图6b是本申请实施例提供的第二基本单元的端口属性示意图;
图7是本申请实施例提供的一种基板单元库分组后的示意图;
图8a是本申请实施例提供的第一基本单元的布尔表达式示意图;
图8b是本申请实施例提供的第二基本单元的布尔表达式示意图;
图9a是本申请实施例提供的第一基本单元的真值表示意图;
图9b是本申请实施例提供的第二基本单元的真值表示意图;
图10a是本申请实施例提供的第一基本单元的电路图示意图;
图10b是本申请实施例提供的第二基本单元的电路图示意图;
图10c是本申请实施例中图10a第一基本单元与图10b第二基本单元合并后的电路图示意图;
图10d是本申请实施例中图13b中示例X1符号图的参数窗口;
图11a本申请实施例提供的一种两输入与非门电路原理图示意图;
图11b是本申请实施例提供的一种现有的两输入与非门符号图示意图;
图11c是本申请实施例提供的一种映射参数后显示参数的三输入与非门符号图示意图;
图12是本申请实施例提供的一种三输入与非门电路原理图示意图;
图13a是本申请实施例提供的一种简化后的电路图示意图;
图13b是本申请实施例提供的一种简化后的映射参数后的电路图示意图;
图14是本申请实施例提供的一种化简后的符号图示意图;
图15a是一种现有的反相器符号图示意图;
图15b是本申请实施例提供的一种映射参数后显示参数的反相器符号图示意图;
图16是本申请实施例中提供的一种基本单元库简化方法的装置示意图。
具体实施方式
为了使本领域普通人员更好地理解本申请的技术方案,下面将结合附图,对本申请实施例中的技术方案进行清楚、完整地描述。应理解,此处所描述的具体实施例仅意在解释本申请,而不是限定本申请。对于本领域技术人员来说,本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的例子。
基于背景技术可知,现有技术中当相同结构的电路,存在多个不同尺寸时,需要创建多个名称不同的单元来标示尺寸不同;相同结构的电路,电源地不同时,也需要创建为不同的单元。这样导致基本单元库庞大,且增加了电路工程师在使用该基本单元库时查找、查看、检查、管理的工作量。
在一种情况中,多个电路图结构相同的单元,由于各单元的晶体管的尺寸不同,就需要创建多个单元。如表1中INVX1 、CLKINVX2 与INVX3 三个单元,其电路结构相同,如图1a、图1b、图1c所示,但是由于三个单元的晶体管的尺寸不同,在表1中就创建了3个INV单元。
在另一种情况中,当电路的电源地信号不同,电路结构相同、参数相同时,由于电源地信号不同,在现有技术中为了区分不同电源域的单元,一般创建为不同的单元。例如,表1中INVX3与P_INVX3两个INV单元,其电路结构如图1c、图1d所示,结构相同、参数相同,但由于电源地信号不同,在表1中就作为两个不同的单元呈现。
因此,在现有技术中,基本单元库中会包含多个结构相同但参数不同的多个相同功能的基本单元,如下表1所示。即,当相同结构的电路,存在不同参数(参数包括晶体管的尺寸与电源地信号等)时,基本单元库中一般需要创建多个名称不同的单元来标示这些基本单元,导致基本单元库庞大,且增加了电路工程师的工作量。
表1基本单元库CEX_0909091LIB
Figure 616574DEST_PATH_IMAGE001
进一步的,在更高层次单元调用基本单元时,基本单元以实例化的符号图形式存在于更高层次单元中。如图2的BLOCK电路图调用基本单元INVX3时,INVX3以实例化的符号图X4形式出现在该电路中,如果需要查看INVX3的器件参数时,需要打开单元电路图进行查看,这样不方便、不直观。
为了解决上述问题,本申请实施例提供了一种基本单元库简化方法,基于N个基本单元的功能和结构,将N个基本单元进行合并,得到多个模板单元;在合并基板单元时,依次将模板单元对应的实例的器件参数映射到对应的实例上;基于多个模板单元,更新集成电路的基本单元库,得到简化后的基本单元库。
下面结合附图对本申请实施例提供的基本单元库简化方法进行详细说明。
图3示出了本申请实施例提供的一种基本单元库简化方法的流程示意图,该方法包括:
S110,获取集成电路基本单元库中的N个基本单元,N为正整数。
S120,基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元。
S130,基于所述至少一个模板单元更新基本单元库,得到简化后的基本单元库。
在一些实施例中,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元,还可以包括如下步骤:
获取模板单元对应的器件参数。
在合并模板单元时,依次将器件参数映射到对应的实例上。
在一些实施例中,该方法还包括:
在更高层级电路中,将每个模板单元对应的器件参数映射到对应的实例的符号图上。
下面对上述步骤进行详细说明,具体如下所示:
合并模板单元时,具体可以是先判断基本单元的功能是否相同,再判断基本单元的结构是否相同,最后将功能和结构都相同的基本单元合并为模板单元。
为了提高简化基本单元库的效率,在一些实施例中,如图4所示,基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元,可以包括:
S121,识别N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组中。
S122,针对每个功能组,识别每个基本单元的结构。
S123,将结构相同的基本单元合并为模板单元。
这里,先将功能相同的基本单元划分为若干个功能组,再针对每一个功能组识别其内基本单元的结构是否相同,如此,在识别基本单元的结构时,仅需识别功能组中功能相同的基本单元的结构,而无需识别所有的基本单元的结构,可以提高模板单元的合并效率,进而提高简化基本单元库的效率。
在一些实施例中,为了更好地识别基本单元的功能,识别N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组,可以包括:
识别N个基本单元的标识和端口数量,将标识相同且端口数量相同的多个基本单元划分到相同的功能组。
基本单元的标识,可以是用来表示该基本单元的标识符。基本单元的标识具体可以是基本单元的名称或者基本单元的功能名称,名称或功能名称可以是去掉前缀和后缀后的主要字段或者是标示基本单元的主要功能的参数,为简便起见,下文以基本单元的标识为基本单元的名称为例,进行说明。
从集成电路基本单元库中识别N个基本单元的名称。这个“名称”用来代表该基本单元。后续对基本单元库的简化过程,可以理解为对基本单元库中基本单元的简化,其表现形式可以为对基本单元名称的简化,其实质为对基本单元库中基本单元的简化。
从基本单元库中识别N个基本单元的名称后,从名称中提取可以表示该基本单元功能的功能名称,以该功能名称识别基本单元的功能。具体地,可以是比较基本单元的功能名称是否相同,再比较功能名称相同的基本单元的端口数量、名称和端口属性是否相同。
例如,表1基本单元库CEX_0909091LIB中NAND2X2和NAND2X3,首先获取这两个基本单元的标识,也就是这两个电路的名称,然后可以设定第一基本单元为NAND2X2,第二基本单元为NAND2X3,忽略功能名前缀及参数后缀,提炼第一基本单元的功能名称为NAND2,第二基本单元的功能名称为NAND2,然后将两个名称进行比较,第一基本单元和第二基本单元功能名相同。其次,比较第一基本单元与第二基本单元的端口。在一些实施方式中,基本单元的名称会包含模块前缀及参数后缀,如NAND2X2的名字也可以为P_NAND2_38_15D2的形式。
图5为两个基本单元对应的符号图被调用的形式,图6a为第一基本单元 NAND2X2的端口属性,图6b为第二基本单元NAND2X3的端口属性。第一基本单元NAND2X2有3个端口,分别是输入端口A1和A2,输出端口ZN;第二基本单元NAND2X3有3个端口,分别是输入端口A1和A2,输出端口ZN。第一基本单元与第二基本单元端口数量、名称及属性均相同。从而得出结论,第一基本单元与第二基本单元的功能相同。
将表1所示的基本单元库CEX_0909091LIB库中所有基本单元进行比较后,分为10个功能组,每个功能组内的基本单元的功能相同、端口相同,见图7。
在一些实施例中,为了更好地识别基本单元的功能,识别N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组,可以包括:
识别N个基本单元的布尔表达式或使用真值表,将布尔表达式或使用真值表相同的多个基本单元划分到相同的功能组。
请继续参考图5,识别第一基本单元与第二基本单元的功能,具体可以是比较第一基本单元与第二基本单元的表达式是否相同。表达式可以为布尔表达式或使用真值表计算两者的功能是否相同。
同样以表1基本单元库CEX_0909091LIB中NAND2X2和NAND2X3为例。图8a为第一基本单元NAND2X2的布尔表达式ZN=~(A1 & A2),图8b为第二基本单元NAND2X3的布尔表达式ZN=~(A1 & A2),两基本单元布尔表达式相同,从而得出结论,第一基本单元与第二基本单元的功能相同,将第一基本单元NAND2X2与第二基本单元NAND2X3划分到同一个功能组中。
此外,还可以通过比较真值表来识别两个基本单元也就是两个基本单元的功能。例如,图9a为第一基本单元NAND2X2的真值表,图9b为第二基本单元NAND2X3的真值表,两基本单元真值表相同,因此,第一基本单元与第二基本单元的功能相同。分别使用布尔表达式、真值表对表1所示的基本单元库CEX_0909091LIB中所有基本单元进行功能分组,每个功能组内的基本单元的功能相同、端口相同,分组结果见图7。
本申请实施例中,先识别基本单元的功能是否相同,再识别基本单元的结构是否相同,对于基本单元功能的识别相比结构的识别效率更快,准确率更高,进而,在识别结构时,可以仅识别功能相同的基本单元的结构,而无需识别所有的基本单元的结构,可以提高分组的效率,进而提高简化基本单元库的效率。
在一些实施例中,为了更好地识别基本单元的结构,S122中针对每个功能组,识别每个基本单元的结构,可以包括:
识别每个基本单元中所包含的器件数量和器件类型是否相同;
识别每个基本单元中器件的连接关系是否相同;
在器件数量和所述器件类型相同且器件的连接关系相同的情况下,确定基本单元的结构相同;
S123中将结构相同的基本单元合并为模板单元,可以包括:
将器件数量、器件类型、器件的连接关系以及结构相同的基本单元合并为模板单元,模板单元的器件数量、器件类型和器件的连接关系与结构相同的基本单元相同。
其中,识别每个基本单元中器件的连接关系是否相同,可以为:
识别每个基本单元中器件的拓扑结构,在基本单元中所包含的器件相同且器件拓扑结构相同的情况下,确定器件的连接关系相同;
或者,
识别每个基本单元对应的数据结构,在基本单元对应的数据结构相同的情况下,确定器件的连接关系相同。
以表1基本单元库CEX_0909091LIB中NAND2X2、NAND2X3以及NAND2X1基本单元为例。图10a为第一基本单元NAND2X2的电路图,图10b为第二基本单元NAND2X3的电路图,图11a为第三基本单元NAND2X1的电路图。其中比较图10a、图10b和图11a所示的三个基本单元的器件数量。图10a的第一基本单元和图10b的第二基本单元均有4个mos管,分别是2个pmos管M0和M1,2个nmos管M2和M3;故图10a的第一基本单元与图10b的第二基本单元的器件数量相同。图6a的第三基本单元中包含6个mos管,分别是2个pmos管M0和M1,4个nmos管M2、M3、M4和M5;故图6a的第三基本单元与图10a的第一基本单元和图10b第二基本单元的器件数量不同。
其次,比较图10a和图10b的基本单元的内部连接关系。图10a中,M0的栅端接A1信号、M0源端接VDD信号、M0的漏端接ZN信号,M1的栅端接A2信号、M1的源端接VDD信号、M1的漏端接ZN信号,M2的栅端接A1信号、M2的漏端接ZN信号、M2的源端接M3的漏端,M3的栅端接A2信号、M3的漏端接M2的源端,M3的源端接VSS信号。图10b中,M0的栅端接A1信号、M0源端接VDD信号、M0的漏端接ZN信号,M1的栅端接A2信号、M1的源端接VDD信号、M1的漏端接ZN信号,M2的栅端接A1信号、M2的漏端接ZN信号、M2的源端接M3的漏端,M3的栅端接A2信号、M3的漏端接M2的源端,M3的源端接VSS信号。图10a中第一基本单元NAND2X2的各晶体管的连接关系与图10b中第二基本单元NAND2X3的各晶体管的连接关系相同。
综上所述,图10a的第一基本单元与图10b的第二基本单元的电路图结构相同。图10a的第一基本单元(或图10b的第二基本单元)和图11a的第三基本单元的电路图结构不相同。故,图10a的第一基本单元与图10b的第二基本单元可以合并为第一模板单元NAND2_1,第一模板单元NAND2_1的电路图如图10c所示,电路图中不再设置晶体管的参数。第三基本单元与功能组内其他所有基本单元比较后,合并为第二模板单元NAND2_2。
在一些实施例中,识别基本单元的结构,S122中识别功能组中多个基本单元的结构,还包括:
识别基本单元的电源地信号是否相同;
在电源地信号不相同的情况下,将电源地信号以参数化引线映射到模板单元对应的实例上。
作为一个示例,如果电源地信号相同,可以保持原有电源地信号,见图10a~图10c;如果电源地信号不同,将电路图中的实例化的电源地信号转化为参数引线。
参见图1c和图1d,电源地信号以实例化符号图的形式存在,电源信号以符号图“丅”形式呈现,地信号以符号图“▽”形式呈现。在进行基本单元合并时,电路图中全局电源地信号转化为参数化引线,并将电源地信号作为参数。例如,表1所示基本单元库CEX_0909091LIB中基本单元INVX3的电源地信号为VDD和VSS,基本单元的P_INVX3的电源地信号为VPPS和GPPS,两个单元的电路图结构如图1c图1d所示。在图1c和图1d合并成一个模板单元时,其电源地信号以参数化引线参数化引线映射到模板单元对应的实例上,以表示图1c和图1d合并的模板单元的电源地信号可以不同,具体如图12所示,图中的*power与*ground为参数化引线。
通过步骤S110,获取集成电路基本单元库中的基本单元;S120,将基本单元中功能相同且结构相同的单元进行合并,得到简化后的基本单元库。最终基本单元库CEX_0909091LIB中的基本单元合并为12个模板单元,见表2。
表1所示CEX_0909091LIB经化简后的单元库列表如表2所示。
表2化简后的基本单元库CEX_0909091LIB
Figure 81184DEST_PATH_IMAGE002
本申请实施例中,通过识别每个基本单元中所包含的器件数量和器件的连接关系,来识别基本单元的结构,识别的结构更为准确。并且,在识别出器件相同后再识别连接关系,进而可以减少识别的工作量,提高识别结构的效率。
进一步的,为了使简化后的基本单元库中各种引用关系可以正常使用,上述实施例中在将器件数量、器件类型、器件的连接关系以及结构相同的基本单元合并为模板单元之后,该方法还可以包括:
基于合并基本单元后得到的模板单元,更新上一级电路中所述基本单元对应的调用关系。
请参考上述实施例中的图2,由于基本单元NAND2X2和基本单元NAND2X3分别以实例X1和X2被上一级的单元BLOCK调用(引用),X1和X2在BLOCK的电路图中显示为符号图的形式。基本单元NAND2X2与基本单元NAND2X3合并为第一模板单元NAND2_1后,还需要更新上一级单元BLOCK的引用关系,更新后引用关系后的电路图见图13a。
图2和图13a所示的BLOCK单元为更高层级模块,BLOCK电路图中调用了多个反相器、与非门等基本单元的符号图,该模块为基本单元的上级单元,想要查看被调用的基本单元的器件参数、电源地信号时,需要分别进入不同的单元电路图进行查看,不方便,不直观。
进一步的,为了解决上述问题,识别并获取电路图中基本单元内器件的参数,作为基本单元的器件参数,并将基本单元器件的器件参数映射到基本单元器件对应的实例上,具体地,可以将基本单元器件的器件参数映射到基本单元器件对应的实例的符号图上。为了便于理解,下面详细说明将模板单元中每个基本单元内部的器件参数映射到基本单元对应的实例的符号图上的具体过程。
自动识别并获取电路图中基本单元内器件的参数,作为基本单元的器件参数,将基本单元器件的器件参数映射到基本单元器件对应的实例的符号图上。例如,可以分别识别基本单元中P管和N管的w、m、l参数,并将其映射到符号图上。以反相器为例,如图14形式所示,映射完成后符号图上方显示P管参数,符号图下方显示N管参数,符号图中间显示实例名称。实际应用中,由于同一个基本单元内部的器件参数多样,需要根据不同类型进行识别。识别图2所示的BLOCK模块中的所有实例的参数后,将各实例的器件参数映射至实例的符号图中,设置显示器件参数时,结果为图13b的形式。
在一个示例中,请参考,图1c所示的表1中反相器基本单元INVX3的门级电路原理图,图15a为现有的反相器符号图被引用/调用的结果,图15b为映射参数后显示参数的反相器符号图被引用/调用的结果。
以图1c反相器基本单元INVX3为例,对于只有单个P管和N管的门级电路,在识别到P管M1的参数为w=7.8u、l=0.1u,可以将其映射到符号图上为7.8/0.1;在识别到N管M0的参数为w=3.0u、l=0.1u,可以将其映射到符号图上为3.0/0.1,最终得到如图15b所示的映射后反相器基本单元INVX3对应的符号图。
在另一个示例中,请参考,图11a所示的表1中两输入与非门基本单元NAND2X1的电路原理图,图11b为现有的两输入与非门符号图被引用/调用的结果,图11c映射器件参数后显示参数的两输入与非门符号图被引用/调用的结果。
当同一份基本单元库中存在多个电源地信号时,由于电源地信号不同,电源地信号也会作为一种器件参数映射到基本单元对应实例的符号图上。在图1c和图1d中,电源地信号与前述的晶体管的参数本质并不相同,电源地信号实际以实例化符号图的形式存在,VDD以及.VPPS信号以符号图“丅”形式呈现,GND以及.GPPS信号以符号图“▽”形式呈现。使用本申请的方法,在电路图中将全局电源地信号转化为参数化引线,并将电源地信号作为器件参数,显示在符号图上,这样同功能不同电源地信号的单元在基本单元库中仅需存在一个即可。
例如,表1所示基本单元库CEX_0909091LIB中INVX3和P_INVX3是连接不同电源地信号的INV。如图1c所示INVX3作用于VDD/VSS下,将全局电源信号作为参数映射到符号图上,其符号图上可显示参数7.8/0.1 VDD,3.0/0.1 VSS,如图13b所示的X4形式。P_INVX3作用于VPPS/GPPS下,将全局电源信号作为参数映射到符号图上,其符号图上可显示参数7.8/0.1 VPPS,3.0/0.1 GPPS,如图13b所示的X5。电源地参数与器件参数、电路名称一样,均可以选择设置是否显示。图13b中,设置显示了实例X4和X5的电源地参数,其他实例没有显示电源地参数。
进一步的,当需要电路图页面整洁时,以上参数可以通过设置不显示。在参数设置不显示时,还可以将参数存放在基本单元对应的实例相应的参数窗口中,例如,如图10d所示的实例X1的参数窗口。
本申请实施例提供的一种基本单元库简化方法,
基于N个基本单元的功能和结构,将N个基本单元进行合并,得到多个模板单元;在合并基板单元时,依次将模板单元对应的实例的器件参数映射到对应的实例上;该基于多个模板单元,更新集成电路的基本单元库,得到简化后的基本单元库。
打印报告时,即便参数不一致,相同结构电路,也不需要作为不同单元多次显示呈现,报告页数减少;并且,将功能组中每个基本单元内部的器件参数映射到基本单元对应实例的符号图上,可以直观展现单元参数,增强电路可读性。此外,对单元库进行检查、管理时,由N个单元减少为M个单元,减少工作量,降低管理难度。
基于上述任一实施例提供的数字电路分析方法,本申请还提供了一种基本单元库简化装置实施例,具体参见图16。
图16示出了本申请实施例提供的一种基本单元库简化装置示意图。如图所示,该基本单元库简化装置160可以包括:
第一获取模块161,用于获取集成电路基本单元库中的N个基本单元,N为正整数。
合并模块162,用于用于基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元。
更新模块163,用于基于至少一个模板单元更新所述基本单元库,得到简化后的基本单元库。
在一些实施例中,基本单元库简化装置160可以包括:
第二获取模块,用于获取模板单元对应的器件参数。
第一映射模块,用于将基本单元器件的器件参数映射到基本单元器件对应的实例上。
在一些实施例中,合并模块162包括:
划分单元,用于识别N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组。
识别单元,用于针对每个功能组,识别每个基本单元的结构。
合并单元,用于将结构相同的基本单元合并为模板单元。
在一些实施例中,划分单元,还用于识别N个基本单元的标识和端口数量,将标识相同且端口数量相同的多个基本单元划分到相同的功能组。
在一些实施例中,划分单元,还用于识别N个基本单元的布尔表达式或使用真值表,将所述布尔表达式或使用真值表相同的多个基本单元划分到相同的功能组。
在一些实施例中,识别单元,还用于识别每个基本单元中所包含的器件数量和器件类型是否相同。
识别单元,还用于识别每个基本单元中器件的连接关系是否相同。
识别单元,还用于在所述器件数量和所述器件类型相同且所述器件的连接关系相同的情况下,确定基本单元的结构相同。
合并单元,还用于将器件数量、器件类型、器件的连接关系以及结构相同的基本单元合并为模板单元,模板单元的器件数量、器件类型和器件的连接关系与结构相同的基本单元相同。
在一些实施例中,识别单元,还用于识别每个基本单元中器件的拓扑结构,在基本单元中所包含的器件相同且器件拓扑结构相同的情况下,确定器件的连接关系相同。
识别单元,还用于在识别每个基本单元对应的数据结构文本,在基本单元对应的数据结构文本相同的情况下,确定器件相同且器件的连接关系相同。
在一些实施例中,基本单元库简化装置160还可以包括:
识别模块,用于识别每个基本单元的电源地信号是否相同。
第二映射模块,还用于在所述电源地信号不相同的情况下,将所述电源地信号以参数化引线映射到模板单元对应的实例上。
在一些实施例中,合并单元可以包括:
更新子单元,用于基于合并基本单元后得到的模板单元,更新上一级电路中所述基本单元对应的调用关系。
以上装置中的各个模块/单元具有实现方法实施例中各个步骤的功能,并能达到其相应的技术效果,为简洁描述,在此不再赘述。
以上所述,仅为本申请的具体实施方式,所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的系统、模块和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。应理解,本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种基本单元库简化方法,其特征在于,包括:
获取集成电路基本单元库中的N个基本单元,N为正整数;
基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元;
基于所述至少一个模板单元更新基本单元库,得到简化后的基本单元库;
所述基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元,包括:
识别所述N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组;
针对每个功能组,识别每个基本单元的结构;
将结构相同的基本单元合并为模板单元;
将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元,所述方法还包括:
获取模板单元对应的器件参数;
在合并所述模板单元时,依次将所述器件参数映射到对应的实例上。
2.根据权利要求1所述的方法,其特征在于,所述识别所述N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组,包括:
识别所述N个基本单元的标识和端口数量,将所述标识相同且所述端口数量相同的多个基本单元划分到相同的功能组。
3.根据权利要求1所述的方法,其特征在于,所述识别所述N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组,包括:
识别N个基本单元的布尔表达式或使用真值表,将所述布尔表达式或使用真值表相同的多个基本单元划分到相同的功能组。
4.根据权利要求1所述的方法,其特征在于,所述针对每个功能组,识别每个基本单元的结构,包括:
识别每个基本单元中所包含的器件数量和器件类型是否相同;
识别每个基本单元中器件的连接关系是否相同;
在所述器件数量和所述器件类型相同且所述器件的连接关系相同的情况下,确定基本单元的结构相同;
所述将结构相同的基本单元合并为模板单元,包括:
将器件数量、器件类型、器件的连接关系以及结构相同的基本单元合并为模板单元,所述模板单元的器件数量、器件类型和器件的连接关系与所述结构相同的基本单元相同。
5.根据权利要求4所述的方法,其特征在于,所述识别每个基本单元中器件的连接关系是否相同,包括:
识别每个基本单元中器件的拓扑结构,在所述基本单元中所包含的器件相同且所述器件拓扑结构相同的情况下,确定所述器件的连接关系相同;
或者,
识别每个基本单元对应的数据结构文本,在所述基本单元对应的数据结构文本相同的情况下,确定所述器件的连接关系相同。
6.根据权利要求1或4所述的方法,其特征在于,所述方法还包括:
识别每个基本单元的电源地信号是否相同;
在所述电源地信号不相同的情况下,将所述电源地信号以参数化引线映射到模板单元对应的实例上。
7.根据权利要求4所述的方法,其特征在于,在将器件数量、器件类型、器件的连接关系以及结构相同的基本单元合并为模板单元之后,所述方法还包括:
基于合并基本单元后得到的模板单元,更新上一级电路中所述基本单元对应的调用关系。
8.根据权利要求2所述的方法,其特征在于,所述器件参数包括所述基本单元中晶体管的尺寸。
9.根据权利要求8所述的方法,其特征在于,所述器件参数还包括所述基本单元中的电源地信号,所述电源地信号在合并后的模板单元中以参数化引线标示。
10.一种基本单元库简化装置,其特征在于,所述装置包括:
第一获取模块,用于获取集成电路基本单元库中的N个基本单元,N为正整数;
合并模块,用于基于N个基本单元的功能和结构,将功能相同且结构相同的基本单元合并为模板单元,得到至少一个模板单元;
更新模块,用于基于所述至少一个模板单元更新所述基本单元库,得到简化后的基本单元库;
所述装置还包括:
第二获取模块,用于获取模板单元对应的器件参数;
第一映射模块,用于在合并所述模板单元时,依次将所述器件参数映射到对应的实例上;
所述合并模块,包括:
划分单元,用于识别所述N个基本单元的功能,将功能相同的多个基本单元划分到相同的功能组;
识别单元,用于针对每个功能组,识别每个基本单元的结构;
合并单元,用于将结构相同的基本单元合并为模板单元。
CN202210559836.XA 2022-05-23 2022-05-23 基本单元库简化方法及装置 Active CN114707443B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210559836.XA CN114707443B (zh) 2022-05-23 2022-05-23 基本单元库简化方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210559836.XA CN114707443B (zh) 2022-05-23 2022-05-23 基本单元库简化方法及装置

Publications (2)

Publication Number Publication Date
CN114707443A CN114707443A (zh) 2022-07-05
CN114707443B true CN114707443B (zh) 2023-01-10

Family

ID=82176504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210559836.XA Active CN114707443B (zh) 2022-05-23 2022-05-23 基本单元库简化方法及装置

Country Status (1)

Country Link
CN (1) CN114707443B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107784136A (zh) * 2016-08-24 2018-03-09 中国科学院微电子研究所 一种标准单元库的创建方法及系统
CN111241772A (zh) * 2019-05-23 2020-06-05 叶惠玲 标准单元库版图及其设计方法与系统以及计算机存储介质
CN112149380A (zh) * 2020-09-29 2020-12-29 海光信息技术股份有限公司 一种标准单元库的指标分析方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010066871A (ja) * 2008-09-09 2010-03-25 Nec Electronics Corp 半導体集積回路のレイアウト設計方法及びレイアウト設計装置
US8645893B1 (en) * 2012-10-23 2014-02-04 Arm Limited Method of generating a layout of an integrated circuit comprising both standard cells and at least one memory instance
CN106611075A (zh) * 2015-10-23 2017-05-03 飞思卡尔半导体公司 使用来自两个或多个库的标准单元的集成电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107784136A (zh) * 2016-08-24 2018-03-09 中国科学院微电子研究所 一种标准单元库的创建方法及系统
CN111241772A (zh) * 2019-05-23 2020-06-05 叶惠玲 标准单元库版图及其设计方法与系统以及计算机存储介质
CN112149380A (zh) * 2020-09-29 2020-12-29 海光信息技术股份有限公司 一种标准单元库的指标分析方法及装置

Also Published As

Publication number Publication date
CN114707443A (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
US6292766B1 (en) Simulation tool input file generator for interface circuitry
US5946218A (en) System and method for changing the connected behavior of a circuit design schematic
CN101923595B (zh) 模拟集成电路版图寄生器件提取系统及方法
WO2004094995A2 (en) Hierarchical evaluation of cells
US9304981B1 (en) System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow
EP2063456A2 (en) Semiconductor manufacturing management system
CN108563694A (zh) 对逻辑删除的sql执行方法、装置、计算机设备和存储介质
Martin Cadence design environment
US10311192B2 (en) System and method for power verification using efficient merging of power state tables
CN107239616A (zh) 一种集成电路原理图的对比方法
US8943451B2 (en) Hierarchical finite state machine generation for power state behavior in an electronic design
US7546565B2 (en) Method for comparing two designs of electronic circuits
CN113434542B (zh) 数据关系识别方法、装置、电子设备及存储介质
CN103123656B (zh) 对简化电路网表进行负载反标的方法
CN114707443B (zh) 基本单元库简化方法及装置
CN115618782B (zh) 局部降电压的集成电路物理实现方法、装置和计算机设备
CN112433753A (zh) 基于参数信息的接口文档生成方法、装置、设备和介质
US6968518B2 (en) Method of resolving missing graphical symbols in computer-aided integrated circuit design
US20030018949A1 (en) Method and apparatus for laying out wires on a semiconductor integrated circuit
CN105447212A (zh) 产生集成电路的验证平台文件的方法与编译系统
CN112162731B (zh) 数据扩展方法、装置、存储介质及电子装置
US10984164B1 (en) Method, system, and product for generating and maintaining a physical design for an electronic circuit having sync group constraints for design rule checking
CN106874587B (zh) 用于ip参数化单元合并的动态化标签系统和实现方法
US8136064B2 (en) Bijectively mapping character string to integer values in integrated circuit design data
US20080127022A1 (en) Method for managing net data of a layout

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant