JP2010066871A - 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 - Google Patents

Abstract

【課題】配置ツールに依存することなくＩＲドロップ量を所定の許容範囲内に抑制・制御することができる半導体集積回路のレイアウト設計方法及びレイアウト設計装置を提供する。
【解決手段】ＩＲドロップ情報を算出するステップでは、局所毎の電圧降下を示すＩＲドロップ情報が算出される。仮想配置ライブラリを作成するステップでは、ＩＲドロップ情報に基づいて、配置する回路セルの情報を格納する仮想配置ライブラリが、回路モジュール別に作成される。仮想配置ネットリストを生成するステップでは、ネットリストに含まれる回路セルを仮想配置ライブラリに登録される仮想配置セルに変換して仮想配置ネットリストが生成される。自動配置するステップでは、仮想配置ネットリストに基づいて回路モジュールが自動配置される。置き換え戻すステップでは、自動配置された回路モジュールに含まれる仮想配置セルが、ネットリストに含まれる回路セルに置き換え戻される。
【選択図】図２

Description

本発明は、半導体集積回路のレイアウト設計方法及びレイアウト設計装置に関する。

半導体プロセスの微細化が進み、トランジスタを形成するゲート酸化膜厚が薄くなるに従って電源電圧が低下している。低電源電圧下の電源配線の電圧降下（ＩＲドロップ）により遅延バラツキやタイミング制約の合せ込みのためにレイアウト設計の配置配線工程とＩＲドロップ許容量確認の検証工程とを繰り返し行う必要があり、タイミング収束は容易ではない。また、ＩＲドロップによりＬＳＩ全体の電圧降下幅が大きすぎると動作不良を起す問題もある。したがって、設計初期段階から基準箇所の電圧に対してレイアウト上の任意の箇所でＩＲドロップする電圧量（以降ＩＲドロップ量と表記）に基づき実際のタイミングを考慮した配置密度制限を行う設計手法が望まれている。

このようなＩＲドロップ量に基づく設計方法として、特開２００７−９５８１１号公報に開示される技術が知られている。この半導体集積回路設計方法では、まず、取得可能な情報の範囲内で解析対象の電源モデルが選定される。次に、選定された電源モデルのチップレベル又は下位モジュールレベルの初期配置を仮定して電圧降下傾向の情報が作成される。そして、作成された電圧降下傾向の情報に基づいて、半導体集積回路の設計初期段階で見積もる電圧降下傾向に従って、セル及びトランジスタの配置密度分布情報が作成される。さらに、作成された配置密度分布情報は、設計情報に変換される。これにより、電圧降下の影響が抑えられたレイアウトの半導体集積回路を設計することができる。

しかし、配置ツールは、動作時のタイミングを重視した配置アルゴリズムとなっている。そのため、配置密度制約条件を設定して配置ツールが実行されても、セル配置結果は配置制約条件を満たさない場合がある。したがって、ＩＲドロップ量がセル配置に反映されず、ＩＲドロップ許容量を満足させるために配置配線工程とＩＲドロップ許容量確認の検証工程間でのイタレーションが発生することがある。

また、特開２００７−４１７７４号公報には、基本セルのレイアウト方法が開示されている。基本セルは、予め用意された複数の基本セルを組み合わせて作る半導体集積回路における基本セルの１つであり、１以上の論理セルを備えている。そして、基本セルは、論理セルに接続された電源配線とグランド配線との間に１つ又は複数の容量セルを備えている。基本セルのレイアウト方法は、このような基本セルをレイアウトする過程において、基本セル配置工程と、配線混雑度算出工程と、基本セル変更工程とを有する。基本セル配置工程では、上記の基本セルが配置される。配線混雑度算出工程では、基本セルの配置結果から配線混雑度が算出される。基本セル変更工程では、配線混雑度に基づいて、上記基本セルは入出力端子位置の異なる基本セルに変更される。即ち、この方法は、予めＩＲドロップ量の緩和のために容量セルを基本セルに近接配置し、論理合成又はレイアウト配置後にＩＲドロップ解析を行い基本セルと置き換える手法である。

その他、セルベース方式の半導体集積回路を設計する方法として、特開２００５−１４２２２６号公報に開示される技術が知られている。

特開２００７−９５８１１号公報 特開２００７−４１７７４号公報 特開２００５−１４２２２６号公報

本発明は、配置ツールに依存することなくＩＲドロップ量を所定の許容範囲内に抑制・制御することができる半導体集積回路のレイアウト設計方法及びレイアウト設計装置を提供する。

本発明の観点では、半導体集積回路のレイアウト設計方法は、ＩＲドロップ情報を算出するステップと、仮想配置ライブラリを作成するステップと、仮想配置ネットリストを生成するステップと、自動配置するステップと、置き換え戻すステップとを具備する。ＩＲドロップ情報を算出するステップでは、局所毎の電圧降下を示すＩＲドロップ情報が算出される。仮想配置ライブラリを作成するステップでは、ＩＲドロップ情報に基づいて、配置する回路セルの情報を格納する仮想配置ライブラリが、回路モジュール別に作成される。仮想配置ネットリストを生成するステップでは、ネットリストに含まれる回路セルを仮想配置ライブラリに登録される仮想配置セルに変換して仮想配置ネットリストが生成される。自動配置するステップでは、仮想配置ネットリストに基づいて回路モジュールが自動配置される。置き換え戻すステップでは、自動配置された回路モジュールに含まれる仮想配置セルが、ネットリストに含まれる回路セルに置き換え戻される。

本発明の他の観点では、半導体集積回路のレイアウト設計装置は、ＩＲドロップ情報算出部と、仮想配置ライブラリ作成部と、ネットリスト変換部と、自動配置部と、ネットリスト逆変換部とを具備する。ＩＲドロップ情報算出部は、局所毎の電圧降下を示すＩＲドロップ情報を算出する。仮想配置ライブラリ作成部は、ＩＲドロップ情報に基づいて、配置する回路セルの情報を格納する仮想配置ライブラリを回路モジュール別に作成する。ネットリスト変換部は、ネットリストに含まれる回路セルを、仮想配置ライブラリに登録される仮想配置セルに変換して仮想配置ネットリストを生成する。自動配置部は、仮想配置ネットリストに基づいて回路モジュールを自動配置する。ネットリスト逆変換部は、自動配置された回路モジュールに含まれる仮想配置セルをネットリストに含まれる回路セルに置き換え戻す。

本発明によれば、配置ツールに依存することなくＩＲドロップ量を所定の許容範囲内に抑制・制御することができる半導体集積回路のレイアウト設計方法及びレイアウト設計装置を提供することができる。

（第１の実施の形態）
本発明の第１の実施の形態に係る半導体集積回路のレイアウト設計システムを説明する。図１に、レイアウト設計システムの構成が示される。

レイアウト設計システムは、コンピュータ装置１０とサーバ１４とを備え、コンピュータ装置１０とサーバ１４とはネットワーク１６を介して接続されている。コンピュータ装置１０は、エンジニアリングワークステーション（ＥＷＳ）に例示される情報処理装置である。サーバ１４は、コンピュータ装置１０で実行されるプログラムおよびレイアウト設計に関する情報を記憶する記憶装置１５を備え、レイアウト設計プログラム、モデル式及びモデルパラメータをコンピュータ装置１０に供給する。本実施の形態では、プログラムおよびレイアウト設計に関する情報を保持するサーバ１４と、レイアウト設計を行うコンピュータ装置１０とがネットワーク１６を介して接続されるシステムとして説明されるが、単一のコンピュータ装置にプログラムおよびレイアウト設計に関する情報を保持し、単一のコンピュータ装置によってレイアウト設計が行われてもよい。

記憶装置１５に格納されている実行プログラムおよびモデル式とモデルパラメータは、サーバ１４からネットワーク１６を介してコンピュータ装置１０にダウンロードされる。ダウンロードされたモデル式およびモデルパラメータは、コンピュータ装置１０のローカルなハードディスク装置あるいはメモリなどに格納されて、レイアウト設計が行われる。

サーバ１４の記憶装置１５には、図２に示されるように、実行プログラム２０、自動配置配線データ３０が格納されている。自動配置配線データ３０は、ネットリスト、モジュール情報、クロック情報、動作周波数情報を含む回路情報３２と、基本モデル回路データ３３と、電源構成、電源構造、電源配線の配線抵抗および配線容量に関する情報を含む電源系データ３４と、消費電力情報３５と、フロアプラン情報３６とを備える。

さらに、記憶装置１５には、コンピュータ装置１０によって算出されるＩＲドロップ量４２、ＩＲドロップの許容量４１、超許容量モジュール情報４３、ドロップ改善量４５、ダミー領域テーブル４６、仮想配置ライブラリ４７、配置結果データ４８が格納される。ＩＲドロップ量４２は、チップ内の位置に対応付けて算出されるＩＲドロップ量である。許容量４１は、チップ内の位置に対応付けて算出されるＩＲドロップの許容量である。超許容量モジュール情報４３は、ＩＲドロップ量が許容量を超える位置に配置されるモジュールを示す情報である。ドロップ改善量４５は、改善が必要とされるＩＲドロップの改善量を示し、モジュール毎に算出される。ダミー領域テーブル４６は、セルに関連付けて予め計算されたダミー領域に関する情報である。仮想配置ライブラリ４７は、モジュール毎にダミー領域を付加された仮想配置用のセル群を示す。配置結果データ４８は、レイアウト設計の配置結果である。

図２を参照して、本発明の第１の実施の形態に係る半導体集積回路のレイアウト設計システムの動作を説明する。本発明の設計方法の概略を説明すると、まず、自動配置配線データ３０に基づいて、ＩＲドロップ情報が生成される（ステップＳ１００）。ＩＲドロップ情報に基づいて、ＩＲドロップの許容量を満たすようにダミー領域を付加した仮想配置セルを作成し、仮想配置ライブラリ４７として登録する（ステップＳ２００）。ネットリストに登録されているセルは、仮想配置ライブラリ４７に登録されている仮想配置セルに変換される（ステップＳ３００）。仮想配置セルを用いて自動配線が行われ（ステップＳ４００）、仮想配置セルがオリジナルセルにセル変換されて（ステップＳ５００）、セル配置が完了する。これにより、ＩＲドロップの許容値を満たすレイアウトができる。

以下、詳細に説明する。レイアウト設計に際し、実行プログラム２０および自動配置配線用データ３０が、ネットワーク１６を介してコンピュータ装置１０にダウンロードされる。自動配置配線用データ３０は、ネットリスト、モジュール情報、クロック情報、動作周波数情報を含む回路情報３２と、電源構成、電源構造、電源配線の配線抵抗および配線容量を含む電源系データ３４と、フロアプラン情報３６と、基本モデル回路データ３３と、消費電力情報３５とを備える。

まず、ダウンロードされた自動配置配線データ３０に基づいて、レイアウト設計されるＬＳＩのＩＲドロップ情報が作成される（ステップＳ１００）。ＩＲドロップ情報は、ＬＳＩの各所におけるＩＲドロップの許容量とＩＲドロップ量とを含む。

ステップＳ１００において、電源構造と電源本数、電源配線の配線抵抗および配線容量を含む電源系データ３４に基づいて、ＩＲドロップの許容量が計算される（ステップＳ１０２）。この許容量は、セルがＬＳＩ全体に均一に分布した場合に発生するＩＲドロップ量として算出される。即ち、ＬＳＩ全体に均一にセルが分布するときのＩＲドロップ量が理想的なＩＲドロップ量であるとして、そのときの位置の許容量とする。本発明のレイアウト設計装置は、そのＩＲドロップの許容量以内に収まるように、各モジュールのセルを配置する。算出された許容量４１は、ネットワーク１６を介して記憶装置１５に格納される。

図３（ａ）は、ＩＲドロップの許容量の分布を示す模式図である。ＬＳＩ６０にセルが均一に配置された場合、ＩＲドロップ量は、ＬＳＩ６０の中心に向かって同心円状に大きくなっていき、ＬＳＩ６０の中心部のＩＲドロップ量が最大になる。ここでは、均一にセルが配置された場合、ＬＳＩ６０の外周領域７２では殆んどＩＲドロップがなく、内側の領域７４のＩＲドロップ量は２０ｍＶ以下、その内側の領域７６のＩＲドロップ量は３０ｍＶ以下、中心の領域７８のＩＲドロップ量は３０ｍＶ以上であると算出される。均一セル配置のＬＳＩ各所におけるＩＲドロップ量がその位置の許容量となる。なお、図３（ｂ）は、図３（ａ）に示される線分ＡＡ’上のＩＲドロップ量の許容量を示した図であり、破線で示される基準値（電源電圧、電圧降下０ボルト）に対して中心部に向かって許容値が大きくなっていくことが分かる。

また、ステップＳ１００において、モジュール単位の消費電力情報３５とフロアプラン情報３６とに基づいて、ＩＲドロップ量が計算される（ステップＳ１０４）。計算されるＩＲドロップ量４２は、モジュール別のＩＲドロップ量およびＬＳＩ全体のＩＲドロップ量を含む。計算されたＩＲドロップ量４２は、ネットワーク１６を介して記憶装置１５に格納される。

消費電力情報３５は、図４に示されるように、モジュール毎に消費電力が格納されている。ここでは、モジュールＡは２００ｍＷ、モジュールＢは３００ｍＷ、モジュールＣは１５０ｍＷ、モジュールＥは１００ｍＷとなっている。また、例えば、フロアプラン情報３６は、図５に示されるように、ＬＳＩ６０に配置されるモジュールＡ、Ｂ、Ｃ、Ｅ、Ｆの情報を有する。ここでは、ＬＳＩ６０の四隅にモジュールＡ、Ｃ、Ｅ、Ｆが配置され、ＬＳＩ６０の中央部にモジュールＢが配置されることを示している。このような消費電力情報３５と、フロアプラン情報３６とに基づいて、図６に示されるように、ＩＲドロップ量４２が計算される。ＬＳＩ６０の外周部の領域６１では、ほとんどＩＲドロップがなく、中心部に向かってＩＲドロップ量が大きくなるという計算結果が示されている。ここでは、中心部に向かって、領域６２では１０〜２０ミリボルト、領域６３では２０〜３０ミリボルト、領域６４では３０〜４０ミリボルト、領域６５では４０〜５０ミリボルト、中心部の領域６６では５０〜６０ミリボルトのＩＲドロップが生じる計算結果が示されている。

ＩＲドロップ情報が算出されると、算出されたＩＲドロップの許容量４１、ＩＲドロップ量４２を参照して、仮想配置ライブラリ４７が生成される（ステップＳ２００）。仮想配置ライブラリ４７に登録されるセルは、設計初期段階に与えられる回路情報３２に含まれるネットリストにおけるセル（以降オリジナルセルと称する）、およびそのオリジナルセルにダミー領域を付加したダミー領域付きセルである。

図７に示されるように、仮想配置ライブラリ作成（ステップＳ２００）では、まず各所のＩＲドロップ量および許容量が取り込まれる（ステップＳ２１０）。本発明において、ＩＲドロップ量４２が許容量４１を超える位置に配置されるモジュールに含まれるセルは、ダミー領域付きセルに置き換えられる。したがって、ダミー領域付きセルに置換すべきモジュールを抽出するために、ＩＲドロップ量が許容量を超えている箇所があるか否か判定される（ステップＳ２２０）。ＩＲドロップ量が許容量を超えている箇所がなければ（ステップＳ２２０−ＮＯ）、通常使用されているセルに基づいて自動配置配線が行われる。ＩＲドロップ量が許容量を超えている箇所があれば（ステップＳ２２０−ＹＥＳ）、その箇所に位置するモジュール（超許容量モジュール）が抽出される（ステップＳ２３０）。

図３に示されるように、ＩＲドロップの許容量が分布し、図５に示されるように、５つのモジュールが配置されるＬＳＩ６０において、図６に示されるようにＩＲドロップ量が分布したものとする。その場合、図８に示されるように、ＩＲドロップ量が許容量を超えている領域７０が検出される。したがって、レイアウト情報に基づいて、図９に示されるように、この領域７０にかかるモジュールが抽出される。ここでは、モジュールＢおよびモジュールＦが超許容量モジュールとして抽出される。抽出された超許容量モジュールの情報は、記憶装置１５にネットワーク１６を介して超許容量モジュール情報４３として格納される。

超許容量モジュールが抽出されると、そのモジュールにおけるドロップ改善量が算出される（ステップＳ２４０）。超許容量モジュールにおいて、ＩＲドロップ量が許容量を超える分がドロップ改善量として算出される。即ち、超許容量モジュールでは、ドロップ改善量だけＩＲドロップを少なくすると、許容量内に収まるということになる。算出されたドロップ改善量４５は、ネットワーク１６を介して記憶装置１５にモジュールに対応付けられて格納される。

例えば、図１０に示されるように、モジュールＢおよびモジュールＦが超許容量モジュールとして抽出されると、モジュールＢおよびモジュールＦのフロアプラン位置のＩＲドロップ量４２と許容量４１との差が求められる。この場合、モジュールＢは、中心部にあって最もＩＲドロップ量が大きく、２０ミリボルトのドロップ改善量が必要であり、モジュールＦは、５ミリボルトのドロップ改善量が必要であることが分かる。

本発明のレイアウト設計システムは、ＩＲドロップ量が許容量を超えないように付加されるダミー領域を算出するためのダミー領域テーブル４６を備える。ダミー領域テーブル４６は、図１１に示されるように、クロック周期とＩＲドロップ改善量とに応じたダミー領域の大きさを示す。このダミー領域テーブル４６は、図７に示されるステップＳ２５０において算出される。なお、このダミー領域テーブル４６は、製品設計毎に作成するものではなくＬＳＩレイアウト設計前に作成しておくことが好ましい。

ダミー領域テーブル４６の算出手順（ステップＳ２５０）を詳細に説明する。まず、基本モデル回路データ３３に基づいて基本モデル回路のＩＲドロップ量が計算される。基本モデル回路データ３３により示される基本モデル回路は、ダミー領域テーブル４６を算出するための回路群である。電源構成、電源構造、電源配線の配線抵抗および配線容量を備える電源系データ３４に基づいて、基本モデル回路が各プロセスの電源格子内に配置されたときの各クロック周波数におけるＩＲドロップ量が算出される（ステップＳ２５２）。図１２Ａは、電源格子内に基本モデル回路が配置された例を示す図である。

基本モデル回路データ３３に含まれる全てのセルに所定量Ｇｘのダミー領域が加えられる（ステップＳ２５３）。図１２Ｂに示されるように、セルサイズが大きくなった基本モデル回路が配置される。この所定量Ｇｘのダミー領域が追加されたセル（ダミー領域付きセル）におけるＩＲドロップ量が算出される（ステップＳ２５４）。

次に、これらの結果に基づいて、ダミー領域の大きさを示す係数（単位ダミー領域係数）が計算される（ステップＳ２５５）。即ち、ステップＳ２５２において算出された基本モデル回路だけのＩＲドロップ量をＤ０、ステップＳ２５４において算出されたダミー領域が追加されたセルの基本モデル回路（ダミー領域付きセル）のＩＲドロップ量をＤ１とすると、ダミー領域を追加することにより改善するＩＲドロップ量Ｄは、Ｄ＝（Ｄ０−Ｄ１）で求められる。また、基本モデル回路の大きさを示すグリッド数をＧ０、ダミー領域を追加したときの基本モデル回路の大きさを示すグリッド数をＧ１とすると、ダミー領域の大きさを示すグリッド数Ｇｄは、Ｇｄ＝（Ｇ１−Ｇ０）で求められる。

したがって、基本単位のＩＲドロップ量を改善するために必要とするダミー領域の大きさを示す係数（単位ダミー領域係数）Ｇは、
Ｇ＝Ｇｄ／Ｄ＝（Ｇ１−Ｇ０）／（Ｄ０−Ｄ１） …（１）
として求められる。ここで、ＩＲドロップ量の単位をミリボルトとすると、単位ダミー領域係数Ｇは、ＩＲドロップ量を１ミリボルト改善するために必要とするダミー領域の大きさ（グリッド）を示す。

追加されるダミー領域の大きさを上記の単位ダミー領域係数Ｇで除すると、ダミー領域の大きさに対応するＩＲドロップの改善量が算出できる。したがって、ダミー領域の大きさとＩＲドロップ量との関係は、図１３に示されるように、クロック周期毎に直線上にプロットされる。図１３の横軸は追加したダミー領域の大きさを示し、縦軸はＩＲドロップ量を示す。縦軸上にプロットされる黒三角（▲）は、モデル回路だけのＩＲドロップ量を示す。黒四角（■）は、ダミー領域を加算した後に計算されたＩＲドロップ量を示す。黒丸（●）は、単位ダミー領域係数Ｇを使ってダミー領域を追加したモデル回路のＩＲドロップ量を求めた結果を示す。

ダミー領域テーブル４６は、図１１に示されるように、クロック周期に対応して求められた単位ダミー領域係数Ｇに、改善するＩＲドロップ量を乗じて算出される。このようにして算出されたダミー領域テーブル４６は、ネットワーク１６を介して記憶装置１５に格納される。

このようにして算出されたダミー領域テーブル４６を参照して、超許容量モジュールに対応するダミー領域が計算される（ステップＳ２６０）。即ち、超許容量モジュールに含まれるセル（基本モデル回路）にそのモジュールのドロップ改善量に見合うダミー領域を付加し、そのモジュール用の仮想配置セル（ダミー領域付きセル）が生成される。

図１４に示されるように、超許容量モジュールに含まれるセル８０（以降オリジナルセルと称する）は、ダミー領域テーブル４６を参照して、ドロップ改善量４５に対応するダミー領域８１−１、８１−２が付加される。図１４（ａ）にオリジナルセル８０が示され、図１４（ｂ）にダミー領域８１−１、８１−２が付加されたオリジナルセル８０が示される。図１４（ｂ）に示されるダミー領域付きセルでは、オリジナルセル８０は、ダミー領域８１−１とダミー領域８１−２との間に配置されている。各超許容量モジュールに含まれるセルに基づいて生成されたダミー領域付きセルは、仮想配置ライブラリ４７として登録され、記憶装置１５に格納される（ステップＳ２７０）。

以上述べたように、仮想配置ライブラリ４７が作成されると（ステップＳ２００）、設計初期段階において提供される回路情報のネットリストのセルは、仮想配置ライブラリ４７を参照してダミー領域付きセルに置換される（図２：ステップＳ３００）。即ち、超許容量モジュール情報４３に登録されている超許容量モジュールに含まれるセルは、ダミー領域付きセルに置換される。そのため、ＩＲドロップの許容量を超えることがなくなる。

次に、ダミー領域付きセルに置換されたネットリストに基づいて、配置ツールによりセルの自動配置が行われる（ステップＳ４００）。オリジナルセル８０ａ〜８０ｃ、８０ｅ〜８０ｆを使用し、ＩＲドロップを避けるように配置制約条件を設定して自動配置された場合、図１５に示されるように、オリジナルセル８０ａ、８０ｂ、８０ｃが隣接配置される。したがって、その配置領域のＩＲドロップ量が許容値を超える配置となることがある。これに対して、本発明の設計方法によれば、仮想配置ライブラリ４７を使用して配置ツールが自動配置する。その結果が図１６に示される。オリジナルセル８０ａ、８０ｂ、８０ｃは、付加されたダミー領域８１−２ａ、８１−１ｂ、８１−２ｂ、８１−１ｃによって間隔を広げて配置される。したがって、ＩＲドロップを回避した配置が確定する。

自動配置が完了すると、仮想配置ライブラリ４７に基づいて置換されたダミー領域付きセルは、オリジナルセルに置き換え戻される（セル置換：ステップＳ５００）。その結果が図１７に示される。即ち、オリジナルセルの配置位置を動かさずに、オリジナルセルの両側に付加されていたダミー領域が削除される。オリジナルセルの密度が下がっていることが分かる。配置結果データ４８は、ネットワーク１６を介してサーバ１４の記憶装置１５に格納され、セル配置が完了する。

（第２の実施の形態）
本発明の第２の実施の形態について説明する。

第２の実施の形態では、装置構成およびステップＳ２５０を除く動作は、第１の実施の形態の動作と同じであるため、その説明は省略される。したがって、第２の実施の形態におけるステップＳ２５０を、図１８を参照して説明する。第２の実施の形態におけるステップＳ２５０は、図１８に示されるように、第１の実施の形態におけるステップＳ２５３の替わりに、ステップＳ２５７、Ｓ２５８、Ｓ２５９を含む。

ダミー領域テーブル４６を生成するステップＳ２５０では、まず、電源構成、電源構造、電源配線の配線抵抗および配線容量を備える電源系データ３４に基づいて、基本モデル回路が各プロセスの電源格子内に配置されたときのＩＲドロップ量が各クロック周波数において算出される（ステップＳ２５２）。

次に、基本モデル回路をフリップフロップと、フリップフロップを除く回路素子（ここでは以降組み合わせ回路と称する）とに分類し、それぞれの消費電力が算出される。フリップフロップ群のトグル１回当たりの消費電力の平均値（ＰＦａ）と、組み合わせ回路のトグル１回当たりの消費電力の平均値（ＰＣａ）とが得られる（ステップＳ２５７）。

セルの消費電力の平均値が算出されると、基本モデル回路の各フリップフロップに付加されるダミー領域の大きさを示す係数（単位ダミー領域係数）が決定される。ダミー領域の大きさは、フリップフロップ群のトグル１回当たりの消費電力の平均値（ＰＦａ）と、組み合わせ回路群のトグル１回当たりの消費電力の平均値（ＰＣａ）との比に基づいて算出される。即ち、各フリップフロップのダミー領域の大きさを示すグリッド数ＧＦｘは、前出の全てのセルに加えられた所定量Ｇｘのダミー領域を基準として、
ＧＦｘ＝Ｇｘ×ＰＦａ／（ＰＦａ＋ＰＣａ） …（２）
により算出される。

例えば、グリッド増加分Ｇｘが２０グリッドであり、フリップフロップの平均消費電力ＰＦａが１６ミリワット、組み合わせ回路の平均消費電力ＰＣａが４ミリワットであるとすると、フリップフロップのダミー領域の大きさは、ＧＦｘ＝２０×１６／（１６＋４）＝１６グリッドとなる。この１６グリッド分のダミー領域が各フリップフロップに追加される（ステップＳ２５８）。

組み合わせ回路に関しても同じように、ダミー領域の大きさが決定される（ステップＳ２５９）。即ち、組み合わせ回路のダミー領域の大きさは、組み合わせ回路群のトグル１回当たりの消費電力の平均値（ＰＣａ）と、フリップフロップ群のトグル１回当たりの消費電力の平均値（ＰＦａ）との比に基づいて算出される。各組み合わせ回路のダミー領域の大きさを示すグリッド数ＧＣｘは、所定量Ｇｘのダミー領域を基準として、
ＧＣｘ＝Ｇｘ×ＰＣａ／（ＰＣａ＋ＰＦａ） …（３）
により算出される。

例えば、グリッド増加分Ｇｘが２０グリッドであり、フリップフロップの平均消費電力ＰＦａが１６ミリワット、組み合わせ回路の平均消費電力ＰＣａが４ミリワットであるとすると、組み合わせ回路のダミー領域の大きさは、ＧＣｘ＝２０×４／（４＋１６）＝４グリッドとなる。この４グリッド分のダミー領域が各組み合わせ回路に追加される（ステップＳ２５８）。

各セルに追加されるダミー領域の大きさが決まると、ダミー領域が追加されたセルにおける基本モデル回路のＩＲドロップ量が算出される（ステップＳ２５４）。以降は、第１の実施の形態と同じ動作であるので、説明を省略する。

このように、フリップフロップと組み合わせ回路とに分けてダミー領域の追加量を設定することにより、タイミング収束時間を短縮することができ、配置面積を小さくすることができる。

これは、フリップフロップが組み合わせ回路に比べてセルサイズおよび平均消費電力が大きい傾向にあることに基づいている。平均消費電力が異なるフリップフロップと組み合わせ回路とにおいて、付加されるダミー領域のグリッド数に差をつけることにより、平均消費電力が大きいフリップフロップはダミー領域を大きく、平均消費電力が小さい組み合わせ回路のダミー領域を小さくすることができる。これにより、ＩＲドロップ量が許容量を超えることを防止し、回路群内で使用されるセル数の多い組み合わせ回路のセルを近傍配置することが可能となる。したがって、タイミング収束時間の短縮と配置面積を小さくする効果がある。

（第３の実施の形態）
次に、本発明の第３の実施の形態が説明される。

第３の実施の形態では、装置構成および仮想配置ライブラリ作成処理（ステップＳ２００）を除く動作は、第１の実施の形態と同じであるため、その説明は省略される。第３の実施の形態における仮想配置ライブラリ作成処理（ステップＳ２００）は、図１９に示されるように、第１の実施の形態におけるステップＳ２００（図７参照）に比べ、ステップＳ２８０が追加されている。

第３の実施の形態の仮想配置ライブラリ作成（ステップＳ２００）では、まず各所のＩＲドロップ量および許容量が取り込まれる（ステップＳ２１０）。ダミー領域付きセルにすべきモジュールを抽出するために、ＩＲドロップ量が許容量を超えている箇所があるか否か判定される（ステップＳ２２０）。ＩＲドロップ量が許容量を超えている箇所がなければ（ステップＳ２２０−ＮＯ）、通常使用されているセルに基づいて自動配置配線が行われる。ＩＲドロップ量が許容量を超えている箇所があれば（ステップＳ２２０−ＹＥＳ）、その箇所に位置するモジュール（超許容量モジュール）が抽出される（ステップＳ２３０）。超許容量モジュールが抽出されると、そのモジュールにおけるドロップ改善量が算出される（ステップＳ２４０）。

次に、ダミー領域とオリジナルセルとの位置関係が設定される（ステップＳ２８０）。これは、モジュールがＬＳＩのどのような位置に配置されるかによって、モジュールに含まれるオリジナルセルとダミー領域との位置関係を決めるものである。したがって、ＬＳＩ６０上のモジュールが配置される領域は、例えば図２０に示されるように、領域９０−１〜９０−５に５分割される。モジュールが割り付けられた領域に応じてモジュールに含まれるオリジナルセルとダミー領域との配置の位置関係が決定される。

領域９０−１は、ＬＳＩ６０の左辺から２０％の位置を示す線分とＬＳＩ６０の左辺との間の領域である。領域９０−２は、ＬＳＩ６０の左辺から２０％の位置を示す線分と４０％の位置を示す線分との間の領域である。領域９０−３は、ＬＳＩ６０の中央部の領域であり、左辺から４０％の位置を示す線分と、左辺から６０％（右辺から４０％）の位置を示す線分との間の領域である。領域９０−４は、左辺から６０％（右辺から４０％）の位置を示す線分と左辺から８０％（右辺から２０％）の位置を示す線分との間の領域である。領域９０−５は、左辺から８０％（右辺から２０％）の位置を示す線分と右辺との間の領域、つまり右辺と右辺から２０％の位置を示す線分との間の領域である。

例えば、モジュールＡからモジュールＥが、図２１に示されるように、領域９０−１から領域９０−５にそれぞれ割り付けられる。各モジュールの左右辺のうちＬＳＩ６０の左右辺に近い辺が属する領域を各モジュールが割り付けられた領域とする。領域９０−１に割り付けられたモジュールＡに含まれるダミー領域付きセルでは、図２２（ａ）に示されるように、ダミー領域付きセルの左端にオリジナルセル８４が配置され、その右側にダミー領域８５が配置されるように配置位置が決定される。領域９０−２に割り付けられたモジュールＢに含まれるダミー領域付きセルでは、図２２（ｂ）に示されるように、ダミー領域付きセルの左辺から２０％を示す線分の位置をオリジナルセル８４の左辺の位置としてオリジナルセル８４が配置され、その左側にダミー領域８６−１、右側にダミー領域８６−２が配置されるように配置位置が決定される。領域９０−３に割り付けられたモジュールＣに含まれるダミー領域付きセルでは、図２２（ｃ）に示されるように、ダミー領域付きセルの中央にオリジナルセル８４が配置され、同じ大きさのダミー領域８７−１、８７−２がオリジナルセル８４の両側に配置されるように配置位置が決定される。領域９０−４に割り付けられたモジュールＤのダミー領域付きセルでは、図２２（ｄ）に示されるように、ダミー領域付きセルの右辺から２０％を示す線分の位置をオリジナルセル８４の右辺の位置としてオリジナルセル８４が配置され、その左側にダミー領域８８−１、右側にダミー領域８８−２が配置されるように配置位置が決定される。領域９０−５に割り付けられたモジュールＥのダミー領域付きセルでは、図２２（ｅ）に示されるように、ダミー領域付きセルの右端にオリジナルセル８４が配置され、その左側にダミー領域８９が配置されるように配置位置が決定される。

このように、モジュールが割り付けられたＬＳＩ６０上の位置に応じて、モジュールに含まれるダミー領域付きセル内のオリジナルセルの配置位置を変えることにより、ＩＲドロップ量の分布をＬＳＩの周辺部に移動することができる。

オリジナルセルとダミー領域との配置位置の関係が決まると、ダミー領域テーブル４６を参照して、抽出された超許容量モジュールに対応するダミー領域が計算される（ステップＳ２６０）。即ち、超許容量モジュールに含まれるセル（基本モデル回路）にそのモジュールのドロップ改善量に見合うダミー領域を付加し、そのモジュール用の仮想配置セルが生成される。生成されたダミー領域付きセルの情報は、仮想配置ライブラリ４７に格納される（ステップＳ２７０）。

ここでは、領域を５分割したが、分割数は５に限られず、領域の大きさは均等でなくてもよい。また、モジュールが左辺（または右辺）からＸ％の位置に割り付けられた場合に、オリジナルセルがＸ％の位置に配置されるとしてもよい。なお、図２０から図２２において、電源配線、グランド配線は、図の左右方向に配線され、ダミー領域がオリジナルセルの左右方向に付与されるとして説明されている。したがって、電源配線、グランド配線が一方向だけでない場合、割付も一方向だけでなくなる。

（第４の実施の形態）
次に、本発明の第４の実施の形態が説明される。

第４の実施の形態では、装置構成は第１の実施の形態と同じであるため、その説明は省略される。第４の実施の形態に係る半導体集積回路設計方法は、第１の実施の形態に比べて、図２３に示されるように、第１の実施の形態のセル変換（ステップＳ５００）の後に、容量フィルセル配置処理（ステップＳ６００）が追加されている。ここで、フィルセルとは、配線層の変更によって、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ等の機能ブロックになるセルのことである。

第１の実施の形態では、仮想配置ライブラリ４７のセルがオリジナルセルに置き換え戻されてレイアウト設計が終了していた。第４の実施の形態では、仮想配置ライブラリ４７のセルがオリジナルセルに置き換え戻されると（ステップＳ５００）、容量フィルセルの配置が行われる（ステップＳ６００）。容量フィルセルは、仮想配置ライブラリ４７のセルのダミー領域であった領域に配置される。したがって、第１の実施の形態において説明されたように（図１６参照）、ダミー領域８１（符号の“−”以降を省略）が配置されると、そのダミー領域８１の部分は、図２４に示されるように、容量フィルセル８２（符号の“−”以降を省略）に置き換わることになる。

このように、第４の実施の形態では、仮想配置ライブラリ４７を用いることにより配置されたダミー領域に容量フィルセルが自動配置される。これによって、ＩＲドロップ量を抑制し、電源ラインノイズを低減することができる。

（第５の実施の形態）
次に、第５の実施の形態が説明される。

第５の実施の形態では、さらに、同時に動作するセルへの対策が行われる。第５の実施の形態では、装置構成は第１の実施の形態と同じであるため、その説明は省略される。第５の実施の形態に係る半導体集積回路設計方法は、第１の実施の形態に比べて、図２５に示されるように、第１の実施の形態のセル変換（ステップＳ５００）の後に、同時動作セルの検出処理（ステップＳ７００）と、最適容量フィルセル配置処理（ステップＳ８００）が追加されている。ここでは、追加された処理を説明する。

図２５に示されるように、仮想配置ライブラリ４７のセルがオリジナルセルに置き換え戻されると（ステップＳ５００）、回路情報３２に含まれるタイミング情報に基づいて、同時に動作するセルが検出される（ステップＳ７００）。

クロックに同期して同時に動作するセルに対して、そのクロック周期に基づいて最適なデカップリング容量値が算出される。同時動作するセルのデカップリング容量値が算出されると、そのデカップリング容量値に基づいて、同時動作するセルの近傍に容量フィルセルが配置される。同時動作するセルを除くセルに対しては、同じ容量値を有する容量フィルセルがそのセルの近傍に均一になるように配置される（ステップＳ８００）。

その結果、図２６に示されるように、同時動作するオリジナルセル９２ａ、９２ｂ、９２ｆの近傍には、最適な容量値として算出されたデカップリング容量値の容量フィルセル９３−１ａ、９３−２ａ、９３−１ｂ、９３−２ｂ、９３−１ｆ、９３−２ｆが配置される。同時動作しないオリジナルセル９５ｃ、９５ｅの近傍には、均一となるように同じ容量値の容量フィルセル９６−１ｃ、９６−２ｃ、９６−１ｅ、９６−２ｅが配置される。

このように、同時動作するセルの近傍に最適なデカップリング容量が自動配置されることにより、同時動作によって生じる電源ラインノイズを低減することができ、局所的なＩＲドロップに起因する誤動作を防止することができる。

以上説明したように、本発明では、回路情報（ネットリスト、モジュール情報、クロック情報、動作周波数情報）、基本モデル回路、フロアプラン情報、電源構成、電源構造、電源配線の配線抵抗および配線容量からＩＲドロップ量が許容量を超えない最適な領域を持った仮想配置ライブラリを作成する。この仮想配置ライブラリを配置ツールに適用し配置を実行することで配置ツールによらずＩＲドロップ許容量を満足するセル配置ができる。

また、本発明によれば、ＩＲドロップ量に起因するタイミング収束性が改善され、タイミングを考慮した設計や配置工程からＩＲドロップ許容量確認の検証工程間でのイタレーションを発生しない設計ができる。

また、配置ツールは、配置制約に対して配置ツール毎に異なる配置アルゴリズムを持っている。したがって、同じ配置制約であってもツールが変われば配置結果が変わってしまう。しかし、本発明によれば、仮想配置ライブラリを配置ツールに適用することにより、配置ツールに依存することなくＩＲドロップ量を抑制・制御するセル配置ができる。

さらに、最適なサイズのダミー領域を備える仮想配置ライブラリをレイアウト設計毎に作成するため、全てのクロック周期、電源構造、ＩＲドロップ量に応じたライブラリを準備する必要が無い。したがって、ライブラリのデータベース容量が小さくて済む。

また、本発明によれば、回路群の使用回路素子の特徴を抽出し、抽出した特徴に基づいて、付加するダミー領域が可変となる仮想配置ライブラリが作成される。そのため、タイミング収束時間の短縮と配置面積を小さくすることができる。さらに、本発明では、ＩＲドロップ量はＬＳＩの周辺が小さく、中心部へ向かうほど大きくなる傾向を利用することができる。ＬＳＩ周辺部で使用するセルとＬＳＩ中心部で使用するセルのダミー領域の配置を変更することにより、ＩＲドロップ許容量の大きいＬＳＩ周辺部に多数のセルが配置可能となり、ＬＳＩ中心部のＩＲドロップ許容量の拡大と小さな配置面積でＩＲドロップ許容量を満たすことができる。

また、ＩＲドロップ対策がなされたセル配置後のセル間に、デカップリング容量を自動挿入することにより、電源ラインのノイズを低減することができ、ＩＲドロップ許容量を拡大することができる。さらに、ＩＲドロップが厳しい場所に最適なデカップリング容量を自動挿入することにより、電源ラインのノイズを低減することができ、また、ＩＲドロップの変動を小さくすることができ、局所的なＩＲドロップによる誤動作を防止することができる。

以上述べたように、ネットリスト、モジュール情報、クロック情報、動作周波数情報を備える回路情報と、電源構成、電源構造、電源配線の配線抵抗および配線容量の情報を備える電源系データと、基本モデル回路データと、消費電力情報と、フロアプラン情報とに基づいて、ＩＲドロップ量が許容量を超えない最適な領域を有する仮想配置ライブラリが作成される。この仮想配置ライブラリに基づいて、配置ツールによってレイアウト設計することにより、ＩＲドロップ許容量を満足するセル配置ができる。なお、上記第１から第５の実施の形態で説明された設計方法は、矛盾のない限り組み合わせて実施することが可能である。

本発明の実施の形態に係るレイアウト設計システムの構成を示す図である。 本発明の第１の実施の形態に係るレイアウト設計システムの動作を説明するための図である。 本発明の第１実施の形態に係るＬＳＩにおけるＩＲドロップの許容量の分布を示す模式図である。 本発明の第１実施の形態に係るモジュール別消費電力情報の一例を示す図である。 本発明の第１実施の形態に係るフロアプラン情報の一例を示す図である。 本発明の第１実施の形態に係るＩＲドロップ量の分布例を示す図である。 本発明の第１の実施の形態に係る仮想配置ライブラリ作成の手順を示す図である。 本発明の第１の実施の形態に係るＩＲドロップ量が許容量を超える領域を示す図である。 本発明の第１の実施の形態に係る超許容量モジュールの位置関係を示す図である。 本発明の第１の実施の形態に係るドロップ改善量を説明する図である。 本発明の第１の実施の形態に係るダミー領域テーブルの一例を示す図である。 本発明の第１の実施の形態に係る電源格子内に基本モデル回路が配置された例を示す図である。 本発明の第１の実施の形態に係る電源格子内にダミー領域付き基本モデル回路が配置された例を示す図である。 本発明の第１の実施の形態に係るダミー領域の大きさとＩＲドロップ量との関係を示す図である。 本発明の第１の実施の形態に係るオリジナルセルとダミー領域との配置位置関係を示す図である。 本発明の第１の実施の形態に係るオリジナルセルによる配置例を示す図である。 本発明の第１の実施の形態に係る仮想配置ライブラリを使用した配置例を示す図である。 本発明の第１の実施の形態に係る配置結果を示す図である。 本発明の第２の実施の形態に係る仮想配置ライブラリ作成の手順を示す図である。 本発明の第３の実施の形態に係る仮想配置ライブラリ作成の手順を示す図である。 本発明の第３の実施の形態に係る配置領域の分割の一例を示す図である。 本発明の第３の実施の形態に係るモジュール配置例を示す図である。 本発明の第３の実施の形態に係るオリジナルセルとダミー領域との配置関係を示す図である。 本発明の第４の実施の形態に係るレイアウト設計システムの動作を説明するための図である。 本発明の第４の実施の形態に係る容量フィルセルが配置された例を示す図である。 本発明の第５の実施の形態に係るレイアウト設計システムの動作を説明するための図である。 本発明の第５の実施の形態に係る最適容量値の容量フィルセルが配置された例を示す図である。

符号の説明

１０ コンピュータ装置
１４ サーバ
１５ 記憶装置
１６ ネットワーク
２０ 実行プログラム格納部
３０ 自動配線データ格納部
３２ 回路情報
３３ 基本モデル回路データ
３４ 電源系データ
３５ 消費電力情報
３６ フロアプラン情報
４１ ＩＲドロップ許容量格納部
４２ ＩＲドロップ量格納部
４３ 超許容量モジュール格納部
４５ ＩＲドロップ改善量格納部
４６ ダミー領域テーブル格納部
４７ 仮想配置ライブラリ格納部
４８ 配置結果格納部
６０ ＬＳＩ
６１、６２、６３、６４、６５、６６ 領域
７０、７２、７４、７６、７８ 領域
８０、８４ オリジナルセル
８１、８２、８５、８６、８７、８８ ダミー領域
９０ 分割領域
９２ 同時動作オリジナルセル
９３ 同時動作セル用容量フィルセル領域
９５ 組み合わせ回路セル
９６ 組み合わせ回路セル用容量フィルセル領域

Claims (27)

1. 局所毎の電圧降下を示すＩＲドロップ情報を算出するステップと、
   前記ＩＲドロップ情報に基づいて、配置する回路セルの情報を格納する仮想配置ライブラリを回路モジュール別に作成するステップと、
   ネットリストに含まれる前記回路セルを前記仮想配置ライブラリに登録される仮想配置セルに変換して仮想配置ネットリストを生成するステップと、
   前記仮想配置ネットリストに基づいて前記回路モジュールを自動配置するステップと、
   自動配置された前記回路モジュールに含まれる前記仮想配置セルを前記ネットリストに含まれる前記回路セルに置き換え戻すステップと
   を具備する
   半導体集積回路のレイアウト設計方法。
2. 前記ＩＲドロップ情報を算出するステップは、回路情報と基本モデル回路情報とフロアプラン情報と電源情報と電源配線情報とに基づいて、
   局所における電圧降下量を示すＩＲドロップ量を算出するステップと、
   回路が一様に分布したと仮定したときに発生する前記局所における電圧降下量に対応する許容量を算出するステップと
   を備える
   請求項１に記載の半導体集積回路のレイアウト設計方法。
3. 前記ＩＲドロップ情報を算出するステップは、
   電源配線情報に基づいて、回路が一様に分布したと仮定したときに発生する前記局所における電圧降下量に対応する許容量を算出するステップと、
   前記回路モジュール毎の消費電力を示す消費電力情報と、前記回路モジュールの概略配置の情報を示すフロアプラン情報とに基づいて、前記局所における電圧降下量を示すＩＲドロップ量を算出するステップと
   を備える
   請求項１に記載の半導体集積回路のレイアウト設計方法。
4. 前記仮想配置ライブラリを作成するステップは、前記局所における前記ＩＲドロップ量が前記局所における前記許容量を超えないように前記回路セルの配置領域をダミー領域分拡張させたダミー領域付きセルの情報を生成するステップを備える
   請求項２または請求項３に記載の半導体集積回路のレイアウト設計方法。
5. 前記仮想配置ライブラリを作成するステップは、
   前記ＩＲドロップ量が前記許容量を超えた位置に配置される前記回路モジュールを抽出するステップと、
   前記抽出された回路モジュールに含まれる前記回路セルを拡張した前記ダミー領域付きセルの情報を生成するステップと
   を含む
   請求項４に記載の半導体集積回路のレイアウト設計方法。
6. 前記仮想配置ライブラリを作成するステップは、
   前記抽出された回路モジュールが配置される位置において、前記ＩＲドロップ量が許容量を超える量を示すドロップ改善量を前記回路モジュール別に算出するステップと、
   前記ダミー領域のサイズを決める係数を前記ドロップ改善量に関連付けて格納するダミー領域テーブルを参照し、前記ドロップ改善量に基づいて前記ダミー領域のサイズを決定するステップと
   を備える
   請求項５に記載の半導体集積回路のレイアウト設計方法。
7. 前記ダミー領域テーブルを生成するステップは、
   予め準備される基本モデル回路セルの前記ＩＲドロップ量である基本モデルＩＲドロップ量を算出するステップと、
   前記基本モデル回路セルに所定のサイズの前記ダミー領域を付加したセルの前記ＩＲドロップ量であるダミー領域付きＩＲドロップ量を算出するステップと、
   前記基本モデルＩＲドロップ量と前記ダミー領域付きＩＲドロップ量とに基づいて、前記係数を計算するステップと
   を具備する
   請求項６に記載の半導体集積回路のレイアウト設計方法。
8. 前記係数を計算するステップは、前記基本モデル回路セルを動作させるときのクロック周波数を変えて、クロック周波数に対応する係数を計算するステップを備える
   請求項７に記載の半導体集積回路のレイアウト設計方法。
9. 前記ダミー領域テーブルを生成するステップは、
   前記基本モデル回路セル全体の平均消費電力を計算するステップと、
   前記基本モデル回路セルをフリップフロップ回路セルと前記フリップフロップ回路セルを除く組み合わせ回路セルとに分類してそれぞれの平均消費電力を計算するステップと、
   前記基本モデル回路セル全体の消費電力の平均値と、前記フリップフロップ回路セルの消費電力の平均値と、前記組み合わせ回路セルの消費電力の平均値とに基づいて、前記フリップフロップ回路セルに付加する前記ダミー領域の決める前記係数を算出するステップと
   をさらに具備する
   請求項８に記載の半導体集積回路のレイアウト設計方法。
10. 前記仮想配置ライブラリを作成するステップは、前記ダミー領域と、前記ダミー領域が付加されるオリジナルセルとの配置位置関係を設定するステップをさらに備える
    請求項６から請求項９のいずれかに記載の半導体集積回路のレイアウト設計方法。
11. 前記配置位置関係を設定するステップは、前記回路モジュールが配置される位置に基づいて、前記ダミー領域と前記オリジナルセルとの位置関係を設定するステップを含む
    請求項１０に記載の半導体集積回路のレイアウト設計方法。
12. 前記置き換え戻すステップは、前記ダミー領域付きセルの前記ダミー領域を、配線層の変更により機能ブロックになる容量フィルセルに置き換えるステップを備える
    請求項４から請求項１１のいずれかに記載の半導体集積回路のレイアウト設計方法。
13. 前記容量フィルセルに置き換えるステップは、
    同時に動作する前記回路セルを抽出するステップと、
    前記同時に動作する回路セルに付加される前記容量フィルセルの最適容量を同時に動作する周期に基づいて算出するステップと、
    前記同時に動作する回路セルに付加される前記ダミー領域に前記最適容量を有する容量フィルセルを配置するステップと
    を備える
    請求項１２に記載の半導体集積回路のレイアウト設計方法。
14. 請求項１から請求項１３のいずれかに記載の半導体集積回路のレイアウト設計方法をコンピュータに実行させるプログラム。
15. 局所毎の電圧降下を示すＩＲドロップ情報を算出するＩＲドロップ情報算出部と、
    前記ＩＲドロップ情報に基づいて、配置する回路セルの情報を格納する仮想配置ライブラリを回路モジュール別に作成する仮想配置ライブラリ作成部と、
    ネットリストに含まれる前記回路セルを、前記仮想配置ライブラリに登録される仮想配置セルに変換して仮想配置ネットリストを生成するネットリスト変換部と、
    前記仮想配置ネットリストに基づいて前記回路モジュールを自動配置する自動配置部と、
    自動配置された前記回路モジュールに含まれる前記仮想配置セルを前記ネットリストに含まれる前記回路セルに置き換え戻すネットリスト逆変換部と
    を具備する
    半導体集積回路のレイアウト設計装置。
16. 前記ＩＲドロップ情報算出部は、回路情報と基本モデル回路情報とフロアプラン情報と電源情報と電源配線情報とに基づいて、
    局所における電圧降下量を示すＩＲドロップ量を算出するＩＲドロップ量算出部と、
    回路が一様に分布したと仮定したときに発生する前記局所における電圧降下量に対応する許容量を算出する許容量算出部と
    を備える
    請求項１５に記載の半導体集積回路のレイアウト設計装置。
17. 前記ＩＲドロップ情報算出部は、
    電源配線情報に基づいて、回路が一様に分布したと仮定したときに発生する前記局所における電圧降下量に対応する許容量を算出する許容量算出部と、
    前記回路モジュール毎の消費電力を示す消費電力情報と、前記回路モジュールの概略配置の情報を示すフロアプラン情報とに基づいて、前記局所における電圧降下量を示すＩＲドロップ量を算出するＩＲドロップ量算出部と
    を備える
    請求項１５に記載の半導体集積回路のレイアウト設計装置。
18. 前記仮想配置ライブラリ作成部は、前記局所における前記ＩＲドロップ量が前記局所における前記許容量を超えないように前記回路セルの配置領域をダミー領域分拡張させたダミー領域付きセルの情報を生成し、仮想配置ライブラリに登録する
    請求項１６または請求項１７に記載の半導体集積回路のレイアウト設計装置。
19. 前記仮想配置ライブラリ作成部は、
    前記ＩＲドロップ量が前記許容量を超えた位置に配置される前記回路モジュールを抽出し、前記抽出された回路モジュールに含まれる前記回路セルを拡張した前記ダミー領域付きセルの情報を生成して仮想配置ライブラリに登録する
    請求項１８に記載の半導体集積回路のレイアウト設計装置。
20. 前記仮想配置ライブラリ作成部は、
    前記抽出された回路モジュールが配置される位置において、前記ＩＲドロップ量が許容量を超える量を示すドロップ改善量を前記回路モジュール別に算出し、
    前記ダミー領域のサイズを決める係数を前記ドロップ改善量に関連付けて格納するダミー領域テーブルを参照し、前記ドロップ改善量に基づいて前記ダミー領域のサイズを決定する
    請求項１９に記載の半導体集積回路のレイアウト設計装置。
21. 前記ダミー領域テーブルを生成するダミー領域テーブル生成部をさらに具備し、
    前記ダミー領域テーブル生成部は、予め準備される基本モデル回路セルの前記ＩＲドロップ量である基本モデルＩＲドロップ量を算出し、
    前記基本モデル回路セルに所定のサイズの前記ダミー領域を付加したセルの前記ＩＲドロップ量であるダミー領域付きＩＲドロップ量を算出し、
    前記基本モデルＩＲドロップ量と前記ダミー領域付きＩＲドロップ量とに基づいて、前記係数を計算する
    請求項２０に記載の半導体集積回路のレイアウト設計装置。
22. 前記ダミー領域テーブル生成部は、さらに、前記基本モデル回路セルを動作させるときのクロック周波数を変えて、クロック周波数に対応する係数を計算する
    請求項２１に記載の半導体集積回路のレイアウト設計装置。
23. 前記ダミー領域テーブル生成部は、
    前記基本モデル回路セル全体の平均消費電力を計算し、
    前記基本モデル回路セルをフリップフロップ回路セルと前記フリップフロップ回路セルを除く組み合わせ回路セルとに分類してそれぞれの平均消費電力を計算し、
    前記基本モデル回路セル全体の消費電力の平均値と、前記フリップフロップ回路セルの消費電力の平均値と、前記組み合わせ回路セルの消費電力の平均値とに基づいて、前記フリップフロップ回路セルに付加する前記ダミー領域の決める前記係数を算出する
    請求項２２に記載の半導体集積回路のレイアウト設計装置。
24. 前記仮想配置ライブラリ作成部は、さらに、前記ダミー領域と、前記ダミー領域が付加されるオリジナルセルとの配置位置関係を設定する
    請求項２０から請求項２３のいずれかに記載の半導体集積回路のレイアウト設計装置。
25. 前記仮想配置ライブラリ作成部は、前記回路モジュールが配置される位置に基づいて、前記ダミー領域と前記オリジナルセルとの位置関係を設定する
    請求項２４に記載の半導体集積回路のレイアウト設計装置。
26. 前記ダミー領域付きセルの前記ダミー領域を、配線層の変更により機能ブロックになる容量フィルセルに置き換える容量フィルセル配置部をさらに具備する
    請求項１８から請求項２５のいずれかに記載の半導体集積回路のレイアウト設計装置。
27. 前記容量フィルセル配置部は、
    同時に動作する周期に基づいて、同時に動作する回路セルに付加される前記容量フィルセルの最適容量を算出して配置する
    請求項２６に記載の半導体集積回路のレイアウト設計装置。

Images