JP2007052591A - 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム - Google Patents
半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム Download PDFInfo
- Publication number
- JP2007052591A JP2007052591A JP2005236621A JP2005236621A JP2007052591A JP 2007052591 A JP2007052591 A JP 2007052591A JP 2005236621 A JP2005236621 A JP 2005236621A JP 2005236621 A JP2005236621 A JP 2005236621A JP 2007052591 A JP2007052591 A JP 2007052591A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- area
- current
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】
ステップS1では、デザイン情報(コアサイズCS、コアリング幅CW、ブロック形状BS・マクロ形状MS、ブロック電流BI・マクロ電流MI、など)がシミュレータに入力される。ステップS2では、フロアプランに関する情報(ブロック位置BP・マクロ位置MP、電源I/O位置IOP)が設計者によってシミュレータに入力される。ステップS3では、パワーユニット管理テーブル初期化、抵抗モデリング、電流源モデリングが行われる。ステップS5(図1)では、ステップS4で得られたパワーユニット管理テーブルCTを用いて、スタティックIRドロップが計算される。
【選択図】 図1
Description
最小配線単位WU=(配線幅W1+配線間距離SP1)×2 ・・・式(0)
なおパワーユニットPU内では、最小配線単位WUは等間隔で配置されるとする。
配線数N1=(ブロック上電源占有率BPR1(%)/100)×パワーユニットX方向サイズPUX/最小配線単位WU・・・式(1)
抵抗値R1=シート抵抗値SR1×パワーユニットY方向サイズPUY/(配線幅W1×配線数N1)・・・式(2)
これにより、第1配線層MET1の抵抗値R1が求まる。
X方向抵抗成分RX=1/(1/R2+1/R4) ・・・式(3)
Y方向抵抗成分RY=1/(1/R1+1/R3) ・・・式(4)
X方向コアリング抵抗値CRX1=シート抵抗値SR1/コアリング幅CW×パワーユニットX方向サイズPUX ・・・式(5)
Y方向コアリング抵抗値CRY1=シート抵抗値SR1/コアリング幅CW×パワーユニットY方向サイズPUY ・・・式(6)
同様にして、第2配線層MET2乃至第4配線層MET4のコアリングの抵抗値が求められる。各配線層のコアリングの抵抗値は並列抵抗とみなされ、1値にマージされることで、コアリング抵抗値CRが得られる。そしてステップS53において、コアリングに属する全てのパワーユニットPUについてのコアリング抵抗値CRが、パワーユニット管理テーブルCTに格納され管理される。これによりコアリングについての抵抗モデリングが終了し、ステップS34へ進む。
パワーユニット電流値PUI1=(ブロック電流BI)/(パワーユニット総数PUS1) ・・・式(7)
パワーユニット電流値PUI2=(マクロ電流MI)/(パワーユニット総数PUS2) ・・・式(8)
パワーユニット電流値PUI3=(チップトータル電流CI−ブロックトータル電流TBI−マクロトータル電流TMI)/(パワーユニット総数PUS3) ・・・式(9)
ここでブロックトータル電流TBIは、ブロック電流BIの全ブロックにおける積算値である。またマクロトータル電流TMIは、マクロ電流MIの全マクロにおける積算値である。
CW コアリング幅
BS ブロック形状
MS マクロ形状
BI ブロック電流
MI マクロ電流
CI チップトータル電流
IOR 電源I/O抵抗値
PR パッケージ抵抗
UPR チップ均一電源占有率
BPR ブロック上電源占有率
MPR マクロ上電源占有率
CPR チップ電源占有率
BP ブロック位置
MP マクロ位置
IOP 電源I/O位置
BLK1、BLK2 ブロック
MCR1乃至MCR5 マクロ
PU パワーユニット
SR1乃至SR4 シート抵抗値
Claims (10)
- 半導体集積回路のレイアウト領域を複数の分割ユニットに分割し、前記分割ユニットにおける電源配線密度を表す電源占有率情報を取得するステップと、
前記レイアウト領域に少なくとも1つ以上の電源が供給される位置を表す電源I/O位置情報を取得するステップと、
予め定められた前記電源配線のシート抵抗値と前記電源占有率情報とに応じて、隣接する前記分割ユニット間の電源配線の抵抗値を表すモデル抵抗の抵抗値を求めるステップと、
前記レイアウト領域の少なくとも一部を占めるように少なくとも1つ配置される所定領域に、少なくとも一部が重なる前記分割ユニットを、前記所定領域に属する前記分割ユニットとし、
前記所定領域において消費される消費電流を前記所定領域に属する前記分割ユニットに均等に割り付けるステップと
を備えることを特徴とする電源電圧分布シミュレーション方法。 - 前記レイアウト領域のうち、主動作にかかる回路が配置されるコア領域の大きさを表すコアサイズ情報を取得するステップと、
前記所定領域において消費される消費電流として、前記半導体集積回路全体で消費する電流であるチップトータル電流情報を取得するステップとを備え、
前記所定領域として前記コア領域が用いられ、
前記コアサイズ情報を、前記分割ユニットの大きさを表す予め定められた分割ユニットサイズ情報によって除することにより、前記コア領域を占める前記分割ユニットの総数であるコア領域分割ユニット数を求め、求めた前記コア領域分割ユニット数が前記所定領域に属する前記分割ユニットの数として用いられることを特徴とする請求項1に記載の電源電圧分布シミュレーション方法。 - 複数の回路が組み合わされてなる回路集合体を複数種類備え、前記レイアウト領域のうち主動作にかかる回路が配置されるコア領域に前記回路集合体が配置される電源電圧分布シミュレーション方法であって、
前記コア領域に配置される前記回路集合体の前記コア領域上における位置を表す回路集合体位置情報を取得するステップと、
前記回路集合体の形状を表す回路集合体形状情報を取得するステップと、
前記回路集合体の種類に応じて、該回路集合体が消費する電流を表す回路集合体電流量情報を取得するステップと、
前記半導体集積回路全体で消費する電流であるチップトータル電流情報を取得するステップと、
前記回路集合体位置情報と前記回路集合体形状情報とから、前記回路集合体の各々が前記コア領域上に存在する回路集合体占有領域を算出し、
前記回路集合体占有領域に属する前記分割ユニットの数を前記回路集合体ごとに抽出するステップと、
前記分割ユニットが属する前記回路集合体の種類に応じて定められる前記電源占有率情報と前記シート抵抗値とにより、前記モデル抵抗の抵抗値を求めるステップとを備え、
前記回路集合体占有領域に属する前記分割ユニットにおける消費電流値は、前記回路集合体電流量情報の電流値を前記回路集合体占有領域に属する前記分割ユニットの数で除することにより得られ、
前記回路集合体占有領域に属さない前記分割ユニットにおける消費電流値は、前記チップトータル電流情報から、前記回路集合体電流量情報を全ての前記回路集合体について合算した値を引いた残値を、何れの前記回路集合体占有領域にも属しない前記分割ユニットの数で除することにより得られることを特徴とする請求項1に記載の電源電圧分布シミュレーション方法。 - 前記半導体集積回路は、前記電源配線の配線層を複数有する多層配線構造を備え、
前記電源占有率情報は、前記配線層ごとに定められることを特徴とする請求項3に記載の電源電圧分布シミュレーション方法。 - 前記レイアウト領域のうち主動作にかかる回路が配置されるコア領域の周囲に環状に配置される電源配線であるコアリングの幅を表すコアリング幅情報を取得するステップを備え、
前記シート抵抗値と前記コアリング幅情報とに応じて、前記コアリングに属する前記分割ユニットの前記モデル抵抗の抵抗値を求めること
を特徴とする請求項1に記載の電源電圧分布シミュレーション方法。 - 前記レイアウト領域に少なくとも1つ以上の電源を供給するセルである電源I/Oセルが有する抵抗値を表す電源I/O抵抗情報を取得するステップを備えることを特徴とする請求項1に記載の電源電圧分布シミュレーション方法。
- 前記レイアウト領域に少なくとも1つ以上の電源を供給するセルである電源I/Oセルと前記半導体集積回路のパッケージの外部接続端子との接続径路上に存在する抵抗値を表すパッケージ抵抗情報を取得するステップを備えることを特徴とする請求項1に記載の電源電圧分布シミュレーション方法。
- 異なる電源種ごとに作成された前記分割ユニットの間を内部回路モデルで接続し、半導体集積回路の動的な電源電圧分布を求める電源電圧シミュレーション方法であって、
前記所定領域が備えるデカップリング容量を表すデカップリング容量情報を取得するステップを備え、
前記デカップリング容量情報が前記所定領域に属する前記分割ユニットに均等に割り付けられ、
隣接する前記分割ユニット間の電源配線の抵抗値を少なくとも1つ以上のモデルインダクタで表し、予め定められた前記電源配線のシートインダクタンス値と前記電源占有率情報とから、前記モデルインダクタのインダクタンス値が求められ
ることを特徴とする請求項1に記載の電源電圧分布シミュレーション方法。 - 前記レイアウト領域のうち、主動作にかかる回路が配置されるコア領域の大きさを表すコアサイズ情報を取得するステップと、
前記所定領域において消費される消費電流として、前記半導体集積回路全体で消費する電流であるチップトータル電流情報を取得するステップとを備え、
前記所定領域として前記コア領域が用いられ、
前記コアサイズ情報を、前記分割ユニットの大きさを表す予め定められた分割ユニットサイズ情報によって除することにより、前記コア領域を占める前記分割ユニットの総数であるコア領域分割ユニット数を求め、求めた前記コア領域分割ユニット数が前記所定領域に属する前記分割ユニットの数として用いられることを特徴とする請求項8に記載の電源電圧分布シミュレーション方法。 - 半導体集積回路のレイアウト領域を複数の分割ユニットに分割し、前記分割ユニットにおける電源配線密度を表す電源占有率情報を取得するステップと、
前記レイアウト領域に少なくとも1つ以上の電源が供給される位置を表す電源I/O位置情報を取得するステップと、
予め定められた前記電源配線のシート抵抗値と前記電源占有率情報とに応じて、隣接する前記分割ユニット間の電源配線の抵抗値を表すモデル抵抗の抵抗値を求めるステップと、
前記レイアウト領域の少なくとも一部を占めるように少なくとも1つ配置される所定領域に、少なくとも一部が重なる前記分割ユニットを、前記所定領域に属する前記分割ユニットとし、
前記所定領域において消費される消費電流を前記所定領域に属する前記分割ユニットに均等に割り付けるステップと
を備えることを特徴とする電源電圧分布シミュレーションプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005236621A JP2007052591A (ja) | 2005-08-17 | 2005-08-17 | 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム |
US11/305,184 US7367000B2 (en) | 2005-08-17 | 2005-12-19 | Method for simulating power voltage distribution of semiconductor integrated circuit and simulation program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005236621A JP2007052591A (ja) | 2005-08-17 | 2005-08-17 | 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007052591A true JP2007052591A (ja) | 2007-03-01 |
Family
ID=37768566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005236621A Pending JP2007052591A (ja) | 2005-08-17 | 2005-08-17 | 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7367000B2 (ja) |
JP (1) | JP2007052591A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8249849B2 (en) | 2008-05-29 | 2012-08-21 | Fujitsu Limited | Power source network analyzing apparatus, power source network analyzing method, and power source network analyzing program |
JP2012181581A (ja) * | 2011-02-28 | 2012-09-20 | Fujitsu Ltd | ノイズ見積り方法及びノイズ見積り装置 |
US8576955B2 (en) | 2008-03-28 | 2013-11-05 | Qualcomm Incorporated | Architecture to handle concurrent multiple channels |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7327150B2 (en) * | 2005-10-11 | 2008-02-05 | Intel Corporation | Integrated circuit package resistance measurement |
JP5161035B2 (ja) * | 2008-10-29 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の設計装置、設計方法およびプログラム |
US8190418B1 (en) * | 2009-03-19 | 2012-05-29 | Altera Corporation | Producing integrated circuits with time-dependent-impedance elements |
US8701066B1 (en) * | 2012-06-28 | 2014-04-15 | Cadence Design Systens, Inc. | Extracting capacitance and resistance from FinFET devices |
US8707547B2 (en) * | 2012-07-12 | 2014-04-29 | Inpaq Technology Co., Ltd. | Method for fabricating a lead-frameless power inductor |
US20150186586A1 (en) * | 2013-12-30 | 2015-07-02 | Samsung Electronics Co., Ltd. | Integrated circuit layouts and methods to improve performance |
JP6328974B2 (ja) * | 2014-03-28 | 2018-05-23 | 株式会社メガチップス | 半導体装置及び半導体装置の設計手法 |
KR102276908B1 (ko) | 2014-12-05 | 2021-07-13 | 삼성전자주식회사 | 반도체 장치의 파워 노이즈 해석 방법을 수행하는 프로그램을 실행 가능한 컴퓨팅 장치, 상기 방법을 포함하는 반도체 장치의 설계 방법, 및 상기 프로그램을 저장하는 프로그램 저장 매체 |
JP6439896B1 (ja) * | 2018-08-21 | 2018-12-19 | 富士通株式会社 | メモリ書き込み制御装置及び不揮発性メモリの不良判定方法 |
US10990731B1 (en) * | 2019-12-20 | 2021-04-27 | Ansys, Inc. | Dynamic voltage drop analysis with improved coverage |
US11663388B1 (en) | 2019-12-20 | 2023-05-30 | Ansys, Inc. | DVD simulation using microcircuits |
US11531794B1 (en) | 2019-12-20 | 2022-12-20 | Ansys, Inc. | Voltage drop analysis using local circuit representation |
CN113361227B (zh) * | 2021-06-22 | 2022-11-15 | 无锡江南计算技术研究所 | 一种封装与印制板级分布式电源压降仿真方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003158188A (ja) * | 2001-11-21 | 2003-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
JP2004178501A (ja) * | 2002-11-29 | 2004-06-24 | Fujitsu Ltd | 半導体集積回路装置の設計方法及び設計装置 |
JP2005196468A (ja) * | 2004-01-07 | 2005-07-21 | Toshiba Corp | 半導体集積回路の静電放電の解析装置および解析プログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4053767B2 (ja) * | 2001-12-07 | 2008-02-27 | 富士通株式会社 | 電源配線設計方法、電源配線設計装置、記録媒体、及びプログラム |
JP2003233637A (ja) | 2002-02-08 | 2003-08-22 | Fujitsu Ltd | 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置 |
US7818157B2 (en) * | 2002-06-19 | 2010-10-19 | LS1 Corporation | Instantaneous voltage drop sensitivity analysis tool (IVDSAT) |
KR100545748B1 (ko) * | 2002-08-09 | 2006-01-24 | 마쯔시다덴기산교 가부시키가이샤 | 반도체 집적회로 장치의 설계 방법 및 설계 장치 |
JP2004139181A (ja) * | 2002-10-15 | 2004-05-13 | Renesas Technology Corp | レイアウト装置及びプログラム |
JP4325274B2 (ja) | 2002-12-06 | 2009-09-02 | 富士通株式会社 | 半導体装置モデル作成方法及び装置 |
JP4368641B2 (ja) * | 2003-08-27 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 電源パッドの数及び位置見積もり方法、チップサイズ見積もり方法及び設計装置 |
US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
JP2005250874A (ja) * | 2004-03-04 | 2005-09-15 | Toshiba Corp | 回路シミュレーション装置、回路シミュレーション方法を格納するコンピュータ記録媒体及び回路シミュレーションプログラム |
US7315992B2 (en) * | 2004-07-29 | 2008-01-01 | Texas Instruments Incorporated | Electro-migration (EM) and voltage (IR) drop analysis of integrated circuit (IC) designs |
US7246335B2 (en) * | 2005-02-15 | 2007-07-17 | Fujitsu Limited | Analyzing substrate noise |
-
2005
- 2005-08-17 JP JP2005236621A patent/JP2007052591A/ja active Pending
- 2005-12-19 US US11/305,184 patent/US7367000B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003158188A (ja) * | 2001-11-21 | 2003-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
JP2004178501A (ja) * | 2002-11-29 | 2004-06-24 | Fujitsu Ltd | 半導体集積回路装置の設計方法及び設計装置 |
JP2005196468A (ja) * | 2004-01-07 | 2005-07-21 | Toshiba Corp | 半導体集積回路の静電放電の解析装置および解析プログラム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8576955B2 (en) | 2008-03-28 | 2013-11-05 | Qualcomm Incorporated | Architecture to handle concurrent multiple channels |
US8249849B2 (en) | 2008-05-29 | 2012-08-21 | Fujitsu Limited | Power source network analyzing apparatus, power source network analyzing method, and power source network analyzing program |
JP2012181581A (ja) * | 2011-02-28 | 2012-09-20 | Fujitsu Ltd | ノイズ見積り方法及びノイズ見積り装置 |
Also Published As
Publication number | Publication date |
---|---|
US7367000B2 (en) | 2008-04-29 |
US20070044047A1 (en) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007052591A (ja) | 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム | |
US8495547B2 (en) | Providing secondary power pins in integrated circuit design | |
US20210200929A1 (en) | System for designing a semiconductor device, device made, and method of using the system | |
US8171446B2 (en) | Method for designing a semiconductor device by computing a number of vias, program therefor, and semiconductor device | |
JP4530049B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
US20160154924A1 (en) | Semiconductor design method and computer-readable recording medium | |
JP2010066871A (ja) | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 | |
TWI665739B (zh) | 積體電路內的貫孔佈局 | |
US11681854B2 (en) | Generation of layout including power delivery network | |
US9454634B1 (en) | Methods, systems, and computer program product for an integrated circuit package design estimator | |
US10990741B2 (en) | Multiple patterning method and system for implementing the method | |
US8863062B2 (en) | Methods and apparatus for floorplanning and routing co-design | |
US9104830B1 (en) | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design | |
JP7405679B2 (ja) | ライン構成計画装置 | |
US10643020B1 (en) | System and method to estimate a number of layers needed for routing a multi-die package | |
JP4728944B2 (ja) | 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置 | |
US7539964B2 (en) | Cell placement taking into account consumed current amount | |
WO2006137119A1 (ja) | フロアプラン装置,フロアプランプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
JP4678027B2 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
US20120047472A1 (en) | Dummy-metal-layout evaluating device and dummy-metal-layout evaluating method | |
CN101667554A (zh) | 生成半导体器件的布局图案的方法以及布局图案生成设备 | |
KR101932805B1 (ko) | 패턴 기반 전력 및 접지 (pg) 라우팅 및 비아 생성 | |
JP5003407B2 (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム | |
JP3230937B2 (ja) | 電子回路最適設計支援装置及びその方法 | |
JP7009039B2 (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計用プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070517 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100921 |