JP4053767B2 - 電源配線設計方法、電源配線設計装置、記録媒体、及びプログラム - Google Patents
電源配線設計方法、電源配線設計装置、記録媒体、及びプログラム Download PDFInfo
- Publication number
- JP4053767B2 JP4053767B2 JP2001374364A JP2001374364A JP4053767B2 JP 4053767 B2 JP4053767 B2 JP 4053767B2 JP 2001374364 A JP2001374364 A JP 2001374364A JP 2001374364 A JP2001374364 A JP 2001374364A JP 4053767 B2 JP4053767 B2 JP 4053767B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power consumption
- logic
- supply wiring
- consumption value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源配線設計方法、電源配線設計装置、記録媒体、及びプログラムに関するものである。
【０００２】
半導体集積回路（ＬＳＩ）の設計においては、レイアウト完了後にタイミング検証やクロストーク検証等の各種の検証が行われ、それら検証結果によっては論理の変更を必要とする場合がある。特に近年では、ＬＳＩの大規模化、高速化によりチップ上の総面積に占める電源面積の割合が増大しているため、電源配線の最適化を行うことで、電源の信頼性や動作に与える影響を少なくしている。また、集積度の高い半導体装置においては、タイミング調整やクロストーク対策等による論理変更に伴い、変更前の論理回路に対して新たに追加されるセルの数が多くなり、設計の初期段階における論理量（セル数、配線数等）や消費電力と最終結果での論理量や消費電力との差が大きくなる。このため、論理設計の最終結果に対して最適な電源配線設計を行うことが重要である。
【０００３】
【従来の技術】
従来、ＬＳＩの電源設計方法として、例えば以下の様な方法がある。
（１）論理回路の消費電力に関わらず、設計の初期段階で電源容量に十分な余裕を持つ電源配線を設計し、論理変更時にも全く電源配線を変更しない。
（２）論理変更後に再レイアウトを行い、その変更したレイアウトでの電源検証を行う。その検証結果に応じて、特性改善等が必要であると判断した場合には、電源配線の再度レイアウトを実行する（特開２０００−２０５７６号公報）。
【０００４】
【発明が解決しようとする課題】
ところで、従来技術（１）では、電源配線が冗長になり、チップ面積が増大するという問題があった。逆に、十分な余裕が確保されていない場合には、電圧降下等に起因する電源電圧の不足等の問題が生じ、回路シミュレーション通りの動作を保証することができなくなる場合があった。
【０００５】
従来技術（２）では、論理変更の際に必ずレイアウトを実行して電源検証（電源網解析）を行う必要がある。このため、再レイアウト実行分のコスト、さらには電源網解析のコストがかかる。また、タイミング調整やクロストーク対策等による論理変更の目的は、レイアウトされた半導体装置の特性改善である。そして、レイアウトの変更は、それによる半導体装置の特性を変更させる。従って、電源検証の結果に基づき再レイアウトを行う場合、それまでのタイミング調整等の調整（ゲートの追加等）が意味のないものになる、即ちそれまでの調整結果が使用できない。このため、新たなレイアウトに対してタイミング調整やクロストーク対策等を行わなければならない。即ち、調整、レイアウト、電源検証を繰り返す回数が増加し、設計コストが増加するという問題があった。
【０００６】
本発明は、上記問題点を解決するためになされたものであって、その目的は、設計期間の短縮を図ることの可能な電源配線設計方法、電源配線設計装置、記録媒体、及びプログラムを提供することにある。
【０００７】
【課題を解決するための手段】
請求項１〜４、８〜１０に記載の発明によれば、論理接続情報に基づいて第１消費電力値が算出され、論理変更が発生した場合には、該変更時に作成される論理変更接続情報に基づいて第２消費電力値が算出される。そして、第１消費電力値と第２消費電力値とを比較することで論理変更時の電源再設計の要否判定が行われる。なお、第２消費電力値が第１消費電力値よりも大きい場合に、電源配線の再設計が必要と判定される。これにより、電源再設計の要否判定を容易且つ精度よく行うことができる。
【０００８】
加えて、請求項３に記載の発明によれば、消費電力比較により第２消費電力値が第１消費電力値を超えていない場合には、論理変更前のレイアウト結果が論理変更後のレイアウトに復元される。これにより、電源設計が効率化される。
【０００９】
さらに、請求項４に記載の発明によれば、第１消費電力値は、論理変更時に予想される論理増加分に相当する消費電力の余裕値を含んでいる。これにより、電源再設計が必要となる可能性は低くなる。
【００１０】
請求項５に記載の発明によれば、電源設計初期における電源配線の生成前において、論理変更時に予想される論理増加分に相当する消費電力の余裕値が算出され、論理変更が発生した場合には、論理接続情報及び論理変更接続情報に基づいて差分消費電力値が算出される。そして、前記余裕値と差分消費電力値とを比較することで論理変更時の電源再設計の要否判定が行われる。なお、差分消費電力値が余裕値よりも大きい場合に、電源配線の再設計が必要と判定される。これにより、電源再設計の要否判定を容易且つ精度よく行うことができる。
【００１１】
請求項６に記載の発明によれば、論理接続情報に基づいて論理回路に含まれる論理要素数が抽出され、論理変更が発生した場合には、論理変更接続情報に基づいて変更後の論理回路に含まれる論理要素数が抽出される。そして、論理変更の前後における論理要素数を比較することで論理変更時の電源再設計の要否判定が行われる。これにより、電源再設計の要否判定を容易に行うことができる。
【００１２】
請求項７に記載の発明によれば、論理接続情報に基づいて論理回路に含まれる論理要素の面積が抽出され、論理変更が発生した場合には、論理変更接続情報に基づいて変更後の論理回路に含まれる論理要素の面積が抽出される。そして、論理変更の前後における論理要素面積値を比較することで論理変更時の電源再設計の要否判定が行われる。これにより、電源再設計の要否判定を容易且つ精度よく行うことができる。
【００１３】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図４に従って説明する。
【００１４】
図２は、本実施形態のレイアウト設計装置の概略構成図である。
レイアウト設計装置１１は一般的なＣＡＤ(Computer Aided Design) 装置からなり、中央処理装置（以下、ＣＰＵ）１２、メモリ１３、記憶装置１４、表示装置１５、入力装置１６、及びドライブ装置１７を備え、それらはバス１８を介して相互に接続されている。
【００１５】
ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、電源配線設計（レイアウト設計）に必要な処理を実現する。メモリ１３には、レイアウト設計の機能を提供するために必要なプログラムとデータが格納され、メモリ１３としては、通常、キャッシュ・メモリ，システム・メモリ，及びディスプレイ・メモリ等（図示略）を含む。
【００１６】
表示装置１５は、レイアウト表示、パラメータ入力画面等の表示に用いられ、これには通常、ＣＲＴ，ＬＣＤ，ＰＤＰ等（図示略）が用いられる。入力装置１６は、ユーザからの要求や指示、パラメータの入力に用いられ、これにはキーボード及びマウス装置等（図示略）が用いられる。
【００１７】
記憶装置１４は、通常、磁気ディスク装置，光ディスク装置，光磁気ディスク装置等（図示略）を含む。記憶装置１４には、後述するレイアウト設計処理のためのプログラムデータ（以下、プログラム）及び各種のデータファイル（以下、ファイル）が格納される。ＣＰＵ１２は、入力装置１６による指示に応答してプログラムや各種ファイルに格納されるデータを適宜メモリ１３へ転送し、それを逐次実行する。尚、この記憶装置１４は、データベースとしても使用される。
【００１８】
尚、本実施形態では、記憶装置１４に格納される複数のファイルは、それらに格納されるデータに応じて機能的に分割して構成されるが、複数のデータを１つのファイルに格納したり、又は各データをさらに複数のファイルに分割して格納する構成としてもよい。また、各ファイルのうち、一時的に作成されるデータを格納するファイルは、メモリ１３にのみ作成される構成としてもよい。
【００１９】
ＣＰＵ１２が実行するプログラムは、記録媒体１９にて提供される。ドライブ装置１７は、記録媒体１９を駆動し、その記憶内容にアクセスする。ＣＰＵ１２は、ドライブ装置１７を介して記録媒体１９からプログラムを読み出し、それを記憶装置１４にインストールする。
【００２０】
記録媒体１９としては、メモリカード，フレキシブルディスク，光ディスク(CD-ROM,DVD-ROM,… )，光磁気ディスク(MO,MD,…)等（図示略）、任意のコンピュータ読み取り可能な記録媒体を使用することができる。この記録媒体１９に、上述のプログラムを格納しておき、必要に応じて、メモリ１３にロードして使用することもできる。
【００２１】
尚、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムを記録した媒体、ディスク装置を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、いったん他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。
【００２２】
図１は、本実施形態の電源配線設計（レイアウト設計）処理の原理説明図である。
レイアウト設計処理は、第１及び第２設計処理２１，２２を含み、各処理は、図２に示すレイアウト設計装置１１のＣＰＵ１２によって実行される。
【００２３】
第１設計処理２１は、論理ネットリストに基づいて電源配線設計を行うための処理を含み、電源配線を含むレイアウトデータベース（ＤＢ）を作成する。論理ネットリストは、例えば図示しないＣＡＤ装置により回路設計された半導体集積回路（ＩＣ）の設計データであり、この設計データは論理回路の各要素間の接続情報（論理接続情報）を含む。
【００２４】
第２設計処理２２は、第１設計処理２１によるレイアウト後に発生した論理変更に応じて電源配線設計を行うための処理である。尚、第１設計処理２１によるレイアウト後、論理変更が行われない場合には、第２設計処理２２は実行されない。
【００２５】
第１設計処理２１は、ステップ２１ａ〜２１ｃを含む。先ず、ＣＰＵ１２は、ファイル５１に格納された論理ネットリストに基づいて消費電力計算を行い（ステップ２１ａ）、それにより算出した第１消費電力値をファイル５２に格納する。尚、ＣＰＵ１２は、このステップ２１ａにおける第１消費電力値の算出に、例えば特開２０００−１４８８３３号公報に開示された方法を適用する。
【００２６】
次に、ＣＰＵ１２は、ファイル５２に格納された第１消費電力値に基づいて、その消費電力容量に応じた電源設計を行い（ステップ２１ｂ）、電源配線を生成する。尚、このステップ２１ｂにおける電源設計では、後述するように例えば電源網最適化処理等が行われ、ＣＰＵ１２は、該ステップ２１ｂにおける処理に、例えば特開２０００−３４９１６１号公報に開示された方法を適用する。
【００２７】
次に、ＣＰＵ１２は、上記論理ネットリストに基づいてセルの詳細な配置とセル間配線（以下、セルの配置／配線）等を行い、作成したレイアウトデータ（以下、第１レイアウトＤＢ）をファイル５３に格納する（ステップ２１ｃ）。そして、ＣＰＵ１２は、第１レイアウトＤＢに基づいて電源検証を行う。
【００２８】
今、第１設計処理２１に於いて作成された第１レイアウトＤＢの各種検証（タイミング検証、クロストーク検証等）の結果に応じて論理（論理回路）を変更した場合、ＣＰＵ１２は、第２設計処理２２を実施する。
【００２９】
第２設計処理２２は、ステップ２２ａ〜２２ｄを含む。ＣＰＵ１２は、論理変更が発生すると、その変更後の論理に対応する論理変更ネットリスト（論理変更接続情報）を作成し、それをファイル５６に格納する。ＣＰＵ１２は、ステップ２１ａと実質的に同一な処理を実行し、ファイル５６に格納された論理変更ネットリストに基づいて算出した第２消費電力値をファイル５７に格納する（ステップ２２ａ）。
【００３０】
次に、ＣＰＵ１２は、第１設計処理２１にて算出した第１消費電力値と第２消費電力値とを比較し、消費電力判定を行う（ステップ２２ｂ）。即ち、ＣＰＵ１２は、論理変更後の第２消費電力値が論理変更前の第１消費電力値を超えているか否かの判定を行う。
【００３１】
ここで、第２消費電力値が第１消費電力値を超えている場合には、電源の再設計が必要である。従って、ＣＰＵ１２は、第１設計処理２１における電源設計（ステップ２１ｂ）に移行して電源設計を再度実行する。
【００３２】
逆に、第２消費電力値が第１消費電力値を超えていない場合には、ＣＰＵ１２は、第１設計処理２１にて作成した第１レイアウトＤＢから論理変更前のレイアウト結果を復元する（ステップ２２ｃ）。このとき、具体的には、第１レイアウトＤＢから電源配線情報、セル配置情報、配線（結線）情報等が復元（コピー）される。そして、ＣＰＵ１２は、その論理変更前のレイアウトに対して論理変更後における追加セルの配置／配線を行ってレイアウト設計を終了し（ステップ２２ｄ）、作成したレイアウトデータ（以下、第２レイアウトＤＢ）をファイル５８に格納する。
【００３３】
次に、図１のレイアウト設計処理の具体的な流れを図３及び図４に従って説明する。
図３は図１の第１設計処理２１の詳細なフローチャートであり、図４は第２設計処理２２の詳細なフローチャートである。
【００３４】
先ず、図３に示すように、ＣＰＵ１２は、ファイル５１に格納された論理ネットリストから設計データを抽出して電源設計を行うための第１レイアウトＤＢを作成し、それをファイル５３に格納する（ステップ３１）。
【００３５】
次に、ＣＰＵ１２は、レイアウト設計のためのフロアプラン(FloorPlan) 、具体的には、例えばハードマクロの配置や論理階層の配置領域の設定、配置禁止領域の設定等を行い（ステップ３２）、ファイル５３に格納された第１レイアウトＤＢを更新する（設定した情報をファイル５３に格納する）。
【００３６】
次に、ＣＰＵ１２は、フロアプランに基づいてハードマクロ配置位置などを考慮した初期電源配線を生成し（ステップ３３）、ファイル５３に格納された第１レイアウトＤＢを更新する。そして、ＣＰＵ１２は、その第１レイアウトＤＢに基づいて図１のステップ２１ａと実質的に同一な処理を実施して第１消費電力値を算出し（ステップ３４）、それをファイル５２に格納する。
【００３７】
次に、ＣＰＵ１２は、図１のステップ２１ｂと実質的に同一な処理を実施して第１消費電力値に応じた電源設計を行う（ステップ３５）。詳しくは、ＣＰＵ１２は、第１消費電力値に基づいて上記ステップ３３で実施した初期電源配線の電源幅最適化処理を行い（ステップ３５ａ）、その最適幅情報をファイル５４に格納する。電源幅最適化処理は、例えば、第１消費電力値に基づいて初期電源配線における各電源配線の電流容量比を算出し、各電流容量比が所定範囲内となるように個々の配線幅を変更する。ＣＰＵ１２は、この最適幅情報に基づいて最終電源配線を生成し（ステップ３５ｂ）、ファイル５３に格納された第１レイアウトＤＢを更新する。
【００３８】
次に、ＣＰＵ１２は、最終電源配線が実施された第１レイアウトＤＢに基づいてセルの配置／配線を行い（ステップ３６）、ファイル５３に格納された第１レイアウトＤＢを更新する。
【００３９】
そして、ＣＰＵ１２は、上記の様な処理により作成された第１レイアウトＤＢに基づいて例えばタイミング検証（ステップ３７），クロストーク検証（ステップ３８）等の検証を行い、それら検証結果に応じた論理変更情報を作成し、それをファイル５５に格納する。尚、このとき、検証結果により論理変更の必要がない場合には、論理変更情報は作成されない。
【００４０】
今、論理変更が必要である場合、図４に示すように、ＣＰＵ１２は、ファイル５５に格納した論理変更情報に基づいて変更後の論理に対応する論理変更ネットリストを作成し（ステップ３９）、それをファイル５６に格納する。そして、ＣＰＵ１２は、その論理変更ネットリストに応じたレイアウト設計を行うための第２レイアウトＤＢを作成し（ステップ４０）、それをファイル５８に格納する。
【００４１】
次に、ＣＰＵ１２は、図１のステップ２２ａと実質的に同一な処理を実施し、第２レイアウトＤＢのネット情報（論理変更ネットリスト）に基づいて第２消費電力値を算出し（ステップ４１）、それをファイル５７に格納する。
【００４２】
次に、ＣＰＵ１２は、論理変更前の第１消費電力値と論理変更後の第２消費電力値とを比較し、消費電力判定を行う（ステップ４２）。ここで、第１消費電力＜第２消費電力値の場合には、ＣＰＵ１２は、上述したように電源設計を電源配線の生成から再度やり直す（ステップ４５）。逆に、第１消費電力値＞第２消費電力値の場合には、ＣＰＵ１２は、第１レイアウトＤＢから論理変更前のレイアウト結果を復元し（ステップ４３）、それをファイル５８に格納する。そして、ＣＰＵ１２は、論理変更後における追加セルの配置／配線を行い（ステップ４４）、ファイル５８に格納された第２レイアウトＤＢを更新してレイアウト設計を終了する。
【００４３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＣＰＵ１２は、論理ネットリストに基づいて第１消費電力値を算出し、該第１消費電力値に基づいて電源設計を行う。次に、タイミング検証等の検証結果に基づいて論理変更が必要になる場合、ＣＰＵ１２は、論理変更ネットリストに基づいて第２消費電力値を算出する。そして、ＣＰＵ１２は、第１消費電力値と第２消費電力値との比較を行い、その比較結果に基づいて論理変更後の電源再設計の要否判定を行う。このように、論理変更時には電源網解析が行われず、消費電力計算の数値比較を基準とした検証が行われるため、電源配線再設計の要否を容易に判定することが可能となる。従って、ＴＡＴ（Turn-Around Time）の削減に貢献することができ、設計期間の短縮を図ることができる。
【００４４】
（２）本実施形態では、特にタイミング調整やクロストーク対策による論理変更等、論理変更前のレイアウトに対するセルの配置変更をほとんど不要とするような論理変更の場合には、電源再設計の要否判定の確度が更に高くなる。これは、セルの配置変更を不要とするような論理変更の場合には、チップ内の消費電力分布に大きな変動が生じないためである。従って、本実施形態のように、論理変更の前後における消費電力値（第１及び第２消費電力値）を比較することによって高精度な判定が可能である。
【００４５】
（３）論理変更時における電源再設計の要否判定の精度を向上させることができるため、電源再設計を不要とする場合に再レイアウトや電源網解析の実施が防止される。従って、それによるコストアップを抑止することができる。
【００４６】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図５に従って説明する。
図５は、第二実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ３４（図３参照）（図１のステップ２１ａにおける第１消費電力値）の消費電力計算を、論理変更後の消費電力増加分を予め加味して行うようにしたものである。
【００４７】
具体的には、論理変更前の消費電力計算がファイル６１に格納されたマージン設定情報としてのマージン係数を考慮して行われる。ＣＰＵ１２は、ファイル６１からマージン係数を入力し、該マージン係数とファイル５３に格納された第１レイアウトＤＢに基づいて第１消費電力値を算出し（ステップ３４ａ）、それをファイル５２ａに格納する。
【００４８】
マージン係数の値としては、論理変更時における論理の増加分を考慮した統計的な推定値が与えられ、例えば設計ルール：０．１８μｍの場合にはマージン係数は１５％の値とすることが望ましい。尚、このような統計的解析方法によりマージン係数を算出する場合、その解析時に用いる要素としては、例えばクロック合成、ファンアウト調整、レイアウト後のタイミング調整、クロストークノイズ対策などによるバッファ増加分等がある。
【００４９】
以上記述したように、本実施形態によれば、さらに以下の効果を奏する。
（１）ＣＰＵ１２は、ファイル６１に格納されたマージン係数を考慮して第１消費電力値を算出する。これにより、第１消費電力値は、論理変更による消費電力の増加分を加味した値となる。従って、電源設計の初期段階において、論理変更を加味した電源配線の生成が可能となり、論理変更時の電源再設計の可能性を低くすることができる。つまり、論理変更時の電源再設計の回数を削減することができる。
【００５０】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図６に従って説明する。
図６は、第三実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ４１（図４参照）（図１のステップ２２ａにおける第２消費電力値）の消費電力計算の前段で論理変更前の消費電力計算を再度行うようにしたものである。
【００５１】
ＣＰＵ１２は、論理変更前における第１消費電力値の消費電力計算をステップ４１の前段で再度実行し（ステップ４１ａ）、算出した第１消費電力値をファイル５２に格納する。即ち、第１消費電力値は、論理変更が発生した場合にのみ格納されるようにする。このような処理手順とした場合にも、上記第一実施形態と同様の効果を奏する。
【００５２】
（第四実施形態）
以下、本発明を具体化した第四実施形態を図７に従って説明する。
図７は、第四実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ４２（図４参照）（図１のステップ２２ｂにおける消費電力判定）で行う電源再設計の要否判定を、論理変更前と論理変更後の消費電力値の差分に基づいて行うようにしたものである。
【００５３】
具体的には、ＣＰＵ１２は、ファイル６１に格納されたマージン係数とファイル５３に格納された第１レイアウトＤＢに基づいて、電源設計の初期段階（第１設計処理２１）での消費電力の余裕値を算出し（ステップ３４ｃ）、それをファイル６２に格納する。ここで、余裕値は、論理変更が発生する場合に予想される論理増加分に相当する消費電力値であり、マージン係数に対応して算出される。尚、ステップ３４ｃでは、上記第一実施形態と同様にして、第１レイアウトＤＢの最終電源配線を生成するために必要となる第１消費電力値も算出される（図７では省略）。
【００５４】
その後、論理変更が行われると、ＣＰＵ１２は、第１レイアウトＤＢと該論理変更に応じて作成される第２レイアウトＤＢに基づいて論理変更前後における論理量（追加セル等）の差分を抽出する（ステップ４１ｂ）。ＣＰＵ１２は、その論理量の差分について消費電力計算を行い（ステップ４１ｃ）、算出した差分消費電力値をファイル６３に格納する。
【００５５】
そして、ＣＰＵ１２は、余裕値と差分消費電力値とに基づいて消費電力判定、即ち消費電力の比較を行い（ステップ４２ｃ）、その比較結果に基づいて電源再設計の要否を判定する。このように、論理変更前後の消費電力の差分に基づいて電源再設計の要否判定を行う場合にも、上記各実施形態と同様の効果を奏する。
【００５６】
（第五実施形態）
以下、本発明を具体化した第五実施形態を図８に従って説明する。
図８は、第五実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ４２（図４参照）（図１のステップ２２ｂにおける消費電力判定）で行う電源再設計の要否判定を、論理変更前と論理変更後の使用論理要素数に基づいて行うようにしたものである。ここで、論理要素とは、論理回路に含まれる機能セルやマクロセルなど、論理機能を実現する回路要素である。
【００５７】
具体的には、ＣＰＵ１２は、論理変更前の消費電力計算（ステップ３４）の後、ファイル５３に格納された第１レイアウトＤＢから論理回路に使用されている論理要素数を抽出し（ステップ３４ｄ）、それをファイル６４に格納する。
【００５８】
その後、論理変更が行われると、ＣＰＵ１２は、該論理変更に応じて作成される第２レイアウトＤＢをもとに論理変更後の消費電力計算（ステップ４１）を実施した後、その第２レイアウトＤＢから変更後の論理回路に使用されている論理要素数を抽出し（ステップ４１ｄ）、それをファイル６５に格納する。
【００５９】
そして、ＣＰＵ１２は、ファイル６４，６５にそれぞれ格納された論理変更前後の使用論理要素数の比較を行い（ステップ４２ｄ）、その比較結果に基づいて電源再設計の要否を判定する。このような使用論理要素数に基づく電源再設計の要否判定は、ステップ３４やステップ４１での消費電力計算の結果に基づいて、論理回路を構成する各要素での消費電力が略同一であると仮定できる場合に、特に有効な処理となる。従って、本実施形態によれば、上記第一実施形態と同様の効果を奏するとともに、さらには電源再設計の要否判定をより簡易な方法で行うことができる。
【００６０】
（第六実施形態）
以下、本発明を具体化した第六実施形態を図９に従って説明する。
図９は、第六実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ４２（図４参照）（図１のステップ２２ｂにおける消費電力判定）で行う電源再設計の要否判定を、論理変更前と論理変更後の使用論理要素の面積に基づいて行うようにしたものである。
【００６１】
具体的には、ＣＰＵ１２は、論理変更前の消費電力計算（ステップ３４）を実施した後、第１レイアウトＤＢから論理回路に使用されている論理要素の面積を抽出し（ステップ３４ｅ）、その面積値をファイル６６に格納する。
【００６２】
その後、論理変更が行われると、ＣＰＵ１２は、該論理変更後の消費電力計算（ステップ４１）を実施した後、第２レイアウトＤＢから該変更後の論理回路に使用されている論理要素の面積を抽出し（ステップ４１ｅ）、その面積値をファイル６７に格納する。
【００６３】
そして、ＣＰＵ１２は、ファイル６６，６７にそれぞれ格納された論理変更前後の使用論理要素の面積値の比較を行い（ステップ４２ｅ）、その比較結果に基づいて電源再設計の要否を判定する。このように、論理変更前後の使用論理要素の面積値に基づいて電源再設計の要否判定を行う場合にも、上記第一実施形態と同様の効果を奏する。
【００６４】
尚、上記各実施形態は、以下の態様で実施してもよい。
・各実施形態では、電源設計の初期段階（第１設計処理２１）でのレイアウトをもとにタイミング検証、クロストーク検証を行い、それら検証結果に基づいて論理変更を行う場合について説明したが、論理変更は、その他の検証結果に基づいても行われる。
【００６５】
・各実施形態では、論理変更後に第１レイアウトＤＢのレイアウト結果を第２レイアウトＤＢに復元して利用するような処理の一例を示したが、必ずしもこのようにレイアウト結果が利用できるわけではない。即ち、クロストークノイズ対策や、タイミング調整等のようにセルの配置変更をほぼ不要とする論理変更である場合においては、既存のレイアウト結果を利用することができ、図１（図３，図４）に示すような処理手順のみに限定されるものではない。
【００６６】
・図３のレイアウト設計処理（第１設計処理２１）は、この処理手順のみに限定されるものではなく、例えば、ステップ３４における消費電力計算の処理をステップ３３における初期電源配線の前段で行ってもよい。
【００６７】
・第二実施形態では、マージン係数は、ファイル６１に格納（即ち、ライブラリ等に定義）されるが、ユーザ指定による制御カードでも設定可能である。
・第二実施形態におけるマージン係数：１５％の値は一例であり、これに限定されるものでなく、設計ルールに応じて適宜変更される。
【００６８】
・第四実施形態では、余裕値と差分消費電力値との比較により電源再設計の要否判定を行うようにしたが、マージン係数が与えられない場合においては差分消費電力値（の正又は負）により電源再設計の要否判定を行う。
【００６９】
・第五実施形態において、第１レイアウトＤＢに基づく消費電力計算（ステップ３４）や第２レイアウトＤＢに基づく消費電力計算（ステップ４１）の処理を省略してもよい。即ち、論理要素数判定結果に基づいて電源再設計が必要になる場合にのみ、それらの消費電力計算を行うようにしてもよい。
【００７０】
・同様に第六実施形態において、面積値判定結果に基づいて電源の再設計が必要になる場合にのみ、消費電力計算（ステップ３４，４１）を行うようにしてもよい。
【００７１】
・第五実施形態では、第１レイアウトＤＢ及び第２レイアウトＤＢからそれぞれ論理要素数を抽出して論理要素数判定を行うようにしたが、第１及び第２レイアウトＤＢに基づいて論理要素数の差分を抽出し、その差分を用いて判定を行うようにしてもよい。
【００７２】
・同様に第六実施形態において、第１及び第２レイアウトＤＢに基づいて論理要素面積の差分を抽出し、その面積値の差分を用いて判定を行うようにしてもよい。
【００７３】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 半導体集積回路の電源配線設計方法であって、
論理接続情報に基づいて論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計処理と、
前記レイアウト後に発生した論理変更により作成した論理変更接続情報に基づいて該変更後の論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う第２設計処理と
を含むことを特徴とする電源配線設計方法。
（付記２） 前記第１又は第２設計処理は、前記第１消費電力値を算出して記憶する処理を含み、前記第２設計処理は、前記第２消費電力値を算出して記憶する処理を含み、前記第１及び第２消費電力値を読み出して比較することを特徴とする付記１記載の電源配線設計方法。
（付記３） 前記第２設計処理は、前記第１消費電力値と前記第２消費電力値とを比較し、前記第２消費電力値が前記第１消費電力値を超えていない場合には、論理変更前のレイアウト結果を論理変更後のレイアウトに復元する処理を含む、ことを特徴とする付記１又は２記載の電源配線設計方法。
（付記４） 前記第１消費電力値は、論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を含むことを特徴とする付記１乃至３のいずれか一記載の電源配線設計方法。
（付記５） 半導体集積回路の電源配線設計方法であって、
論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出する処理と、
前記論理接続情報及び論理変更時に作成した論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出し、前記余裕値と前記差分消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う処理と
を含むことを特徴とする電源配線設計方法。
（付記６） 半導体集積回路の電源配線設計方法であって、
論理接続情報に基づいて論理回路に含まれる論理要素数を抽出する処理と、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素数を抽出し、該変更前後の論理要素数の比較結果に基づいて電源配線の再設計の要否判定を行う処理と
を含むことを特徴とする電源配線設計方法。
（付記７） 半導体集積回路の電源配線設計方法であって、
論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出する処理と、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素の面積を抽出し、該変更前後の論理要素面積値の比較結果に基づいて電源配線の再設計の要否判定を行う処理と
を含むことを特徴とする電源配線設計方法。
（付記８） 半導体集積回路の電源配線設計装置であって、
論理接続情報に基づいて論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計手段と、
前記レイアウト後に発生した論理変更により作成した論理変更接続情報に基づいて該変更後の論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う第２設計手段と
を備えることを特徴とする電源配線設計装置。
（付記９） 半導体集積回路の電源配線設計装置であって、
論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出する手段と、
前記論理接続情報及び論理変更時に作成した論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出し、前記余裕値と前記差分消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う手段と
を備えることを特徴とする電源配線設計装置。
（付記１０） 半導体集積回路の電源配線設計装置であって、
論理接続情報に基づいて論理回路に含まれる論理要素数を抽出する手段と、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素数を抽出し、該変更前後の論理要素数の比較結果に基づいて電源配線の再設計の要否判定を行う手段と
を備えることを特徴とする電源配線設計装置。
（付記１１） 半導体集積回路の電源配線設計装置であって、
論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出する手段と、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素の面積を抽出し、該変更前後の論理要素面積値の比較結果に基づいて電源配線の再設計の要否判定を行う手段と
を備えることを特徴とする電源配線設計装置。
（付記１２） 半導体集積回路の電源配線設計処理プログラムを記録した記録媒体であって、
前記プログラムは、
論理接続情報に基づいて論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計ステップと、
前記レイアウト後に発生した論理変更により作成した論理変更接続情報に基づいて該変更後の論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う第２設計ステップと
を含む、ことを特徴とする記録媒体。
（付記１３） 半導体集積回路の電源配線設計処理プログラムを記録した記録媒体であって、
前記プログラムは、
論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出するステップと、
前記論理接続情報及び論理変更時に作成した論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出し、前記余裕値と前記差分消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とする記録媒体。
（付記１４） 半導体集積回路の電源配線設計処理プログラムを記録した記録媒体であって、
前記プログラムは、
論理接続情報に基づいて論理回路に含まれる論理要素数を抽出するステップと、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素数を抽出し、該変更前後の論理要素数の比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とする記録媒体。
（付記１５） 半導体集積回路の電源配線設計処理プログラムを記録した記録媒体であって、
前記プログラムは、
論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出するステップと、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素の面積を抽出し、該変更前後の論理要素面積値の比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とする記録媒体。
（付記１６） 半導体集積回路の電源配線設計処理プログラムであって、
論理接続情報に基づいて論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計ステップと、
前記レイアウト後に発生した論理変更により作成した論理変更接続情報に基づいて該変更後の論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う第２設計ステップと
を含む、ことを特徴とするプログラム。
（付記１７） 半導体集積回路の電源配線設計処理プログラムであって、
論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出するステップと、
前記論理接続情報及び論理変更時に作成した論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出し、前記余裕値と前記差分消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とするプログラム。
（付記１８） 半導体集積回路の電源配線設計処理プログラムであって、
論理接続情報に基づいて論理回路に含まれる論理要素数を抽出するステップと、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素数を抽出し、該変更前後の論理要素数の比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とするプログラム。
（付記１９） 半導体集積回路の電源配線設計処理プログラムであって、
論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出するステップと、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素の面積を抽出し、該変更前後の論理要素面積値の比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とするプログラム。
【００７４】
【発明の効果】
以上詳述したように、本発明によれば、設計期間の短縮を図ることの可能な電源配線設計方法、電源配線設計装置、記録媒体、及びプログラムを提供することができる。
【図面の簡単な説明】
【図１】 レイアウト設計処理の原理説明図である。
【図２】 レイアウト設計装置の概略構成図である。
【図３】 第一実施形態のレイアウト設計処理の具体的な流れを示すフローチャートである。
【図４】 第一実施形態のレイアウト設計処理の具体的な流れを示すフローチャートである。
【図５】 第二実施形態の処理を説明するフローチャートである。
【図６】 第三実施形態の処理を説明するフローチャートである。
【図７】 第四実施形態の処理を説明するフローチャートである。
【図８】 第五実施形態の処理を説明するフローチャートである。
【図９】 第六実施形態の処理を説明するフローチャートである。
【符号の説明】
１１ 電源配線設計装置としてのレイアウト設計装置
２１ 第１設計処理
２２ 第２設計処理
【発明の属する技術分野】
本発明は、電源配線設計方法、電源配線設計装置、記録媒体、及びプログラムに関するものである。
【０００２】
半導体集積回路（ＬＳＩ）の設計においては、レイアウト完了後にタイミング検証やクロストーク検証等の各種の検証が行われ、それら検証結果によっては論理の変更を必要とする場合がある。特に近年では、ＬＳＩの大規模化、高速化によりチップ上の総面積に占める電源面積の割合が増大しているため、電源配線の最適化を行うことで、電源の信頼性や動作に与える影響を少なくしている。また、集積度の高い半導体装置においては、タイミング調整やクロストーク対策等による論理変更に伴い、変更前の論理回路に対して新たに追加されるセルの数が多くなり、設計の初期段階における論理量（セル数、配線数等）や消費電力と最終結果での論理量や消費電力との差が大きくなる。このため、論理設計の最終結果に対して最適な電源配線設計を行うことが重要である。
【０００３】
【従来の技術】
従来、ＬＳＩの電源設計方法として、例えば以下の様な方法がある。
（１）論理回路の消費電力に関わらず、設計の初期段階で電源容量に十分な余裕を持つ電源配線を設計し、論理変更時にも全く電源配線を変更しない。
（２）論理変更後に再レイアウトを行い、その変更したレイアウトでの電源検証を行う。その検証結果に応じて、特性改善等が必要であると判断した場合には、電源配線の再度レイアウトを実行する（特開２０００−２０５７６号公報）。
【０００４】
【発明が解決しようとする課題】
ところで、従来技術（１）では、電源配線が冗長になり、チップ面積が増大するという問題があった。逆に、十分な余裕が確保されていない場合には、電圧降下等に起因する電源電圧の不足等の問題が生じ、回路シミュレーション通りの動作を保証することができなくなる場合があった。
【０００５】
従来技術（２）では、論理変更の際に必ずレイアウトを実行して電源検証（電源網解析）を行う必要がある。このため、再レイアウト実行分のコスト、さらには電源網解析のコストがかかる。また、タイミング調整やクロストーク対策等による論理変更の目的は、レイアウトされた半導体装置の特性改善である。そして、レイアウトの変更は、それによる半導体装置の特性を変更させる。従って、電源検証の結果に基づき再レイアウトを行う場合、それまでのタイミング調整等の調整（ゲートの追加等）が意味のないものになる、即ちそれまでの調整結果が使用できない。このため、新たなレイアウトに対してタイミング調整やクロストーク対策等を行わなければならない。即ち、調整、レイアウト、電源検証を繰り返す回数が増加し、設計コストが増加するという問題があった。
【０００６】
本発明は、上記問題点を解決するためになされたものであって、その目的は、設計期間の短縮を図ることの可能な電源配線設計方法、電源配線設計装置、記録媒体、及びプログラムを提供することにある。
【０００７】
【課題を解決するための手段】
請求項１〜４、８〜１０に記載の発明によれば、論理接続情報に基づいて第１消費電力値が算出され、論理変更が発生した場合には、該変更時に作成される論理変更接続情報に基づいて第２消費電力値が算出される。そして、第１消費電力値と第２消費電力値とを比較することで論理変更時の電源再設計の要否判定が行われる。なお、第２消費電力値が第１消費電力値よりも大きい場合に、電源配線の再設計が必要と判定される。これにより、電源再設計の要否判定を容易且つ精度よく行うことができる。
【０００８】
加えて、請求項３に記載の発明によれば、消費電力比較により第２消費電力値が第１消費電力値を超えていない場合には、論理変更前のレイアウト結果が論理変更後のレイアウトに復元される。これにより、電源設計が効率化される。
【０００９】
さらに、請求項４に記載の発明によれば、第１消費電力値は、論理変更時に予想される論理増加分に相当する消費電力の余裕値を含んでいる。これにより、電源再設計が必要となる可能性は低くなる。
【００１０】
請求項５に記載の発明によれば、電源設計初期における電源配線の生成前において、論理変更時に予想される論理増加分に相当する消費電力の余裕値が算出され、論理変更が発生した場合には、論理接続情報及び論理変更接続情報に基づいて差分消費電力値が算出される。そして、前記余裕値と差分消費電力値とを比較することで論理変更時の電源再設計の要否判定が行われる。なお、差分消費電力値が余裕値よりも大きい場合に、電源配線の再設計が必要と判定される。これにより、電源再設計の要否判定を容易且つ精度よく行うことができる。
【００１１】
請求項６に記載の発明によれば、論理接続情報に基づいて論理回路に含まれる論理要素数が抽出され、論理変更が発生した場合には、論理変更接続情報に基づいて変更後の論理回路に含まれる論理要素数が抽出される。そして、論理変更の前後における論理要素数を比較することで論理変更時の電源再設計の要否判定が行われる。これにより、電源再設計の要否判定を容易に行うことができる。
【００１２】
請求項７に記載の発明によれば、論理接続情報に基づいて論理回路に含まれる論理要素の面積が抽出され、論理変更が発生した場合には、論理変更接続情報に基づいて変更後の論理回路に含まれる論理要素の面積が抽出される。そして、論理変更の前後における論理要素面積値を比較することで論理変更時の電源再設計の要否判定が行われる。これにより、電源再設計の要否判定を容易且つ精度よく行うことができる。
【００１３】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図４に従って説明する。
【００１４】
図２は、本実施形態のレイアウト設計装置の概略構成図である。
レイアウト設計装置１１は一般的なＣＡＤ(Computer Aided Design) 装置からなり、中央処理装置（以下、ＣＰＵ）１２、メモリ１３、記憶装置１４、表示装置１５、入力装置１６、及びドライブ装置１７を備え、それらはバス１８を介して相互に接続されている。
【００１５】
ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、電源配線設計（レイアウト設計）に必要な処理を実現する。メモリ１３には、レイアウト設計の機能を提供するために必要なプログラムとデータが格納され、メモリ１３としては、通常、キャッシュ・メモリ，システム・メモリ，及びディスプレイ・メモリ等（図示略）を含む。
【００１６】
表示装置１５は、レイアウト表示、パラメータ入力画面等の表示に用いられ、これには通常、ＣＲＴ，ＬＣＤ，ＰＤＰ等（図示略）が用いられる。入力装置１６は、ユーザからの要求や指示、パラメータの入力に用いられ、これにはキーボード及びマウス装置等（図示略）が用いられる。
【００１７】
記憶装置１４は、通常、磁気ディスク装置，光ディスク装置，光磁気ディスク装置等（図示略）を含む。記憶装置１４には、後述するレイアウト設計処理のためのプログラムデータ（以下、プログラム）及び各種のデータファイル（以下、ファイル）が格納される。ＣＰＵ１２は、入力装置１６による指示に応答してプログラムや各種ファイルに格納されるデータを適宜メモリ１３へ転送し、それを逐次実行する。尚、この記憶装置１４は、データベースとしても使用される。
【００１８】
尚、本実施形態では、記憶装置１４に格納される複数のファイルは、それらに格納されるデータに応じて機能的に分割して構成されるが、複数のデータを１つのファイルに格納したり、又は各データをさらに複数のファイルに分割して格納する構成としてもよい。また、各ファイルのうち、一時的に作成されるデータを格納するファイルは、メモリ１３にのみ作成される構成としてもよい。
【００１９】
ＣＰＵ１２が実行するプログラムは、記録媒体１９にて提供される。ドライブ装置１７は、記録媒体１９を駆動し、その記憶内容にアクセスする。ＣＰＵ１２は、ドライブ装置１７を介して記録媒体１９からプログラムを読み出し、それを記憶装置１４にインストールする。
【００２０】
記録媒体１９としては、メモリカード，フレキシブルディスク，光ディスク(CD-ROM,DVD-ROM,… )，光磁気ディスク(MO,MD,…)等（図示略）、任意のコンピュータ読み取り可能な記録媒体を使用することができる。この記録媒体１９に、上述のプログラムを格納しておき、必要に応じて、メモリ１３にロードして使用することもできる。
【００２１】
尚、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムを記録した媒体、ディスク装置を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、いったん他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。
【００２２】
図１は、本実施形態の電源配線設計（レイアウト設計）処理の原理説明図である。
レイアウト設計処理は、第１及び第２設計処理２１，２２を含み、各処理は、図２に示すレイアウト設計装置１１のＣＰＵ１２によって実行される。
【００２３】
第１設計処理２１は、論理ネットリストに基づいて電源配線設計を行うための処理を含み、電源配線を含むレイアウトデータベース（ＤＢ）を作成する。論理ネットリストは、例えば図示しないＣＡＤ装置により回路設計された半導体集積回路（ＩＣ）の設計データであり、この設計データは論理回路の各要素間の接続情報（論理接続情報）を含む。
【００２４】
第２設計処理２２は、第１設計処理２１によるレイアウト後に発生した論理変更に応じて電源配線設計を行うための処理である。尚、第１設計処理２１によるレイアウト後、論理変更が行われない場合には、第２設計処理２２は実行されない。
【００２５】
第１設計処理２１は、ステップ２１ａ〜２１ｃを含む。先ず、ＣＰＵ１２は、ファイル５１に格納された論理ネットリストに基づいて消費電力計算を行い（ステップ２１ａ）、それにより算出した第１消費電力値をファイル５２に格納する。尚、ＣＰＵ１２は、このステップ２１ａにおける第１消費電力値の算出に、例えば特開２０００−１４８８３３号公報に開示された方法を適用する。
【００２６】
次に、ＣＰＵ１２は、ファイル５２に格納された第１消費電力値に基づいて、その消費電力容量に応じた電源設計を行い（ステップ２１ｂ）、電源配線を生成する。尚、このステップ２１ｂにおける電源設計では、後述するように例えば電源網最適化処理等が行われ、ＣＰＵ１２は、該ステップ２１ｂにおける処理に、例えば特開２０００−３４９１６１号公報に開示された方法を適用する。
【００２７】
次に、ＣＰＵ１２は、上記論理ネットリストに基づいてセルの詳細な配置とセル間配線（以下、セルの配置／配線）等を行い、作成したレイアウトデータ（以下、第１レイアウトＤＢ）をファイル５３に格納する（ステップ２１ｃ）。そして、ＣＰＵ１２は、第１レイアウトＤＢに基づいて電源検証を行う。
【００２８】
今、第１設計処理２１に於いて作成された第１レイアウトＤＢの各種検証（タイミング検証、クロストーク検証等）の結果に応じて論理（論理回路）を変更した場合、ＣＰＵ１２は、第２設計処理２２を実施する。
【００２９】
第２設計処理２２は、ステップ２２ａ〜２２ｄを含む。ＣＰＵ１２は、論理変更が発生すると、その変更後の論理に対応する論理変更ネットリスト（論理変更接続情報）を作成し、それをファイル５６に格納する。ＣＰＵ１２は、ステップ２１ａと実質的に同一な処理を実行し、ファイル５６に格納された論理変更ネットリストに基づいて算出した第２消費電力値をファイル５７に格納する（ステップ２２ａ）。
【００３０】
次に、ＣＰＵ１２は、第１設計処理２１にて算出した第１消費電力値と第２消費電力値とを比較し、消費電力判定を行う（ステップ２２ｂ）。即ち、ＣＰＵ１２は、論理変更後の第２消費電力値が論理変更前の第１消費電力値を超えているか否かの判定を行う。
【００３１】
ここで、第２消費電力値が第１消費電力値を超えている場合には、電源の再設計が必要である。従って、ＣＰＵ１２は、第１設計処理２１における電源設計（ステップ２１ｂ）に移行して電源設計を再度実行する。
【００３２】
逆に、第２消費電力値が第１消費電力値を超えていない場合には、ＣＰＵ１２は、第１設計処理２１にて作成した第１レイアウトＤＢから論理変更前のレイアウト結果を復元する（ステップ２２ｃ）。このとき、具体的には、第１レイアウトＤＢから電源配線情報、セル配置情報、配線（結線）情報等が復元（コピー）される。そして、ＣＰＵ１２は、その論理変更前のレイアウトに対して論理変更後における追加セルの配置／配線を行ってレイアウト設計を終了し（ステップ２２ｄ）、作成したレイアウトデータ（以下、第２レイアウトＤＢ）をファイル５８に格納する。
【００３３】
次に、図１のレイアウト設計処理の具体的な流れを図３及び図４に従って説明する。
図３は図１の第１設計処理２１の詳細なフローチャートであり、図４は第２設計処理２２の詳細なフローチャートである。
【００３４】
先ず、図３に示すように、ＣＰＵ１２は、ファイル５１に格納された論理ネットリストから設計データを抽出して電源設計を行うための第１レイアウトＤＢを作成し、それをファイル５３に格納する（ステップ３１）。
【００３５】
次に、ＣＰＵ１２は、レイアウト設計のためのフロアプラン(FloorPlan) 、具体的には、例えばハードマクロの配置や論理階層の配置領域の設定、配置禁止領域の設定等を行い（ステップ３２）、ファイル５３に格納された第１レイアウトＤＢを更新する（設定した情報をファイル５３に格納する）。
【００３６】
次に、ＣＰＵ１２は、フロアプランに基づいてハードマクロ配置位置などを考慮した初期電源配線を生成し（ステップ３３）、ファイル５３に格納された第１レイアウトＤＢを更新する。そして、ＣＰＵ１２は、その第１レイアウトＤＢに基づいて図１のステップ２１ａと実質的に同一な処理を実施して第１消費電力値を算出し（ステップ３４）、それをファイル５２に格納する。
【００３７】
次に、ＣＰＵ１２は、図１のステップ２１ｂと実質的に同一な処理を実施して第１消費電力値に応じた電源設計を行う（ステップ３５）。詳しくは、ＣＰＵ１２は、第１消費電力値に基づいて上記ステップ３３で実施した初期電源配線の電源幅最適化処理を行い（ステップ３５ａ）、その最適幅情報をファイル５４に格納する。電源幅最適化処理は、例えば、第１消費電力値に基づいて初期電源配線における各電源配線の電流容量比を算出し、各電流容量比が所定範囲内となるように個々の配線幅を変更する。ＣＰＵ１２は、この最適幅情報に基づいて最終電源配線を生成し（ステップ３５ｂ）、ファイル５３に格納された第１レイアウトＤＢを更新する。
【００３８】
次に、ＣＰＵ１２は、最終電源配線が実施された第１レイアウトＤＢに基づいてセルの配置／配線を行い（ステップ３６）、ファイル５３に格納された第１レイアウトＤＢを更新する。
【００３９】
そして、ＣＰＵ１２は、上記の様な処理により作成された第１レイアウトＤＢに基づいて例えばタイミング検証（ステップ３７），クロストーク検証（ステップ３８）等の検証を行い、それら検証結果に応じた論理変更情報を作成し、それをファイル５５に格納する。尚、このとき、検証結果により論理変更の必要がない場合には、論理変更情報は作成されない。
【００４０】
今、論理変更が必要である場合、図４に示すように、ＣＰＵ１２は、ファイル５５に格納した論理変更情報に基づいて変更後の論理に対応する論理変更ネットリストを作成し（ステップ３９）、それをファイル５６に格納する。そして、ＣＰＵ１２は、その論理変更ネットリストに応じたレイアウト設計を行うための第２レイアウトＤＢを作成し（ステップ４０）、それをファイル５８に格納する。
【００４１】
次に、ＣＰＵ１２は、図１のステップ２２ａと実質的に同一な処理を実施し、第２レイアウトＤＢのネット情報（論理変更ネットリスト）に基づいて第２消費電力値を算出し（ステップ４１）、それをファイル５７に格納する。
【００４２】
次に、ＣＰＵ１２は、論理変更前の第１消費電力値と論理変更後の第２消費電力値とを比較し、消費電力判定を行う（ステップ４２）。ここで、第１消費電力＜第２消費電力値の場合には、ＣＰＵ１２は、上述したように電源設計を電源配線の生成から再度やり直す（ステップ４５）。逆に、第１消費電力値＞第２消費電力値の場合には、ＣＰＵ１２は、第１レイアウトＤＢから論理変更前のレイアウト結果を復元し（ステップ４３）、それをファイル５８に格納する。そして、ＣＰＵ１２は、論理変更後における追加セルの配置／配線を行い（ステップ４４）、ファイル５８に格納された第２レイアウトＤＢを更新してレイアウト設計を終了する。
【００４３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＣＰＵ１２は、論理ネットリストに基づいて第１消費電力値を算出し、該第１消費電力値に基づいて電源設計を行う。次に、タイミング検証等の検証結果に基づいて論理変更が必要になる場合、ＣＰＵ１２は、論理変更ネットリストに基づいて第２消費電力値を算出する。そして、ＣＰＵ１２は、第１消費電力値と第２消費電力値との比較を行い、その比較結果に基づいて論理変更後の電源再設計の要否判定を行う。このように、論理変更時には電源網解析が行われず、消費電力計算の数値比較を基準とした検証が行われるため、電源配線再設計の要否を容易に判定することが可能となる。従って、ＴＡＴ（Turn-Around Time）の削減に貢献することができ、設計期間の短縮を図ることができる。
【００４４】
（２）本実施形態では、特にタイミング調整やクロストーク対策による論理変更等、論理変更前のレイアウトに対するセルの配置変更をほとんど不要とするような論理変更の場合には、電源再設計の要否判定の確度が更に高くなる。これは、セルの配置変更を不要とするような論理変更の場合には、チップ内の消費電力分布に大きな変動が生じないためである。従って、本実施形態のように、論理変更の前後における消費電力値（第１及び第２消費電力値）を比較することによって高精度な判定が可能である。
【００４５】
（３）論理変更時における電源再設計の要否判定の精度を向上させることができるため、電源再設計を不要とする場合に再レイアウトや電源網解析の実施が防止される。従って、それによるコストアップを抑止することができる。
【００４６】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図５に従って説明する。
図５は、第二実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ３４（図３参照）（図１のステップ２１ａにおける第１消費電力値）の消費電力計算を、論理変更後の消費電力増加分を予め加味して行うようにしたものである。
【００４７】
具体的には、論理変更前の消費電力計算がファイル６１に格納されたマージン設定情報としてのマージン係数を考慮して行われる。ＣＰＵ１２は、ファイル６１からマージン係数を入力し、該マージン係数とファイル５３に格納された第１レイアウトＤＢに基づいて第１消費電力値を算出し（ステップ３４ａ）、それをファイル５２ａに格納する。
【００４８】
マージン係数の値としては、論理変更時における論理の増加分を考慮した統計的な推定値が与えられ、例えば設計ルール：０．１８μｍの場合にはマージン係数は１５％の値とすることが望ましい。尚、このような統計的解析方法によりマージン係数を算出する場合、その解析時に用いる要素としては、例えばクロック合成、ファンアウト調整、レイアウト後のタイミング調整、クロストークノイズ対策などによるバッファ増加分等がある。
【００４９】
以上記述したように、本実施形態によれば、さらに以下の効果を奏する。
（１）ＣＰＵ１２は、ファイル６１に格納されたマージン係数を考慮して第１消費電力値を算出する。これにより、第１消費電力値は、論理変更による消費電力の増加分を加味した値となる。従って、電源設計の初期段階において、論理変更を加味した電源配線の生成が可能となり、論理変更時の電源再設計の可能性を低くすることができる。つまり、論理変更時の電源再設計の回数を削減することができる。
【００５０】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図６に従って説明する。
図６は、第三実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ４１（図４参照）（図１のステップ２２ａにおける第２消費電力値）の消費電力計算の前段で論理変更前の消費電力計算を再度行うようにしたものである。
【００５１】
ＣＰＵ１２は、論理変更前における第１消費電力値の消費電力計算をステップ４１の前段で再度実行し（ステップ４１ａ）、算出した第１消費電力値をファイル５２に格納する。即ち、第１消費電力値は、論理変更が発生した場合にのみ格納されるようにする。このような処理手順とした場合にも、上記第一実施形態と同様の効果を奏する。
【００５２】
（第四実施形態）
以下、本発明を具体化した第四実施形態を図７に従って説明する。
図７は、第四実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ４２（図４参照）（図１のステップ２２ｂにおける消費電力判定）で行う電源再設計の要否判定を、論理変更前と論理変更後の消費電力値の差分に基づいて行うようにしたものである。
【００５３】
具体的には、ＣＰＵ１２は、ファイル６１に格納されたマージン係数とファイル５３に格納された第１レイアウトＤＢに基づいて、電源設計の初期段階（第１設計処理２１）での消費電力の余裕値を算出し（ステップ３４ｃ）、それをファイル６２に格納する。ここで、余裕値は、論理変更が発生する場合に予想される論理増加分に相当する消費電力値であり、マージン係数に対応して算出される。尚、ステップ３４ｃでは、上記第一実施形態と同様にして、第１レイアウトＤＢの最終電源配線を生成するために必要となる第１消費電力値も算出される（図７では省略）。
【００５４】
その後、論理変更が行われると、ＣＰＵ１２は、第１レイアウトＤＢと該論理変更に応じて作成される第２レイアウトＤＢに基づいて論理変更前後における論理量（追加セル等）の差分を抽出する（ステップ４１ｂ）。ＣＰＵ１２は、その論理量の差分について消費電力計算を行い（ステップ４１ｃ）、算出した差分消費電力値をファイル６３に格納する。
【００５５】
そして、ＣＰＵ１２は、余裕値と差分消費電力値とに基づいて消費電力判定、即ち消費電力の比較を行い（ステップ４２ｃ）、その比較結果に基づいて電源再設計の要否を判定する。このように、論理変更前後の消費電力の差分に基づいて電源再設計の要否判定を行う場合にも、上記各実施形態と同様の効果を奏する。
【００５６】
（第五実施形態）
以下、本発明を具体化した第五実施形態を図８に従って説明する。
図８は、第五実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ４２（図４参照）（図１のステップ２２ｂにおける消費電力判定）で行う電源再設計の要否判定を、論理変更前と論理変更後の使用論理要素数に基づいて行うようにしたものである。ここで、論理要素とは、論理回路に含まれる機能セルやマクロセルなど、論理機能を実現する回路要素である。
【００５７】
具体的には、ＣＰＵ１２は、論理変更前の消費電力計算（ステップ３４）の後、ファイル５３に格納された第１レイアウトＤＢから論理回路に使用されている論理要素数を抽出し（ステップ３４ｄ）、それをファイル６４に格納する。
【００５８】
その後、論理変更が行われると、ＣＰＵ１２は、該論理変更に応じて作成される第２レイアウトＤＢをもとに論理変更後の消費電力計算（ステップ４１）を実施した後、その第２レイアウトＤＢから変更後の論理回路に使用されている論理要素数を抽出し（ステップ４１ｄ）、それをファイル６５に格納する。
【００５９】
そして、ＣＰＵ１２は、ファイル６４，６５にそれぞれ格納された論理変更前後の使用論理要素数の比較を行い（ステップ４２ｄ）、その比較結果に基づいて電源再設計の要否を判定する。このような使用論理要素数に基づく電源再設計の要否判定は、ステップ３４やステップ４１での消費電力計算の結果に基づいて、論理回路を構成する各要素での消費電力が略同一であると仮定できる場合に、特に有効な処理となる。従って、本実施形態によれば、上記第一実施形態と同様の効果を奏するとともに、さらには電源再設計の要否判定をより簡易な方法で行うことができる。
【００６０】
（第六実施形態）
以下、本発明を具体化した第六実施形態を図９に従って説明する。
図９は、第六実施形態の処理を説明するフローチャートである。尚、本実施形態は、第一実施形態のレイアウト設計処理におけるステップ４２（図４参照）（図１のステップ２２ｂにおける消費電力判定）で行う電源再設計の要否判定を、論理変更前と論理変更後の使用論理要素の面積に基づいて行うようにしたものである。
【００６１】
具体的には、ＣＰＵ１２は、論理変更前の消費電力計算（ステップ３４）を実施した後、第１レイアウトＤＢから論理回路に使用されている論理要素の面積を抽出し（ステップ３４ｅ）、その面積値をファイル６６に格納する。
【００６２】
その後、論理変更が行われると、ＣＰＵ１２は、該論理変更後の消費電力計算（ステップ４１）を実施した後、第２レイアウトＤＢから該変更後の論理回路に使用されている論理要素の面積を抽出し（ステップ４１ｅ）、その面積値をファイル６７に格納する。
【００６３】
そして、ＣＰＵ１２は、ファイル６６，６７にそれぞれ格納された論理変更前後の使用論理要素の面積値の比較を行い（ステップ４２ｅ）、その比較結果に基づいて電源再設計の要否を判定する。このように、論理変更前後の使用論理要素の面積値に基づいて電源再設計の要否判定を行う場合にも、上記第一実施形態と同様の効果を奏する。
【００６４】
尚、上記各実施形態は、以下の態様で実施してもよい。
・各実施形態では、電源設計の初期段階（第１設計処理２１）でのレイアウトをもとにタイミング検証、クロストーク検証を行い、それら検証結果に基づいて論理変更を行う場合について説明したが、論理変更は、その他の検証結果に基づいても行われる。
【００６５】
・各実施形態では、論理変更後に第１レイアウトＤＢのレイアウト結果を第２レイアウトＤＢに復元して利用するような処理の一例を示したが、必ずしもこのようにレイアウト結果が利用できるわけではない。即ち、クロストークノイズ対策や、タイミング調整等のようにセルの配置変更をほぼ不要とする論理変更である場合においては、既存のレイアウト結果を利用することができ、図１（図３，図４）に示すような処理手順のみに限定されるものではない。
【００６６】
・図３のレイアウト設計処理（第１設計処理２１）は、この処理手順のみに限定されるものではなく、例えば、ステップ３４における消費電力計算の処理をステップ３３における初期電源配線の前段で行ってもよい。
【００６７】
・第二実施形態では、マージン係数は、ファイル６１に格納（即ち、ライブラリ等に定義）されるが、ユーザ指定による制御カードでも設定可能である。
・第二実施形態におけるマージン係数：１５％の値は一例であり、これに限定されるものでなく、設計ルールに応じて適宜変更される。
【００６８】
・第四実施形態では、余裕値と差分消費電力値との比較により電源再設計の要否判定を行うようにしたが、マージン係数が与えられない場合においては差分消費電力値（の正又は負）により電源再設計の要否判定を行う。
【００６９】
・第五実施形態において、第１レイアウトＤＢに基づく消費電力計算（ステップ３４）や第２レイアウトＤＢに基づく消費電力計算（ステップ４１）の処理を省略してもよい。即ち、論理要素数判定結果に基づいて電源再設計が必要になる場合にのみ、それらの消費電力計算を行うようにしてもよい。
【００７０】
・同様に第六実施形態において、面積値判定結果に基づいて電源の再設計が必要になる場合にのみ、消費電力計算（ステップ３４，４１）を行うようにしてもよい。
【００７１】
・第五実施形態では、第１レイアウトＤＢ及び第２レイアウトＤＢからそれぞれ論理要素数を抽出して論理要素数判定を行うようにしたが、第１及び第２レイアウトＤＢに基づいて論理要素数の差分を抽出し、その差分を用いて判定を行うようにしてもよい。
【００７２】
・同様に第六実施形態において、第１及び第２レイアウトＤＢに基づいて論理要素面積の差分を抽出し、その面積値の差分を用いて判定を行うようにしてもよい。
【００７３】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 半導体集積回路の電源配線設計方法であって、
論理接続情報に基づいて論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計処理と、
前記レイアウト後に発生した論理変更により作成した論理変更接続情報に基づいて該変更後の論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う第２設計処理と
を含むことを特徴とする電源配線設計方法。
（付記２） 前記第１又は第２設計処理は、前記第１消費電力値を算出して記憶する処理を含み、前記第２設計処理は、前記第２消費電力値を算出して記憶する処理を含み、前記第１及び第２消費電力値を読み出して比較することを特徴とする付記１記載の電源配線設計方法。
（付記３） 前記第２設計処理は、前記第１消費電力値と前記第２消費電力値とを比較し、前記第２消費電力値が前記第１消費電力値を超えていない場合には、論理変更前のレイアウト結果を論理変更後のレイアウトに復元する処理を含む、ことを特徴とする付記１又は２記載の電源配線設計方法。
（付記４） 前記第１消費電力値は、論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を含むことを特徴とする付記１乃至３のいずれか一記載の電源配線設計方法。
（付記５） 半導体集積回路の電源配線設計方法であって、
論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出する処理と、
前記論理接続情報及び論理変更時に作成した論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出し、前記余裕値と前記差分消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う処理と
を含むことを特徴とする電源配線設計方法。
（付記６） 半導体集積回路の電源配線設計方法であって、
論理接続情報に基づいて論理回路に含まれる論理要素数を抽出する処理と、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素数を抽出し、該変更前後の論理要素数の比較結果に基づいて電源配線の再設計の要否判定を行う処理と
を含むことを特徴とする電源配線設計方法。
（付記７） 半導体集積回路の電源配線設計方法であって、
論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出する処理と、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素の面積を抽出し、該変更前後の論理要素面積値の比較結果に基づいて電源配線の再設計の要否判定を行う処理と
を含むことを特徴とする電源配線設計方法。
（付記８） 半導体集積回路の電源配線設計装置であって、
論理接続情報に基づいて論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計手段と、
前記レイアウト後に発生した論理変更により作成した論理変更接続情報に基づいて該変更後の論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う第２設計手段と
を備えることを特徴とする電源配線設計装置。
（付記９） 半導体集積回路の電源配線設計装置であって、
論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出する手段と、
前記論理接続情報及び論理変更時に作成した論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出し、前記余裕値と前記差分消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う手段と
を備えることを特徴とする電源配線設計装置。
（付記１０） 半導体集積回路の電源配線設計装置であって、
論理接続情報に基づいて論理回路に含まれる論理要素数を抽出する手段と、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素数を抽出し、該変更前後の論理要素数の比較結果に基づいて電源配線の再設計の要否判定を行う手段と
を備えることを特徴とする電源配線設計装置。
（付記１１） 半導体集積回路の電源配線設計装置であって、
論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出する手段と、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素の面積を抽出し、該変更前後の論理要素面積値の比較結果に基づいて電源配線の再設計の要否判定を行う手段と
を備えることを特徴とする電源配線設計装置。
（付記１２） 半導体集積回路の電源配線設計処理プログラムを記録した記録媒体であって、
前記プログラムは、
論理接続情報に基づいて論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計ステップと、
前記レイアウト後に発生した論理変更により作成した論理変更接続情報に基づいて該変更後の論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う第２設計ステップと
を含む、ことを特徴とする記録媒体。
（付記１３） 半導体集積回路の電源配線設計処理プログラムを記録した記録媒体であって、
前記プログラムは、
論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出するステップと、
前記論理接続情報及び論理変更時に作成した論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出し、前記余裕値と前記差分消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とする記録媒体。
（付記１４） 半導体集積回路の電源配線設計処理プログラムを記録した記録媒体であって、
前記プログラムは、
論理接続情報に基づいて論理回路に含まれる論理要素数を抽出するステップと、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素数を抽出し、該変更前後の論理要素数の比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とする記録媒体。
（付記１５） 半導体集積回路の電源配線設計処理プログラムを記録した記録媒体であって、
前記プログラムは、
論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出するステップと、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素の面積を抽出し、該変更前後の論理要素面積値の比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とする記録媒体。
（付記１６） 半導体集積回路の電源配線設計処理プログラムであって、
論理接続情報に基づいて論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計ステップと、
前記レイアウト後に発生した論理変更により作成した論理変更接続情報に基づいて該変更後の論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行う第２設計ステップと
を含む、ことを特徴とするプログラム。
（付記１７） 半導体集積回路の電源配線設計処理プログラムであって、
論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出するステップと、
前記論理接続情報及び論理変更時に作成した論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出し、前記余裕値と前記差分消費電力値との比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とするプログラム。
（付記１８） 半導体集積回路の電源配線設計処理プログラムであって、
論理接続情報に基づいて論理回路に含まれる論理要素数を抽出するステップと、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素数を抽出し、該変更前後の論理要素数の比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とするプログラム。
（付記１９） 半導体集積回路の電源配線設計処理プログラムであって、
論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出するステップと、
論理変更時に作成した論理変更接続情報に基づいて該変更後の論理回路に含まれる論理要素の面積を抽出し、該変更前後の論理要素面積値の比較結果に基づいて電源配線の再設計の要否判定を行うステップと
を含む、ことを特徴とするプログラム。
【００７４】
【発明の効果】
以上詳述したように、本発明によれば、設計期間の短縮を図ることの可能な電源配線設計方法、電源配線設計装置、記録媒体、及びプログラムを提供することができる。
【図面の簡単な説明】
【図１】 レイアウト設計処理の原理説明図である。
【図２】 レイアウト設計装置の概略構成図である。
【図３】 第一実施形態のレイアウト設計処理の具体的な流れを示すフローチャートである。
【図４】 第一実施形態のレイアウト設計処理の具体的な流れを示すフローチャートである。
【図５】 第二実施形態の処理を説明するフローチャートである。
【図６】 第三実施形態の処理を説明するフローチャートである。
【図７】 第四実施形態の処理を説明するフローチャートである。
【図８】 第五実施形態の処理を説明するフローチャートである。
【図９】 第六実施形態の処理を説明するフローチャートである。
【符号の説明】
１１ 電源配線設計装置としてのレイアウト設計装置
２１ 第１設計処理
２２ 第２設計処理
Claims (10)
- 電源配線設計装置による半導体集積回路の電源配線設計方法であって、
前記電源配線設計装置の実行する処理は、
前記電源配線設計装置の備える中央処理装置が、記憶手段に格納された論理接続情報を読み出して該論理接続情報に基づく第１論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行って作成したレイアウトデータを前記記憶手段に格納する第１設計処理と、
前記中央処理装置が、前記レイアウト後に発生した論理変更により作成した、前記論理接続情報と異なる論理変更接続情報を前記記憶手段に格納し、前記記憶手段から前記論理変更接続情報を読み出して該論理変更接続情報に基づいて論理変更後の第２論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値とを比較することにより前記電源配線の再設計の要否判定を行う第２設計処理と、を含み、
前記第２設計処理は、前記中央処理装置が、前記第２消費電力値が前記第１消費電力値よりも大きい場合に、前記電源配線の再設計が必要と判定する処理を含むことを特徴とする電源配線設計方法。 - 前記第１又は第２設計処理は、前記中央処理装置が、前記第１消費電力値を算出して前記記憶手段に格納する処理を含み、前記第２設計処理は、前記中央処理装置が、前記第２消費電力値を算出して前記記憶手段に格納する処理を含み、前記中央処理装置が、前記第１及び第２消費電力値を読み出して比較することを特徴とする請求項１記載の電源配線設計方法。
- 前記第２設計処理は、前記中央処理装置が、前記第１消費電力値と前記第２消費電力値とを比較し、前記第２消費電力値が前記第１消費電力値を超えていない場合には、論理変更前のレイアウト結果を論理変更後のレイアウトに復元する処理を含む、ことを特徴とする請求項１又は２記載の電源配線設計方法。
- 前記第１消費電力値は、論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を含むことを特徴とする請求項１乃至３のいずれか一項記載の電源配線設計方法。
- 電源配線設計装置による半導体集積回路の電源配線設計方法であって、
前記電源配線設計装置の実行する処理は、
前記電源配線設計装置の備える中央処理装置が、記憶手段に格納された論理接続情報及びマージン設定情報に基づいて論理変更が発生する場合に予想される論理増加分に相当する消費電力の余裕値を算出して該余裕値を前記記憶手段に格納する第１処理と、
前記中央処理装置が、前記論理接続情報及び論理変更時に作成した前記論理接続情報と異なる論理変更接続情報に基づいて実際の論理増加分に相当する差分消費電力値を算出して該差分消費電力値を前記記憶手段に格納し、前記記憶手段から前記余裕値と前記差分消費電力値とを読み出して比較することにより電源配線の再設計の要否判定を行う第２処理と、を含み、
前記第２処理は、前記中央処理装置が、前記差分消費電力値が前記余裕値よりも大きい場合に、前記電源配線の再設計が必要と判定する処理を含むことを特徴とする電源配線設計方法。 - 電源配線設計装置による半導体集積回路の電源配線設計方法であって、
前記電源配線設計装置を実行する処理は、
前記電源配線設計装置の備える中央処理装置が、記憶手段に格納された論理接続情報を読み出して該論理接続情報に基づいて論理回路に含まれる論理要素数を抽出し、該論理要 素数を前記記憶手段に格納する処理と、
前記中央処理装置が、論理変更時に作成した論理変更接続情報に基づいて該論理変更後の論理回路に含まれる論理要素数を抽出して該論理要素数を前記記憶手段に格納し、前記記憶手段に格納された論理変更前後の論理要素数を読み出して比較することにより電源配線の再設計の要否判定を行う処理と、を含むことを特徴とする電源配線設計方法。 - 電源配線設計装置による半導体集積回路の電源配線設計方法であって、
前記電源配線設計装置を実行する処理は、
前記電源配線設計装置の備える中央処理装置が、記憶手段に格納された論理接続情報を読み出して該論理接続情報に基づいて論理回路に含まれる論理要素の面積を抽出し、該抽出した論理要素面積値を前記記憶手段に格納する処理と、
前記中央処理装置が、論理変更時に作成した論理変更接続情報に基づいて該論理変更後の論理回路に含まれる論理要素の面積を抽出して該抽出した論理要素面積値を前記記憶手段に格納し、前記記憶手段に格納された論理変更前後の論理要素面積値を読み出して比較することにより電源配線の再設計の要否判定を行う処理と、を含むことを特徴とする電源配線設計方法。 - 半導体集積回路の電源配線設計装置であって、
論理接続情報に基づく第１論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計手段と、
前記レイアウト後に発生した論理変更により作成した、前記論理接続情報と異なる論理変更接続情報に基づいて該論理変更後の第２論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値とを比較することにより前記電源配線の再設計の要否判定を行う第２設計手段と、を備え、
前記第２設計手段は、前記第２消費電力値が前記第１消費電力値よりも大きい場合に、前記電源配線の再設計が必要と判定することを特徴とする電源配線設計装置。 - 論理接続情報に基づく第１論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計ステップと、
前記レイアウト後に発生した論理変更により作成した、前記論理接続情報と異なる論理変更接続情報に基づいて該論理変更後の第２論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値とを比較することにより前記電源配線の再設計の要否判定を行って、前記第２消費電力値が前記第１消費電力値よりも大きい場合に、前記電源配線の再設計が必要と判定する第２設計ステップと、をコンピュータに実行させるための半導体集積回路の電源配線設計処理プログラムを記録したコンピュータ読み取り可能な記録媒体。 - 論理接続情報に基づく第１論理回路の第１消費電力値を算出し、該第１消費電力値に応じた電源配線のレイアウトを行う第１設計ステップと、
前記レイアウト後に発生した論理変更により作成した、前記論理接続情報と異なる論理変更接続情報に基づいて該論理変更後の第２論理回路の第２消費電力値を算出し、前記第１消費電力値と前記第２消費電力値とを比較することにより前記電源配線の再設計の要否判定を行って、前記第２消費電力値が前記第１消費電力値よりも大きい場合に、前記電源配線の再設計が必要と判定する第２設計ステップと、を電源配線設計装置に実行させるプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374364A JP4053767B2 (ja) | 2001-12-07 | 2001-12-07 | 電源配線設計方法、電源配線設計装置、記録媒体、及びプログラム |
| US10/261,491 US6854094B2 (en) | 2001-12-07 | 2002-10-02 | Method and apparatus for laying out power supply wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374364A JP4053767B2 (ja) | 2001-12-07 | 2001-12-07 | 電源配線設計方法、電源配線設計装置、記録媒体、及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003178104A JP2003178104A (ja) | 2003-06-27 |
| JP4053767B2 true JP4053767B2 (ja) | 2008-02-27 |
Family
ID=19182932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001374364A Expired - Fee Related JP4053767B2 (ja) | 2001-12-07 | 2001-12-07 | 電源配線設計方法、電源配線設計装置、記録媒体、及びプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6854094B2 (ja) |
| JP (1) | JP4053767B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950499B2 (en) * | 2002-10-23 | 2005-09-27 | Sbc Properties, L.P. | Method of providing 911 service to a private branch exchange |
| US7200829B2 (en) * | 2004-06-24 | 2007-04-03 | International Business Machines Corporation | I/O circuit power routing system and method |
| JP4511996B2 (ja) * | 2005-06-07 | 2010-07-28 | 富士通セミコンダクター株式会社 | 電源検証装置、電源検証方法、電源検証プログラム、および記録媒体 |
| JP2007052591A (ja) * | 2005-08-17 | 2007-03-01 | Fujitsu Ltd | 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム |
| US8789005B1 (en) * | 2012-05-04 | 2014-07-22 | Cadence Design Systems, Inc. | Method and apparatus for efficiently processing an integrated circuit layout |
| US8713507B1 (en) | 2012-05-04 | 2014-04-29 | Cadence Design Systems, Inc. | Method and apparatus for efficiently inserting fills in an integrated circuit layout |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274311A (ja) | 1998-03-24 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計方法、及び半導体集積回路 |
| JP3461443B2 (ja) * | 1998-04-07 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 |
| JP2000020576A (ja) | 1998-07-07 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 電源最適化自動配置配線方法及びその方法を用いた電源最適化自動配置配線装置 |
| JP2000148833A (ja) | 1998-09-10 | 2000-05-30 | Fujitsu Ltd | 消費電力見積方法 |
| JP2000349161A (ja) | 1999-06-08 | 2000-12-15 | Fujitsu Ltd | 電源配線設計方法、電源配線設計装置、及び、記録媒体 |
| JP2001142922A (ja) * | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
-
2001
- 2001-12-07 JP JP2001374364A patent/JP4053767B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-02 US US10/261,491 patent/US6854094B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030110461A1 (en) | 2003-06-12 |
| JP2003178104A (ja) | 2003-06-27 |
| US6854094B2 (en) | 2005-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6845494B2 (en) | Method for generating design constraints for modules in a hierarchical integrated circuit design system | |
| US8683407B2 (en) | Hierarchical design flow generator | |
| US20070276645A1 (en) | Power modelling in circuit designs | |
| US20120254818A1 (en) | Methods, systems, and articles of manufacture for implementing full-chip optimization with reduced physical design data | |
| US8984465B1 (en) | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design | |
| JPH10207937A (ja) | レイアウト・クリティカルなネット用のタイミング・エラー限界値をフィルタリングすることにより、マイクロエレクトロニクス回路のレイアウト後検証を実行する方法、装置およびコンピュータ・プログラム製品 | |
| JP2007183932A (ja) | タイミング解析方法及びタイミング解析装置 | |
| JP4368641B2 (ja) | 電源パッドの数及び位置見積もり方法、チップサイズ見積もり方法及び設計装置 | |
| US10331841B1 (en) | Methods, systems, and computer program product for implementing virtual prototyping for electronic designs | |
| US10055529B1 (en) | Methods, systems, and computer program product for implementing a floorplan with virtual hierarchies and figure groups for an electronic design | |
| US9275186B2 (en) | Optimization for circuit migration | |
| US10210299B1 (en) | Methods, systems, and computer program product for dynamically abstracting virtual hierarchies for an electronic design | |
| JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
| JP4053767B2 (ja) | 電源配線設計方法、電源配線設計装置、記録媒体、及びプログラム | |
| US11023640B1 (en) | Methods, systems, and computer program product for characterizing timing behavior of an electronic design with a derived current waveform | |
| US20090241082A1 (en) | Method and System for Generating an Accurate Physical Realization for an Integrated Circuit Having Incomplete Physical Constraints | |
| US9177090B1 (en) | In-hierarchy circuit analysis and modification for circuit instances | |
| US20120304135A1 (en) | Method and apparatus for precision tunable macro-model power analysis | |
| JP4095396B2 (ja) | タイミング検証方法、タイミング検証装置、プログラム、及び記録媒体 | |
| US6701496B1 (en) | Synthesis with automated placement information feedback | |
| US11494540B1 (en) | Method, system, and computer program product for implementing electronic design closure with reduction techniques | |
| US11429773B1 (en) | Methods, systems, and computer program product for implementing an electronic design using connect modules with dynamic and interactive control | |
| JP4182279B2 (ja) | 論理検証方法及びプログラム | |
| Lee | Implementation of VLSI design flow for MIPS-based SOC | |
| JP2821419B2 (ja) | 論理シミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041109 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4053767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |