JP2000148833A

JP2000148833A - 消費電力見積方法

Info

Publication number: JP2000148833A
Application number: JP11250759A
Authority: JP
Inventors: Takashi Yoneda; 高志米田; Takayuki Matsuzawa; 孝行松澤; Masuo Inui; 益生乾; Harumi Shizu; 晴巳志津
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1998-09-10
Filing date: 1999-09-03
Publication date: 2000-05-30

Abstract

(57)【要約】【課題】集積回路の消費電力を正確に算出することがで
きる消費電力見積方法を提供する。【解決手段】第２ファイル２２にライブラリとして格納
した基本回路の入力が変化した場合に、回路の出力が変
化しない場合の第１消費電力Ｑ０と、入力変化に対して
出力が変化する場合の第２消費電力Ｑ１と、入力変化に
応じて単位時間当たりに出力が変化する数に対応する係
数Ｐとに基づいて、基本回路の消費電力を求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は集積回路の消費電力
を算出する消費電力見積方法に関するものである。

【０００２】近年、半導体集積回路装置（ＬＳＩ）にお
いては、大規模化・高集積化と、開発期間の短縮が要求
されている。そのため、ＬＳＩのパッケージサイズや電
源配線の幅等の設計（以下、ＬＳＩ設計という）は、論
理設計が完了する前に開始されるようになってきてい
る。即ち、先ず機能記述言語等のプログラム言語を用い
た機能設計が行われる。次に機能設計による機能記述に
基づいて論理設計と、ＬＳＩのパッケージサイズや電源
配線の幅等の設計（以下、ＬＳＩ設計という）が同時に
行われる。このように、論理設計が完了するより前にＬ
ＳＩ設計を開始することで、開発期間の短縮が図られて
いる。

【０００３】ところで、ＬＳＩの各設計段階において、
仕様検討、回路設計にとってＬＳＩの消費電力の値は重
要な要素である。そのため、ＬＳＩ設計においても、消
費電力を精度良く見積もる必要がある。しかし、従来の
消費電力計算は、完了した論理設計に基づいて論理シミ
ュレーション等を行わなければ精度の高い消費電力値が
得られなかった。そのため、ＬＳＩ設計段階、ひいては
設計の各段階において、ＬＳＩの消費電力を精度良く見
積もることが要求されている。

【０００４】

【従来の技術】従来の消費電力計算は、論理が確定した
後に論理シミュレーション等を行い、その結果に基づい
て消費電力を算出する方法が一般的であった。しかし、
この方法では、正確な消費電力値が得られるものの、Ｌ
ＳＩの回路規模が大きくなるに従って論理シミュレーシ
ョンに膨大な時間を要するため、設計期間の長期化を招
いていた。また、この方法では、機能設計段階等のよう
に、論理設計を完了する前には、消費電力を算出するこ
とができなかった。

【０００５】そのため、論理シミュレーションを用いず
に消費電力値を算出する方法が提案されている。その１
つに、平均的な単位回路の消費電力を予め求めておき、
その消費電力値と、半導体装置を使用する条件（電源電
圧、周波数等）、回路の使用数又は回路の動作率を用い
て消費電力値を算出する方法がある。しかし、この方法
による消費電力値は、平均的な単位回路の消費電力に基
づくものであるため、実際の消費電力値との差が大き
い、所謂見積もり精度が極めて低いものである。そのた
め、この方法により求めた消費電力値では、設計マージ
ンを大きくしてＬＳＩ設計を行わなければならない。こ
のことは、ＬＳＩのチップサイズを大きくするととも
に、集積度の低下を招く。

【０００６】上記の問題点に対して、回路の入力信号の
変化に基づいて出力信号が変化する確率と入力信号の変
化率との積に基づいて回路の出力信号の変化確率を求
め、その出力信号を伝達する信号配線の負荷と変化確率
の積を総和して、回路の消費電力を推定する方法があ
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上記方
法は、大きな問題を含む。即ち、従来の方法では、どれ
も着目する回路のうち配線を駆動する最終段の回路の消
費電力の総和が求められるだけであり、回路内部の消費
電力を考慮していない。回路には、内部の消費電力が回
路全体の消費電力の５０％以上を占める場合もある。従
って、上記公報の方法では、全ての回路に対し精度の高
い消費電力見積もりを行うことは不可能であった。

【０００８】また、近年のＬＳＩは、高速化のために極
力冗長な信号配線が少なくなるようにレイアウトされて
いる。そのため、回路の配置・配線のみによるチップサ
イズの小型化は限界にきている。集積度を一層向上させ
るために残る手段は、より精度の高い消費電力を見積も
り、配線レイアウト設計において電源配線が占める面積
をより少なくする事がある。これにより、集積度を向上
してチップサイズの小型化が期待される。

【０００９】しかし、精度の低い消費電力値では、設計
マージンを多く確保しなければならず、最適な配線幅の
電源配線を設計することができない。そのため、レイア
ウト設計において、必要以上の線幅を持つ電源配線をレ
イアウトしなければならないことから、ＬＳＩの集積度
を悪化させるという問題がある。

【００１０】本発明は上記問題点を解決するためになさ
れたものであって、その目的は集積回路の消費電力を精
度良く見積もることができる消費電力見積方法を提供す
ることにある。

【００１１】

【課題を解決するための手段】請求項１に記載の発明に
よれば、入力信号の変化によって出力が変化しない場合
の基本回路の消費電力を示す第１消費電力と、入力信号
の変化によって出力が変化する場合の前記基本回路の消
費電力を示す第２消費電力と、に基づいて、前記基本回
路が第１消費電力で動作する割合と第２消費電力で動作
する割合から前記基本回路の消費電力が精度良く見積も
られる。

【００１２】請求項２に記載の発明によれば、前記見積
もられた消費電力に、前記基本回路の出力に接続される
負荷を駆動するための消費電力を加算することで、負荷
駆動を考慮した消費電力を精度良く見積もることができ
る。

【００１３】請求項３に記載の発明によれば、基本回路
が複数接続される場合に、前段の基本回路が第２消費電
力で動作する割合を次段の基本回路に於ける入力信号の
変化の割合として受け渡し、それによって全体の前記見
積りを実行する。

【００１４】請求項４に記載の発明によれば、前記基本
回路に複数の入力端子が設けられている場合、その入力
端子の種類をカテゴライズし、同じカテゴリの入力端子
には、前記第１消費電力で動作する割合と第２消費電力
で動作する割合とを同じ値で与えることで、消費電力の
見積が簡単になる。

【００１５】請求項５に記載の発明によれば、周期一定
信号が入力される複数の入力端子は、前記同じカテゴリ
の入力端子として扱うことで、消費電力の算出が簡単に
なる。

【００１６】

【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１〜図２４に従って説明する。図１は、発明
の消費電力見積方法、及び消費電力ライブラリ作成方法
を実施するためのコンピュータシステムの概略構成を示
す。このコンピュータ１１は、一般的なＣＡＤ装置より
なり、中央処理装置（以下、ＣＰＵという）１２、メモ
リ１３、磁気ディスク１４、ＣＲＴ１５、キーボード１
６、及び、テープ装置（ＭＴ装置）１７により構成さ
れ、それらはシステムバス１８を介して相互に接続され
ている。

【００１７】磁気ディスク１４には、図２に示すステッ
プ１，２，３のライブラリ作成処理，論理予想処理，消
費電力演算処理のためのプログラムデータが記憶されて
いる。尚、図２ではステップ１〜３を機能的に分割して
示している。即ち、コンピュータ１１は、ステップ１の
ライブラリ作成処理のプログラムデータにより、本発明
のライブラリ作成装置として機能する。また、コンピュ
ータ１１は、ステップ２，３の論理予想処理，消費電力
演算処理のプログラムデータにより、本発明のＬＳＩの
仕様レベルでの消費電力見積装置として機能する。更に
又、コンピュータ１１は、ステップ３の消費電力演算処
理のプログラムデータにより、論理が確定した以降の消
費電力見積装置として機能する。従って、ステップ１の
ライブラリ作成処理と、ステップ２，３の論理予想処
理，消費電力演算処理は、別々のコンピュータシステム
にて実施されてもよい。

【００１８】前記各プログラムデータは、記憶媒体とし
ての磁気テープ（ＭＴ）１９に記憶され、提供される。
尚、記録媒体として他にＭＯディスク，ＦＤ，ＣＤ−Ｒ
ＯＭ，ＤＶＤ−ＲＯＭ等のコンピュータ（ＣＰＵ１２）
にて読み取り可能な媒体が用いられても良い。また、記
録媒体には、前記プログラムデータを記録して提供され
る媒体のみならず、ネットワーク等を介して前記プログ
ラムデータがアップロードされた媒体、ネットワークを
介して導入した前記プログラムデータを記録した媒体が
含まれる。

【００１９】磁気テープ１９は、テープ装置１７にセッ
トされ、プログラムデータはそのテープ装置１７により
磁気テープ１９から読み出され、バス１８を介して磁気
ディスク１４に転送された後、そこに記憶される。図１
中のＣＰＵ１２は、キーボード１６の操作に基づいて起
動されると各処理を実行する。

【００２０】また、磁気ディスク１４には、図２に示す
第１〜第７ファイル２１〜２７が記憶されている。尚、
図２ではファイル２１〜２７を機能的に分割して示して
いる。従って、複数のファイルに格納されたデータが１
つのファイルに格納されてもよい。また、これらファイ
ル２１〜２７が１つの磁気ディスク１４に格納されてい
る必要が無く、複数の記憶装置に分散して記憶されてい
てもよい。

【００２１】第１ファイル２１には、基本回路データが
格納される。基本回路データは、ＬＳＩを設計するため
に用いられる一般的な基本回路（セル，マクロセルを含
む）の機能データを多数集めたセルライブラリデータで
ある。機能データは、基本回路の入出力端子の種類、そ
れら端子に入出力されるべき信号の種類、入力信号に対
する出力信号の論理，必要とする動作電源の種類・電圧
値を含む回路内部情報である。

【００２２】第２ファイル２２には、ライブラリ作成処
理の結果として各基本回路毎に算出された消費電力デー
タ及び係数が格納される。基本回路の消費電力データ
は、第１消費電力Ｑ０と第２消費電力Ｑ１からなる。第
１消費電力Ｑ０は、基本回路の入力信号が変化する場合
に、その回路の出力が変化しない場合の消費電力値であ
る。第２消費電力Ｑ１は、基本回路の入力信号が変化す
る場合に、その回路の出力信号が変化する場合の消費電
力値である。

【００２３】係数は、基本回路の入力が単位時間当たり
に変化する回数（入力信号のイベント数）ｎに対して、
その基本回路の出力が変化する数Ｐ１、その基本回路の
出力が変化しない数Ｐ０を含む。

【００２４】図１のＣＰＵ１２は、図２中のステップ１
において、第１，第２消費電力Ｑ０，Ｑ１、係数Ｐ１，
Ｐ２は、各基本回路毎に算出すると共に、各基本回路に
おいて、入力端子のカテゴリ毎に算出する。そして、Ｃ
ＰＵ１２は、その算出結果を第２ファイル２２に格納す
る。

【００２５】第３ファイル２３には、動作条件データが
格納される。この動作条件データは、ＬＳＩの動作条件
であり、動作周波数、動作率を含む。この動作率は、基
本回路が単位時間当たりに配線を充放電する回数であ
り、予め実行された論理シミュレーションの結果から抽
出された値である。

【００２６】第４ファイル２４には、ＬＳＩの用途，規
模を示す仕様データが格納される。第５ファイル２５に
は、論理データが格納される。この論理データは、第４
ファイル２４に格納された仕様データに基づいて、ステ
ップ２の論理予想処理の結果として求められた基本回路
の種類，数、及びその基本回路の結線情報を含む。

【００２７】第６ファイル２６には、負荷容量データが
格納される。この負荷容量データは、第４ファイル２４
に格納された仕様データに基づいて、ステップ２の論理
予想処理の結果として求められた各基本回路の出力負荷
容量を含む。

【００２８】第７ファイル２７には、消費電力データが
格納される。この消費電力データは、第３，５，６ファ
イル２３，２５，２６に格納された各データに基づい
て、ステップ２の消費電力消費電力演算処理の結果とし
て求められたＬＳＩの消費エネルギーを示す値である。

【００２９】次に、消費電力演算の概念を図３〜図５に
従って説明する。図３は、消費電力計算の第１の概念を
説明するための回路図を示す。基本回路３１は、２入力
１出力回路であり、入力端子３１ａ，３１ｂと出力端子
３１ｘを持つ。出力端子３１ｘには、この基本回路３１
により充放電される配線の持つ配線容量を等価的に示し
た負荷容量Ｃが接続されている。

【００３０】図２のステップ３（消費電力演算処理）に
おいて、基本回路３１の消費電力の態様を考えた場合、
入力端子３１ａにおける入力信号の変化に対して、出力
端子３１ｘにおける出力信号が変化した場合としない場
合とで、回路内部の消費電力が異なることに着目する。
即ち、基本回路３１の消費電力は、出力端子３１ｘに接
続された負荷容量Ｃの充放電電力と、出力の動作に依存
しない回路内部での消費電力とに大きく分けられる。

【００３１】即ち、基本回路の入力信号が変化した場合
に、その回路の出力信号も変化する場合の消費エネルギ
ーを第２消費電力Ｑ１、その回路の出力信号が変化しな
い場合の消費エネルギーを第１消費電力Ｑ０とする。更
に、基本回路の入力信号が単位時間に変化するイベント
の数をｎとし、そのイベント数ｎに対して、その回路の
出力信号が変化するイベントの数を係数Ｐ１、その回路
の出力信号が変化しないイベントの数を係数Ｐ０とす
る。但し、Ｐ０＝ｎ−Ｐ１である。

【００３２】図１のＣＰＵ１２は、これら消費電力Ｑ
０，Ｑ１、イベント数ｎ、係数Ｐ０，Ｐ１を、図２のス
テップ１（ライブラリ作成処理）にて各基本回路毎に算
出し、その算出結果を第２ファイル２２に格納する。次
に、ＣＰＵ１２は、図２のステップ２（論理予想処理）
にてＬＳＩに使用する基本回路の種類・使用数、負荷容
量を求め、その結果を第５，第６ファイル２５，２６に
それぞれ格納する。次に、ＣＰＵ１２は、図２のステッ
プ３において、第３，５，６ファイル２３，２５，２６
に格納された各データに基づいて、ＬＳＩに使用される
基本回路毎に消費エネルギー（消費電力）Ｗを、 W＝P0×Q0＋P1×Q1 ---(1) あるいは、 W＝(n-P1)×Q0＋P1×Q1 ---(2) を用いて求める。尚、上記（２）式は、係数Ｐ０を用い
て、 W＝P0×Q0＋(n-P0)×Q1 ---(2') として表し、これを用いて消費電力を求めてもよい。

【００３３】そして、ＣＰＵ１２は、各基本回路の消費
エネルギーの総和を求めることにより、ＬＳＩの消費電
力を得る。尚、上記の消費電力演算は、入力信号の変化
に対して出力信号が変化の確率を用いてもよい。出力信
号が変化する確率は、入力信号のイベント数に対する出
力信号のイベント数の比率に対応する。

【００３４】従って、上記と同様に、基本回路の入力信
号が変化した場合に、その回路の出力信号も変化する場
合の消費エネルギーを第２消費電力Ｑ１、その回路の出
力信号が変化しない場合の消費エネルギーを第１消費電
力Ｑ０とする。更に、基本回路の入力信号の変化に伴い
出力信号が変化する確率を係数Ｐとする。この場合、こ
れら第１，第２消費電力Ｑ０，Ｑ１及び係数Ｐが図２の
ステップ１におけるライブラリ作成処理において求めら
れ、第２ファイル２２に格納される。

【００３５】上記のパラメータに対し、図１のＣＰＵ１
２は、図２中の第３，５，６ファイル２３，２５，２６
に格納された各データから、基本回路の入力信号が単位
時間に変化する数ｎｉを得る。これらにより、ＣＰＵ１
２は、基本回路の消費電力Ｗを、 W＝ni×(1-P)×Q0＋ni×P×Q1 ---(3) により求める。尚、上記（３）式は、基本回路の入力信
号が変化しても出力信号が変化しない確率を係数Ｐ’と
し、これにより W＝ni×P'×Q0＋ni×(1-P')×Q1 ---(3') として表し、これを用いて消費電力を求めてもよい。

【００３６】ところで、上記（１）〜（３）式には、図
３の負荷容量Ｃを加味した消費電力として算出される。
これは、基本回路の特性・基本回路及び配線が占める面
積の点から、基本回路の出力端子に接続される配線の配
線長が予め規定されている場合に、計算量を少なくする
うえで有効である。

【００３７】即ち、図１のＣＰＵ１２は、基本回路の負
荷容量Ｃ、その負荷容量の充電電圧Ｖとし、回路内部の
消費電力をＱ１０とする。この場合、出力が変化する場
合の第２消費電力Ｑ１は、 Q1＝Q10＋0.5×C×V ---(4) となる。

【００３８】しかし、同じ基本回路を用いても異なる出
力負荷条件が存在する、例えばその基本回路に接続され
る配線の長さが異なる場合、基本回路の消費電力を、そ
の回路内部の消費電力と負荷容量Ｃの充放電電力を分
け、その分を加算して基本回路の消費電力を見積もる必
要がある。

【００３９】即ち、図１のＣＰＵ１２は、基本回路の負
荷容量Ｃ、その負荷容量の充電電圧Ｖとすると、上記し
た式（３）は、 W＝ni×(1-P)×Q0＋ni×P×Q1＋0.5×C×V×ni×P ---(5) となる。また、式（１），（２）に既述した係数Ｐ１を
用いると、それら式（１），（２）は、 W＝P0×Q0＋P1×Q1＋0.5×C×V×P1 ---(6) W＝(n-P1)×Q0＋P1×Q1＋0.5×C×V×P1 ---(7) となる。

【００４０】ところで、基本回路の内部における消費電
力として、上記第１消費電力Ｑ０の他に、スタンバイ電
流成分や定常的に流れるＤＣ電流成分などが上げられ
る。これらと、上記第１消費電力Ｑ０は全く異なる。ス
タンバイ電流成分や定常的に流れるＤＣ電流成分は、回
路の入力信号に変化がない状態での消費エネルギーであ
るのに対し、消費エネルギーＱ０は、入力端子に信号変
化があるにも係わらず、出力端子の信号変化が無い場合
の消費エネルギーを意味している。式（１）にて、入力
信号のイベント数がゼロ、即ちｎ＝０とした場合（式
（３）において変化率がゼロ、即ちｎｉ＝０とした場
合）、係数Ｐ１＝Ｐ０＝０となり、消費電力Ｗ＝０とな
ることからも、スタンバイ電流成分や定常的に流れるＤ
Ｃ電流成分と第１消費電力Ｑ０は明確に差別化されるこ
とが明らかである。

【００４１】次に、消費電力計算の第２の概念を説明す
る。上記した基本回路パラメータ（第１，第２消費電力
Ｑ０，Ｑ１、係数Ｐ０，Ｐ１（又は確率Ｐ））は、各基
本回路の入力端子毎に回路内部情報（論理情報）から算
出されなければならない。しかし、この場合、基本回路
のパラメータの算出及びその後の消費電力見積もり計算
において、入力端子数（詳しくは入力信号の組合せ）に
応じて計算量が増大してしまう。

【００４２】そのため、図１のＣＰＵ１２は、基本回路
の各端子をその端子に入力される信号の種類に応じたカ
テゴリに分類し、そのカテゴリ毎に基本回路パラメータ
の算出及び消費電力見積もりを行う。即ち、ＣＰＵ１２
は、基本回路において、各カテゴリに属する端子数を把
握し、カテゴリの代表値を用いた計算結果に端子数を乗
算する。このようにして、同じ計算を各端子毎に繰り返
す場合に比べて、計算量を大幅に削減する訳である。

【００４３】図４は、カテゴリ分類を説明するための基
本回路３２のブロック回路図を示す。この基本回路３２
は６入力２出力回路であり、入力端子３２ａ〜３２ｆと
出力端子３２ｘ，３２ｙを持つ。この基本回路３２に対
して、図１中のＣＰＵ１２は、入力端子３２ａ〜３２ｆ
を、基本回路の機能及び消費エネルギーからデータ系，
コントロール系，クロック系の各カテゴリに分類する。

【００４４】第１〜第３入力端子３２ａ〜３２ｃはデー
タが入力されるデータ端子１，２，３であり、第４入力
端子３２ｄはコントロール信号が入力されるコントロー
ル端子であり、第５，第６入力端子３２ｅ，３２ｆはク
ロック信号が入力されるクロック端子１，２である。第
１出力端子３２ｘはデータ信号が出力されるデータ出力
端子であり、第２出力端子３２ｙはクロック信号が出力
されるクロック出力端子である。そして、データ系カテ
ゴリには、第１〜第３入力端子３２ａ〜３２ｃが含ま
れ、コントロール系カテゴリには第４入力端子３２ｄが
含まれ、クロック系カテゴリには第５，第６入力端子３
２ｅ，３２ｆが含まれる。

【００４５】ＣＰＵ１２は、データ系，コントロール
系，クロック系の各カテゴリ毎に、基本回路３２の第
１，第２消費電力Ｑ０，Ｑ１を求める。その結果を図５
（ａ）〜（ｃ）に示す。

【００４６】図５は、各カテゴリ毎の消費エネルギーに
対して同じエネルギーを消費する条件数の特性図を示
す。そして、図５（ａ）はデータ系カテゴリにおける特
性を示し、図５（ｂ）はコントロール系カテゴリにおけ
る特性を示し、図５（ｃ）はクロック系カテゴリにおけ
る特性を示す。このように、各カテゴリ内での第１，第
２消費電力Ｑ０，Ｑ１の分布のバラツキは小さく、尚且
つ第１消費電力Ｑ０の分布と第２消費電力Ｑ１の分布
は、分かれている。

【００４７】図１のＣＰＵ１２は、このように基本回路
の各端子をカテゴリに分類し、各カテゴリ毎に回路パラ
メータ及び消費電力の代表値を算出する。そして、ＣＰ
Ｕ１２は、各代表値にカテゴリに分類した端子の数を乗
算し、その結果の総和を求めて基本回路の消費電力を得
る。

【００４８】次に、上記の概念に基づくステップ１〜ス
テップ３の各処理を詳述する。先ず、図２のステップ１
のライブラリ作成処理を、図６〜図１２に従って説明す
る。

【００４９】図６は、消費電力ライブラリ作成処理のフ
ローチャートを示す。ステップ１のライブラリ作成処理
は、ステップ１１〜１３からなる。ステップ１１はカテ
ゴリ分類処理であり、図１のＣＰＵ１２は、第１ファイ
ル２１から入力した基本回路の入力ピンを、その用途か
ら所定のカテゴリに分類する。カテゴリは、入力ピンか
ら入力される信号に基づく基本回路の機能及び消費エネ
ルギーから予め設定されている。

【００５０】図７は、入力ピンの用途と、その用途に対
するカテゴリを示す。入力ピンの用途には、「データ信
号の入力」，「クロック信号の入力」，「データ信号の
制御」，「クロック信号の制御」，「データ信号の選
択」等がある。それらの用途に対して、データ系（ＤＡ
ＴＡ系），クロック系（ＣＬＣＫ系），データコントロ
ール系（Ｄ＿ＣＮＴＬ系），クロックコントロール系
（Ｃ＿ＣＮＴＬ系），セレクト系（ＳＥＬＥＣＴ系）等
が設定されている。

【００５１】図６のステップ１２は消費電荷量算出処理
であり、ＣＰＵ１２は、ステップ１１において分類した
カテゴリ毎に基本回路の第１，第２消費電力Ｑ０，Ｑ１
を算出する。ステップ１３は係数算出処理であり、ＣＰ
Ｕ１２は、ステップ１１において分類したカテゴリ毎
に、基本回路のイベント数からなる係数Ｐ０，Ｐ１（又
は出力信号が変化する確率からなる係数Ｐ）を算出す
る。そして、ＣＰＵ１２は、基本回路の入力ピンに対し
て、カテゴリと第１，第２消費電力Ｑ０，Ｑ１と係数Ｐ
０，Ｐ１（又は係数Ｐ）を第２ファイル２２に格納す
る。尚、以下の説明において、ＣＰＵ１２は、基本回路
に対して、入力信号の変化に対する出力信号の変化の確
率よりなる係数Ｐを求める場合について説明する。

【００５２】次に、図６のステップ１２における消費電
荷量算出処理を、図８に示されるフローチャートのステ
ップ２１〜２６に従って説明する。先ず、ステップ２１
において、図１中のＣＰＵ１２は、入力変化の全ての条
件において基本回路内部の消費電荷量を算出する。

【００５３】次に、ステップ２２において、ＣＰＵ１２
は、基本回路が組み合わせ系の回路か否かを判断する。
組み合わせ系回路の場合、ＣＰＵ１２はステップ２３へ
移る。組み合わせ系回路は、データ系とクロック系のカ
テゴリに分類される入力ピンを持たない回路である。そ
のステップ２３において、ＣＰＵ１２は、１入力変化の
条件をカテゴリ毎に分類し、更に出力が変化するかしな
いかで分類し、カテゴリ毎に消費電荷量を求め、それら
を第１，第２消費電力Ｑ０，Ｑ１とする。

【００５４】このとき、ＣＰＵ１２は、出力が変化しな
い条件で消費する電荷量を算出し、その平均値を第１消
費電力Ｑ０とする。また、ＣＰＵ１２は、出力が変化す
る条件で消費する電荷量を算出し、その平均値を第２消
費電力Ｑ１とする。

【００５５】ステップ２２において、基本回路が組み合
わせ系回路ではない、即ち基本回路が順序系回路の場
合、ＣＰＵ１２はステップ２２からステップ２４へ移
る。順序系回路は、データ系とクロック系のカテゴリに
分類される入力ピンを持つ回路である。

【００５６】ステップ２４において、ＣＰＵ１２は、１
入力変化の条件をカテゴリ毎に分類し、更に出力が変化
するかしないかで分類する。そして、ＣＰＵ１２は、カ
テゴリと出力変化に応じて消費電荷量を算出し、その算
出結果を第１，第２消費電力Ｑ０，Ｑ１とする。その算
出を、カテゴリ毎に説明する。

【００５７】［データ系カテゴリの入力ピンに対する消
費電力］この場合、ＣＰＵ１２は、第１消費電力Ｑ０を
ゼロ（０）とする。これは、入力信号（データ信号）が
１変化すればいづれ出力が１変化する、即ち入力の変化
に対して出力が必ず変化するからである。そして、ＣＰ
Ｕ１２は、入力信号（データ信号）が１変化してから出
力が１変化するまでに回路内部のデータパス部分で消費
する電荷量を算出し、その算出結果の平均値を第２消費
電力Ｑ１とする。

【００５８】［クロック系カテゴリの入力ピンに対する
消費電力］この場合、ＣＰＵ１２は、入力信号（クロッ
ク信号）が１変化することによって回路内部のクロック
パス部分で消費する電荷量を算出し、その算出結果の平
均値を第１消費電力Ｑ０とする。そして、ＣＰＵ１２
は、第２消費電力Ｑ１を０（ゼロ）とする。これは、入
力信号（クロック信号）が１変化しても出力は１変化し
ないからである。

【００５９】［その他のカテゴリの入力ピンに対する消
費電力］この場合、ＣＰＵ１２は、ステップ２３におけ
る組合せ系回路の場合の算出方法と同様に求めた電荷量
の平均値を第１，第２消費電力Ｑ０，Ｑ１とする。

【００６０】次に、図６中のステップ１３における係数
算出処理を、図９に示されるフローチャートのステップ
３１〜３６に従って説明する。先ず、ステップ３１にお
いて、図１中のＣＰＵ１２は、コントロール系カテゴリ
に分類した入力ピンにおける有効極性（出力信号を止め
る際の状態）を得る。

【００６１】次に、ステップ３２において、ＣＰＵ１２
は、基本回路が組み合わせ系の回路か否かを判断する。
組み合わせ系回路の場合、ＣＰＵ１２はステップ３３へ
移る。そのステップ３３において、ＣＰＵ１２は、１入
力変化の条件をカテゴリ毎に分類し、更に出力が変化す
るかしないかで分類し、カテゴリ毎に係数Ｐを算出す
る。係数Ｐは、コントロールが有効でない（出力信号を
止めていない）場合の出力が変化する条件の数を、コン
トロールが有効でない（出力信号を止めていない）場合
の全ての条件の数で割った値とする。

【００６２】ステップ３２において、基本回路が組み合
わせ系回路ではない、即ち基本回路が順序系回路の場
合、ＣＰＵ１２はステップ３２からステップ３４へ移
る。そのステップ３４において、ＣＰＵ１２は、１入力
変化の条件をカテゴリ毎に分類し、カテゴリ毎に係数Ｐ
を算出する。その算出を、カテゴリ毎に説明する。

【００６３】［データ系カテゴリの入力ピンに対する係
数］この場合、ＣＰＵ１２は、係数Ｐを１とする。これ
は、入力信号（データ信号）が１変化すればいづれ出力
信号が１変化する、即ち入力の変化に対して出力が必ず
変化するからである。

【００６４】［クロック系カテゴリの入力ピンに対する
係数］この場合、ＣＰＵ１２は、係数Ｐを０（ゼロ）と
する。これは、入力信号（クロック信号）が１変化して
も出力信号は１変化しないからである。

【００６５】［その他のカテゴリの入力ピンに対する係
数］この場合、ＣＰＵ１２は、ステップ３３における組
合せ系回路の場合の算出方法と同様に、１入力変化の条
件をカテゴリ毎に分類し、更に出力が変化するかしない
かで分類し、カテゴリ毎に係数Ｐを算出する。

【００６６】上記したライブラリ作成処理を、図１０に
示す単位回路（以下、セルという）について説明する。
このセル４１は、基本回路としてのクロック制御回路
（以下、制御回路という）４２，フリップフロップ回路
（以下、ＦＦ回路という）４３を含む。セル４１は、入
力端子４４ａ〜４４ｄ，出力端子４５を持つ。第１入力
端子４４ａはＦＦ回路４３の入力端子Ｄに接続され、デ
ータ信号が入力される。第２入力端子４４ｂは制御回路
４２のクロック端子ＣＫに接続され、クロック信号が入
力される。第３入力端子４４ｃは制御回路４２の制御端
子ＩＨに接続され、クロック制御信号が入力される。制
御回路４２の出力端子はＦＦ回路４３のクロック端子Ｃ
Ｋに接続される。第４入力端子４４ｄはＦＦ回路４３の
制御端子ＣＬに接続され、データ制御信号が入力され
る。ＦＦ回路４３の出力端子Ｑは出力端子４５に接続さ
れる。

【００６７】制御回路４２は、第３入力端子４４ｃを介
して制御端子ＩＨに入力されるクロック制御信号に基づ
いて、第２入力端子４４ｂを介してクロック端子ＣＫに
入力されるクロック信号に基づいて出力信号を制御す
る。詳述すれば、制御回路４２は、所定のレベル（例え
ばＨレベル）のクロック制御信号に基づいて、第２入力
端子４４ｂを介してクロック端子ＣＫに入力されるクロ
ック信号を、ＦＦ回路４３のクロック端子ＣＫに出力す
る。制御回路４２は、Ｌレベルのクロック制御信号に基
づいて、Ｌレベルの信号を出力する。これにより、制御
回路４２は、ＦＦ回路４３のクロック端子ＣＫをネゲー
ト（Negate）する。

【００６８】ＦＦ回路４３は、クロック端子ＣＫに入力
されるクロック信号に基づいて、データ端子Ｄから入力
される信号に対応する信号を出力端子Ｑから出力する。
また、ＦＦ回路４３は、制御端子ＣＬから入力される制
御信号に応答して出力端子Ｑをクリアする。

【００６９】上記のセル４１に対して、図１のＣＰＵ１
２は、図６のステップ１１において、制御回路４２，Ｆ
Ｆ回路４３の入力端子を、その用途に応じてカテゴリに
分類する。即ち、図１１（ａ）に示すように、ＣＰＵ１
２は、制御回路４２のクロック端子ＣＫをクロック系
（ＣＬＯＣＫ系）カテゴリに、制御端子ＩＨをクロック
コントロール系（Ｃ＿ＣＮＴＬ系）カテゴリに分類す
る。

【００７０】また、図１１（ｂ）に示すように、ＣＰＵ
１２は、ＦＦ回路４３のクロック端子ＣＫをクロック系
カテゴリ、制御端子ＣＬをデータコントロール系（Ｄ＿
ＣＮＴＬ系）カテゴリに、データ端子Ｄをデータ系（Ｄ
ＡＴＡ系）カテゴリに分類する。

【００７１】次に、ＣＰＵ１２は、上記のように分類し
た入力ピンに対して、図６のステップ１２（図８のステ
ップ２１〜２６）において、カテゴリ毎に第１，第２消
費電力Ｑ０，Ｑ１を算出する。

【００７２】それぞれクロック端子ＣＫを持つ制御回路
４２，ＦＦ回路４３は、順序系回路である。従って、図
１２（ａ）（ｂ）に示すように、ＣＰＵ１２は、両回路
４２，４３について、図８のステップ２１，２４〜２６
に従って第１，第２消費電力Ｑ０，Ｑ１を算出する。ま
た、図１３（ａ）（ｂ）に示すように、ＣＰＵ１２は、
両回路４２，４３について、図９のステップ３１，３４
〜３６に従って係数Ｐを算出する。

【００７３】このようにして、ＣＰＵ１２は、図２の第
１ファイル２１に格納された全ての基本回路に対して入
力ピンのカテゴリ、第１，第２消費電力Ｑ０，Ｑ１、係
数Ｐを算出し、その算出結果を第２ファイル２２に格納
する。

【００７４】次に、図２中のステップ２における論理予
測処理を、図１４に示されるフローチャートのステップ
４１〜４７に従って説明する。論理予想処理は、ステッ
プ４１〜４４の論理データ予想処理と、ステップ４５〜
４７からなる負荷容量予想処理からなる。

【００７５】先ず、ステップ４１において、図１中のＣ
ＰＵ１２は、第４ファイル２４に格納された仕様データ
に含まれる回路ブロックの論理規模から、使用される基
本回路の種類とその数を予想し、その様相結果を論理デ
ータとして第５ファイル２５に格納する。

【００７６】図１４のステップ４１は、ステップ４２〜
４４から構成されている。ステップ４２において、ＣＰ
Ｕ１２は、第４ファイル２４のデータ（ライブラリ）か
ら、回路ブロックの論理規模及び用途にマッチした基本
回路の使用比率を入力する。ライブラリには、過去の統
計結果を基に、回路ブロックの論理規模、用途別に作成
された基本回路の使用比率が予め格納されている。

【００７７】次に、ステップ４３において、ＣＰＵ１２
は、基本回路の使用比率がステップ４２の使用比率にな
るように、かつ基本回路のトータルの規模がブロック内
の論理規模に収まるように基本回路の種類と数を決定す
る。そして、ＣＰＵ１２は、決定結果を第５ファイル２
５に格納する。

【００７８】図１５は、ある用途の回路ブロックにおけ
る基本回路の使用比率と、各基本回路の論理規模を示
す。論理規模は、基本回路を構成するベーシックセルの
数（ＢＣ）により表される。

【００７９】今、この用途におけるブロック内の論理規
模を２０００（ＢＣ）である。この場合、ＣＰＵ１２
は、使用比率に基本回路の１つの論理規模を掛けて比率
を個数に想定した場合の基本回路毎の規模を求める。即
ち、ＣＰＵ１２は、基本回路Ａ＝１８（＝３×６）、基
本回路Ｂ＝３５（＝５×７）、基本回路Ｃ＝１６（＝２
×８）を得る。

【００８０】次に、ＣＰＵ１２は、上記各基本回路の規
模の和を求めることで比率を個数に想定した場合の１セ
ットの規模を求める。これにより、１セットの規模＝６９（＝１８＋３５＋１６）となる。

【００８１】次に、ＣＰＵ１２は、ブロックの論理規模
を１セットの規模で除算した結果を求めることでブロッ
クに何セットはいるかを求める。即ち、２０００／６９＝２８．９８＝２８セットとなる。

【００８２】上記において、ＣＰＵ１２は、比率を１個
と想定したので、上記セット数に比率を掛けて実際の基
本回路の数を求める。即ち、各基本回路の規模は、Ａ＝２８×３＝８４個（規模：５０４（＝８４×６）
）Ｂ＝２８×５＝１４０個（規模：９８０（＝１４０×
７））Ｃ＝２８×２＝５６個（規模：４４８（＝５６×８）
）となり、これにより回路ブロックの合計規模は１９３２
個（ＢＣ）となる。

【００８３】次に、ステップ４４において、ＣＰＵ１２
は、ステップ４３において決定した回路のうち、フリッ
プフロップ回路の数を調べ、クロック系統別にフリップ
フロップ回路を割り振る。ＣＰＵ１２は、クロック系統
のそれぞれに必要なクロックバッファ回路の種類と数を
決定する。そして、ＣＰＵ１２は、決定結果を第５ファ
イル２５に格納する。

【００８４】次に、負荷容量予想処理を、ステップ４５
〜４７に従って説明する。先ず、ステップ４５におい
て、図１中のＣＰＵ１２は、ステップ４１において予想
した基本回路の構成から配線容量を見積もる。そして、
ＣＰＵ１２は、見積もった配線容量値を第６ファイル２
６に格納する。

【００８５】図１４のステップ４５は、ステップ４６，
４７から構成されている。ステップ４６において、ＣＰ
Ｕ１２は、クロックバッファ回路以外の出力ピンと接続
する配線の容量を見積もる。詳述すると、先ず、ＣＰＵ
１２は、ブロック内の平均入力容量を、回路ブロックに
含まれる基本回路の平均入力容量値に回路ブロック内の
配線の平均分岐数を乗算して得る。次に、ＣＰＵ１２
は、平均配線容量値を、出力ピンの数から信号配線の本
数を見積もり、その本数に基づく値として得る。そし
て、ＣＰＵ１２は、回路ブロック内の平均配線容量値と
ブロック内の平均入力容量値を合計し、その合計値を回
路ブロックにおける配線容量とする。ＣＰＵ１２は、こ
のようにして得た配線容量値を負荷容量データとして第
６ファイル２６に格納する。

【００８６】次に、ステップ４７において、ＣＰＵ１２
は、クロックバッファ回路の出力ピンと接続する配線の
容量値を得る。詳述すると、先ずＣＰＵ１２は、クロッ
ク系統別にクロックバッファ回路が分担する領域（クロ
ック信号を必要とする複数の基本回路が配置される領
域）の面積を見積もる。

【００８７】この時、ＣＰＵ１２は、初段のクロックバ
ッファ回路の負荷の配線容量分を、α×（√分担面積
１）／２当たりの配線容量により得る。尚、αはマン
ハッタン長補正係数であり、最小値１〜最大値２の値が
予め設定される。また、分担面積１はクロック系統別の
分担面積である。ＣＰＵ１２は、初段以降の各クロック
バッファ回路の負荷の配線容量分を、α×（√分担面積
２）×駆動バッファ数あたりの配線容量により得る。
尚、分担面積２は、前段のクロックバッファ回路が分担
する領域の面積を、前段のクロックバッファ回路が駆動
する後段のクロックバッファ回路の数で除算した結果の
値である。

【００８８】次に、ＣＰＵ１２は、クロックバッファ回
路の入力容量値と、駆動するクロックバッファ回路の数
を乗算し、その結果をクロックバッファ回路の入力容量
値として得る。そして、ＣＰＵ１２は、先に得た配線容
量値に入力容量値を加算し、その結果をクロックバッフ
ァ回路の出力ピンと接続する配線の容量値とする。ＣＰ
Ｕ１２は、このようにして得た配線容量値を負荷容量デ
ータとして第６ファイル２６に格納する。

【００８９】以上既述したステップ４１〜４７の処理に
より、ＣＰＵ１２は、回路ブロックの構成を確定する。
そして、ＣＰＵ１２は、確定した回路ブロックの構成に
従って回路ブロックの消費電力を、図２のステップ３に
より算出する。このようにして、ＣＰＵ１２は、論理設
計が完了する前に回路ブロックの消費電力値を得ること
ができる。

【００９０】次に、図２中のステップ３における消費電
力演算処理を、図１６に示されるフローチャートのステ
ップ５１〜５５に従って説明する。先ず、ステップ５１
において、図１中のＣＰＵ１２は、第３ファイル２３か
ら回路ブロック内の基本回路の動作率を、第５ファイル
２５から基本回路の結線情報を、第６ファイル２６から
配線容量を得る。

【００９１】ステップ５２において、ＣＰＵ１２は、基
本回路内部の平均消費電流Icell を算出する。ステップ
５３において、ＣＰＵ１２は、基本回路の出力ピンと接
続する配線の充放電による平均消費電流を算出する。こ
の算出において、ＣＰＵ１２は、下記式に従って基本回
路の出力ピンと接続する配線の充放電による消費エネル
ギー（消費電流）Inetを算出する。

【００９２】 Inet(x)＝0.5×C(x)×V(x)×D(x) ---(8) 但し、・C(x)は次段の入力容量を含む各配線の配線容量、・V(x)は各配線の信号の振幅電圧、・D(x)は各配線の単位時間あたりの平均信号変化数（動
作率／動作周期）、である。

【００９３】ステップ５４において、ＣＰＵ１２は、回
路ブロックに含まれる全ての基本回路の平均消費電流を
求めたか否かを判断する。そして、ＣＰＵ１２は、全て
の基本回路に対して平均消費電流を求めていない場合、
ステップ５４からステップ５２へ移る。このように、Ｃ
ＰＵ１２は、ステップ５２〜５４の各処理を繰り返し実
行することにより、回路ブロックに含まれる全ての基本
回路について平均消費電流を求める。

【００９４】ステップ５５において、ＣＰＵ１２は、各
基本回路内部の平均消費電流Icellと充放電による平均
消費電流Inetを合計し、回路ブロック全体の平均消費電
流Itotalを算出する。即ち、ＣＰＵ１２は、 Itotal＝ΣIcell(i)＋ΣInet(j) ---(9) により基本回路の消費電流の消費電流と配線の充放電に
よる消費電流の総和を得る。但し、・ｉ＝１→基本回路の数、・ｊ＝１→配線の数である。

【００９５】そして、ＣＰＵ１２は、このようにして求
めた回路ブロック全体の平均消費電流を、消費電力デー
タとして第７ファイル２７に格納する。図１７は、回路
ブロック全体の平均消費電流を求める処理を説明するた
めの回路ブロックを示す。この回路ブロック５１は、基
本回路５２ａ〜５２ｄ、入力端子５３ａ〜５３ｃ、出力
端子５４ｘ，５４ｙ、基本回路５２ａ〜５２ｄの出力端
子に接続される配線５５ａ〜５５ｅを含む。

【００９６】先ず、ＣＰＵ１２は、各基本回路５２ａ〜
５２ｄ内部の消費電力Icell(1)〜Icell(4)を算出する。
次に、ＣＰＵ１２は、各配線５５ａ〜５５ｅの充放電に
よる消費電流を、上記式（８）により求める。例えば、
第１配線５５ａの配線容量をＣ（１）、第１配線５５ａ
の単位時間あたりの平均信号変化数をＤ（１）とする
と、第１配線５５ａの充放電による消費電流Inet(1)
は、 Inet(1)＝0.5×C(1)×V(1)×D(1) ---(10) となる。ＣＰＵ１２は、第１配線５５ａの充放電による
消費電流Inet(1) と同様に、第２〜第５配線５５ｂ〜５
５ｅの消費電流Inet(2) 〜Inet(5) を得る。そして、Ｃ
ＰＵ１２は、これら消費電流Inet(1) 〜Inet(5) と、各
基本回路５２ａ〜５２ｄ内部の消費電力Icell(1)〜Icel
l(4)の総和を求め、その結果を消費電力データとして図
１６の第７ファイル２７に格納する。

【００９７】次に、図１６中のステップ５２における平
均消費電流算出処理を、図１８に示されるフローチャー
トのステップ６１〜６９に従って説明する。尚、ここで
は、図１０のセル４１を構成する基本回路としてのフリ
ップフロップ回路（ＦＦ回路）４３について平均消費電
流を算出する場合について説明する。

【００９８】先ず、ステップ６１において、図１中のＣ
ＰＵ１２は、回路ブロックに含まれる基本回路の入力端
子を、その端子の用途、消費エネルギーにより予め定め
たカテゴリに分類する。

【００９９】次に、ステップ６２において、ＣＰＵ１２
は、基本回路の消費電力データ及び係数を、第２ファイ
ル２２から入力する。その消費電力データ及び係数Ｐを
図２０に示す。尚、図２０における回路Ａは図１０の制
御回路４２であり、回路Ｂは図１０のＦＦ回路４３であ
る。

【０１００】ステップ６３において、ＣＰＵ１２は、ス
テップ６１において分類したカテゴリ毎に、入力信号の
変化確率を算出する。図１０のＦＦ回路４３は、入力端
子として、クロック系カテゴリに分類されるクロック端
子ＣＫ，データコントロール系カテゴリに分類される制
御端子ＣＬ，データ系カテゴリに分類されるデータ端子
Ｄを持つ。

【０１０１】このＦＦ回路４３について、ＣＰＵ１２
は、以下のようにカテゴリ毎に動作率又はネゲート率を
定義し、信号変化確率を得る。・クロック系及びデータ系カテゴリには、動作率を定義
する。・コントロール系カテゴリには、動作率とネゲート率を
定義する。但し、ネゲート率と動作率は、相関がないの
で区別する。そして、ネゲート率は、コントロールの対
象となるカテゴリに対して作用する。

【０１０２】図１０のＦＦ回路４３の場合、ＣＰＵ１２
は、入力ピンを以下のように取り扱う。・出力端子Ｑから出力される出力信号の動作（変化）
は、クロック端子ＣＫの信号が動作している限り、デー
タ端子Ｄに入力されるデータ信号の動作（変化）に依存
する。・クロック端子ＣＫは、制御回路４２のＣ＿ＣＮＴＬ系
カテゴリに分類される制御端子ＩＨに入力されるクロッ
クコントロール信号により、ネゲートされる確率があ
る。従って、Ｃ＿ＣＮＴＬ系カテゴリに分類される入力
端子のネゲート率は、ＦＦ回路４３のクロック系カテゴ
リに分類されるクロック端子ＣＫへの入力信号が制御さ
れると共に、データ系カテゴリに分類されるデータ端子
Ｄに対するネゲート率となる。

【０１０３】図２１（ａ）にフル（ＦＵＬＬ）動作のク
ロック信号を、図２１（ｂ）にネゲートされ部分動作す
るクロック信号を示す。図２１（ａ）のクロック信号の
場合、ＣＰＵ１２はデータ系カテゴリに分類する入力端
子の動作率を、出力ピンの動作率と同じにする。

【０１０４】一方、図２１（ｂ）のクロック信号の場
合、そのクロック信号が入力されない、即ち図１０のＦ
Ｆ回路４３が持つクロック端子ＣＫの状態が変化しない
間、出力端子も変化しない。これにより、ＣＰＵ１２
は、データ系カテゴリに分類したデータ端子Ｄの動作率
を、入力ピンＤの動作率＝＞出力ピンＱの動作率とする。

【０１０５】そして、これによる効果を、クロック動作
比Ｒｃｋで表現する。即ち、ＣＰＵ１２は、クロック動作比Ｒｃｋ＝クロックの動作率／クロックの
最大の動作率とする。

【０１０６】図２２は、このステップ６３において算出
されるカテゴリ毎の動作率を示す。尚、図中、Ｄ＿ＣＮ
ＴＬ系とＣ＿ＣＮＴＬ系のカテゴリに示す（ｎｅｇａ）
は、値がネゲート率（Ｎｇｄ，Ｎｄｃｋ）であることを
示す。

【０１０７】ステップ６４において、ＣＰＵ１２は、出
力端子の変化確率の係数に対する補正を行う。入力ピン
のカテゴリは、基本回路の動作に着目し分類される。従
って、計算もカテゴリ毎に実施される。これにより、各
カテゴリで扱うパラメータを工夫し、計算精度を向上さ
せることが可能となる。

【０１０８】即ち、ＣＰＵ１２は、クロック系カテゴリ
に分類した入力ピンの係数Ｐを、 P＝P×(1-Ngck) ---(11) により補正する。また、ＣＰＵ１２は、データ系カテゴ
リに分類した入力ピンの係数Ｐについて、クロック系カ
テゴリが混在している回路では、 P＝P×(1-Ngd)×Rck ---(12) により補正する。一方、クロック系カテゴリが混在して
いない回路では、ＣＰＵ１２は、 P＝P×(1-Ngd) ---(13) により補正する。

【０１０９】ステップ６５において、ＣＰＵ１２は、動
作率の見積もり、回路の係数の算出、確率係数の算出を
行う。ステップ６５は、ステップ６６〜６８から構成さ
れている。

【０１１０】先ず、ステップ６６において、ＣＰＵ１２
は、動作率の見積もりを行う。この動作率を見積もる処
理において、入力端子の動作率のみ与えられている場合
（論理予想の時であって、回路接続情報が与えられてい
ない場合）、ＣＰＵ１２は、ステップ６４において求め
た補正後の値を用いる。

【０１１１】また、この処理において、入出力端子の動
作率が与えられている場合（ネットの接続情報がある場
合）、ＣＰＵ１２は、図１９に示すステップ７１〜７３
に従って、入力端子と出力端子の動作率から確率係数を
見積もる。

【０１１２】これは、ライブラリから読み出され与えら
れる基本回路の動作確率Ｐと、与えられた実際の入出力
端子の動作率と異なるためである。ライブラリ中の動作
確率Ｐは、入力端子の全ての条件に対して論理解析によ
り求められている。しかし、実際の回路は、入力信号の
全ての条件を用いる訳ではない。そのため、与えられた
実際の入出力の動作率から、入力端子のカテゴリ毎に確
率係数を求める訳である。

【０１１３】即ち、ＣＰＵ１２は、ステップ７１におい
て、入出力端子の動作率が与えられているか否かを判断
する。その判断結果により、動作率が与えられている場
合、ＣＰＵ１２は、ステップ７２，７３の処理を実施す
る。ステップ７２の処理は出力端子の仮想動作率を得る
ための処理であり、ステップ７３の処理は入力ピンのカ
テゴリ毎に出力端子の動作率を得るための処理である。

【０１１４】［出力端子の仮想動作率Ａｐの算出］ステ
ップ７２において、ＣＰＵ１２は、基本回路の入力端子
の動作率と出力端子の動作率から、入力端子の動作に対
して出力端子が動作する仮想動作率を求める。即ち、Ｃ
ＰＵ１２は、 Ap(y,d)＝Pe(y,d)×A(d) ---(14) により、基本回路の出力端子の仮想動作率を得る。但
し、・Ap(y,d)は入力端子の動作率とライブラリから入力し
た基本回路の係数Ｐ（図１３参照）から求めた出力端子
ｙの仮想動作率、・Pe(y,d)は入力ピンカテゴリｄでの、出力ピンｙへの
出力ピン別係数、・A(d)は入力ピンカテゴリｄの動作率、である。

【０１１５】［入力ピンカテゴリ毎の出力端子動作率
（Aoc(y,d)）の算出］ステップ７３において、ＣＰＵ１
２は、ステップ７２において求めた出力端子の仮想動作
率から、実際の動作率をカテゴリ毎に求める。即ち、Ｃ
ＰＵ１２は、 Aoc(y,d)＝Ao(y)×Ap(y,d)／ΣAp(y,c) ---(15) により、出力端子の動作率をカテゴリ毎に得る。但し、・Aoc(y,d)はピンカテゴリｄの入力による、出力ｙの動
作率、・Ao(y) は論理情報から入力した出力ｙの動作率、・ΣAp(y,c) は入力端子の動作率と図１３（ａ），
（ｂ）の係数ｐからカテゴリ毎に求めた出力端子ｙの動
作率の総和、である。

【０１１６】上記のステップ６６における処理を、図２
３に従って説明する。今、基本回路６１は、データ端子
Ｄとクロック端子ＣＫと出力端子Ｘを持つ。各端子Ｄ，
ＣＫ，Ｘには、同じ値（２．０）の動作率Ａが与えられ
ている。そして、データ系カテゴリに分類されるデータ
端子Ｄでの、出力端子Ｘへの係数Ｐ（上記式（１４）で
は係数Ｐｅ）として「０．８」が与えられている。同様
に、クロック系カテゴリに分類されるクロック端子ＣＫ
での、出力端子Ｘへの係数Ｐ＝０．４が与えられてい
る。

【０１１７】この基本回路６１において、ＣＰＵ１２
は、与えられた変化率Ｐに基づく出力端子Ｘの動作率を
求める。データ系カテゴリに分類されるデータ端子Ｄに
対する出力端子Ｘの動作率Ａｐ（Ｘ，Ｄ）は、 Ap(X,D)＝P(X,D)×A(D)＝0.8×2.0＝1.6 となる。同様に、クロック系カテゴリに分類されるクロ
ック端子ＣＫに対する出力端子Ｘの仮想動作率Ａｐ
（Ｘ，ＣＫ）は、 Ap(X,CK)＝P(X,CK)×A(CK)＝0.4×2.0＝0.8 となる。

【０１１８】次に、ＣＰＵ１２は、出力端子Ｘの動作率
を算出する。データ系カテゴリにおける出力端子Ｘの動
作率Ａｏｃ（Ｘ，Ｄ）は、となる。同様に、クロック系カテゴリにおける出力端子
Ｘの動作率Ａｏｃ（Ｘ，ＣＫ）は、となる。このようにして、ＣＰＵ１２は、与えられた出
力端子の動作率を、カテゴリ毎に与えられた係数（確率
係数）Ｐに応じて分割した実際の出力端子Ｘの動作率を
得る。

【０１１９】次に、ステップ６７において、ＣＰＵ１２
は、基本回路の回路係数を算出する。この回路係数は、
第２ファイル２２に含まれる係数を、基本回路の実際の
動作率に応じて補正したものである。この算出処理にお
いて、ＣＰＵ１２は、 P(d)＝ΣAoc(y,d)×Psso(d)／A(d) ---(16) Psso(d)＝Pcell(d)／ΣP(y,d) ---(17) により各入力ピンにおける回路係数Ｐを得る。但し、・P(d)はカテゴリｄの入力ピンに対する回路係数、・Aoc(y,d)はカテゴリｄの入力ピンによる出力端子ｙの
動作率、即ち上記ステップ６６において求めた動作率、・Psso(d) はカテゴリｄでの回路係数と各出力端子への
係数の合計に対する比率、・Pcell(d)はカテゴリｄの入力ピンによるセルの係数、・P(y,d) ：カテゴリｄの入力ピンによる出力端子ｙへ
の係数、である。

【０１２０】このステップ６７は、基本回路が複数の出
力端子を持ち、それら出力端子が変化する場合の消費電
力計算を簡略化するためである。即ち、基本回路が複数
の出力端子を持つ場合、入力端子の変化に対して何れの
出力端子が変化するかの情報を持たなければならない。
更に、入力端子の変化に対して変化する出力端子の組合
せの情報を持たなければならない。このことは、消費電
力算出処理の計算量を多くし、処理の長時間化を招く。
そのため、このステップ６７では、複数の出力端子を持
つ基本回路において、入力端子の変化に対して１つ以上
の出力端子が変化する場合の変化確率を扱うことによ
り、消費電力算出処理の計算量を少なくする。

【０１２１】今、図２４に示す基本回路６２は入力端子
Ａ，Ｂと出力端子Ｘ１，Ｘ２を持つ。そして、入力端子
Ａの変化に対する出力端子Ｘ１，Ｘ２の変化確率をそれ
ぞれ係数Ｐ＝０．４とする。入力端子Ａの変化に対して
出力端子Ｘ１，Ｘ２が同時に変化すれば、入力端子の変
化に対する出力端子の変化確率の係数Ｐは大きい方の値
（この場合は０．４）となる。一方、入力端子Ａの変化
に対して出力端子Ｘ１，Ｘ２が同時に変化しない場合、
その変化確率は両出力端子Ｘ１，Ｘ２の変化確率の和と
なる。

【０１２２】このため、基本回路の代表値の変化確率Ｐ
ｃｅｌｌと、各出力端子に対する変化確率Ｐの総和の比
を比率Ｐｓｓｏとして求める。この比率Ｐｓｓｏに基づ
いてカテゴリにおける変化確率を補正する。これによ
り、ライブラリに保持するパラメータの数、消費電力演
算処理の計算量を少なくすることができる。

【０１２３】ステップ６８において、ＣＰＵ１２は、入
力端子の確率係数Ｐ１，Ｐ０を、カテゴリ毎に算出す
る。即ち、ＣＰＵ１２は、 D(x)＝A(x)／Tb ---(18) により入力ピンの変化率を得る。但し、・x は入力ピンを分類したカテゴリ、・A(x)は論理情報から得る各入力ピンのカテゴリ毎の動
作率、・Tbは論理情報から得る動作周期、である。上記により得た入力ピンの変化率を基に、ＣＰ
Ｕ１２は、 P1(x)＝D(x)×P(x) ---(19) P0(x)＝D(x)×(1-P(x)) ---(20) により入力端子の変化確率Ｐ１，Ｐ０を得る。尚、数と
確率係数は等価であるため、ここでは確率係数を用いて
説明している。

【０１２４】ステップ６９において、ＣＰＵ１２は、基
本回路の平均消費電流Icell を、 Icell＝ΣNin×(P0(i)×Q0(i)＋P1(i)×Q1(i)) ---(21) により算出する。

【０１２５】但し、・ｉは１からＮｃａまでの整数であり、・Nca は入力ピンカテゴリ数、・Nin は各ピンカテゴリに属する入力ピンの数、・Q0(i) は予め算出される出力動作なしのセルの平均消
費電荷量、・Q1(i) は予め算出される出力動作ありのセルの平均消
費電荷量、である。

【０１２６】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。（１）基本回路の入力が変化した場合に、回路の出力が
変化しない場合の第１消費電力Ｑ０と、入力変化に対し
て出力が変化する場合の第２消費電力Ｑ１と、入力変化
に応じて出力が変化する数に対応する係数Ｐに基づい
て、基本回路の消費電力を求めるようにした。その結
果、回路の負荷を駆動する消費エネルギーのみならず、
回路内部の消費エネルギーを含めて解析が可能な為、実
用的でかつ精度の高い消費電力を見積もることができ
る。

【０１２７】（２）基本回路の消費電力データ第１，第
２消費電力Ｑ０，Ｑ１、及びそれらに係わる係数Ｐを予
めカテゴリ毎にライブラリとして用意し、カテゴリ毎に
消費電力を計算するようにした。その結果、従来のよう
に基本回路のピン毎に計算する必要がなく、簡易でかつ
高精度な消費電力の見積りができる。

【０１２８】（３）集積回路の規模から、消費電力デー
タが予め見積もられた基本回路の使用数を含む論理デー
タを作成し、論理データに基づいて算出した基本回路の
使用数と、該基本回路の消費電力データから集積回路の
消費電力を算出するようにした。その結果、論理設計が
完了する前の早い設計段階において、精度の高い消費電
力値を得ることができる。これにより、設計の早い段階
で適切な電源配線設計が可能となる。このことは、設計
の出戻り（再電源配線設計）を最小限におさえつつより
小型のレイアウトが実現でき、かかる半導体装置の集積
度向上及び信頼性向上に寄与するところが大きい。

【０１２９】尚、前記実施形態は、以下の態様に変更し
てもよい。 ○上記実施形態において、図２の動作条件データ（第３
ファイル２３）を、論理データ、外部動作条件等から求
め、それを用いるようにしてもよい。

【０１３０】図２５は、消費電力ライブラリを参照して
論理データと外部動作条件から動作条件データを作成す
る処理のフローチャートを示す。図２５において、予め
作成された複数の基本回路を含む集積回路の論理データ
が格納されたファイル７１と、予め作成された集積回路
の動作条件である外部動作条件が格納されたファイル７
２が与えられる。

【０１３１】先ず、ステップ８１において、図１のＣＰ
Ｕ１２は、ファイル７２の外部動作条件から外部入力の
ピンカテゴリを得て、該当ピンカテゴリの情報を出力に
伝える。この場合、出力に伝える条件は、回路の全入力
に同じカテゴリが入力された場合である。

【０１３２】次に、ステップ８２において、ＣＰＵ１２
は、第２ファイル２２の消費電力ライブラリで予め与え
られた各基本回路の入力端子のピンカテゴリから、集積
回路の入力に向かって、順に検索を行う。この際、ステ
ップ８１により回路要素のピンカテゴリと同じピンカテ
ゴリとして確定した配線要素に届いた場合、検索経路全
てを該当ピンカテゴリが伝わる部分として確定させる。

【０１３３】次に、ステップ８３において、ＣＰＵ１２
は、上記ステップ８１，８２により確定したクロック伝
達部分に対して、ファイル７２から得たクロック信号の
動作率を、各基本回路の動作率として与える。このと
き、集積回路が複数のクロック入力部／動作率を持つ場
合、該当基本回路に入力している入力部の動作率を採用
する。また、基本回路に入力されるクロック信号が複数
種類となる場合、各信号入力の優先度（例えば、ファイ
ル７２の外部動作条件、ファイル２２の消費電力ライブ
ラリにより定めた優先度、又は動作率の大小）に基づい
て決定する。

【０１３４】この様にして各基本回路毎に決定した動作
率を含む動作条件データを格納した第３ファイル２３を
作成する。次に、図２５のフローチャートの手法を、ク
ロックカテゴリを例として具体例を説明する。

【０１３５】今、図２６の集積回路８１は、複数の基本
回路８２ａ〜８２ｆと、複数の入力端子及び出力端子を
備える。その入力端子のうち、第１入力端子８３ａに外
部クロック信号ＣＫＡが供給され、第２入力端子８３ｂ
に外部クロック信号ＣＫＢが供給される。各外部クロッ
ク信号ＣＫＡ，ＣＫＢの動作率は、それぞれ2.0、4.0で
ある。また、基本回路８２ｃの入力端子ＣＩ１、基本回
路８２ｄの入力端子ＣＩ２、基本回路８２ｅの入力端子
ＣＩ３が、クロック信号が供給されるべき入力端子であ
る。これらの情報がファイル７１の外部動作条件により
与えられる。

【０１３６】先ず、ステップ８１において、上記の情報
から、第１入力端子８３ａに接続された配線Ｌ１、第２
外部端子８３ｂに接続された配線Ｌ２，Ｌ３，Ｌ４をク
ロックカテゴリに分類する。そして、基本回路８２ｆ
は、その回路の全入力に同じカテゴリの信号が入力され
る。従って、基本回路８２ｆの出力に入力のカテゴリを
伝え、配線Ｌ５をクロックカテゴリに分類する。更に、
入出力が全てクロックカテゴリに分類されることから、
基本回路８２ｆをクロックカテゴリに分類する。

【０１３７】次に、ステップ８２において、クロック入
力端子を持つ基本回路８２ｃから回路ブロック８１の入
力に向かって検索を行う。この際、配線Ｌ１に到達する
ため、これに至る配線Ｌ６，Ｌ７を配線Ｌ１と共にクロ
ックカテゴリが伝わる部分として確定する。同様にクロ
ック入力端子を持つ基本回路８２ｄから入力に向かって
検索を行い、配線Ｌ８，Ｌ９をクロックカテゴリが伝わ
る部分として確定する。

【０１３８】次に、ステップ８３において、各基本回路
に動作率を与える。この場合、基本回路８３ａ，８２ｃ
は、第１外部端子８３ａから入力されるクロック信号Ｃ
ＫＡのみが供給されるため、クロック信号ＣＫＡの動作
率2.0 をそれらの動作率として与える。同様に、基本回
路８２ｆ，８２ｅは、第２外部端子８３ｂから入力され
るクロック信号ＣＫＢのみが供給されるため、クロック
信号ＣＫＢの動作率4.0 をそれらの動作率として与え
る。

【０１３９】基本回路８２ｂにはクロック信号ＣＫＡと
クロック信号ＣＫＢが供給される。従って、所定の優先
度（動作率の大きい方を優先する）に従って、基本回路
８２ｂにクロック信号ＣＫＢの動作率4.0 をその動作率
として与える。この結果、基本回路８２ｄに基本回路８
２ｂと同じ動作率4.0 を与える。

【０１４０】このように、論理データ及び外部動作条件
から回路ブロックに含まれる基本回路と回路ブロック内
部の配線をカテゴリに分類し、基本回路の動作率を求め
ることができる。

【０１４１】尚、図２５において、予め作成された論理
データ（ファイル７１）を用いたが、論理予測によって
作成された論理データ（図２のファイル２５）を用いて
実施しても良い。

【０１４２】○上記実施形態において、図２のステップ
３における消費電力演算処理は、論理設計完了後に行う
ようにしてもよい。図２７は、論理設計が完了して論理
データが作成された後の消費電力見積処理のフローチャ
ートを示す。この場合、第９ファイル７１には、論理設
計により作成されたＬＳＩの論理接続データ（ネットリ
ストデータ）が格納され、第１０ファイル７３には、レ
イアウト設計により作成された配線長に基づく配線容
量、各基本回路の出力負荷容量を含む負荷容量データが
格納される。

【０１４３】図１のＣＰＵ１２は、各ファイル２２，２
３，７１，７３に格納されたデータに基づいて、ステッ
プ３における消費電力演算処理を行い、その処理結果を
第７ファイル２７に格納する。このようにして、ＣＰＵ
１２は、ＬＳＩの消費電力を得る。このように、論理設
計後の論理データに基づいて消費電力を算出すること
で、論理シミュレーションを行う必要が無く、その分設
計時間を短縮することができる。

【０１４４】○上記実施形態の消費電力見積処理を、Ｌ
ＳＩ設計における他の段階において実施するようにして
もよい。図２８は、ＬＳＩの見積り段階における処理の
フローチャートを示す。

【０１４５】第１ファイル９１には、ＬＳＩ用途、規模
を示すデータが格納される。このデータに基づいて、ス
テップ９１においてＬＳＩパッケージに必要なピン数を
見積もり、その結果を第２ファイル９２に格納する。ま
た、ステップ９２において、第１ファイル９１に格納さ
れたデータに基づいて、上記実施形態の図２におけるス
テップ２，３により消費電力を見積もり、その結果を第
３ファイル９３に格納する。更に、ステップ９３におい
て、第１ファイル９１に格納されたデータに基づいて、
回路の占有面積即ちＬＳＩパッケージの面積を見積も
り、その結果を第４ファイル９４に格納する。これら第
２〜第４ファイル９２〜９４に格納した各種データと、
第５ファイル９５に格納された搭載パッケージの使用環
境データ、即ちＬＳＩの使用環境データとに基づいて、
ステップ９５において見積もり結果が正しい（使用環境
に適している）か否か（適していない）を判定する。見
積もり結果が正しい場合、次に論理設計に移ることがで
き、見積もり結果が正しくない場合、第１ファイル９１
のＬＳＩの用途，規模を示すデータを変更する。このよ
うな段階においても、ＬＳＩの消費電力を正しく見積も
ることで、ステップ９４において正しく判定し、処理時
間を短くすることができる。

【０１４６】図２９は、ＬＳＩの論理設計段階における
処理のフローチャートを示す。第１ファイル１０１には
ＬＳＩの論理データが格納される。このデータに基づい
て、ステップ１０１において消費電力を見積もり、その
結果を第２ファイル１０２に格納する。その格納された
データと、第３ファイル１０３に格納された消費電力の
節約条件に基づいて、ステップ１０２において論理回路
の規模（基本回路の数）が消費電力の条件を満たしてい
るか否かを判定する。その判定結果に基づいて、消費電
力の条件を満たすように、ＬＳＩの論理回路の構成を変
更する。この段階においても、ＬＳＩの消費電力を正し
く見積もることで、ＬＳＩの論理回路の規模を消費電力
の節約条件に基づいて短時間で最適化することができ
る。

【０１４７】図図３０は、ＬＳＩの電源設計段階におけ
る処理のフローチャートを示す。第１ファイル１１１に
は、ＬＳＩの電源配線のデータ（電源の種類、配置位
置、配線長、配線幅のデータ）が格納される。このデー
タに基づいて、ステップ１１１において、電源配線の電
源網を抽出し、その結果を第２ファイル１１２に格納す
る。第３ファイル１１３にはＬＳＩの用途，規模を示す
データが格納され、第４ファイル１１４にはＬＳＩの論
理データが格納される。ステップ１１２において、第３
ファイル１１３又は第４ファイル１１４に格納されたデ
ータに基づいて、上記実施形態の図２に示すステップ演
算処理と同様に演算処理を実施して消費電力を見積も
り、その結果を第５ファイル１１５に格納する。第２，
第５ファイル１１２，１１５に格納したデータに対して
ステップ１１３の抵抗網解析処理を行い、抵抗網の各ノ
ードにおける電圧、電圧降下、電流密度のデータを得
る。それらデータと、第６ファイル１１６に格納された
電圧降下，電流密度の制約条件に基づいて、ステップ１
１４において見積もり結果，ＬＳＩの電源配線が正しい
か否かを判定する。この判定結果に基づいてＬＳＩの電
源配線のデータを修正することにより、消費電力に対し
て最適な線幅を持つ、即ち設計マージンのすくない電源
配線を設計することにより、ＬＳＩの集積度を高め、Ｌ
ＳＩのパッケージを小さくすることができる。

【０１４８】○上記実施形態において、図２の第３ファ
イル２３に格納された動作条件データに含まれる基本回
路の動作率は、その基本回路が使用される回路ブロック
の入力信号の動作率がわかっている場合、基本回路の結
線情報に基づいて論理解析により求めた値が用いられて
も良い。

【０１４９】また、回路ブロックに含まれる全ての配線
に対して同一の値（０．１〜０．０５）を用いても良
い。尚、クロック系の配線に対しては値２を用いる。こ
のように設定した値は、論理シミュレーション，論理解
析を行うことなく消費電力を算出することを可能とす
る。

【０１５０】以上の実施形態をまとめ、本発明の構成に
関する以下の事項を開示する。（１）少なくとも１つの基本回路を含む集積回路にお
ける消費電力を見積もる消費電力見積方法であって、ラ
イブラリには、予め前記基本回路に対して見積もられた
消費電力データが格納され、前記消費電力データは、前
記基本回路の入力が変化した場合に、前記回路の出力が
変化しない場合の第１消費電力と、入力変化に対して出
力が変化する場合の第２消費電力と、入力変化に応じて
出力が変化する数に対応する係数を含み、前記集積回路
の規模から、前記消費電力データが予め見積もられた基
本回路の使用数を含む論理データを作成するステップ
と、前記論理データに基づいて算出した前記基本回路の
使用数と、該基本回路の消費電力データから前記集積回
路の消費電力を算出するステップと、を備えることを特
徴とする消費電力見積方法。

【０１５１】（２）少なくとも１つの基本回路を含む
集積回路における消費電力を見積もる消費電力見積方法
であって、前記基本回路に対して、該基本回路の入力が
変化した場合に、前記回路の出力が変化しない場合の第
１消費電力と、入力変化に対して出力が変化する場合の
第２消費電力と、入力変化に応じて出力が変化する数に
対応する係数を含む消費電力データを見積もるステップ
と、前記集積回路の規模から、前記消費電力データが見
積もられた基本回路の使用数を含む論理データを作成す
るステップと、前記論理データに基づいて算出した前記
基本回路の使用数と、該基本回路の消費電力データから
前記集積回路の消費電力を算出するステップと、を備え
ることを特徴とする消費電力見積方法。

【０１５２】（３）少なくとも１つの基本回路を含む
集積回路における消費電力を、前記集積回路の論理デー
タに基づいて見積もる消費電力見積方法であって、ライ
ブラリには、予め前記基本回路に対して見積もられた消
費電力データが格納され、前記消費電力データは、前記
基本回路の入力が変化した場合に、前記回路の出力が変
化しない場合の第１消費電力と、入力変化に対して出力
が変化する場合の第２消費電力と、入力変化に応じて出
力が変化する数に対応する係数を含み、前記論理データ
に基づいて算出した前記基本回路の使用数と、該基本回
路の消費電力データから前記集積回路の消費電力を算出
するステップを備えることを特徴とする消費電力見積方
法。

【０１５３】（４）前記係数は、前記基本回路の入力
が単位時間に変化する数ｎと、その数ｎのうち前記基本
回路の出力が変化しない数Ｐ０，前記基本回路の出力が
変化する数Ｐ１を含み、前記第１消費電力Ｑ０と第２消
費電力Ｑ１とから、前記基本回路の消費電力Ｗを、Ｗ＝Ｐ０×Ｑ０＋Ｐ１×Ｑ１Ｗ＝（ｎ−Ｐ１）×Ｑ０＋Ｐ１×Ｑ１Ｗ＝Ｐ０×Ｑ０＋（ｎ−Ｐ０）×Ｑ１のうちのいずれか１つの式により求めることを特徴とす
る上記（１）乃至（３）のうちの何れか１項に記載の消
費電力見積方法。

【０１５４】（５）前記係数は、前記基本回路の入力
が単位時間に変化する数ｎｉと、前記基本回路の入力に
ともない出力が変化する確率Ｐ又は出力が変化しない確
率Ｐ’を含み、前記第１消費電力Ｑ０と第２消費電力Ｑ
１とから、前記基本回路の消費電力Ｗを、Ｗ＝ｎｉ×（１−Ｐ）×Ｑ０＋ｎｉ×Ｐ×Ｑ１または、Ｗ＝ｎｉ×Ｐ’×Ｑ０＋ｎｉ×（１−Ｐ’）×Ｑ１により求めることを特徴とする上記（１）乃至（３）の
うちの何れか１項に記載の消費電力見積方法。

【０１５５】（６）前記確率Ｐは、前記基本回路の入
力の変化確率を含む上記（５）に記載の消費電力見積方
法。（７）前記基本回路の出力端子に対する負荷容量を見
積もり、該負荷容量を前記第２消費電力Ｑ１に加味して
前記基本回路の消費電力を求めることを特徴とする上記
（１）乃至（３）のうちの何れか１項に記載の消費電力
見積方法。

【０１５６】（８）前記基本回路の出力端子に対する
負荷容量と、該負荷容量を充電するための電源電圧と、
前記基本回路の出力が変化する数とを乗算し、その乗算
結果を前記消費電力に加算することを特徴とする上記
（４）に記載の消費電力見積方法。

【０１５７】（９）前記基本回路の出力端子に対する
負荷容量と、該負荷容量を充電するための電源電圧と、
前記基本回路の入力信号が変化する数と、前記係数とを
乗算し、その乗算結果を前記消費電力に加算することを
特徴とする上記（１）乃至（３）のうちの何れか１項に
記載の消費電力見積方法。

【０１５８】（１０）前記論理データを作成するステ
ップは、前記集積回路の論理規模から使用される基本回
路を予想するステップと、前記予想した基本回路の構成
から配線容量を見積もるステップと、を備えることを特
徴とする上記（１）又は（２）に記載の消費電力見積方
法。

【０１５９】（１１）前記基本回路を予想するステッ
プは、前記集積回路の規模及び用途に応じた基本回路の
使用比率を得るステップと、前記使用比率と回路規模に
基づいて基本回路の種類と使用数を決定するステップ
と、前記決定した基本回路のフリップフロップ回路に必
要なクロックバッファ回路の種類と数を決定するステッ
プと、を備えることを特徴とする上記（１０）に記載の
消費電力見積方法。

【０１６０】（１２）前記配線容量を見積もるステッ
プは、前記基本回路のフリップフロップ回路に必要なク
ロックバッファ回路を除く回路の出力端子に接続される
配線の容量を、集積回路内の平均配線容量と集積回路内
の平均入力容量を加算して求めるステップと、前記クロ
ックバッファ回路の出力端子に接続される配線容量を、
該クロックバッファ回路の分担面積に基づいて求めるス
テップと、を備えることを特徴とする上記（１０）に記
載の消費電力見積方法。

【０１６１】（１３）前記消費電力を算出するステッ
プは、前記基本回路の結線情報、動作率、配線容量を入
力するステップと、前記動作率に基づき、前記基本回路
内部の平均消費電流を算出するステップと、前記配線容
量に基づき、配線の充放電による平均消費電流を算出す
るステップと、前記基本回路内部の平均消費電流の総和
と、前記配線の平均消費電流の総和を合計することによ
り、集積回路の平均消費電流を算出するステップと、を
備えることを特徴とする上記（１）乃至（３）のうちの
何れか１項に記載の消費電力見積方法。

【０１６２】（１４）前記基本回路内部の平均消費電
流を算出するステップは、前記基本回路の入力端子を、
該端子に入力される入力信号の種類に応じたカテゴリに
分類するステップと、前記基本回路に対して予め求めら
れた消費電力データを入力するステップと、前記入力端
子に入力される入力信号の変化確率を算出するステップ
と、前記消費電力データに含まれる係数をカテゴリ毎に
補正するステップと、前記基本回路の動作率，回路係
数，入力端子の確率係数を求めるステップと、前記消費
電力データに含まれる第１，第２消費電力と、前記ステ
ップにおいて得た各係数とに基づいて、前記集積回路の
平均消費電流を算出するステップと、を備えることを特
徴とする上記（１３）に記載の消費電力見積方法。

【０１６３】（１５）前記基本回路の回路係数を求め
るステップは、前記基本回路の入出力端子の動作率が与
えられた場合に、該入力端子の動作率と与えられた基本
回路の動作率から出力端子の仮想動作率を算出するステ
ップと、前記仮想動作率と出力端子の実際の動作率から
入力端子のカテゴリ毎に前記回路係数を算出するステッ
プと、を備えたことを特徴とする上記（１４）に記載の
消費電力見積方法。

【０１６４】（１６）少なくとも１つの基本回路を含
む集積回路における消費電力を見積もる消費電力見積装
置であって、ライブラリには、予め前記基本回路に対し
て見積もられた消費電力データが格納され、前記消費電
力データは、前記基本回路の入力が変化した場合に、前
記回路の出力が変化しない場合の第１消費電力と、入力
変化に対して出力が変化する場合の第２消費電力と、入
力変化に応じて出力が変化する数に対応する係数を含
み、前記集積回路の規模から、前記消費電力データが予
め見積もられた基本回路の使用数を含む論理データを作
成する手段と、前記論理データに基づいて算出した前記
基本回路の使用数と、該基本回路の消費電力データから
前記集積回路の消費電力を算出する手段と、を備えるこ
とを特徴とする消費電力見積装置。

【０１６５】（１７）少なくとも１つの基本回路を含
む集積回路における消費電力を見積もる消費電力見積装
置であって、前記基本回路に対して、該基本回路の入力
が変化した場合に、前記回路の出力が変化しない場合の
第１消費電力と、入力変化に対して出力が変化する場合
の第２消費電力と、入力変化に応じて出力が変化する数
に対応する係数を含む消費電力データを見積もる手段
と、前記集積回路の規模から、前記消費電力データが見
積もられた基本回路の使用数を含む論理データを作成す
る手段と、前記論理データに基づいて算出した前記基本
回路の使用数と、該基本回路の消費電力データから前記
集積回路の消費電力を算出する手段と、を備えることを
特徴とする消費電力見積装置。

【０１６６】（１８）少なくとも１つの基本回路を含
む集積回路における消費電力を、前記集積回路の論理デ
ータに基づいて見積もる消費電力見積装置であって、ラ
イブラリには、予め前記基本回路に対して見積もられた
消費電力データが格納され、前記消費電力データは、前
記基本回路の入力が変化した場合に、前記回路の出力が
変化しない場合の第１消費電力と、入力変化に対して出
力が変化する場合の第２消費電力と、入力変化に応じて
出力が変化する数に対応する係数を含み、前記論理デー
タに基づいて算出した前記基本回路の使用数と、該基本
回路の消費電力データから前記集積回路の消費電力を算
出する手段を備えることを特徴とする消費電力見積装
置。

【０１６７】（１９）前記係数は、前記基本回路の入
力が単位時間に変化する数ｎと、その数ｎのうち前記基
本回路の出力が変化しない数Ｐ０，前記基本回路の出力
が変化する数Ｐ１を含み、前記第１消費電力Ｑ０と第２
消費電力Ｑ１とから、前記基本回路の消費電力Ｗを、Ｗ＝Ｐ０×Ｑ０＋Ｐ１×Ｑ１Ｗ＝（ｎ−Ｐ１）×Ｑ０＋Ｐ１×Ｑ１Ｗ＝Ｐ０×Ｑ０＋（ｎ−Ｐ０）×Ｑ１のうちの何れか１つの式により求めることを特徴とする
上記（１６）乃至（１８）のうちの何れか１つに記載の
消費電力見積装置。

【０１６８】（２０）前記係数は、前記基本回路の入
力が単位時間に変化する数ｎｉと、前記基本回路の入力
にともない出力が変化する確率Ｐ又は出力が変化しない
確率Ｐ’を含み、前記第１消費電力Ｑ０と第２消費電力
Ｑ１とから、前記基本回路の消費電力Ｗを、Ｗ＝ｎｉ×（１−Ｐ）×Ｑ０＋ｎｉ×Ｐ×Ｑ１または、Ｗ＝ｎｉ×Ｐ’×Ｑ０＋ｎｉ×（１−Ｐ’）×Ｑ１により求めることを特徴とする上記（１６）乃至（１
８）のうちの何れか１つに記載の消費電力見積装置。

【０１６９】（２１）前記確率Ｐは、前記基本回路の
入力の変化確率を含む上記（２０）に記載の消費電力見
積装置。（２２）前記基本回路の出力端子に対する負荷容量を
見積もり、該負荷容量を前記第２消費電力Ｑ１に加味し
て前記基本回路の消費電力を求めることを特徴とする上
記（１６）乃至（２０）のうちの何れか１つに記載の消
費電力見積装置。

【０１７０】（２３）前記基本回路の出力端子に対す
る負荷容量と、該負荷容量を充電するための電源電圧
と、前記基本回路の出力が変化する数とを乗算し、その
乗算結果を前記消費電力に加算することを特徴とする上
記（１９）に記載の消費電力見積装置。

【０１７１】（２４）前記基本回路の出力端子に対す
る負荷容量と、該負荷容量を充電するための電源電圧
と、前記基本回路の入力信号が変化する数と、前記係数
とを乗算し、その乗算結果を前記消費電力に加算するこ
とを特徴とする上記（１６）乃至（１８）のうちの何れ
か１つに記載の消費電力見積装置。

【０１７２】（２５）前記論理データを作成する手段
は、前記集積回路の論理規模から使用される基本回路を
予想する手段と、前記予想した基本回路の構成から配線
容量を見積もる手段と、を備えることを特徴とする上記
（１６）又は（１７）に記載の消費電力見積装置。

【０１７３】（２６）前記基本回路を予想する手段
は、前記集積回路の規模及び用途に応じた基本回路の使
用比率を得る手段と、前記使用比率と回路規模に基づい
て基本回路の種類と使用数を決定する手段と、前記決定
した基本回路のフリップフロップ回路に必要なクロック
バッファ回路の種類と数を決定する手段と、を備えるこ
とを特徴とする上記（２５）に記載の消費電力見積装
置。

【０１７４】（２７）前記配線容量を見積もる手段
は、前記基本回路のフリップフロップ回路に必要なクロ
ックバッファ回路を除く回路の出力端子に接続される配
線の容量を、集積回路内の平均配線容量と集積回路内の
平均入力容量を加算して求める手段と、前記クロックバ
ッファ回路の出力端子に接続される配線容量を、該クロ
ックバッファ回路の分担面積に基づいて求める手段と、
を備えることを特徴とする上記（２５）に記載の消費電
力見積装置。

【０１７５】（２８）前記消費電力を算出する手段
は、前記基本回路の結線情報、動作率、配線容量を入力
する手段と、前記動作率に基づき、前記基本回路内部の
平均消費電流を算出する手段と、前記配線容量に基づ
き、配線の充放電による平均消費電流を算出する手段
と、前記基本回路内部の平均消費電流の総和と、前記配
線の平均消費電流の総和を合計することにより、集積回
路の平均消費電流を算出する手段と、を備えることを特
徴とする上記（１６）乃至（１８）のうちの何れか１つ
に記載の消費電力見積装置。

【０１７６】（２９）前記基本回路内部の平均消費電
流を算出する手段は、前記基本回路の入力端子を、該端
子に入力される入力信号の種類に応じたカテゴリに分類
する手段と、前記基本回路に対して予め求められた消費
電力データを入力する手段と、前記入力端子に入力され
る入力信号の変化確率を算出する手段と、前記消費電力
データに含まれる係数をカテゴリ毎に補正する手段と、
前記基本回路の動作率，回路係数，入力端子の確率係数
を求める手段と、前記消費電力データに含まれる第１，
第２消費電力と、前記手段において得た各係数とに基づ
いて、前記集積回路の平均消費電流を算出する手段と、
を備えることを特徴とする上記（２８）に記載の消費電
力見積装置。

【０１７７】（３０）前記基本回路の回路係数を求め
る手段は、前記基本回路の入出力端子の動作率が与えら
れた場合に、該入力端子の動作率と与えられた基本回路
の動作率から出力端子の仮想動作率を算出する手段と、
前記仮想動作率と出力端子の実際の動作率から入力端子
のカテゴリ毎に前記回路係数を算出する手段と、を備え
たことを特徴とする上記（２９）に記載の消費電力見積
装置。

【０１７８】（３１）基本回路の消費消費電力データ
を含むライブラリを作成する消費電力ライブラリ作成方
法であって、前記基本回路の入力ピンを、該入力ピンに
入力される信号の種類に応じたカテゴリに分類するステ
ップと、前記第１消費電力として前記カテゴリ毎に出力
が変化しない場合に消費する第１平均電力を算出し、前
記第２消費電力として前記カテゴリ毎に出力が変化する
場合に消費する第２平均電力を算出するステップと、前
記係数をカテゴリ毎に算出するステップと、を備えるこ
とを特徴とする消費電力ライブラリ作成方法。

【０１７９】（３２）前記平均電力を算出するステッ
プは、前記基本回路の入力変化の全ての条件において前
記基本回路内部の消費電力を算出するステップと、前記
消費電力をカテゴリ毎に分類し、そのカテゴリ毎に、出
力が変化しない条件で算出した消費電力の平均値を前記
第１消費電力に設定し、出力が変化する条件で算出した
消費電力の平均値を前記第２消費電力に設定するステッ
プと、を備えることを特徴とする上記（３１）に記載の
消費電力ライブラリ作成方法。

【０１８０】（３３）前記係数を算出するステップ
は、前記所定のカテゴリに分類した入力端子の有効極性
を得るステップと、前記カテゴリ毎に係数に所定値を設
定するか、又は、前記有効極性に基づいて出力が有効な
場合に出力が変化する条件の数を入力が変化する全ての
条件の値で割った結果を係数とするステップと、を備え
ることを特徴とする上記（３１）に記載の消費電力ライ
ブラリ作成方法。

【０１８１】（３４）前記平均電力を算出するステッ
プは、前記基本回路の入力変化の全ての条件において前
記基本回路内部の消費電力を算出するステップと、ある
入力の変化が出力に到達するまでに他の入力の変化を複
数回必要とする前記基本回路の場合に、前記消費電力を
解析し、入力が複数回変化する条件で入力の変化が出力
に到達するまでに消費する電力の平均値を前記第２消費
電力とするステップと、を備えることを特徴とする上記
（３１）に記載の消費電力ライブラリ作成方法。

【０１８２】（３５）基本回路の消費消費電力データ
を含むライブラリを作成する消費電力ライブラリ作成装
置であって、前記基本回路の入力ピンを、該入力ピンに
入力される信号の種類に応じたカテゴリに分類する手段
と、前記第１消費電力として前記カテゴリ毎に出力が変
化しない場合に消費する第１平均電力を算出し、前記第
２消費電力として前記カテゴリ毎に出力が変化する場合
に消費する第２平均電力を算出する手段と、前記係数を
カテゴリ毎に算出する手段と、を備えることを特徴とす
る消費電力ライブラリ作成装置。

【０１８３】（３６）前記平均電力を算出する手段
は、前記基本回路の入力変化の全ての条件において前記
基本回路内部の消費電力を算出する手段と、前記消費電
力をカテゴリ毎に分類し、そのカテゴリ毎に、出力が変
化しない条件で算出した消費電力の平均値を前記第１消
費電力に設定し、出力が変化する条件で算出した消費電
力の平均値を前記第２消費電力に設定する手段と、を備
えることを特徴とする上記（３５）に記載の消費電力ラ
イブラリ作成装置。

【０１８４】（３７）前記係数を算出する手段は、前
記所定のカテゴリに分類した入力端子の有効極性を得る
手段と、前記カテゴリ毎に係数に所定値を設定するか、
又は、前記有効極性に基づいて出力が有効な場合に出力
が変化する条件の数を入力が変化する全ての条件の値で
割った結果を係数とする手段と、を備えることを特徴と
する上記（３５）に記載の消費電力ライブラリ作成装
置。

【０１８５】（３８）前記平均電力を算出するステッ
プは、前記基本回路の入力変化の全ての条件において前
記基本回路内部の消費電力を算出する手段と、ある入力
の変化が出力に到達するまでに他の入力の変化を複数回
必要とする前記基本回路の場合に、前記消費電力を解析
し、入力が複数回変化する条件で入力の変化が出力に到
達するまでに消費する電力の平均値を前記第２消費電力
とする手段と、を備えることを特徴とする上記（３５）
に記載の消費電力ライブラリ作成装置。

【０１８６】（３９）少なくとも１つの基本回路を含
む集積回路における消費電力を見積もる消費電力見積プ
ログラムを記録した記録媒体であって、ライブラリに
は、予め前記基本回路に対して見積もられた消費電力デ
ータが格納され、前記消費電力データは、前記基本回路
の入力が変化した場合に、前記回路の出力が変化しない
場合の第１消費電力と、入力変化に対して出力が変化す
る場合の第２消費電力と、入力変化に応じて出力が変化
する数に対応する係数を含み、前記集積回路の規模か
ら、前記消費電力データが予め見積もられた基本回路の
使用数を含む論理データを作成する手段と、前記論理デ
ータに基づいて算出した前記基本回路の使用数と、該基
本回路の消費電力データから前記集積回路の消費電力を
算出する手段と、を備えることを特徴とする消費電力見
積プログラムを記録した記録媒体。

【０１８７】（４０）少なくとも１つの基本回路を含
む集積回路における消費電力を見積もる消費電力見積プ
ログラムを記録した記録媒体であって、前記基本回路に
対して、該基本回路の入力が変化した場合に、前記回路
の出力が変化しない場合の第１消費電力と、入力変化に
対して出力が変化する場合の第２消費電力と、入力変化
に応じて出力が変化する数に対応する係数を含む消費電
力データを見積もる手段と、前記集積回路の規模から、
前記消費電力データが見積もられた基本回路の使用数を
含む論理データを作成する手段と、前記論理データに基
づいて算出した前記基本回路の使用数と、該基本回路の
消費電力データから前記集積回路の消費電力を算出する
手段と、を備えることを特徴とする消費電力見積プログ
ラムを記録した記録媒体。

【０１８８】（４１）少なくとも１つの基本回路を含
む集積回路における消費電力を、前記集積回路の論理デ
ータに基づいて見積もる消費電力見積プログラムを記録
した記録媒体であって、ライブラリには、予め前記基本
回路に対して見積もられた消費電力データが格納され、
前記消費電力データは、前記基本回路の入力が変化した
場合に、前記回路の出力が変化しない場合の第１消費電
力と、入力変化に対して出力が変化する場合の第２消費
電力と、入力変化に応じて出力が変化する数に対応する
係数を含み、前記論理データに基づいて算出した前記基
本回路の使用数と、該基本回路の消費電力データから前
記集積回路の消費電力を算出する手段と、を備えること
を特徴とする消費電力見積プログラムを記録した記録媒
体。

【０１８９】（４２）基本回路の消費消費電力データ
を含むライブラリを作成する消費電力ライブラリ作成プ
ログラムを記録した記録媒体であって、前記基本回路の
入力ピンを、該入力ピンに入力される信号の種類に応じ
たカテゴリに分類する手段と、前記第１消費電力として
前記カテゴリ毎に出力が変化しない場合に消費する第１
平均電力を算出し、前記第２消費電力として前記カテゴ
リ毎に出力が変化する場合に消費する第２平均電力を算
出する手段と、前記係数をカテゴリ毎に算出する手段
と、を備えることを特徴とする消費電力ライブラリ作成
プログラムを記録した記録媒体。

【０１９０】

【発明の効果】以上詳述したように、請求項１に記載の
発明によれば、出力が変化する場合の第１消費電力と、
出力が変化しないときの回路内部の第２消費電力とに基
づいて基本回路の消費電力を見積もることで、集積回路
の消費電力を正確に算出することが可能な消費電力見積
方法及を提供することができる。

【０１９１】請求項２に記載の発明によれば、基本回路
の消費電力にその基本回路の出力に接続される負荷を駆
動するための消費電力を負荷することで、各基本回路の
消費電力をより精度良く見積もることができる。

【０１９２】請求項３に記載の発明によれば、複数の接
続された基本回路において、その基本回路の第２消費電
力を次段の基本回路における入力信号の変化率として受
け渡すことで、全体の消費電力を精度良く見積もること
ができる。

【０１９３】請求項４に記載の発明によれば、基本回路
の複数の入力端子の種類をカテゴライズすることで、消
費電力の算出を簡単にすることができる。請求項５に記
載の発明によれば、周期一定信号が入力される複数の入
力端子を同じカテゴリに分類することで、消費電力の算
出を簡単にすることができる。

【図面の簡単な説明】

【図１】一実施形態のコンピュータシステムの概略構
成図。

【図２】機能設計段階における消費電力見積処理のフ
ローチャート。

【図３】消費電力計算の概念を説明するための回路
図。

【図４】カテゴリ分類を説明するための回路図。

【図５】消費エネルギーの解析例を示す特性図。

【図６】消費電力ライブラリ作成処理のフローチャー
ト。

【図７】用途とカテゴリの関係を示す説明図。

【図８】消費電荷量算出処理のフローチャート。

【図９】係数算出処理のフローチャート。

【図１０】基本回路の回路図。

【図１１】 (a)(b)は入力ピンのカテゴリ分類を示す説
明図。

【図１２】 (a)(b)はカテゴリ毎に算出した消費電力値
を示す説明図。

【図１３】 (a)(b)はカテゴリ毎に算出した係数値を示
す説明図。

【図１４】論理予想処理のフローチャート。

【図１５】基本回路の使用比率を示す説明図。

【図１６】消費電力演算処理のフローチャート。

【図１７】回路ブロックの回路図。

【図１８】平均消費電流算出処理のフローチャート。

【図１９】基本回路の消費電流見積処理のフローチャ
ート。

【図２０】図１０の基本回路における消費電力と係数
を示す説明図。

【図２１】クロック系の信号の制御を示す波形図。

【図２２】カテゴリに対する動作率を示す説明図。

【図２３】係数算出の説明図。

【図２４】係数算出の説明図。

【図２５】動作条件データ作成処理のフローチャー
ト。

【図２６】回路ブロックの回路図。

【図２７】論理データに基づく消費電力見積処理のフ
ローチャート。

【図２８】ＬＳＩの見積り段階における処理を示すフ
ローチャート。

【図２９】ＬＳＩの論理設計段階における処理を示す
フローチャート。

【図３０】ＬＳＩの電源設計段階における処理を示す
フローチャート。

【符号の説明】

Ｑ０第１消費電力Ｑ１第２消費電力Ｗ消費電力

───────────────────────────────────────────────────── フロントページの続き (72)発明者松澤孝行愛知県春日井市高蔵寺町二丁目1844番２富士通ヴィエルエスアイ株式会社内 (72)発明者乾益生愛知県春日井市高蔵寺町二丁目1844番２富士通ヴィエルエスアイ株式会社内 (72)発明者志津晴巳愛知県春日井市高蔵寺町二丁目1844番２富士通ヴィエルエスアイ株式会社内

Claims

【特許請求の範囲】

【請求項１】入力信号の変化によって出力が変化しな
い場合の基本回路の消費電力を示す第１消費電力と、入
力信号の変化によって出力が変化する場合の前記基本回
路の消費電力を示す第２消費電力と、に基づいて、前記
基本回路が第１消費電力で動作する割合と第２消費電力
で動作する割合から前記基本回路の消費電力を見積るこ
とを特徴とする消費電力見積方法。
【請求項２】前記見積もられた消費電力に、前記基本
回路の出力に接続される負荷を駆動するための消費電力
を加算することを特徴とする請求項１記載の消費電力見
積方法。
【請求項３】前記消費電力が見積もられる基本回路が
複数接続される場合、前段の基本回路が第２消費電力で
動作する割合を次段の基本回路に於ける入力信号の変化
の割合として受け渡し、それによって全体の前記見積り
を実行することを特徴とする請求項１記載の消費電力見
積方法。
【請求項４】前記基本回路に複数の入力端子が設けら
れている場合、その入力端子の種類をカテゴライズし、
同じカテゴリの入力端子には、前記第１消費電力で動作
する割合と第２消費電力で動作する割合とを同じ値で与
えることを特徴とする請求項１記載の消費電力見積方
法。
【請求項５】周期一定信号が入力される複数の入力端
子は、前記同じカテゴリの入力端子として扱うことを特
徴とする請求項４記載の消費電力見積方法。