JP2013061811A - 消費電力解析方法および消費電力解析装置 - Google Patents
消費電力解析方法および消費電力解析装置 Download PDFInfo
- Publication number
- JP2013061811A JP2013061811A JP2011199994A JP2011199994A JP2013061811A JP 2013061811 A JP2013061811 A JP 2013061811A JP 2011199994 A JP2011199994 A JP 2011199994A JP 2011199994 A JP2011199994 A JP 2011199994A JP 2013061811 A JP2013061811 A JP 2013061811A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- macro
- operation information
- power consumption
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】解析対象の回路100のサイクルベース論理シミュレーションにより得られた回路動作情報と、回路100に含まれる特定のマクロ101の動作情報に対する動作補正情報と、に基づき回路100内のマクロ101の動作情報を補正し、回路100内の各信号の動作情報を確定する際に、補正後の動作情報をマクロ101の後段の回路102に確率伝搬させて後段の回路102の動作情報を確定し、確率伝搬させた動作情報を用いてマクロ101の後段の回路102の消費電力を求める。
【選択図】図1
Description
以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。開示技術は、サイクルベース論理シミュレーションで得られた動作情報を元にして回路(ゲート)単位で消費電力を計算することにより、回路単位での消費電力の解析精度を向上させる。特に、動作情報を確率伝搬させて動作情報を精度向上させることが困難なマクロが含まれても、このマクロ出力から先の回路の動作情報の精度を改善することにより、回路全体の電力解析精度を向上させる。
図1は、実施の形態1にかかる消費電力解析の処理概要を示す図である。開示技術では、サイクルベース動作情報と実際の出力信号の動作が大きく異なるマクロ(対象マクロ)101について、マクロ101の補正対象となる出力ピン101aの出力信号ごとの補正情報を別途用意しておく。そして、(1)補正情報に基づいて、回路100全体の動作情報のうち対象となるマクロ101の出力ピン101aの出力信号の動作情報を補正する。これにより、(2)出力ピン101aには、補正後の動作情報が入る。つぎに、(3)電力計算前の回路100内の各信号の動作情報を確定するフェーズで、この補正後の動作情報を後段のゲート(回路)102に確率伝搬する。そして、(4)電力計算処理では、確率伝搬による伝搬後の最終的な動作情報に基づいて消費電力解析を実行することにより、回路100の消費電力精度を向上させる。
図2は、実施の形態1にかかる消費電力解析装置のブロック図を示す図である。図2に示す消費電力解析装置200は、汎用のコンピュータやサーバを用いて構成することができる。消費電力解析装置200は、CPU201と、ROM202と、RAM203と、I/F204と、バス205と、HDD等のストレージ206を含む。
図3は、消費電力解析処理の手順を示すフローチャートである。消費電力解析装置200がおこなう消費電力解析処理全体の概要を説明する。以下の説明では、ネットリスト中に実際に埋め込まれている個々のマクロをマクロの「インスタンス」と呼び、部品の種類としての「マクロ」101という文言と使い分ける。
サイクルベース動作との誤差が大きい出力信号をもつマクロ101の動作補正情報を予め用意しておく(ステップS301)。用意しておく情報は、ハードウェアエミュレータ211のシミュレーション処理により得たサイクルベースの回路動作情報310と、電力の解析対象となる回路のネットリスト311と、マクロ101の動作補正情報312である。サイクルベースの回路動作情報310は、回路100内全ノードまたはマクロインスタンスの出力信号を含む限定的なノードの動作情報のどちらでもよい。動作補正情報312は、マクロ名、対象出力信号名、補正用情報等を含む。
つぎに、サイクルベースの回路動作情報310、ネットリスト311、動作補正情報312の入力に基づき回路動作情報310を補正する処理をおこなう。この補正処理では、ネットリスト311に含まれる全マクロインスタンスのうち、マクロ101が動作補正情報312に含まれるものに対して、そのマクロインスタンスの出力ピン101aのうち動作補正情報312に記述された全ての出力ピン101aについて、出力ピン101aが接続されたネットの動作情報を動作補正情報312に基づいて補正する。これにより、補正後のサイクルベースの回路動作情報310aが得られる。この補正処理における動作情報および補正方法の具体的な内容については後述する。
消費電力計算のために回路100内の全ネットの動作情報を確定する処理では、動作情報補正処理ステップS302において動作補正をおこなった全てのネットの回路動作情報310aをそのネットの後段の回路に対して確率伝搬させて、順序セル103、マクロ101、回路出力104に到達するまで回路動作情報310aの伝搬をおこなう。この回路内動作情報確定処理では、電力解析に必要なその他のデータ(たとえば、配線容量情報、セル・マクロの電力ライブラリ等)313についても入力を受けて処理できる。そして、他の動作情報が未確定のネットがある場合は、確率伝搬処理により回路動作情報310aを確定する。
回路内動作情報確定処理ステップS303によって伝播された、補正された回路動作情報310aを用いて消費電力計算をおこない、消費電力解析結果314の情報を得る。上記の各情報(データ)は、消費電力解析装置200のストレージ206やRAM203等に格納後に外部出力される。
つぎに、回路動作情報310の補正処理について説明する。回路動作情報310の補正では、a.グリッチを考慮した補正、b.ダイナミック回路を考慮した補正をおこなう。
上記グリッチの影響を考慮した補正として、マクロの出力信号にグリッチの乗りやすさに応じた係数値を補正情報とする。そして、回路動作情報310に対して、出力信号のトグル率を係数倍して補正する。
新トグル率=トグル率×係数値
新デューティー比=デューティー比
上記ダイナミック回路を考慮した補正では、出力信号ごとに制御クロックピン名、プリチャージ極性を補正情報とする。制御クロックピンは、出力信号を作っているダイナミック回路のプリチャージ/評価フェーズのタイミングを取っているクロック入力ピンであり、プリチャージ極性は、プリチャージフェーズでその出力信号が0になるか1になるかを示す情報である。
新トグル率=制御クロックトグル率×デューティー比
新デューティー比=デューティー比−デューティー比/2=デューティー比/2
新トグル率=制御クロックトグル率×(1−デューティー比)
新デューティー比=デューティー比+(1−デューティー比)/2
新トグル率’=新トグル率×(制御入力信号のデューティー比)
制御入力信号が0で回路動作の場合
新トグル率’=新トグル率×(1−制御入力信号のデューティー比)
プリチャージ極性=0,制御入力信号=1で回路動作の場合
新デューティー比=デューティー比−デューティー比/2×(制御入力信号デューティー比)
プリチャージ極性=0,制御入力信号=0で回路動作の場合
新デューティー比=デューティー比−デューティー比/2×(1−制御入力信号デューティー比)
プリチャージ極性=1,制御入力信号=1で回路動作の場合
新デューティー比=デューティー比+(1−デューティー比)/2×(制御入力信号デューティー比)
プリチャージ極性=1,制御入力信号=0で回路動作の場合
新デューティー比=デューティー比+(1−デューティー比)/2×(1−制御入力信号デューティー比)
図8は、動作情報補正処理の詳細な手順の一例を示すフローチャートである。消費電力解析装置200がおこなう、図3のステップS302に示した動作情報補正処理の詳細について説明する。はじめに、ネットリスト311に含まれる全てのマクロインスタンスから動作情報補正処理(ステップS302)がまだ実行されていないものを一つ選択する(ステップS801)。たとえば、インスタンスA(マクロ種類B)を選択したとする。
つぎに、消費電力解析処理について、具体的な回路例を用いて説明する。図9は、消費電力解析をおこなう回路と動作情報、動作補正情報の例を示す回路図である。各ネットに記載されたトグル率Tとデューティー比D、および動作補正情報312を入力として処理する場合の例について説明する。
つぎに、本実施の形態にかかるスイッチング電力の算出例について説明する。例として、図9に示した回路100について、マクロを除いた部分のスイッチング電力について説明する。回路動作情報310は、各回路の入力信号と、マクロ101の出力信号に与えられており、その他のネットの動作情報は、確率伝搬によって求める。説明を簡単にするために、図示の回路例では、マクロ101の他は、2入力のAND、OR、XORと、バッファ(Buf)の回路のみ使用する。また、説明を単純にするためにマクロ101以外の各ゲートのスイッチング電力を以下のように計算することにする。
各ゲートのスイッチング電力=(対象ゲートの出力信号のトグル率)×100[uW]
OR :TO=T1×(1−D2)+T2×(1−D1),DO=1−(1−D1)×(1−D2)
XOR:TO=T1+T2,DO=D1×(1−D2)+(1−D1)×D2
バッファは入力の(T,D)をそのまま出力に用いる。
つぎに、実施の形態2では、ダイナミック回路動作を考慮した回路動作情報の補正において、実施の形態1の構成に加えて、複数クロックおよび制御入力信号が付いた場合の動作補正の例について説明する。図14は、実施の形態2にかかる動作補正情報とマクロの回路構成を示す図である。動作補正情報312における制御入力信号の極性は、制御入力が1で回路動作の場合に1、0で回路動作の場合に0としている。以下の説明では、この動作補正情報312を用いるものとして説明する。
101a(S1,S2,S3) 出力ピン
200 消費電力解析装置
201 CPU
202 ROM
203 RAM
204 I/F
211 ハードウェアエミュレータ
310 回路動作情報
310a 補正後の回路動作情報
311 ネットリスト
312 動作補正情報
314 消費電力解析結果
CK1,CK2 制御クロック
Claims (8)
- 解析対象の回路のサイクルベース論理シミュレーション実行により得られた回路動作情報と、前記回路に含まれる特定のマクロの動作情報に対する動作補正情報と、に基づき前記回路内の前記マクロの動作情報を補正し、
前記回路内の各信号の動作情報を確定する際に、補正後の前記動作情報を前記マクロの後段の回路に確率伝搬させて前記後段の回路の動作情報を確定し、
前記確率伝搬させた前記動作情報を用いて前記マクロの後段の回路の消費電力を求めること
を特徴とする消費電力解析方法。 - 前記回路動作情報は、前記解析対象の回路のトグル率および解析期間中の前記回路のデューティー比を含むことを特徴とする請求項1に記載の消費電力解析方法。
- 前記動作補正情報は、前記マクロの出力信号の動作率に対する係数を含み、前記トグル率を前記係数を用いて補正することを特徴とする請求項2に記載の消費電力解析方法。
- 前記動作補正情報は、ダイナミック回路動作する前記マクロの出力信号のプリチャージ制御クロック名と、プリチャージフェーズでの極性情報とを含み、前記マクロの出力信号がプリチャージ極性と逆の値である確率と、制御クロックの動作率を元に前記トグル率を算出することを特徴とする請求項2に記載の消費電力解析方法。
- 前記動作補正情報は、さらに前記マクロの出力信号の動作/抑止を制御する制御入力信号名と、当該制御入力信号の制御極性とを含み、前記制御入力信号が抑止値である確率を元に前記トグル率を補正することを特徴とする請求項4に記載の消費電力解析方法。
- 前記動作補正情報に含まれる前記係数は、予め前記マクロ単体のシミュレーションにより得た論理出力のトグル率と、実際の波形から得られるトグル率との関係に基づき求めたものを用いることを特徴とする請求項3に記載の消費電力解析方法。
- 前記動作補正情報に含まれる前記プリチャージ制御クロック名と、前記極性情報は、前記マクロの仕様に基づき予め用意したものを用いることを特徴とする請求項4に記載の消費電力解析方法。
- 解析対象の回路のサイクルベース論理シミュレーション実行により得られた回路動作情報と、前記回路に含まれる特定のマクロの動作情報に対する動作補正情報と、に基づき前記回路内の前記マクロの動作情報を補正し、
前記回路内の各信号の動作情報を確定する際に、補正後の前記動作情報を前記マクロの後段の回路に確率伝搬させて前記後段の回路の動作情報を確定し、
前記確率伝搬させた前記動作情報を用いて前記マクロの後段の回路の消費電力を求める制御部を備えたことを特徴とする消費電力解析装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011199994A JP5831067B2 (ja) | 2011-09-13 | 2011-09-13 | 消費電力解析方法、消費電力解析装置および消費電力解析プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011199994A JP5831067B2 (ja) | 2011-09-13 | 2011-09-13 | 消費電力解析方法、消費電力解析装置および消費電力解析プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013061811A true JP2013061811A (ja) | 2013-04-04 |
JP5831067B2 JP5831067B2 (ja) | 2015-12-09 |
Family
ID=48186428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011199994A Expired - Fee Related JP5831067B2 (ja) | 2011-09-13 | 2011-09-13 | 消費電力解析方法、消費電力解析装置および消費電力解析プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5831067B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112100910A (zh) * | 2020-09-07 | 2020-12-18 | 海光信息技术有限公司 | 一种处理器的功耗模型训练方法、功耗测试方法及装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020149312A (ja) | 2019-03-13 | 2020-09-17 | 株式会社東芝 | 回路設計支援方法、及び回路設計支援プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148833A (ja) * | 1998-09-10 | 2000-05-30 | Fujitsu Ltd | 消費電力見積方法 |
JP2001265847A (ja) * | 2000-03-22 | 2001-09-28 | Nec Corp | 消費電力予測装置およびその予測方法 |
JP2009075970A (ja) * | 2007-09-21 | 2009-04-09 | Fujitsu Ltd | 電力演算装置、方法及びプログラム |
JP2012043170A (ja) * | 2010-08-19 | 2012-03-01 | Ricoh Co Ltd | 半導体集積回路の消費電力見積もり方法及び半導体集積回路の消費電力見積もり装置 |
-
2011
- 2011-09-13 JP JP2011199994A patent/JP5831067B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148833A (ja) * | 1998-09-10 | 2000-05-30 | Fujitsu Ltd | 消費電力見積方法 |
JP2001265847A (ja) * | 2000-03-22 | 2001-09-28 | Nec Corp | 消費電力予測装置およびその予測方法 |
JP2009075970A (ja) * | 2007-09-21 | 2009-04-09 | Fujitsu Ltd | 電力演算装置、方法及びプログラム |
JP2012043170A (ja) * | 2010-08-19 | 2012-03-01 | Ricoh Co Ltd | 半導体集積回路の消費電力見積もり方法及び半導体集積回路の消費電力見積もり装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112100910A (zh) * | 2020-09-07 | 2020-12-18 | 海光信息技术有限公司 | 一种处理器的功耗模型训练方法、功耗测试方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5831067B2 (ja) | 2015-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10354042B2 (en) | Selectively reducing graph based analysis pessimism | |
US6763505B2 (en) | Apparatus and method for automated use of phase abstraction for enhanced verification of circuit designs | |
US20070277144A1 (en) | Conversion of circuit description to an abstract model of the circuit | |
US20090210841A1 (en) | Static timing analysis of template-based asynchronous circuits | |
JP2005092885A (ja) | デジタル回路の統計的タイミング解析のためのシステムおよび方法 | |
US10025895B2 (en) | Circuit simulation using a recording of a reference execution | |
US20120047477A1 (en) | Method of Measuring the Impact of Clock Skew on Slack During a Statistical Static Timing Analysis | |
TW201140357A (en) | Techniques for analysis of logic designs with transient logic | |
US8627263B2 (en) | Gate configuration determination and selection from standard cell library | |
US9727668B2 (en) | Delta retiming in logic simulation | |
US10248746B1 (en) | Method and apparatus for estimating ideal power of an integrated circuit design | |
US6748573B2 (en) | Apparatus and method for removing effects of phase abstraction from a phase abstracted trace | |
US20110295536A1 (en) | Clock jitter analyzing method and apparatus | |
Behal et al. | An automated setup for large-scale simulation-based fault-injection experiments on asynchronous digital circuits | |
US11593543B2 (en) | Glitch power analysis with register transfer level vectors | |
US6745377B2 (en) | Apparatus and method for representing gated-clock latches for phase abstraction | |
JP5831067B2 (ja) | 消費電力解析方法、消費電力解析装置および消費電力解析プログラム | |
US20090077440A1 (en) | Apparatus and method for verifying target cicuit | |
US10055532B2 (en) | Collapsing terms in statistical static timing analysis | |
US7802214B2 (en) | Methods and apparatuses for timing analysis of electronics circuits | |
US7983891B1 (en) | Receiver dependent selection of a worst-case timing event for static timing analysis | |
US10885248B1 (en) | Method for modeling glitches during circuit simulation | |
JP6089627B2 (ja) | 消費電力見積り装置および消費電力見積り方法 | |
Raji et al. | A practical metric for soft error vulnerability analysis of combinational circuits | |
Pagliarini et al. | Snap: A novel hybrid method for circuit reliability assessment under multiple faults |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5831067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |