JP2001265847A

JP2001265847A - 消費電力予測装置およびその予測方法

Info

Publication number: JP2001265847A
Application number: JP2000080858A
Authority: JP
Inventors: Takashi Nakatani; 隆中谷; Toru Toyoda; 徹豊田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-03-22
Filing date: 2000-03-22
Publication date: 2001-09-28

Abstract

(57)【要約】【課題】半導体装置の消費電力を精度良く予測可能な
消費電力予測装置を提供する。【解決手段】複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測装置であって、各論理ゲートは
複数の端子を有し、論理ゲート毎に各端子でのイベント
と、各端子でのイベントに対応して得られる消費電力を
示す消費電力テーブルと、ここで、イベントは論理値
１、論理値０および論理値不明のいずれかからなり、回
路の入力端子に入力される複数のテストパターンを用い
た回路の論理シミュレーション結果を取得する論理シミ
ュレーション部と、各端子での波形なまり時間を求める
波形なまり計算部と、各端子で時間的に隣接するイベン
トの発生間隔を示すイベント間隔を求めるイベント間隔
計算部と、各端子でイベント間隔と波形なまり時間との
比を示す係数を決定するグリッジ検出部と、消費電力テ
ーブルを参照して、複数の端子でのイベントから論理ゲ
ート毎の消費電力を予測し、予測された消費電力を係数
を用いて補正する消費電力計算部とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、消費電力予測装置
およびその方法に関し、特に半導体装置の消費電力を予
測する消費電力予測装置およびその方法に関する。

【０００２】

【従来の技術】近年、半導体装置の需要は増大してい
る。また、半導体装置は集積化が進んでいる。更に半導
体装置は大規模化および駆動の高速化が図られている。
また、携帯電話などの半導体装置が用いられている装置
は、消費電力の削減を望まれている。このため半導体装
置を除く装置での消費電力は削減されつつある。

【０００３】よって、装置内での全ての消費電力のう
ち、半導体装置によって消費される電力の占める割合は
近年増加している。このことから、装置全体の消費電力
を見積もる場合でも、半導体装置の消費電力を正確に見
積もることが望まれている。

【０００４】図１１は、従来技術における消費電力予測
装置を示す。

【０００５】図１１を参照すると、従来技術における消
費電力予測装置はネットリスト１０１、消費電力ライブ
ラリ１０２、論理シミュレーション結果１０３および消
費電力計算部１０４からなる。

【０００６】ネットリスト１０１は、設計回路を構成す
る複数の論理ゲートとその接続関係を示すデータからな
る。

【０００７】消費電力ライブラリ１０２は、論理ゲート
の入力端子および出力端子での論理値が定められた場
合、その論理ゲートでの消費電力を示すデータを格納す
る。ここで、論理値”１”はＨ(High)，論理値”０”は
Ｌ(Low)、論理値不明はＸ(unknown)で示される。各端子
での電圧レベルは、論理値Ｈの時ＶDD（ＶDD＞０）、論
理値Ｌの時ゼロである。また、論理シミュレーションラ
イブラリ１０２は、論理ゲート毎に消費電力を示すデフ
ォルト値を有する。論理ゲートの端子に論理値Ｘが含ま
れる場合、このデフォルト値はこの論理ゲートの消費電
力として選択される。

【０００８】論理シミュレーション結果１０３は、設計
回路に対して行われた論理シミュレーションの結果であ
る。この論理シミュレーション結果１０３は、設計回路
に入力されたテストパターンに対応する、端子毎に定め
られたイベント列である。このイベント列は論理値Ｈ、
Ｌ、またはＸであらわされる。この論理シミュレーショ
ンは図示しない論理シミュレーション部で行われる。

【０００９】消費電力計算部１０４は、ネットリスト１
０１、消費電力ライブラリ１０２および論理シミュレー
ション結果１０３を利用して、設計回路の消費電力の予
測値を求める。求められた消費電力計算結果１０５は、
外部装置（図示せず）に出力される。

【００１０】ここで、実デバイス内のノード（または端
子）では、その論理値がＬからＨ、またはＨからＬに変
化した場合、その電圧レベルは０からＶDDまたはＶDDか
ら０に変化する。この電圧レベルの変化には所定の時間
が必要である。このため、その所定の時間未満でそのノ
ードでの論理値が変化する場合、そのノードでの電圧レ
ベルは０からＶDDへと上昇し終わる前に下落を開始す
る。この場合、そのノードで発生するパルスは通常より
も電圧レベルの変化が少ない。このように、ノードが電
位変化を終えないうちに別の電位変化を開始する現象を
グリッチという。このグリッチによって、そのノードで
は通常よりも電圧レベルの変化の少ないパルスが発生す
る。実デバイスでは、グリッチの影響により発生するパ
ルスによって消費される電力は、通常のパルスによって
消費される電力よりも少ない。特に、グリッチが極めて
短い時間で発生している場合には、このグリッチの影響
で消費される電力はほとんどない。従来用いられている
消費電力予測装置では、このグリッチの影響を考慮せず
に設計回路の消費電力が予測されていた。

【００１１】また、従来用いられている消費電力予測装
置は、設計回路の論理シミュレーション結果から、消費
電力ライブラリを参照してその設計回路の消費電力を予
測している。この消費電力ライブラリは、設計回路を構
成する論理ゲート毎に、その論理ゲートに設けられた複
数の端子が示す論理値に対応する、その論理ゲートでの
消費電力とを対応させたテーブルからなる。ここで、設
計回路を構成する論理ゲートの中には各接続点の論理値
の状態によって、その論理ゲートでの消費電力の値が大
きく異なるものも含まれる。また、この消費電力ライブ
ラリには、消費電力のデフォルト値が設定されている。
このデフォルト値は、論理値にＸを含む端子がある場合
などの、論理ゲートの各接続点うち、その状態に不明な
ものが含まれるために、参照すべきテーブルが決定でき
ない場合の消費電力値として参照される。このデフォル
ト値は、対応する論理ゲートでの最大消費電力、その論
理ゲートでの平均消費電力、または消費電力ゼロなどか
ら選択されていた。

【００１２】さらに、設計回路には、ワイヤード接続お
よびバス接続のように、１つのノードに複数のドライバ
が接続されている構成を有する場合がある。実際にその
設計回路を動作させる場合には、このノードに接続され
ている複数のドライバのうち、１つのドライバの電源電
圧とこのノードとが短絡され、他のドライバの接地とこ
のノードとが短絡されることがある。この場合、上記電
源電圧から上記接地に至る経路に貫通電流が流れ、この
貫通電流による電力が消費される。その結果、この設計
回路の消費電力にはこの貫通電流による消費電力が含ま
れる。従来用いられている消費電力予測装置では、この
貫通電流の影響を考慮せずに設計回路の消費電力が予測
されていた。

【００１３】また、特開平５−１２６８７２号公報に消
費電力予測装置が開示されている。この従来技術は、半
導体装置上に構成された論理回路の各接続点の状態をデ
ィジタル量として取り扱う論理シミュレータを用いて得
られた論理シミュレーション結果から、その接続点の状
態変化の回数に基づいて半導体装置の消費電力を予測し
ている。この従来技術も、論理回路の消費電力を予測す
る場合に、上記のグリッチ、論理値Ｘ、および貫通電流
の影響について考慮されていない。

【００１４】

【発明が解決しようとする課題】本発明の目的は、半導
体装置の消費電力を精度良く予測可能な消費電力予測装
置およびその方法を提供することにある。

【００１５】また、本発明の目的は半導体装置内部を構
成する回路の論理シミュレーション結果から得られた論
理値の不明なノードまたは端子に対して、実際の回路構
成からそのノードまたは端子の信号レベルを一義的に定
めて、その回路の消費電力を予測する消費電力予測装置
およびその方法を提供することにある。

【００１６】さらに、本発明の目的は半導体装置内部を
構成する回路のノードでの論理値が変化する時間間隔
と、そのノードでの波形なまり時間からグリッチを検出
し、そのグリッチの影響を反映させてその回路の消費電
力を予測する消費電力予測装置およびその方法を提供す
ることにある。

【００１７】さらにまた、本発明の目的は半導体装置内
部を構成する回路が１つのノードに複数のドライバが接
続されている構成を有する場合、このノードに接続され
ている複数のドライバのうち、１つのドライバの電源電
圧とこのノードとが短絡され、他のドライバの接地とこ
のノードとが短絡される場合に、その電源電圧から上記
接地に至る経路に流れる貫通電流による消費電力をも加
味してその回路の消費電力を予測する消費電力予測装置
およびその方法を提供することにある。

【００１８】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）付きで、番号、記号
等が添記されている。その番号、記号等は、請求項対応
の技術的事項と実施の複数・形態のうち少なくとも１つ
の技術的事項との一致・対応関係を明白にしているが、
その請求項対応の技術的事項が実施の形態の技術的事項
に限定されることを示すためのものではない。

【００１９】上記の課題を解決するために、本発明によ
ると、複数の論理ゲートを含む回路の消費電力を予測す
る消費電力予測装置であって、ここで、各論理ゲートは
複数の端子を有し、論理ゲート毎に各端子でのイベント
と、前記各端子でのイベントに対応して得られる消費電
力を示す消費電力テーブル（２６）と、ここで、イベン
トは論理値１、論理値０および論理値不明のいずれかか
らなり、回路の入力端子に入力される複数のテストパタ
ーン（２３）を用いて、回路の論理シミュレーションを
行い、各テストパターン（２３）に応じて得られる各端
子でのイベント（Ｄ５）を取得する論理シミュレーショ
ン部（１２）と、各端子での波形なまり時間（Ｄ３）を
求める波形なまり計算部（１１）と、ここで、波形なま
り時間は各端子での信号の立ち上がりおよび立ち下がり
に要する時間であって、各端子で時間的に隣接するイベ
ントの発生間隔を示すイベント間隔を求めるイベント間
隔計算部（３２）と、各端子でイベント間隔と波形なま
り時間との比を示す係数を決定するグリッジ検出部（３
３）と、ここで、決定された係数が１を超える場合は係
数は１とされ、消費電力テーブルを参照して、複数の端
子でのイベントから論理ゲート毎の消費電力を予測し、
予測された消費電力を係数を用いて補正する消費電力計
算部（３４）とからなる消費電力予測装置を提供する。

【００２０】また、上記の課題を解決するために、本発
明によると、複数の論理ゲートを含む回路の消費電力を
予測する消費電力予測装置であって、ここで、各論理ゲ
ートは少なくとも１との入力端子と少なくとも１つの出
力端子を有し、論理ゲート毎に各端子でのイベントと、
各端子でのイベントに対応して得られる消費電力を示す
消費電力テーブル（２６）と、ここで、イベントは論理
値１、論理値０および論理値不明のいずれかからなり、
各論理ゲートの構成に基づいて、各論理ゲート毎に入力
端子および出力端子のイベントが論理値１および論理値
０のいずれかに定められた状態テーブル（２８）と、回
路の入力端子に入力される複数のテストパターン（２
３）を用いて、回路の論理シミュレーションを行い、各
テストパターン（２３）に応じて得られる各端子でのイ
ベント（Ｄ５）を取得する論理シミュレーション部（１
２）と、状態テーブル（２８）を参照して、イベントに
含まれる論理値不明を論理値１および論理値０のいずれ
かに更新するイベント変換部（３１）と、消費電力テー
ブル（２６）を参照して、各入力端子および出力端子で
の、イベント変換部（３１）で更新されたイベント（Ｄ
５）から論理ゲート毎の消費電力を予測する消費電力計
算部（３４）とからなる消費電力予測装置を提供する。

【００２１】さらに、上記の課題を解決するために、本
発明によると、複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測装置であって、ここで、各論理
ゲートは少なくとも１との入力端子と少なくとも１つの
出力端子を有し、論理ゲート毎に、出力端子と電源との
間の第１の抵抗と、出力端子と接地との間の第２の抵抗
を格納した抵抗値ライブラリ（２７）と、回路の入力端
子に入力される複数のテストパターン（２３）を用い
て、回路の論理シミュレーションを行い、各テストパタ
ーン（２３）に応じて得られる各端子でのイベント（Ｄ
５）を取得する論理シミュレーション部（１２）と、こ
こで、イベント（Ｄ５）は論理値１、論理値０および論
理値不明のいずれかからなり、イベント（Ｄ５）の論理
値不明が電源と接地との導通により発生した場合、電源
と接地との電位差と、抵抗値ライブラリ（２７）を参照
して得られる第１の抵抗および第２の抵抗から導通によ
る消費電力を予測するバスファイト電力計算部（３５）
とからなる消費電力予測装置を提供する。

【００２２】他に、上記の課題を解決するために、本発
明によると、複数の論理ゲートを含む回路の消費電力を
予測する消費電力予測方法であって、ここで、各論理ゲ
ートは複数の端子を有し、（ａ）論理ゲート毎に各端子
でのイベントと、全規格端子でのイベントに対応して得
られる消費電力を示す消費電力テーブルを設けるステッ
プと、ここで、イベントは論理値１、論理値０および論
理値不明のいずれかからなり、（ｂ）回路の入力端子に
入力される複数のテストパターンを用いて、回路の論理
シミュレーションを行い、各テストパターンに応じて得
られる各端子でのイベントを取得するステップと、
（ｃ）消費電力テーブルを参照して、複数の端子でのイ
ベントから論理ゲート毎の消費電力を予測するステップ
と、（ｄ）各端子での波形なまり時間を求めるステップ
と、ここで、波形なまり時間は各端子での信号の立ち上
がりおよび立ち下がりに要する時間であって、（ｅ）各
端子で時間的に隣接するイベントの発生間隔を示すイベ
ント間隔を求めるステップと、（ｆ）各端子でイベント
間隔と波形なまり時間との比を示す係数を決定するステ
ップと、ここで、決定された係数が１を超える場合は係
数は１とされ、（ｇ）（ｃ）ステップで論理ゲート毎に
予測された消費電力を係数を用いて補正するステップと
からなる消費電力予測方法を提供する。

【００２３】また、上記の課題を解決するために、本発
明によると、複数の論理ゲートを含む回路の消費電力を
予測する消費電力予測方法であって、ここで、各論理ゲ
ートは少なくとも１との入力端子と少なくとも１つの出
力端子を有し、（ａ）論理ゲート毎に各端子でのイベン
トと、各端子でのイベントに対応して得られる消費電力
を示す消費電力テーブルを設けるステップと、ここで、
イベントは論理値１、論理値０および論理値不明のいず
れかからなり、（ｂ）各論理ゲートの構成に基づいて、
各論理ゲート毎に入力端子および出力端子のイベントが
論理値１および論理値０のいずれかに定められた状態テ
ーブルを設けるステップと、（ｃ）回路の入力端子に入
力される複数のテストパターンを用いて、回路の論理シ
ミュレーションを行い、各テストパターンに応じて得ら
れる各端子でのイベントを取得するステップと、（ｄ）
状態テーブルを参照して、イベントに含まれる論理値不
明を論理値１および論理値０のいずれかに更新するステ
ップと、（ｅ）消費電力テーブルを参照して、各入力端
子および出力端子での、イベント変換部で更新されたイ
ベントから論理ゲート毎の消費電力を予測するステップ
とからなる消費電力予測方法を提供する。

【００２４】さらに、上記の課題を解決するために、本
発明によると、複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測方法であって、ここで、各論理
ゲートは少なくとも１との入力端子と少なくとも１つの
出力端子を有し、（ａ）論理ゲート毎に、出力端子と電
源との間の第１の抵抗と、出力端子と接地との間の第２
の抵抗を格納した抵抗値ライブラリを設けるステップ
と、（ｂ）回路の入力端子に入力される複数のテストパ
ターンを用いて、回路の論理シミュレーションを行い、
各テストパターンに応じて得られる各端子でのイベント
を取得するステップと、ここで、イベントは論理値１、
論理値０および論理値不明のいずれかからなり、（ｃ）
イベントの論理値不明が電源と接地との導通により発生
した場合、電源と接地との電位差と、第１の抵抗および
第２の抵抗から導通による消費電力を予測するステップ
とからなる消費電力予測方法を提供する。

【００２５】さらに他に、上記の課題を解決するため
に、本発明によると、複数の論理ゲートを含む回路の消
費電力を予測するアルゴリズムであって、ここで、各論
理ゲートは複数の端子を有し、（ａ）論理ゲート毎に各
端子でのイベントと、全規格端子でのイベントに対応し
て得られる消費電力を示す消費電力テーブルを設けるス
テップと、ここで、イベントは論理値１、論理値０およ
び論理値不明のいずれかからなり、（ｂ）回路の入力端
子に入力される複数のテストパターンを用いて、回路の
論理シミュレーションを行い、各テストパターンに応じ
て得られる各端子でのイベントを取得するステップと、
（ｃ）消費電力テーブルを参照して、複数の端子でのイ
ベントから論理ゲート毎の消費電力を予測するステップ
と、（ｄ）各端子での波形なまり時間を求めるステップ
と、ここで、波形なまり時間は各端子での信号の立ち上
がりおよび立ち下がりに要する時間であって、（ｅ）各
端子で時間的に隣接するイベントの発生間隔を示すイベ
ント間隔を求めるステップと、（ｆ）各端子でイベント
間隔と波形なまり時間との比を示す係数を決定するステ
ップと、ここで、決定された係数が１を超える場合は係
数は１とされ、（ｇ）（ｃ）ステップで論理ゲート毎に
予測された消費電力を係数を用いて補正するステップと
からなる実行プログラムを格納する記録媒体を提供す
る。

【００２６】また、上記の課題を解決するために、本発
明によると、複数の論理ゲートを含む回路の消費電力を
予測するアルゴリズムであって、ここで、各論理ゲート
は少なくとも１との入力端子と少なくとも１つの出力端
子を有し、（ａ）論理ゲート毎に各端子でのイベント
と、各端子でのイベントに対応して得られる消費電力を
示す消費電力テーブルを設けるステップと、ここで、イ
ベントは論理値１、論理値０および論理値不明のいずれ
かからなり、（ｂ）各論理ゲートの構成に基づいて、各
論理ゲート毎に入力端子および出力端子のイベントが論
理値１および論理値０のいずれかに定められた状態テー
ブルを設けるステップと、（ｃ）回路の入力端子に入力
される複数のテストパターンを用いて、回路の論理シミ
ュレーションを行い、各テストパターンに応じて得られ
る各端子でのイベントを取得するステップと、（ｄ）状
態テーブルを参照して、イベントに含まれる論理値不明
を論理値１および論理値０のいずれかに更新するステッ
プと、（ｅ）消費電力テーブルを参照して、各入力端子
および出力端子での、イベント変換部で更新されたイベ
ントから論理ゲート毎の消費電力を予測するステップと
からなる実行プログラムを格納する記録媒体を提供す
る。

【００２７】さらに、上記の課題を解決するために、本
発明によると、複数の論理ゲートを含む回路の消費電力
を予測するアルゴリズムであって、ここで、各論理ゲー
トは少なくとも１との入力端子と少なくとも１つの出力
端子を有し、（ａ）論理ゲート毎に、出力端子と電源と
の間の第１の抵抗と、出力端子と接地との間の第２の抵
抗を格納した抵抗値ライブラリを設けるステップと、
（ｂ）回路の入力端子に入力される複数のテストパター
ンを用いて、回路の論理シミュレーションを行い、各テ
ストパターンに応じて得られる各端子でのイベントを取
得するステップと、ここで、イベントは論理値１、論理
値０および論理値不明のいずれかからなり、（ｃ）イベ
ントの論理値不明が電源と接地との導通により発生した
場合、電源と接地との電位差と、第１の抵抗および第２
の抵抗から導通による消費電力を予測するステップとか
らなる実行プログラムを格納する記録媒体を提供する。

【００２８】

【発明の実施の形態】以下図面を参照して、本発明にお
ける消費電力予測装置を説明する。

【００２９】本発明における消費電力予測装置は、半導
体装置などで使用される、予め設計された設計回路の消
費電力を予測するものである。この設計回路は、複数の
入力端子、少なくとも１つの出力端子、および複数の論
理ゲートから構成される。各論理ゲートは設計回路の入
力端子、出力端子、他の論理ゲートのいずれかと接続さ
れた複数の端子を有する。この複数の端子は少なくとも
１つの入力端子と少なくとも１つの出力端子からなる。

【００３０】図１は、本発明における消費電力予測装置
の構成を示す。

【００３１】本発明における消費電力予測装置は、処理
装置１と記憶装置２からなる。また、処理装置１は記録
媒体４に記録された実行可能なアルゴリズムを読み取り
可能なデバイス３と接続されている。処理装置１はデバ
イス３を介して記録媒体４に記録されたそのアルゴリズ
ムを取得して実行することが可能である。

【００３２】処理装置１は設計回路の消費電力を予測す
る機能を有する。処理装置１は遅延計算部１１、論理シ
ミュレーション部１２、および消費電力計算部１３から
なる。これらの構成、機能は後述する。

【００３３】記憶装置２はデータを格納するための領域
である。記憶装置２は、ネットリスト２１、遅延値テー
ブル２２、テストパターン２３、波形なまりテーブル２
４、論理シミュレーションライブラリ２５、消費電力ラ
イブラリ２６、抵抗値ライブラリ２７、および消費電力
計算用論理シミュレーションライブラリ２８を格納す
る。

【００３４】ネットリスト２１は設計回路を構成する複
数の論理ゲートとその接続関係を示すデータからなる。

【００３５】遅延値テーブル２２は後述する遅延計算部
１１で求められた遅延値データＤ２を格納する。遅延値
データＤ２は設計回路の入力端子から入力された入力信
号の入力タイミングと、その入力によって発生する、各
論理ゲートの入力端子での信号の入力タイミングおよび
その出力端子での信号の出力タイミングとの差で表され
る遅延時間を示すデータからなる。

【００３６】テストパターン２３は設計回路の入力端子
に入力される複数の信号パターンを示すデータからな
る。

【００３７】波形なまりテーブル２４は後述する遅延計
算部１１で求められた波形なまりデータＤ４を格納す
る。波形なまりデータＤ４は論理ゲートの各端子での信
号の立ち上がりおよび立ち下がりの時間で示される波形
なまり時間からなる。また、波形なまり時間の詳細な説
明は後述する。

【００３８】論理シミュレーションライブラリ２５は、
論理ゲートの入力端子および出力端子での論理値が定め
られた場合、その論理ゲートでの消費電力を示すデータ
を格納する。ここで、論理値”１”はＨ(High)，論理
値”０”はＬ(Low)、論理値不明はＸ(unknown)のいずれ
かで示される。各端子での電圧レベルは、論理値Ｈの時
ＶDD（ＶDD＞０）、論理値Ｌの時ゼロである。また、論
理シミュレーションライブラリ２５は、論理ゲート毎に
消費電力を示すデフォルト値を有する。論理ゲートの端
子に論理値Ｘが含まれる場合、このデフォルト値はこの
論理ゲートの消費電力として選択される。また、この論
理シミュレーションライブラリ２５はユーザに開示され
ている。

【００３９】消費電力ライブラリ２６は、論理ゲートに
対する入出力信号の状態と、その入出力信号の状態でそ
の論理ゲートが消費する消費電力とを示すデータを格納
する。

【００４０】抵抗値ライブラリ２７は、論理ゲートに含
まれる出力端子のオン抵抗を示すデータを格納する。こ
こで、出力端子のオン抵抗は、出力端子と電源の間およ
び出力端子と接地との間の抵抗値を示す。

【００４１】消費電力計算用論理シミュレーションライ
ブラリ２８は、論理ゲートの入力端子に入力される信号
と、その入力に応じて論理ゲートの出力端子から実際に
出力される信号を示すデータを格納する。この出力され
る信号は論理ゲートの構成によって一義的に定められて
おり、Ｈ(High)またはＬ(Low)のいずれかである。この
消費電力計算用論理シミュレーションライブラリ２８
は、ユーザに開示されないことが望ましい。

【００４２】次に、遅延計算部１１の機能を以下に示
す。遅延計算部１１はネットリスト２１を参照して、論
理ゲート毎に得られる、入力信号の入力タイミングと出
力信号の出力タイミングとの間で生じる遅延時間を求め
る機能を有する。また、遅延計算部１１は波形なまり時
間を求める機能を有する。ここで、波形なまり時間は、
信号の立ち上がりまたは信号の立ち下がり時に発生す
る、実際の信号電圧がＬからＨまたはＨからＬに変化す
るのに要する時間で示される。

【００４３】以下に図面を参照して波形なまり時間を説
明する。図２（ａ）はある端子の論理値４１を示す。図
２（ａ）で、縦軸は論理値、横軸は時間を示す。この端
子には時間ｔ_０でイベントが発生している。ここで、イ
ベントは論理値の変化を示す。この端子の論理値４１は
時間ｔ_０でＬからＨに変化している。図２（ｂ）はその
端子の信号電圧４２を示す。図２（ｂ）縦軸は信号電
圧、横軸は時間を示す。この信号電圧４２は論理値Ｈで
電圧ＶDD、論理値Ｌで電圧０である。図２（ａ）で示さ
れるように、この端子の論理値４１は時間ｔ_０でＬから
Ｈに変化している。信号電圧４１は時間ｔ_０で電圧０か
ら上昇を開始し、時間ｔ_０＋ｔ_ｒｆで電圧ＶDDになる。
このように端子の論理値４１の変化と実際の信号電圧４
２の変化には時間的なギャップがある。波形なまり時間
はこの両者の時間的ギャップｔ_ｒｆで示される。

【００４４】ここで、この端子の信号電圧４２が０から
ＶDDに変化する場合の、その出力電圧４２の値は以下の
式で示される。Ｖ＝ＶDD×ｆ_（ｔ）ここで、Ｖは出力電圧４２、ｔは端子の論理値がＬから
Ｈに変化してからの経過時間（ｔ＞０）、ｆ_（ｔ）は端
子によって定まる関数であり、０≦ｆ_（ｔ）≦１ただ
し０≦ｔ≦ｔ_ｒｆおよびｆ_（ｔ）＝１ただしｔ_ｒｆ
≦ｔである。本実施例ではｆ_（ｔ）＝ｋｔ，ｋ＝１／
ｔ_ｒｆと仮定している。ここで、ｔ_ｒｆは実際に測定さ
れるか、以下の方法によって近似されている。第１の近
似方法では、ｔ_ｒｆは端子の信号電圧４２がｍ×ＶDDか
ら（１−ｍ）ＶDDへ変化する間に経過する時間を0.5/
(0.5-m)倍したものである。ここで、ｍは０＜ｍ＜０．
５である。第２の近似方法では、端子の信号電圧４２が
ＶTH（０＜ＶTH＜ＶDD）の時の信号電圧４２の時間微分
値ｋを求める。ｔ_ｒｆはそのｋの逆数である。

【００４５】論理シミュレーション部１２は、回路に対
して論理シミュレーションを実行する機能を有する。そ
の実行結果はイベント列データＤ５として消費電力計算
部１３に出力される。ここで、イベント列データＤ５は
各テストパターン２３と、その各テストパターン２３が
回路の入力端子に入力された場合に、各論理ゲートの入
力端子およびその出力端子での論理値を示すデータから
なる。これらの論理値は、”１”を示すＨ(High)、”
０”を示すＬ(Low)、または論理値不明を示すＸ(unknow
n)のいずれかからなる。実際の論理ゲートの入力端子ま
たは出力端子では、それらの端子の論理値がＨの場合、
それら端子の電圧レベルは電圧の高い状態（電圧値ＶDD
（ＶDD＞０））である。また、それらの端子の論理値が
Ｌの場合、それらの端子の電圧レベルは電圧の低い状態
（電圧値０）である。

【００４６】消費電力計算部１３は、設計回路の消費電
力を予測する機能を有する。この消費電力の予測値は消
費電力計算結果１４としてディスプレイ、プリンタなど
の出力装置（図示せず）に出力される。消費電力計算部
１３はイベント変換部３１、イベント間隔計算部３２、
グリッチ検出部３３、スイッチング電力計算部３４、バ
スファイト電力計算部３５、リーク電力計算部３６、お
よび合計電力計算部３７を有する。

【００４７】イベント変換部３１は、消費電力計算用論
理シミュレーションライブラリ２８を参照して、イベン
ト列データＤ５に含まれる論理値Ｘを、論理回路で実際
に動作する信号レベル（ＨまたはＬ）に変更する機能を
有する。具体的には、まずイベント列データＤ５に論理
値Ｘが含まれる場合、イベント列データＤ５から出力の
みに論理値Ｘを含む論理ゲートが検索される。次に消費
電力計算用論理シミュレーションライブラリ２８を参照
することにより、この論理ゲートの論理値Ｘは、信号レ
ベルＨまたはＬのどちらかに定められる。この結果を用
いてイベント列データＤ５は更新される。上記工程はイ
ベント列データＤ５から論理値Ｘが含まれなくなるまで
反復して実行されることが望ましい。

【００４８】イベント間隔計算部３２は、イベント変換
部３１で更新されたイベント列データＤ５と遅延値デー
タＤ２を用いて、同一端子で時間的に隣接して発生する
イベントの発生時刻の差分をイベント間隔として取得す
る機能を有する。

【００４９】グリッチ検出部３３は、イベント間隔と波
形なまりデータＤ３を用いて、後述するグリッチを検出
する。グリッチ検出部３３は、グリッチが検出された端
子に対して、イベント間隔の間での信号電圧の変化量
（Ｖg）と、波形なまり時間以上経過した場合の信号電
圧の変化量（ＶDD）との比（Ｖg／ＶDD）からなる係数
を求める。本実施例では、この係数は（イベント間隔）
／（波形なまり時間ｔ_ｒ _ｆ）からなる。

【００５０】以下に図面を参照してグリッチを説明す
る。図３（ａ）はある端子（またはノード）での論理値
４３を示す。図３（ａ）で、縦軸は論理値、横軸は時間
を示す。この端子の論理値４３は時間ｔ_１でＬからＨ
に、時間ｔ_２でＨからＬに変化している。ここで、時間
ｔ_２−ｔ_１はこの端子での波形なまり時間ｔ_ｒｆより短
い。図３（ｂ）はその端子での信号電圧４４を示す。図
３（ｂ）で、縦軸は電圧値、横軸は時間を示す。この信
号電圧４４は論理値Ｈで電圧ＶDD、論理値Ｌで電圧０と
なる。図３（ａ）で示されるように、この端子の論理値
４３は時間ｔ_１でＬからＨに、時間ｔ_２でＨからＬに変
化している。信号電圧４４は時間ｔ_１で電圧０から上昇
を開始し、時間ｔ_２で最大電圧Ｖg（Ｖg＜ＶDD）を示
し、その後電圧値が下降する。このように、グリッチ
は、イベント間隔が波形なまり時間ｔ_ｒｆより短い場合
に発生し、論理値Ｈに対応する信号電圧４４が電圧ＶDD
まで立ち上がることができない、逆に論理値Ｌに対応す
る信号電圧４４が電圧０まで立ち下がることができない
現象である。

【００５１】スイッチング電力計算部３４は、イベント
変換部３１で変換されたイベント列データＤ５と、グリ
ッチ検出部３３で求められた係数を用いて、論理ゲート
の消費電力を求める機能を有する。スイッチング電力計
算部３４は、イベント変換部３１で更新されたイベント
列データＤ５と消費電力ライブラリ２６を参照して、グ
リッチ検出部３３でグリッチが検出されない論理ゲート
の消費電力を求める。また、スイッチング電力計算部３
４は、グリッチ検出部３３でグリッチが検出された論理
ゲートの消費電力を、イベント変換部３１で更新された
イベント列データＤ５と消費電力ライブラリ２６を参照
して求められたその論理ゲートの消費電力値に、グリッ
チ検出部３３で求めた係数を乗算して求める。

【００５２】バスファイト電力計算部３５は、イベント
変換部３１でのイベント列データＤ５からバスファイト
を検出し、そのバスファイトで消費される電力を求める
機能を有する。ここで、バスファイトはワイヤード接続
およびバス接続のように、１つのノードに複数のドライ
バが接続されている場合に発生する。このノードに接続
されている複数のドライバのうち、１つのドライバがこ
のノードとそのドライバの電源電圧とを短絡し、他のド
ライバがこのノードとそのドライバの接地と短絡する場
合、上記電源電圧から上記接地に至る経路に貫通電流が
流れる。このような現象をバスファイトという。また、
バスファイトを生じさせる論理ゲートには、インバータ
やトライステートなどが挙げられる。次に、具体的なバ
スファイトによる消費電力計算機能を以下に示す。まず
バスファイト電力計算部３５はイベント列データＤ５に
含まれる論理値Ｘがバスファイトによって発生している
かどうかを調べる。バスファイト電力計算部３５は、バ
スファイトを検出した場合、そのバスファイトで生じる
貫通電流の経路を求める。次に、バスファイト電力計算
部３５は、その経路全体の抵抗値を抵抗値ライブラリ２
７を参照して求める。最後に、バスファイト電力計算部
３５は、その経路全体の抵抗値とその経路での電位差か
らその貫通電力による消費電力をバスファイト消費電力
として求める。

【００５３】リーク電力計算部３６は、論理ゲート内で
生じるリーク電流によって消費する電力（リーク電力）
を求める機能を有する。このリーク電力計算部３６は従
来知られている。例えば、リーク電流はＮ型トランジス
タなどに発生する。

【００５４】合計電力計算部３７は、スイッチング電力
計算部３４、バスファイト電力計算部３５、およびリー
ク電力計算部３６で求められた消費電力を合算した消費
電力計算結果１４を求める機能を有する。この消費電力
計算結果１４は外部装置（図示しない）に出力される。

【００５５】本発明の消費電力予測装置は、イベント変
換部３１およびスイッチング電力計算部３４で、論理シ
ミュレーション結果で得られたイベントＸを実際の論理
ゲートの構成からイベントＨまたはイベントＬのいずれ
かであると定めて消費電力の予測を行う機能を有する。

【００５６】また、本発明の消費電力予測装置は、イベ
ント間隔計算部３２、グリッチ検出部３３およびスイッ
チング電力計算部３４で、グリッチを検出した論理ゲー
トの消費電力をそのグリッチが検出された信号の変化量
に対応した係数で補正している。

【００５７】さらに、本発明の消費電力予測装置は、バ
スファイト電力計算部３５でバスファイトを検出し、そ
のバスファイトで発生する貫通電流による消費電力を計
算する機能を有する。

【００５８】ここで、本発明の消費電力予測装置は、上
記３つの機能のうち、少なくとも１つの機能を有すれば
よい。

【００５９】次に、本発明における消費電力予測装置の
消費電力予測方法を示す。

【００６０】図４および５は、本発明における消費電力
予測方法を示すフローである。

【００６１】ステップＳ１０１で、消費電力を予測する
回路のネットリストを取得する。次に、そのネットリス
トを参照して、信号の遅延時間と波形なまり時間を取得
する。信号の遅延時間は、設計回路の入力端子から入力
された入力信号の入力タイミングと、その入力によって
発生する、各論理ゲートの入力端子での信号の入力タイ
ミングおよびその出力端子での信号の出力タイミングと
の差で表される。波形なまり時間は、信号の立ち上がり
にかかる時間および立下りにかかる時間で示される。な
お、論理ゲートに対する信号の遅延時間と波形なまり時
間を示すデータは、上記ステップで求めずに、予め定め
られたものを用いてもよい。

【００６２】ステップＳ１０２で、ネットリストおよび
信号の遅延時間を参照してイベント列を求める。このイ
ベント列は、回路の入力端子から入力された論理パタン
と、その論理パタンの入力に応答して得られる、各論理
ゲートの入力端子および出力端子の論理値からなる。こ
の論理パタンおよび論理値は”１”、”０”、および論
理値不明を示す”Ｘ”のいずれかからなる。論理ゲート
の端子での信号電圧は、論理値”１”の場合高電圧
（Ｈ）、論理値”０”の場合低電圧（Ｈ）、および論理
値”Ｘ”の場合ＨまたはＬのいずれか不明である。ま
た、このイベント列は、論理パタンの入力間隔、および
論理パタンの入力時間からの各入力端子に入力される信
号の遅延および出力端子から出力される信号の遅延を示
す時間データを含む。

【００６３】ステップＳ１０３で、イベント列に含まれ
る論理値Ｘは、実際の論理ゲートの構成によって定めら
れる信号電圧（ＨまたはＬ）に変更される。まず、イベ
ント列に論理値Ｘが含まれる場合、複数の論理ゲートの
うち、出力のみに論理値Ｘを含むものを選択する。次
に、消費電力計算用論理シミュレーションライブラリを
参照して、選択された論理ゲートに含まれる、論理値Ｘ
を示す出力端子から実際に出力される信号電圧（Ｈまた
はＬ）が決定される。ここで、消費電力計算用論理シミ
ュレーションライブラリは、論理ゲートの入力端子に入
力される信号電圧がＨまたはＬのいずれかである場合、
論理ゲートの構成によって定められた、その論理ゲート
の出力端子から実際に出力される信号電圧を示すデータ
からなる。このデータで示される信号電圧はＨまたはＬ
のいずれかに一義的に定められている。次に、消費電力
計算用論理シミュレーションライブラリを参照して、論
理値Ｘが実際の信号電圧に変更されたことによって論理
値Ｘが入力されなくなった論理ゲートの出力端子の論理
値Ｘを、実際の出力される信号電圧（ＨまたはＬ）に変
更する。上記処理はイベント列に論理値Ｘが含まれなく
なるまで反復して実行される。

【００６４】ステップＳ１０４で、スイッチング電力が
求められる。スイッチング電力は、回路の入力端子に複
数の論理パタンを入力した場合の、各論理ゲートでの信
号電圧の変化によって消費される電力量を示す。ステッ
プＳ１０４はステップＳ１１１からステップＳ１１４で
構成される。

【００６５】まず、ステップＳ１１１で、イベント列に
含まれる、論理パタンの入力間隔および時間データから
各論理ゲートの入力端子でのイベント間隔が求められ
る。

【００６６】次に、ステップＳ１１２で、その入力端子
でのイベント間隔が同じ入力端子での波形なまり時間よ
り短い論理ゲートを含む場合、その論理ゲートの消費電
力係数に関してステップＳ１１３を実行する。それ以外
の論理ゲートは消費電力係数を１としてステップＳ１１
４を実行する。

【００６７】ステップＳ１１３で、論理ゲートの消費電
力係数を補正する。この消費電力係数の補正値は以下の
式で表される。α＝ＴD／Ｔrfここで、αは消費電力係
数、ＴDはイベント間隔（単位：sec）、Ｔrfは波形なま
り時間（単位：sec）である。

【００６８】次に、ステップＳ１１４で、まず論理ゲー
トでの消費電力量を消費電力ライブラリを参照して取得
する。この消費電力ライブラリは、各論理ゲートに対し
て、入力信号および出力信号の状態に対応した消費電力
量を示すデータからなる。次に、各論理ゲートでの消費
電力量は消費電力係数を積算することによって補正され
る。スイッチング電力は全ての論理ゲートで求められ
た、この補正された消費電力量の和で表される。

【００６９】次に、ステップＳ１０５でバスファイト電
力が求められる。まずイベント列データに含まれる論理
値Ｘがバスファイトによって発生しているかどうかを調
べる。次に、イベント列データからバスファイトを検出
した場合、そのバスファイトで生じる貫通電流の経路を
求める。次に、その経路全体の抵抗値を抵抗値ライブラ
リ２８を参照して求める。最後に、その経路全体の抵抗
値とその経路での電位差から貫通電力による消費電力を
求める。バスファイト電力はここで求められた消費電力
で示される。

【００７０】次に、ステップＳ１０６で、リーク電力が
求められる。このリーク電力は従来知られた方法で求め
られる。

【００７１】最後に、ステップＳ１０７でこの回路の消
費電力の予測値を求める。この消費電力の予測値は、ス
イッチング電力、バスファイト電力、およびリーク電力
の和で示される。

【００７２】ここで、ステップＳ１０４、ステップＳ１
０５およびステップＳ１０６の実行順序は順不同であ
る。

【００７３】本発明の消費電力予測方法は、ステップＳ
１０２およびステップＳ１１４で、論理シミュレーショ
ン結果で得られたイベントＸを実際の論理ゲートの構成
からイベントＨまたはイベントＬのいずれかであると定
めて消費電力の予測を行っている。

【００７４】また、本発明の消費電力予測方法は、ステ
ップＳ１０４で、グリッチを検出した論理ゲートの消費
電力をそのグリッチが検出された信号の変化量に対応し
た係数で補正している。

【００７５】さらに、本発明の消費電力予測方法は、ス
テップＳ１０５でバスファイトを検出し、そのバスファ
イトで発生する貫通電流による消費電力を計算してい
る。

【００７６】また、本発明における消費電力予測方法で
は、上記３つの動作のうち少なくとも１つが実行されれ
ば良い。よって、本発明における消費電力予測方法で
は、ステップＳ１０３、ステップＳ１０４のうち、ステ
ップＳ１１１からステップＳ１１３まで、ステップＳ１
０５のうち少なくとも１つのステップが実行されればよ
い。

【００７７】次に、本発明による消費電力予測結果を以
下に示す。

【００７８】消費電力を予測する半導体装置は、0.35μ
mルールで製造されたＡＳＩＣ(Application Specific I
ntegrated Circuits)を用いる。このＡＳＩＣは、100万
ゲート（400万トランジスタ）から構成される。

【００７９】従来技術による消費電力予測装置は、この
ＡＳＩＣの消費電力を7.4Wと予測した。この消費電力予
測装置は、グリッチを考慮せずに消費電力を求めてい
る。

【００８０】本発明における消費電力予測装置は、この
ＡＳＩＣの消費電力を6.0Wと予測した。

【００８１】このＡＳＩＣの消費電力の実測値は5.0Wで
あった。

【００８２】このことから、本発明における消費電力予
測装置による予測値は、従来用いられている消費電力予
測装置の予測値よりも20%以上の改善効果を有する。

【００８３】次に、実際の製品チップでの、イベント間
隔とその製品チップの消費電力との関係を以下に示す。

【００８４】図６は、製品チップＡに入力される信号の
イベント間隔とそのチップを流れる総電流量を示すグラ
フである。縦軸は製品チップＡに流れる総電流量（単
位：A）、横軸は製品チップＡに入力される信号のイベ
ント間隔（単位：ns）を示す。イベント間隔が0.25(ns)
の場合、製品チップＡに流れる総電流量は2.32×10
^-13(A)を示す。イベント間隔が0.50(ns)の場合、製品チ
ップＡに流れる総電流量は6.46×10^-13(A)を示す。イベ
ント間隔が0.75(ns)の場合、製品チップＡに流れる総電
流量は1.05×10^-12(A)を示す。イベント間隔が1.00(ns)
の場合、製品チップＡに流れる総電流量は1.37×10
^-12(A)を示す。イベント間隔が1.50(ns)の場合、製品チ
ップＡに流れる総電流量は1.65×10^-12(A)を示す。イベ
ント間隔が2.00(ns)の場合、製品チップＡに流れる総電
流量は1.72×10^-12(A)を示す。よって、この製品チップ
Ａの消費電力はイベント間隔が短いと小さくなる。ま
た、この製品チップＡの消費電力はイベント間隔が一定
以上になるとほぼ同じ値になる。このことから、イベン
ト間隔がある一定時間以下の場合、製品チップＡの消費
電力は上記のような傾向を示す。この原因には、イベン
ト間隔が製品チップＡの内部にある論理ゲートでの信号
の立ち上がり時間および立ち下がり時間よりも短いこと
が含まれる。本発明による消費電力予測装置では、グリ
ッチを考慮することにより、実際にチップ内で起こって
いる現象を反映した消費電力予測がおこなわれている。
このため、本発明による消費電力予測装置は、製品チッ
プの消費電力を従来より精度良く見積もることが可能で
ある。

【００８５】次に、本発明による消費電力予測装置が、
論理値Ｘを論理ゲートの構成によって一義的に定まる実
際の信号レベルに置き換えて消費電力を予測する場合に
得られる効果を以下に示す。

【００８６】ロジック部とメモリ部からなる製品チップ
Ｂに対する、実測または精密な計算により得られた消費
電力と、本発明の消費電力予測装置で予測された消費電
力と、従来技術における消費電力予測装置で予測された
消費電力を比較する。

【００８７】図７は製品チップＢのロジック部に含まれ
る複数の論理ゲートと各論理ゲートで消費される消費電
力の内訳を示したグラフである。このロジック部は回路
部Ａ、回路部Ｂ、回路部Ｃおよび回路部Ｄからなる。こ
こで、回路部Ｄは回路部Ａ、回路部Ｂおよび回路部Ｃ以
外の回路を示す。回路部Ａの消費電力は、ロジック部で
の消費電力のうち約35％を占める。回路部Ｂの消費電力
は、ロジック部での消費電力のうち約33％を占める。回
路部Ｃの消費電力は、ロジック部での消費電力のうち約
6％を占める。

【００８８】次に、回路部Ａでの消費電力を以下に示
す。回路部Ａは、入力端子Ｈ１、Ｈ２１、およびＨ３と
出力端子Ｎ１、Ｎ２およびＮ３と接続されている。入力
端子Ｈ２はクロック入力用の端子である。

【００８９】図８は、回路部Ａと接続された各端子の論
理値と、それらの論理値に対応する回路部Ａでの消費電
力を示すテーブルである。このテーブルは、従来技術で
用いられている論理シミュレーションライブラリと同じ
である。ここで、回路部Ａの消費電力はクロック端子か
ら入力されたクロック信号の立ち上がり時および立ち下
がり時の、クロック入力用の端子を除く端子の状態によ
って定められる。

【００９０】図８を参照すると、第１の状態では、入力
端子Ｈ１はＬ、入力端子Ｈ３はＨ、出力端子Ｎ１はＬ、
出力端子Ｎ２はＨ、および出力端子Ｎ３はＨである。こ
こで、Ｌ、Ｈ、および後述するＸは、本実施例で用いら
れている論理値と同じである。この第１の状態では、回
路部Ａはクロック信号が立ち上がるおよび立ち下がるタ
イミングで0.24mWの電力を消費する。第２の状態では、
入力端子Ｈ１はＬ、入力端子Ｈ３はＨ、出力端子Ｎ１は
Ｈ、出力端子Ｎ２はＬ、および出力端子Ｎ３はＬであ
る。この第２の状態では、回路部Ａはクロック信号が立
ち上がるおよび立ち下がるタイミングで1.41mWの電力を
消費する。第３の状態では、入力端子Ｈ１はＨ、入力端
子Ｈ３はＨ、出力端子Ｎ１はＬ、出力端子Ｎ２はＨ、お
よび出力端子Ｎ３はＨである。この第３の状態では、回
路部Ａはクロック信号が立ち上がるおよび立ち下がるタ
イミングで1.53mWの電力を消費する。第４の状態では、
入力端子Ｈ１はＨ、入力端子Ｈ３はＨ、出力端子Ｎ１は
Ｈ、出力端子Ｎ２はＬ、および出力端子Ｎ３はＬであ
る。この第４の状態では、回路部Ａはクロック信号が立
ち上がるおよび立ち下がるタイミングで0.25mWの電力を
消費する。第５の状態では、入力端子Ｈ１はＬ、入力端
子Ｈ３はＬである。また、出力端子Ｎ１、Ｎ２および出
力端子Ｎ３は任意である。この第５の状態では、回路部
Ａはクロック信号が立ち上がるおよび立ち下がるタイミ
ングで0.24mWの電力を消費する。第６の状態では、入力
端子Ｈ１はＨ、入力端子Ｈ３はＬである。また、出力端
子Ｎ１、Ｎ２および出力端子Ｎ３は任意である。この第
５の状態では、回路部Ａはクロック信号が立ち上がるお
よび立ち下がるタイミングで0.71mWの電力を消費する。
第７の状態はデフォルト状態であって、第１から第６ま
でで示される状態以外の場合の消費電力のデフォルト値
が格納されている。このデフォルト値は第１から第６ま
での状態での消費電力のうち最大のものからなり、1.53
mWである。このデフォルト値は、例えば入力端子Ｈ１お
よび入力端子Ｈ３のいずれかに論理値Ｘが含まれる場
合、この回路部Ａの消費電力はこのデフォルトを参照し
て得られる。

【００９１】回路部Ａの消費電力は端子の論理値によっ
て0.24mWから1.53mWまで変化する。また、回路部Ａの消
費電力のデフォルト値はその消費電力の最大値を示す1.
53mWである。このため、論理シミュレーション結果から
得られる論理値Ｘは、回路部Ａでの消費電力を予測する
場合の誤差要因である。例えば、論理シミュレーション
結果により求められた入力端子Ｈ１とＨ３が論理値Ｘで
あり、実際の入力端子Ｈ１とＨ３の状態が論理値Ｌの場
合、この回路部Ａの消費電力の予測値は実際の消費電力
に対して、1.53-0.24=1.29mW過剰に見積られる。

【００９２】また、回路部Ｂおよび回路部Ｃでも回路部
Ａと同様に、論理シミュレーション結果から得られる論
理値Ｘは消費電力の予測値に対する誤差要因である。

【００９３】図９は、回路部Ａ、回路部Ｂ、および回路
部Ｃでの、実際の消費電力、本発明の消費電力予測装置
で予測された消費電力、および従来技術による消費電力
予測装置で予測された消費電力を示す。ここで、本発明
の消費電力予測装置および従来技術による消費電力予測
装置は、図８で示されるテーブルを使用して消費電力を
予測している。

【００９４】回路部Ａでは、実際の消費電力は50mW、本
発明の消費電力予測装置で予測された消費電力は130m
W、従来技術による消費電力予測装置で予測された消費
電力は220mWである。回路部Ｂでは、実際の消費電力は6
0mW、本発明の消費電力予測装置で予測された消費電力
は120mW、従来技術による消費電力予測装置で予測され
た消費電力は190mWである。回路部Ｃでは、実際の消費
電力は20mW、本発明の消費電力予測装置で予測された消
費電力は25mW、従来技術による消費電力予測装置で予測
された消費電力は30mWである。

【００９５】上記結果から、いずれの回路部でも本発明
の消費電力予測装置で予測した消費電力は、従来技術に
よる消費電力予測装置で予測した消費電力よりも実際の
消費電力に近い値を得ることができる。

【００９６】図１０は、製品チップＢのロジック部で
の、実際の消費電力、本発明の消費電力予測装置で予測
された消費電力、および従来技術による消費電力予測装
置で予測された消費電力を示す。このロジック部での実
際の消費電力は300mWである。このロジック部での本発
明の消費電力予測装置で予測された消費電力は500mWで
ある。このロジック部での従来技術による消費電力予測
装置で予測された消費電力は750mWである。

【００９７】上記結果から、ロジック部でも本発明の消
費電力予測装置で予測した消費電力は、従来技術による
消費電力予測装置で予測した消費電力よりも実際の消費
電力に近い値を得ることができる。

【００９８】また、従来技術による消費電力予測装置と
本発明の消費電力予測装置が同じ論理シミュレーション
ライブラリを用いて消費電力を予測した場合、本発明の
消費電力予測装置は従来技術による消費電力予測装置よ
りも実際の消費電力に近い値を得ることが可能となる効
果を有する。

【００９９】

【発明の効果】本発明の効果は、半導体装置の消費電力
を精度良く予測可能である。

【０１００】また、本発明の効果は半導体装置内部を構
成する回路のうち、論理シミュレーション結果から得ら
れた論理値の不明な端子に対して、実際の論理ゲートの
構成を参照してその端子の信号レベルを一義的に定め
て、その半導体装置の消費電力を予測することが可能で
ある。

【０１０１】さらに、本発明の効果は半導体装置内部を
構成する回路に含まれる端子で、論理値が変化する時間
間隔とその端子での波形なまり時間からその端子での電
圧レベルの変化量を推定し、その変化量を参照して回路
毎に消費電力を予測することが可能である。

【０１０２】さらにまた、本発明の効果は半導体装置内
部を構成する回路のうち、出力端子が接続されている２
つ以上の回路において、その一方の出力端子が高電位で
あり他方の出力端子が一方よりも電位が低い場合、その
一方の出力端子から他方の出力端子へと流れる電流によ
って生じる消費電力をも加味することが可能である。

【図面の簡単な説明】

【図１】本発明における消費電力予測装置の構成を示
す。

【図２】波形なまり時間を説明するための図であり、図
２（ａ）はある端子の論理値を示し、図２（ｂ）はその
端子の信号電圧を示す。

【図３】グリッチを説明するための図であり、図３
（ａ）はある端子の論理値を示し、図３（ｂ）はその端
子の信号電圧を示す。

【図４】本発明における消費電力予測方法を示すフロー
である。

【図５】本発明における消費電力予測方法を示すフロー
である

【図６】製品チップＡに入力される信号のイベント間隔
とそのチップを流れる総電流量を示すグラフである。

【図７】製品チップＢのロジック部に含まれる複数の論
理ゲートと各論理ゲートで消費される消費電力の内訳を
示したグラフである。

【図８】回路部Ａと接続された各端子の論理値と、それ
らの論理値に対応する回路部Ａでの消費電力を示すテー
ブルである。

【図９】回路部Ａ、回路部Ｂ、および回路部Ｃでの、実
際の消費電力、本発明の消費電力予測装置で予測された
消費電力、および従来技術による消費電力予測装置で予
測された消費電力を示す。

【図１０】製品チップＢのロジック部での、実際の消費
電力、本発明の消費電力予測装置で予測された消費電
力、および従来技術による消費電力予測装置で予測され
た消費電力を示す。

【図１１】従来技術における消費電力予測装置を示す。

【符号の説明】

１処理装置２記憶装置３デバイス４記録媒体１１遅延計算ツール１２論理シミュレーション部１３消費電力計算部１４消費電力計算結果２１ネットリスト２２遅延値テーブル２３テストパターン２４波形なまりテーブル２５論理シミュレーションライブラリ２６消費電力ライブラリ２７抵抗値ライブラリ２８消費電力計算用論理シミュレーションライブラリ３１イベント変換部３２イベント間隔計算部３３グリッチ計算部３４スイッチング電力計算部３５バスファイト電力計算部３６リーク電力計算部３７合計電力計算部４１，４３論理値４２，４４信号電圧１０１ネットリスト１０２消費電力ライブラリ１０３論理シミュレーション結果１０４消費電力計算部１０５消費電力計算結果Ｄ２遅延値データＤ３波形なまりデータＤ５イベント列データ

Claims

【特許請求の範囲】

【請求項１】複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測装置であって、ここで、前記各
論理ゲートは複数の端子を有し、前記論理ゲート毎に前記各端子でのイベントと、前記各
素子でのイベントに対応して得られる消費電力を示す消
費電力テーブルと、ここで、前記イベントは論理値１、
論理値０および論理値不明のいずれかからなり、前記回路の入力端子に入力される複数のテストパターン
を用いて、前記回路の論理シミュレーションを行い、前
記各テストパターンに応じて得られる前記各端子でのイ
ベントを取得する論理シミュレーション部と、前記各端子での波形なまり時間を求める波形なまり計算
部と、ここで、前記波形なまり時間は前記各端子での信
号の立ち上がりおよび立ち下がりに要する時間であっ
て、前記各端子で時間的に隣接する前記イベントの発生間隔
を示すイベント間隔を求めるイベント間隔計算部と、前記各端子で前記イベント間隔と前記波形なまり時間と
の比を示す係数を決定するグリッジ検出部と、ここで、
決定された前記係数が１を超える場合は前記係数は１と
され、前記消費電力テーブルを参照して、前記複数の端子での
前記イベントから前記論理ゲート毎の消費電力を予測
し、前記予測された消費電力を前記係数を用いて補正す
る消費電力計算部とからなる、消費電力予測装置。
【請求項２】複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測装置であって、ここで、前記各
論理ゲートは少なくとも１との入力端子と少なくとも１
つの出力端子を有し、前記論理ゲート毎に前記各端子でのイベントと、前記各
端子でのイベントに対応して得られる消費電力を示す消
費電力テーブルと、ここで、前記イベントは論理値１、
論理値０および論理値不明のいずれかからなり、前記各論理ゲートの構成に基づいて、前記各論理ゲート
毎に前記入力端子および前記出力端子の前記イベントが
論理値１および論理値０のいずれかに定められた状態テ
ーブルと、前記回路の入力端子に入力される複数のテストパターン
を用いて、前記回路の論理シミュレーションを行い、前
記各テストパターンに応じて得られる前記各端子でのイ
ベントを取得する論理シミュレーション部と、前記状態テーブルを参照して、前記イベントに含まれる
論理値不明を論理値１および論理値０のいずれかに更新
するイベント変換部と、前記消費電力テーブルを参照して、前記各入力端子およ
び出力端子での、前記イベント変換部で更新された前記
イベントから前記論理ゲート毎の消費電力を予測する消
費電力計算部とからなる、消費電力予測装置。
【請求項３】複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測装置であって、ここで、前記各
論理ゲートは少なくとも１つの入力端子と少なくとも１
つの出力端子を有し、前記論理ゲート毎に、前記出力端子と電源との間の第１
の抵抗と、前記出力端子と接地との間の第２の抵抗を格
納した抵抗値ライブラリと、前記回路の入力端子に入力される複数のテストパターン
を用いて、前記回路の論理シミュレーションを行い、前
記各テストパターンに応じて得られる前記各端子でのイ
ベントを取得する論理シミュレーション部と、ここで、
前記イベントは論理値１、論理値０および論理値不明の
いずれかからなり、前記イベントの論理値不明が前記電源と前記接地との導
通により発生した場合、前記電源と前記接地との電位差
と、前記抵抗値ライブラリを参照して得られる前記第１
の抵抗および前記第２の抵抗から前記導通による消費電
力を予測するバスファイト電力計算部とからなる、消費電力予測装置。
【請求項４】請求項１に記載の消費電力予測装置にお
いて、前記各論理ゲートの構成に基づいて、前記各論理ゲート
毎に前記入力端子および前記出力端子の前記イベントが
論理値１および論理値０のいずれかに定められた状態テ
ーブルと、前記状態テーブルを参照して、前記イベントに含まれる
論理値不明を論理値１および論理値０のいずれかに更新
するイベント変換部とをさらに具備し、前記消費電力計算部は、前記消費電力テーブルを参照して、前記複数の端子での
前記イベント変換部で変換された前記イベントから前記
論理ゲート毎の消費電力を予測し、前記予測された消費
電力を前記係数を用いて補正する、消費電力予測装置。
【請求項５】請求項１，２，４のいずれか１項に記載
の消費電力予測装置において、前記論理ゲート毎に、前記出力端子と電源との間の第１
の抵抗と、前記出力端子と接地との間の第２の抵抗を格
納した抵抗値ライブラリと、前記イベントの論理値不明が前記電源と前記接地との導
通により発生した場合、前記電源と前記接地との電位差
と、前記第１の抵抗および前記第２の抵抗から前記導通
による消費電力を予測するバスファイト電力計算部とを
さらに具備する消費電力予測装置。
【請求項６】複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測方法であって、ここで、前記各
論理ゲートは複数の端子を有し、（ａ）前記論理ゲート毎に前記各端子でのイベントと、
全規格端子でのイベントに対応して得られる消費電力を
示す消費電力テーブルを設けるステップと、ここで、前
記イベントは論理値１、論理値０および論理値不明のい
ずれかからなり、（ｂ）前記回路の入力端子に入力される複数のテストパ
ターンを用いて、前記回路の論理シミュレーションを行
い、前記各テストパターンに応じて得られる前記各端子
でのイベントを取得するステップと、（ｃ）前記消費電力テーブルを参照して、前記複数の端
子での前記イベントから前記論理ゲート毎の消費電力を
予測するステップと、（ｄ）前記各端子での波形なまり時間を求めるステップ
と、ここで、前記波形なまり時間は前記各端子での信号
の立ち上がりおよび立ち下がりに要する時間であって、（ｅ）前記各端子で時間的に隣接する前記イベントの発
生間隔を示すイベント間隔を求めるステップと、（ｆ）前記各端子で前記イベント間隔と前記波形なまり
時間との比を示す係数を決定するステップと、ここで、
決定された前記係数が１を超える場合は前記係数は１と
され、（ｇ）前記（ｃ）ステップで前記論理ゲート毎に予測さ
れた前記消費電力を前記係数を用いて補正するステップ
とからなる、消費電力予測方法。
【請求項７】複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測方法であって、ここで、前記各
論理ゲートは少なくとも１との入力端子と少なくとも１
つの出力端子を有し、（ａ）前記論理ゲート毎に前記各端子でのイベントと、
前記各端子でのイベントに対応して得られる消費電力を
示す消費電力テーブルを設けるステップと、ここで、前
記イベントは論理値１、論理値０および論理値不明のい
ずれかからなり、（ｂ）前記各論理ゲートの構成に基づいて、前記各論理
ゲート毎に前記入力端子および前記出力端子の前記イベ
ントが論理値１および論理値０のいずれかに定められた
状態テーブルを設けるステップと、（ｃ）前記回路の入力端子に入力される複数のテストパ
ターンを用いて、前記回路の論理シミュレーションを行
い、前記各テストパターンに応じて得られる前記各端子
でのイベントを取得するステップと、（ｄ）前記状態テーブルを参照して、前記イベントに含
まれる論理値不明を論理値１および論理値０のいずれか
に更新するステップと、（ｅ）前記消費電力テーブルを参照して、前記各入力端
子および出力端子での、前記イベント変換部で更新され
た前記イベントから前記論理ゲート毎の消費電力を予測
するステップとからなる、消費電力予測方法。
【請求項８】複数の論理ゲートを含む回路の消費電力
を予測する消費電力予測方法であって、ここで、前記各
論理ゲートは少なくとも１との入力端子と少なくとも１
つの出力端子を有し、（ａ）前記論理ゲート毎に、前記出力端子と電源との間
の第１の抵抗と、前記出力端子と接地との間の第２の抵
抗を格納した抵抗値ライブラリを設けるステップと、（ｂ）前記回路の入力端子に入力される複数のテストパ
ターンを用いて、前記回路の論理シミュレーションを行
い、前記各テストパターンに応じて得られる前記各端子
でのイベントを取得するステップと、ここで、前記イベ
ントは論理値１、論理値０および論理値不明のいずれか
からなり、（ｃ）前記イベントの論理値不明が前記電源と前記接地
との導通により発生した場合、前記電源と前記接地との
電位差と、前記第１の抵抗および前記第２の抵抗から前
記導通による消費電力を予測するステップとからなる、消費電力予測方法。
【請求項９】請求項６に記載の消費電力予測方法にお
いて、（ｈ）前記各論理ゲートの構成に基づいて、前記各論理
ゲート毎に前記入力端子および前記出力端子の前記イベ
ントが論理値１および論理値０のいずれかに定められた
状態テーブルを設けるステップと、（ｉ）前記状態テーブルを参照して、前記イベントに含
まれる論理値不明を論理値１および論理値０のいずれか
に更新するステップとをさらに具備し、前記（ｃ）ステップは、前記消費電力テーブルを参照して、前記複数の端子での
前記（ｉ）ステップで更新された前記イベントから前記
論理ゲート毎の消費電力を予測するステップからなる、消費電力予測方法。
【請求項１０】請求項６，７，９のいずれか１項に記
載の消費電力予測方法において、前記論理ゲート毎に、前記出力端子と電源との間の第１
の抵抗と、前記出力端子と接地との間の第２の抵抗を格
納した抵抗値ライブラリを設けるステップと、前記イベントの論理値不明が前記電源と前記接地との導
通により発生した場合、前記電源と前記接地との電位差
と、前記第１の抵抗および前記第２の抵抗から前記導通
による消費電力を予測するステップとをさらに具備す
る、消費電力予測方法。
【請求項１１】複数の論理ゲートを含む回路の消費電
力を予測するアルゴリズムであって、ここで、前記各論
理ゲートは複数の端子を有し、（ａ）前記論理ゲート毎に前記各端子でのイベントと、
全規格端子でのイベントに対応して得られる消費電力を
示す消費電力テーブルを設けるステップと、ここで、前
記イベントは論理値１、論理値０および論理値不明のい
ずれかからなり、（ｂ）前記回路の入力端子に入力される複数のテストパ
ターンを用いて、前記回路の論理シミュレーションを行
い、前記各テストパターンに応じて得られる前記各端子
でのイベントを取得するステップと、（ｃ）前記消費電力テーブルを参照して、前記複数の端
子での前記イベントから前記論理ゲート毎の消費電力を
予測するステップと、（ｄ）前記各端子での波形なまり時間を求めるステップ
と、ここで、前記波形なまり時間は前記各端子での信号
の立ち上がりおよび立ち下がりに要する時間であって、（ｅ）前記各端子で時間的に隣接する前記イベントの発
生間隔を示すイベント間隔を求めるステップと、（ｆ）前記各端子で前記イベント間隔と前記波形なまり
時間との比を示す係数を決定するステップと、ここで、
決定された前記係数が１を超える場合は前記係数は１と
され、（ｇ）前記（ｃ）ステップで前記論理ゲート毎に予測さ
れた前記消費電力を前記係数を用いて補正するステップ
とからなる、実行プログラムを格納する記録媒体。
【請求項１２】複数の論理ゲートを含む回路の消費電
力を予測するアルゴリズムであって、ここで、前記各論
理ゲートは少なくとも１との入力端子と少なくとも１つ
の出力端子を有し、（ａ）前記論理ゲート毎に前記各端子でのイベントと、
前記各端子でのイベントに対応して得られる消費電力を
示す消費電力テーブルを設けるステップと、ここで、前
記イベントは論理値１、論理値０および論理値不明のい
ずれかからなり、（ｂ）前記各論理ゲートの構成に基づいて、前記各論理
ゲート毎に前記入力端子および前記出力端子の前記イベ
ントが論理値１および論理値０のいずれかに定められた
状態テーブルを設けるステップと、（ｃ）前記回路の入力端子に入力される複数のテストパ
ターンを用いて、前記回路の論理シミュレーションを行
い、前記各テストパターンに応じて得られる前記各端子
でのイベントを取得するステップと、（ｄ）前記状態テーブルを参照して、前記イベントに含
まれる論理値不明を論理値１および論理値０のいずれか
に更新するステップと、（ｅ）前記消費電力テーブルを参照して、前記各入力端
子および出力端子での、前記イベント変換部で更新され
た前記イベントから前記論理ゲート毎の消費電力を予測
するステップとからなる、実行プログラムを格納する記録媒体。
【請求項１３】複数の論理ゲートを含む回路の消費電
力を予測するアルゴリズムであって、ここで、前記各論
理ゲートは少なくとも１との入力端子と少なくとも１つ
の出力端子を有し、（ａ）前記論理ゲート毎に、前記出力端子と電源との間
の第１の抵抗と、前記出力端子と接地との間の第２の抵
抗を格納した抵抗値ライブラリを設けるステップと、（ｂ）前記回路の入力端子に入力される複数のテストパ
ターンを用いて、前記回路の論理シミュレーションを行
い、前記各テストパターンに応じて得られる前記各端子
でのイベントを取得するステップと、ここで、前記イベ
ントは論理値１、論理値０および論理値不明のいずれか
からなり、（ｃ）前記イベントの論理値不明が前記電源と前記接地
との導通により発生した場合、前記電源と前記接地との
電位差と、前記第１の抵抗および前記第２の抵抗から前
記導通による消費電力を予測するステップとからなる、実行プログラムを格納する記録媒体。
【請求項１４】請求項１１に記載の記録媒体におい
て、（ｈ）前記各論理ゲートの構成に基づいて、前記各論理
ゲート毎に前記入力端子および前記出力端子の前記イベ
ントが論理値１および論理値０のいずれかに定められた
状態テーブルを設けるステップと、（ｉ）前記状態テーブルを参照して、前記イベントに含
まれる論理値不明を論理値１および論理値０のいずれか
に更新するステップとをさらに具備し、前記（ｃ）ステップは、前記消費電力テーブルを参照して、前記複数の端子での
前記（ｉ）ステップで更新された前記イベントから前記
論理ゲート毎の消費電力を予測するステップからなる、実行プログラムを格納する記録媒体。
【請求項１５】請求項１１，１２，１４のいずれか１
項に記載の記録媒体において、前記論理ゲート毎に、前記出力端子と電源との間の第１
の抵抗と、前記出力端子と接地との間の第２の抵抗を格
納した抵抗値ライブラリを設けるステップと、前記イベントの論理値不明が前記電源と前記接地との導
通により発生した場合、前記電源と前記接地との電位差
と、前記第１の抵抗および前記第２の抵抗から前記導通
による消費電力を予測するステップとをさらに具備す
る、実行プログラムを格納する記録媒体。