JP3519591B2 - Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホットキャリア現
象などに起因するＬＳＩの経時的な特性劣化を配線間の
カップリングノイズの影響をも考慮して予測し、ＬＳＩ
のタイミングシミュレーションに反映させる技術に関す
るものである。

【０００２】

【従来の技術】半導体集積回路（以下ＬＳＩと略す）に
は寿命があり、ある期間動作した後に故障や動作不良を
起こす。ＬＳＩの故障や動作不良の主な原因としては、
ホットキャリア現象に起因する特性劣化やエレクトロマ
イグレーションによる配線の断線などがある。特にホッ
トキャリア現象は、トランジスタの駆動能力を劣化せし
め、これによりＬＳＩの動作タイミングが時間の経過と
ともに変化し、いずれ誤動作に至る。

【０００３】近年のＬＳＩにおいては、製造技術の発達
とともにデバイスの微細化が急速に進み、デバイス内に
生じる高電界によって高エネルギー電子であるホットキ
ャリアが生じやすくなっており、ホットキャリア現象に
対する信頼性確保がますます難しくなっている。

【０００４】ＬＳＩの信頼性確保のためには、例えば、
一定期間の動作を保証すべく、動作タイミングの経時的
変化に対して十分な余裕を設けるために、全回路の動作
タイミングに一律に適当なマージンを含ませる方法が考
えられる。ところがこの方法では、最悪の場合を考えて
マージンを設定するために、ＬＳＩとしては過剰な仕様
に陥りやすい。通常、ＬＳＩの信頼性と性能とはトレー
ドオフの関係にあり、過剰な信頼性を持たせることはＬ
ＳＩの性能を低下させる結果になる。したがって、この
ような方法では高性能なＬＳＩを開発することは困難で
あった。

【０００５】またこのような問題を解決すべく、従来か
ら次のような方法も用いられてきている。すなわち、Ｌ
ＳＩを構成する回路単位である回路セル（例えば特定用
途向け集積回路（ＡＳＩＣ）に用いられるスタンダード
セルライブラリに属する，インバータなどのセル）毎
に、ＬＳＩの動作時における所定の動作条件の値を調
べ、各回路セルについて、調べた動作条件の値が、劣化
量や寿命があらかじめ定めた目標値を満たすために必要
な範囲にあるか否かを検証する。そして、劣化量や寿命
が目標値を満たさない回路セルをＬＳＩの信頼性の面で
問題のある回路セルと認識し、設計変更などの対策をと
る。

【０００６】

【発明が解決しようとする課題】しかしながら、前記従
来の方法では、ＬＳＩを構成する各回路セルについて劣
化量や寿命の検証を行っているのみであり、ＬＳＩ全体
としては、信頼性に対して過剰な仕様になる場合が多
い。この点について説明する。

【０００７】ＬＳＩは通常、所定の動作周波数に従って
動作する。言い換えると、この所定の動作周波数から決
まる所定の周期がＬＳＩにおける処理時間の単位とな
る。一方、ＬＳＩでは、信号は、この所定の周期の間に
いくつかの回路セルからなる信号パスを流れる。このと
き、信号パスにおける信号伝搬遅延が劣化によって長く
なり、所定の周期を越えてしまうと、ＬＳＩの動作タイ
ミングがおかしくなり、誤動作が生じることになる。逆
に言うと、信号パスにおける信号伝搬遅延が劣化によっ
て長くなっても所定の周期を越えなければ、ＬＳＩの動
作タイミングは正常のままであり、誤動作は生じない。

【０００８】ここで、信号パスＡ、Ｂを想定し、信号パ
スＡにおける信号伝搬遅延は所定の周期とほぼ同じ（す
なわち遅延劣化に弱い）であり、一方、信号パスＢにお
ける信号伝搬遅延は所定の周期に比べてかなり小さい
（すなわち遅延劣化に強い）ものとする。さらに、信号
パスＡ、Ｂはともに同じ動作条件の値の回路セルを含ん
でおり、かつその動作条件の値が、劣化量や寿命が目標
を満たすために必要な範囲にないものとする。

【０００９】このとき、前記従来の方法によると、信号
パスＡに含まれる回路セルも、信号パスＢに含まれる回
路セルも、ともにＬＳＩの信頼性の面で問題となる回路
セルと認識されてしまい、設計変更などの対象となって
しまう。ところが実際には、遅延劣化に弱い信号パスＡ
に含まれるこの回路セルはＬＳＩの信頼性の面で問題と
すべきであるが、遅延劣化に強い信号パスＢに含まれる
この回路セルは、ＬＳＩの信頼性の面では問題なしと判
断するのが妥当である。

【００１０】このように、回路セルがＬＳＩの信頼性の
面からみて問題となるか否かは、たとえ同じ動作条件で
あっても、個々の回路セルによって異なる。各回路セル
に対して許容される劣化量や寿命の範囲は、ＬＳＩの信
号の流れにおけるその回路セルの位置づけによって異な
るからである。

【００１１】さらに、ホットキャリア劣化はトランジス
タに印加される電圧に依存する。通常回路セルの出力電
圧は電源電位を最大、接地電位を最小とする範囲で変化
する。近年の微細化により回路セル間を接続する配線が
密に配置され、その結果隣接信号との間の容量結合が起
こりやすくなっている。容量結合が強まれば、隣接信号
の遷移時にカップリングノイズ（容量結合による雑音）
を生じ、それが回路セルの出力信号の電位を電源電圧よ
り高くしたり、接地電圧より低くしたりする。通常出力
信号はトランジスタのドレインに接続されており、トラ
ンジスタのソースとドレインとの間に印加される電圧が
このノイズにより増加し、ホットキャリア劣化が増大し
てしまうことになる。従来はこの問題に対する有効な解
決策はなかった。

【００１２】本発明は、ＬＳＩの経時的劣化を配線間の
カップリングノイズの影響をも加味して設計段階におい
て予測し、ＬＳＩの劣化後の動作をシミュレーションす
る装置および方法を提供することを課題とする。

【００１３】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、ＬＳＩの経
時的劣化を設計段階において予測し、ＬＳＩの劣化後の
動作をシミュレーションするＬＳＩのタイミング劣化シ
ミュレーション装置として、対象とするＬＳＩを構成す
る各回路セルの遅延の経時的な劣化度合を、回路セルの
特性劣化度合の、少なくとも、カップリングノイズに起
因する信号電圧変動量を含む、所定の動作条件に対する
依存性を表す信頼性ライブラリを参照しつつ、前記ＬＳ
Ｉの動作時における当該回路セルの前記所定の動作条件
の値に基づいて、推定するセル遅延劣化推定手段と、前
記セル遅延劣化推定手段によって推定された各回路セル
の遅延劣化度合に基づいて、経時的に劣化した前記ＬＳ
Ｉにおける各回路セルの遅延を推定するＬＳＩタイミン
グ劣化推定手段と、劣化前の前記ＬＳＩにおける各回路
セルの遅延を推定する遅延計算機とを備え、前記ＬＳＩ
タイミング劣化推定手段によって推定された，劣化後の
前記ＬＳＩにおける各回路セルの遅延に基づいて、前記
ＬＳＩの劣化後の動作をシミュレーションし、前記遅延
計算機によって推定された劣化前の前記ＬＳＩにおける
各回路セルの遅延に基づいて、前記ＬＳＩの劣化前の動
作をシミュレーションするものであり、かつ、ＬＳＩネ
ットリストを参照するものとし、前記ＬＳＩネットリス
トは、配線容量素子について、ＬＳＩのタイミング計算
時には、対接地容量として認識でき、配線間のカップリ
ングノイズ計算時には、当該配線とこの配線と容量結合
している配線との間の配線容量として認識できるよう、
記述されているものである。

【００１４】また、請求項２の発明が講じた解決手段
は、ＬＳＩの経時的劣化を設計段階において予測し、Ｌ
ＳＩの劣化後の動作をシミュレーションするＬＳＩのタ
イミング劣化シミュレーション装置として、対象とする
ＬＳＩを構成する各回路セルの遅延の経時的な劣化度合
を、回路セルの特性劣化度合の、少なくとも、カップリ
ングノイズに起因する信号電圧変動量を含む、所定の動
作条件に対する依存性を表す信頼性ライブラリを参照し
つつ、前記ＬＳＩの動作時における当該回路セルの前記
所定の動作条件の値に基づいて、推定するセル遅延劣化
推定手段と、前記セル遅延劣化推定手段によって推定さ
れた各回路セルの遅延劣化度合に基づいて、経時的に劣
化した前記ＬＳＩにおける各回路セルの遅延を推定する
ＬＳＩタイミング劣化推定手段と、劣化前の前記ＬＳＩ
における各回路セルの遅延を推定する遅延計算機とを備
え、前記ＬＳＩタイミング劣化推定手段によって推定さ
れた，劣化後の前記ＬＳＩにおける各回路セルの遅延に
基づいて、前記ＬＳＩの劣化後の動作をシミュレーショ
ンし、前記遅延計算機によって推定された劣化前の前記
ＬＳＩにおける各回路セルの遅延に基づいて、前記ＬＳ
Ｉの劣化前の動作をシミュレーションするものであり、
前記セル遅延劣化推定手段は、ＬＳＩネットリストを参
照して、前記ＬＳＩの各配線について、容量結合を有す
る相手先の配線との容量結合度合をそれぞれ求め、容量
結合度合と信号電圧変動量との関係から、各配線につい
てそれぞれの結合容量についての信号電圧変動量を求
め、前記ＬＳＩの劣化前動作のシミュレーション結果か
ら、各配線について、容量結合を有する相手先の配線に
おいて劣化に影響のある結合信号の遷移の有無を抽出
し、前記所定の動作条件としての信号電圧変動量の値と
して、信号遷移が有の場合は求めた信号電圧変動量をそ
のまま用い、信号遷移が無の場合は０Ｖとするものであ
る。

【００１５】また、請求項３の発明が講じた解決手段
は、ＬＳＩのタイミング劣化シミュレーション装置にお
いて、ＬＳＩの経時的劣化を設計段階において予測し、
ＬＳＩの劣化後の動作をシミュレーションするＬＳＩの
タイミング劣化シミュレーション方法として、前記ＬＳ
Ｉのタイミング劣化シミュレーション装置が有するセル
遅延劣化推定手段が、対象とするＬＳＩを構成する各回
路セルの遅延の経時的な劣化度合を、回路セルの特性劣
化度合の、少なくとも、カップリングノイズに起因する
信号電圧変動量を含む、所定の動作条件に対する依存性
を表す信頼性ライブラリを参照しつつ、前記ＬＳＩの動
作時における当該回路セルの前記所定の動作条件の値に
基づいて、推定するセル遅延劣化推定工程と、前記ＬＳ
Ｉのタイミング劣化シミュレーション装置が有するＬＳ
Ｉタイミング劣化推定手段が、前記セル遅延劣化推定工
程において推定した各回路セルの遅延劣化度合に基づい
て、経時的に劣化した前記ＬＳＩにおける各回路セルの
遅延を推定するＬＳＩタイミング劣化推定工程と、前記
ＬＳＩのタイミング劣化シミュレーション装置が有する
遅延計算機が、劣化前の前記ＬＳＩにおける各回路セル
の遅延を推定する遅延計算工程と、前記ＬＳＩのタイミ
ング劣化シミュレーション装置が有する論理シミュレー
タが、前記ＬＳＩタイミング劣化推定工程において推定
した劣化後の前記ＬＳＩにおける各回路セルの遅延に基
づいて、前記ＬＳＩの劣化後の動作をシミュレーション
し、前記遅延計算工程において推定した劣化前の前記Ｌ
ＳＩにおける各回路セルの遅延に基づいて、前記ＬＳＩ
の劣化前の動作をシミュレーションするシミュレーショ
ン工程とを備え、前記セル遅延劣化推定工程は、ＬＳＩ
ネットリストを参照して、前記ＬＳＩの各配線につい
て、容量結合を有する相手先の配線との容量結合度合を
それぞれ求めるステップと、容量結合度合と信号電圧変
動量との関係から、各配線について、それぞれの結合容
量についての信号電圧変動量を求めるステップと、前記
ＬＳＩの劣化前動作のシミュレーション結果から、各配
線について、容量結合を有する相手先の配線において、
劣化に影響のある結合信号の遷移の有無を抽出するステ
ップと、前記所定の動作条件としての信号電圧変動量の
値として、劣化に影響のある結合信号の遷移が有の場合
は求めた信号電圧変動量をそのまま用い、無の場合は０
Ｖとするステップとを有するものである。

【００１６】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。

【００１７】（第１の実施形態） 図１は本発明の第１の実施形態に係るＬＳＩのタイミン
グ劣化シミュレーション装置の構成を示すブロック図で
ある。図１に示すように、本実施形態に係るＬＳＩのタ
イミング劣化シミュレーション装置は、回路信頼性シミ
ュレータ４を駆動して、各回路セルの特性劣化度合の所
定の動作条件に対する依存性を表す信頼性ライブラリ６
を生成する信頼性ライブラリ生成装置１と、対象とする
ＬＳＩを構成する各回路セルの遅延の経時的な劣化度合
（セル遅延劣化度合１１）を、信頼性ライブラリ６を参
照しつつ推定するセル遅延劣化推定手段２と、対象とす
るＬＳＩにおける各回路セルの遅延を計算する遅延計算
機１２と、各回路セルの遅延を含むＬＳＩタイミングを
基にしてＬＳＩの動作をシミュレーションする論理シミ
ュレータ１５とを備えている。遅延計算機１２は、セル
遅延劣化度合１１に基づいて、経時的に劣化したＬＳＩ
における各回路セルの遅延を推定するＬＳＩタイミング
劣化推定手段１８を備えている。論理シミュレータ１５
は、劣化前のＬＳＩにおける各回路セルの遅延を含む劣
化前ＬＳＩタイミング８を基にして、ＬＳＩの劣化前の
動作をシミュレーションして劣化前結果１０を生成する
一方、劣化後のＬＳＩにおける各回路セルの遅延を含む
劣化後ＬＳＩタイミング１４を基にして、ＬＳＩの劣化
後の動作をシミュレーションして劣化後結果１７を生成
する。

【００１８】図１に示す本実施形態に係るＬＳＩのタイ
ミング劣化シミュレーション装置の動作を説明する。

【００１９】（信頼性ライブラリ生成工程） 図２は回路セルの一般的な構成を概念的に示す図であ
る。図２に示すように、ほとんどの場合、回路セル２０
は入力端子２１、出力端子２２、電源端子２３および接
地端子２４を有する。セルネットリスト７には、種々の
回路セルのネットリストが格納されている。回路セルに
は、ＡＳＩＣのスタンダードセルライブラリに一般に準
備されているインバータやＮＡＮＤゲート、ＮＯＲゲー
ト、フリップフロップなどがある。また前記の汎用の回
路セル以外にも、ＬＳＩを構成するために必要な回路セ
ルを作り、これを信頼性ライブラリ６を生成する対象と
することもできる。セルネットリスト７に格納されたネ
ットリストには、例えばＳＰＩＣＥフォーマットのもの
が用いられる。セルネットリスト７には各回路セル中の
トランジスタのサイズや接続に関する情報、受動素子お
よび寄生素子の値や接続に関する情報などが含まれてい
る。プロセスパラメータ５にはＳＰＩＣＥパラメータや
劣化を表わすためのパラメータ、ＬＳＩの製造上のパラ
メータなどが格納されている。ＳＰＩＣＥフォーマット
およびＳＰＩＣＥパラメータは、例えばMETA-SOFTWARE
社発行のHSPICE USER'S MANUAL(1996年発行）に記載さ
れている。

【００２０】信頼性ライブラリ生成装置１は、対象とす
る回路セルの種類をまず決め、その回路セルのネットリ
ストをセルネットリスト７から読み込む。そして回路信
頼性シミュレータ４を駆動して、信頼性モデル３を参照
しつつ、対象とする回路セルの入出力端子間の伝搬遅延
の劣化度合の、所定の動作条件に対する依存性を求め
る。回路信頼性シミュレータ４は、プロセスパラメータ
５を参照し、トランジスタの特性劣化をシミュレーショ
ンによって推定するものであり、例えばRobert H. Tu e
t al."Berkeley Reliability Tools - BERT"(IEEE Tran
sactions on Computer-Aided Design of Integrated Ci
rcuits and Systems,1993,P1524-1534) に記載されたも
のなどがある。

【００２１】図３および図４はカップリングノイズに起
因する出力信号電圧の変動を模式的に示す図であり、図
３は対象とする回路セルの出力信号が電源電圧ＶＤＤか
らΔＶだけ高くなる場合を、図４は対象とする回路セル
の出力信号が接地電圧ＧＮＤからΔＶだけ低くなる場合
を示している。図３および図４では対象とする回路セル
としてインバータを例にとっており、このインバータの
出力信号線と容量結合を有する信号線の信号（結合信
号）が入力信号の遷移の少し前に遷移した場合を示して
いる。

【００２２】図３では、入力信号の立上りに伴い出力信
号が立下る少し前に結合信号が立上るので、出力信号に
カップリングノイズが生じ、出力信号電圧が電源電圧Ｖ
ＤＤよりもΔＶだけ高くなる。この結果、インバータの
出力信号は電圧（ＶＤＤ＋ΔＶ）から接地電圧ＧＮＤま
で変化する。この場合には、出力信号が電源電圧ＶＤＤ
から接地電圧ＧＮＤまで変化する場合よりも、劣化は大
きくなる。

【００２３】同様に図４では、入力信号の立下りに伴い
出力信号が立上る少し前に結合信号が立下るので、出力
信号にカップリングノイズが生じ、出力信号電圧が接地
電圧ＧＮＤよりもΔＶだけ低くなる。この結果、インバ
ータの出力信号は電圧（ＧＮＤ−ΔＶ）から電源電圧Ｖ
ＤＤまで変化する。この場合には、出力信号が接地電圧
ＧＮＤから電源電圧ＶＤＤまで変化する場合よりも、劣
化は大きくなる。

【００２４】ここで、図３および図４に示すΔＶを、カ
ップリングノイズに起因する出力信号電圧の電源電圧ま
たは接地電圧からの変動量（信号電圧変動量）と呼ぶ。

【００２５】本実施形態では、所定の動作条件として、
回路セルの出力負荷容量と、入力信号の立上り立下り時
間と、カップリングノイズに起因する出力信号電圧の電
源電圧または接地電圧からの変動量とを用いるものとす
る。また、時間の経過に対する劣化度合の変化を推定す
るために、入力信号のスイッチング回数も動作条件とす
る。

【００２６】また伝搬遅延の劣化度合を、劣化後の遅延
と劣化前の遅延との差分で表わすことにする。図３およ
び図４において、実線は劣化前の信号波形、破線は劣化
後の信号波形を示す。図３および図４に示すように、劣
化前の遅延をｔ１とし、劣化後の遅延をｔ２とすると、
式（１）に示すような劣化後遅延ｔ２と劣化前遅延ｔ１
との差分Δｔによって、伝搬遅延の劣化度合を表わすこ
とにする。この差分Δｔを遅延劣化量とよぶ。 Δｔ＝ｔ２−ｔ１ …（１）

【００２７】信頼性ライブラリ生成装置１は、前記４つ
の動作条件の値をそれぞれある値に設定し、すでに読み
込んだ，対象とする回路セルのネットリストの情報とと
もに回路信頼性シミュレータ４に渡し、回路信頼性シミ
ュレータ４を駆動する。回路信頼性シミュレータ４は、
前記回路セルの各トランジスタの特性劣化度合を求め
る。信頼性ライブラリ生成装置１は回路信頼性シミュレ
ータ４から前記回路セルの各トランジスタの特性劣化度
合を受け、信頼性モデル３を参照しつつ、前記回路セル
の遅延劣化量を求める。このような動作を、前記４つの
動作条件の値を適切な範囲で変化させながら行うことに
より、前記回路セルの遅延劣化量の前記４つの動作条件
に対する依存性を求める。この遅延劣化量の動作条件依
存性は関数やテーブルで表わされ、信頼性ライブラリ６
に出力される。以上のような動作を、セルネットリスト
７に格納された全種類の回路セルについて順次行ってい
く。

【００２８】このとき、動作条件の１つである信号電圧
変動量ΔＶを変化させるために、図５に示すような近似
した信号波形を用いる。もちろんカップリングノイズを
含む実際の信号波形を用いてもかまわないが、シミュレ
ーションが複雑になるため、図５に示すような信号波形
を用いることによって、シミュレーションを簡易にして
いる。図５に示す信号波形は、シミュレーションの際の
出力信号の初期値を電圧（ＶＤＤ＋ΔＶ）に設定するこ
とによって容易に得られる。また、図４に示すような接
地電位ＧＮＤを下回る場合には、シミュレーションの際
の出力信号の初期値を電圧（ＧＮＤ−ΔＶ）に設定すれ
ばよい。

【００２９】またこのシミュレーションにおいて、出力
信号の初期値を電圧（ＶＤＤ＋ΔＶ）に設定した場合に
は、回路セルの出力信号線に接続されたトランジスタの
ドレインは基板またはウェル（通常、電源電圧ＶＤＤま
たは接地電圧ＧＮＤとなる）との間で順バイアス状態と
なり、このままでは順電流が流れ、出力信号の初期値が
電圧（ＶＤＤ＋ΔＶ）から電源電圧ＶＤＤまで低下して
しまう。また出力信号の初期値を電圧（ＧＮＤ−ΔＶ）
に設定した場合には、順電流が流れることによって、出
力信号の初期値が電圧（ＧＮＤ−ΔＶ）から接地電圧Ｇ
ＮＤまで上昇してしまう。このような動作を回避するた
めに、回路信頼性シミュレータ４によってシミュレーシ
ョンする際には、出力信号の初期値を電圧（ＶＤＤ＋Δ
Ｖ）または（ＧＮＤ−ΔＶ）に設定した場合には、当該
出力信号線に接続されたトランジスタのドレインの接合
ダイオードの順電流を一時的に遮断（オフ）または抑制
（削減）するなどの方法をとる。

【００３０】この結果、回路セルの特性劣化度合の、所
定の動作条件に対する依存性を表す信頼性ライブラリ６
が生成されることになる。本実施形態に係る信頼性ライ
ブラリ６では、回路セルの特性劣化度合として、入力端
子と出力端子との間の信号伝搬遅延の劣化度合が用いら
れるとともに、所定の動作条件として、回路セルの、入
力信号の立上り立下り時間と、出力負荷容量と、入力信
号のスイッチング回数と、カップリングノイズに起因す
る出力信号電圧の電源電圧または接地電圧からの変動量
とが用いられる。

【００３１】図６は本実施形態に係る信頼性ライブラリ
６が有する、回路セルの遅延劣化量の動作条件依存性を
表す情報を示す図であり、テーブルで表わした場合の一
回路セルの一入出力端子間の入力信号立上り時の遅延劣
化量の動作条件依存性の例を示す図である。図４に示す
ように、４つの動作条件すなわち入力信号のスイッチン
グ回数［回］、入力信号の立上り時間［ｎＳ］、出力負
荷容量［ｆＦ］および信号電圧変動量［Ｖ］の各値に対
して、遅延劣化量［ｎＳ］が表されている。

【００３２】なお信頼性ライブラリ６において、図６に
示すような情報を関数で表すことも可能である。この場
合には、信頼性モデル３に未知数を含む関数の式を格納
しておき、この関数が例えば図６のテーブルにおける各
動作条件と遅延劣化量との関係に合うように、カーブフ
ィッティングによりその未知数を決定すればよい。

【００３３】遅延計算機１２は、対象とするＬＳＩを構
成する各回路セルの接続情報が記述されたＬＳＩネット
リスト９と、各回路セルの遅延の所定の動作条件に対す
る依存性が記述された遅延ライブラリ１３とを読み込
み、前記ＬＳＩを構成する全回路セルの遅延を計算す
る。

【００３４】ＬＳＩネットリスト９は、ＤＳＰＦ（Deta
iled Standard Parasitic File、例えばCadence Design
Systems,Inc.のCadence Standard Parasitic Format(1
993)P.8-20に記載）などの書式で記述される。本実施形
態ではＬＳＩネットリスト９には、各配線について容量
結合の情報が予め付加されているものとする。

【００３５】ＬＳＩネットリスト９には、高精度化のた
め、一般的には、回路セル間の配線の寄生容量や寄生抵
抗などの寄生素子情報も含めて記述されている。寄生容
量には通常、着目する配線と接地との間の容量成分と、
着目する配線とこれに隣接する配線との間の結合容量の
成分とが含まれている。ＤＳＰＦなどの書式では、これ
らの成分を分けて記述できず、全ての成分を対接地容量
すなわち着目する配線と接地との間の容量素子として記
述している。

【００３６】図７はインバータの出力信号線の寄生容量
成分の例を示す図である。図７において、Ｃａ，Ｃｂ，
Ｃｃ，Ｃｄ，Ｃｇはそれぞれ着目する配線３６と、隣接
する配線ａ，ｂ，ｃ，ｄおよび接地ＧＮＤとの間の容量
成分である。通常のＤＳＰＦなどの書式では、容量成分
Ｃａ，Ｃｂ，Ｃｃ，Ｃｄ，Ｃｇは全て配線と接地ＧＮＤ
との間に記述されているが、結合容量の影響を求めるた
めに、各容量成分Ｃａ，Ｃｂ，Ｃｃ，Ｃｄ，Ｃｇの結合
先の配線情報をＬＳＩネットリスト９にあらかじめ付加
しておく。すなわち配線３６について、容量成分Ｃａ，
Ｃｂ，Ｃｃ，Ｃｄはそれぞれ、配線ａ，ｂ，ｃ，ｄとの
結合容量であることを、ＬＳＩネットリスト９に記録し
ておく。

【００３７】図２９はインバータが２段直列に接続され
た回路についての通常のＤＳＰＦネットリストの例を示
す図である。図２９において、先頭文字がＣである行は
容量を表している。図２９に示すように、通常のＤＳＰ
Ｆでは、各容量は対接地容量として接地端子（図２９で
は“０”）につながれている。

【００３８】ここで、容量の中で結合容量がある場合
は、図３０のように別途実際の接続先の情報を追加して
記述しておけばよい。図３０において、（ａ）〜（ｃ）
が図２９に示すＤＳＰＦネットリストに追加した情報を
示す行である。なお、ＤＳＰＦの書式では＊はコメント
行を表しており、コメント行を追加挿入してもＤＳＰＦ
ファイルの機能に悪影響はない。例えば、行（ａ）は、
容量Ｃ２ｉｎｐは元々は着目している信号配線中のノー
ドｉｎｐ：１とカップリング先の配線のノードｎｅｔ＿
ａとの間の容量であることを意味する。よってこの追加
情報を参照すればカップリング関係がわかることにな
る。

【００３９】また遅延ライブラリ１３には、所定の動作
条件として、回路セルの出力負荷容量と入力信号の立上
り立下り時間とが与えられている。すなわち遅延ライブ
ラリ１３には、劣化していないときの、各回路セルの遅
延の動作条件依存性が格納されている。

【００４０】ここでは例として、図８に示す信号パスに
おけるインバータ３１の入出力端子間の伝搬遅延を計算
する場合を考える。図８に示すような信号パスはＬＳＩ
ネットリスト９に記述されている。まずインバータ３１
の出力端子３６につながっている負荷容量を求める。こ
の場合、配線寄生素子３４の容量とインバータ３１の出
力端子３６に接続されたインバータ３２の入力容量との
和が負荷容量となる。次に入力端子３５への入力信号の
立上り立下り時間を求める。このためには、配線寄生素
子３３の容量とインバータ３１の入力容量との和を負荷
容量としたときの、２入力ＮＡＮＤゲート３０の出力信
号の立上り立下り時間を求めればよい。このようにし
て、インバータ３１について出力負荷容量および入力信
号立上り立下り時間が求まり、これらを基にして、遅延
ライブラリ１３を参照しつつ、インバータ３１の入出力
端子間の伝搬遅延を計算する。

【００４１】遅延計算機１２は、以上のような処理をＬ
ＳＩを構成する全回路セルについて行い、その結果を劣
化前ＬＳＩタイミング８に出力する。劣化前ＬＳＩタイ
ミング８はＳＤＦ（Standard Delay Format 、例えばOp
en Verilog International発行のStandard Delay Forma
t Specification Version 3.0、1995に記載）などの書
式で記述される。

【００４２】入力ベクタ１６は、ＬＳＩを論理シミュレ
ーションさせるために必要となる、時系列に記述された
ＬＳＩの入力信号パターンである。論理シミュレータ１
５は、入力ベクタ１６と劣化前ＬＳＩタイミング８と他
の必要なデータとを読み込み、ＬＳＩの劣化前の動作タ
イミングを考慮した論理シミュレーションを実行し、こ
のシミュレーション結果を劣化前結果１０に出力する。

【００４３】（セル遅延劣化推定工程） セル遅延劣化推定手段２は、対象とするＬＳＩを構成す
る回路セルの中から、まず対象とする回路セルを決め、
この回路セルについて、前記ＬＳＩの動作時における前
記動作条件の値を抽出する。具体的には、ＬＳＩネット
リスト９から出力負荷容量９ａを、劣化前ＬＳＩタイミ
ング８から入力信号の立上り立下り時間８ａを、劣化前
結果１０から入力信号スイッチング回数１０ａを抽出す
る。

【００４４】さらにセル遅延劣化推定手段２は、ＬＳＩ
ネットリスト９から容量結合度合９ｂを抽出する。

【００４５】容量結合度合について説明する。例えば図
７において、配線３６について、配線ａとの容量結合度
合は、配線３６と配線ａとの間の結合容量Ｃａを配線３
６についての寄生容量の総和で除したものすなわちＣａ
／（Ｃａ＋Ｃｂ＋Ｃｃ＋Ｃｄ＋Ｃｇ）とする。同様に、
配線ｂとの間の容量結合度合は、配線３６と配線ｂとの
間の結合容量Ｃｂを配線３６についての寄生容量の総和
で除したものすなわちＣｂ／（Ｃａ＋Ｃｂ＋Ｃｃ＋Ｃｄ
＋Ｃｇ）とする。なお、接地ＧＮＤとの間の容量結合度
合は０とする。

【００４６】ＬＳＩネットリスト９には前述のように容
量結合を有する相手先の配線についての情報があらかじ
め付加されているので、これを参照しながら、ＬＳＩを
構成する全配線について、容量結合を有する相手先の配
線との容量結合度合をそれぞれ求める。

【００４７】次に、予め図９に示すような容量結合度合
とカップリングノイズに起因する出力信号電圧の電源電
圧または接地電圧からの変動量ΔＶとの関係を示すテー
ブルを準備しておき、各配線について、それぞれの結合
容量についての信号電圧変動量ΔＶを求める。図９に示
すようなテーブルを用いる場合には、任意の容量結合度
合に対しては補間等の方法によって信号電圧変動量ΔＶ
を求める。図１０は図７における配線３６についての信
号電圧変動量ΔＶの計算結果の例を示す図である。

【００４８】なお図９に示すような容量結合度合と出力
信号変動量ΔＶとの関係を、関数で表すことも可能であ
る。この場合には、未知数を含む関数の式を用意してお
き、この関数が例えば図９に示すテーブルにおける容量
結合度合と出力信号電圧変動量ΔＶとの関係に合うよう
に、カーブフィッティングによりその未知数を決定すれ
ばよい。図９に示すような情報は、セル遅延劣化推定手
段２に直接組み込む形態でもよいし、信頼性モデル３の
場合と同様にセル遅延劣化推定手段２が参照できる形態
としてもよい。

【００４９】さらに、セル遅延劣化推定手段２は、劣化
前結果１０から信号遷移情報１０ｂを抽出する。信号遷
移情報とは、出力信号配線と容量結合した配線における
結合信号の遷移のうち、劣化に影響のあるものの有無を
示す情報のことをいう。具体的には、入力信号遷移の前
後に所定の時間範囲を任意に設定し、この所定の時間範
囲内における結合信号の信号遷移の有無を信号遷移情報
として抽出する。

【００５０】図１１は結合信号の信号遷移のうち劣化に
影響のないものの例を示す図である。図１１に示すよう
な入力信号が遷移しないときの結合信号の信号遷移は、
カップリングノイズを生じても劣化に影響ないとして無
視する。セル遅延劣化推定手段２は、このような信号遷
移情報の抽出を全ての配線について行う。

【００５１】図１２は図７におけるインバータの出力信
号線３６についての信号遷移情報の抽出結果の例を示す
図である。図１２において、有の場合は、先に求めた図
１０に示すような信号電圧変動量ΔＶをそのまま用い
る。無の場合は、信号電圧変動量ΔＶは０（Ｖ）とす
る。なお、配線と接地ＧＮＤとの間の容量の遷移はもと
もと考えないので、信号遷移の有無についての情報はな
い。

【００５２】次に、信頼性ライブラリ６を参照しなが
ら、抽出した動作条件の値に基づいて、対象とする回路
セルの遅延劣化量を推定する。信頼性ライブラリ６にお
いて回路セルの遅延劣化量の動作条件依存性が関数によ
って表されている場合は、抽出した動作条件の値を関数
に代入して、対象とする回路セルの遅延劣化量を求め
る。一方、信頼性ライブラリ６において回路セルの遅延
劣化量の動作条件依存性がテーブルによって表されてい
る場合は、抽出した動作条件の値に応じて適当に補間を
行い、対象とする回路セルの遅延劣化量を求めればよ
い。このような処理を、対象とするＬＳＩを構成する全
回路セルについて行った結果を、セル遅延劣化度合１１
として出力する。

【００５３】（ＬＳＩタイミング劣化推定工程） 遅延計算機１２は、今度はＬＳＩタイミング劣化推定手
段１８によって、ＬＳＩネットリスト９および遅延ライ
ブラリ１３に加えてセル遅延劣化度合１１を読み込み、
経時的に劣化した前記ＬＳＩにおける各回路セルの遅延
を計算する。ＬＳＩネットリスト９および遅延ライブラ
リ１３からは劣化前のＬＳＩにおける各回路セルの遅延
が求まるので、これに差分で表されたセル遅延劣化度合
１１を加える。この結果は、劣化後ＬＳＩタイミング１
４として出力される。劣化後ＬＳＩタイミング１４も劣
化前ＬＳＩタイミング８と同様に、ＳＤＦなどの書式で
記述される。

【００５４】論理シミュレータ１５は、劣化前のＬＳＩ
に対する場合と同様に、入力ベクタ１６および劣化後Ｌ
ＳＩタイミング１４と他の必要なデータとを読み込み、
ＬＳＩの劣化後の動作タイミングを考慮した論理シミュ
レーションを実行し、このシミュレーション結果を劣化
後結果１７として出力する。

【００５５】このように本実施形態によると、信頼性ラ
イブラリ６を参照して、対象とするＬＳＩの回路セルの
遅延劣化度合を個々に求め、この各回路セルの遅延劣化
度合に基づいて、経時的に劣化したＬＳＩにおける各回
路セルの遅延を推定した上で、ＬＳＩの劣化後の動作の
シミュレーションを行うので、ＬＳＩの実動作における
信号パスの遅延劣化現象を考慮したシミュレーションを
行うことができる。これにより、ＬＳＩの設計におい
て、信頼性に対する過剰な仕様を回避することができ
る。

【００５６】また本実施形態によると、ＬＳＩの経時的
劣化を配線間のカップリングノイズの影響をも考慮して
設計段階において予測し、ＬＳＩの劣化後の動作をシミ
ュレーションするのでさらなる高精度設計、最適化設計
を実現できる。

【００５７】なお本実施形態では、回路セルの入力信号
の立上り立下り時間は、前段の回路セルの出力負荷容量
のみから求めるものとしたが、配線寄生抵抗により信号
波形が変化する効果を取り込んで求めてもよい。この場
合は、より高精度な入力信号の立上り立下り時間を得る
ことができる。

【００５８】なお本実施形態では、信頼性モデル３は、
回路セルの遅延劣化度合の動作条件依存性を表すための
関数式を定義するものとして、信頼性ライブラリ生成装
置１の外に構成されているが、これは、種々の関数式を
準備しておき、信頼性ライブラリ生成装置１側で任意の
関数式を選択できるようにしたものである。これに対し
て、装置の簡略化のために、信頼性モデル３を信頼性ラ
イブラリ生成装置１の中に組み込んだ構成としてもよ
い。

【００５９】また本実施形態では、回路セルとして一入
力一出力であるインバータを例にあげて説明したが、入
力端子および出力端子のうち少なくとも一方が複数個あ
る回路セルについても、同様に遅延の劣化度合を推定す
ることができる。なお、この場合には、各入力端子と各
出力端子との間の遅延について、すなわち入力端子と出
力端子の組み合わせの数の遅延について、劣化度合を推
定する必要がある。

【００６０】なお本実施形態では、セル遅延劣化度合１
１を推定するために、論理シミュレーションの結果であ
る劣化前結果１０から入力信号スイッチング回数１０ａ
を抽出して用いたが、この場合、例えば１０年間の動作
後の劣化を推定しようとすると、１０年分の動作を表わ
す入力ベクタ１６を論理シミュレータ１５に与えなけれ
ばならないことになる。これは非現実的であり、実際に
は、入力ベクタ１６によって一定期間の動作を表わし、
劣化推定期間はこの一定期間の繰り返しとみなして入力
信号スイッチング回数１０ａを近似計算により求めれば
よい。入力ベクタ１６が表す一定期間をＴ１、入力ベク
タ１６が表す一定期間Ｔ１内の入力信号スイッチング回
数をＮ１、劣化推定期間をＴ２とすると、次のような式
に従って、劣化推定期間Ｔ２内の入力信号スイッチング
回数Ｎ２を求めることができる。 Ｎ２＝（Ｔ２／Ｔ１）・Ｎ１ …（２）

【００６１】また、一定期間Ｔ１内の動作を表わす入力
ベクタ１６によって論理シミュレーションを実行し、こ
のときの劣化前結果１０から入力信号スイッチング確率
Ｐを抽出し、動作周波数ｆおよび劣化推定期間Ｔ２か
ら、次のような式に従って、劣化推定期間Ｔ２内の入力
信号スイッチング回数Ｎ２を求めてもよい。 Ｎ２＝Ｔ２・ｆ・Ｐ …（３）

【００６２】なお本実施形態では、セル遅延劣化推定手
段２は配線容量とセルの入力容量との和である出力負荷
容量９ａをＬＳＩネットリスト９から抽出するものとし
たが、配線容量をＬＳＩネットリスト９から抽出すると
ともに、セルの入力容量を予め遅延ライブラリ１３に格
納しておき、この遅延ライブラリ１３から抽出して、セ
ル遅延劣化推定手段２が両者を足し合わせて出力負荷容
量とする形態としてもよい。

【００６３】なお本実施形態では、劣化前ＬＳＩタイミ
ング８および劣化後ＬＳＩタイミング１４は回路セルの
みの遅延を含むものとしていたが、回路セル間の配線遅
延も含む形態としてもよい。この場合、遅延計算機１２
が、ＬＳＩネットリスト９から配線抵抗や配線容量など
の寄生素子の情報を読み出すとともに、遅延ライブラリ
１３から出力端子の駆動特性（例えば出力インピーダン
スや出力電流）を読み出し、両者から回路セルの出力端
子に接続されている配線の遅延を計算し、劣化前ＬＳＩ
タイミング８または劣化後ＬＳＩタイミング１４に出力
するものとすればよい。これにより、さらなる論理シミ
ュレーションの高精度化を達成することができる。

【００６４】また、信頼性ライブラリ６に回路セルの出
力端子の駆動特性変化量の動作条件依存性をも持たせ、
セル遅延劣化推定手段２およびＬＳＩタイミング劣化推
定手段１８が遅延劣化量の計算と同様に駆動特性劣化量
を計算し、劣化後の駆動特性に基づいて配線遅延を求
め、劣化後ＬＳＩタイミング１４に出力することによっ
て、劣化後の回路セルの特性変化により配線遅延が変化
する効果も考慮することができる。

【００６５】なお、回路セルはＣＭＯＳの場合、Ｎ型Ｍ
ＯＳトランジスタおよびＰ型ＭＯＳトランジスタから構
成されるが、ホットキャリア劣化についてはＮ型におい
て顕著であり、Ｐ型でも生じるがＮ型に比べて一般的に
かなり少ない。そこで、劣化はＮ型だけに生じると仮定
して、回路信頼性シミュレータ４による解析を行っても
よい。

【００６６】なお本実施形態では、セル遅延劣化推定手
段２が劣化前結果１０から信号遷移情報１０ｂを抽出す
るとき、出力信号線と容量結合している配線の信号すな
わち結合信号の遷移が、入力信号の遷移の前後に任意に
設定した時間範囲内に生じるか否かを調べるものとした
が、このとき設定する時間範囲は、ＬＳＩ１個当たりに
１値を設定してもよいし、複数の値を設定してもよい。

【００６７】なお本実施形態では、対象となる回路セル
の入力信号の遷移と、出力信号に容量結合している信号
の遷移とが入力信号の遷移の前後の任意に設定した時間
範囲内で１つの結合信号からのノイズを受けることを想
定していたが、複数の結合信号からのノイズを受けるこ
とにしてもよい。この場合、設定した時間範囲内での複
数の結合信号の同時（ほぼ同時でもよい）遷移を検出し
て、それに対応した変動量ΔＶを求めればよい。

【００６８】図１２において複数の配線について時間範
囲内遷移が有の場合、図１０によってそれぞれ個別の変
動量ΔVがわかっているので、一例として単純にそれら
の和で複数の結合信号の遷移による影響を総合した変動
量ΔＶを表わす方法が考えられる。例えば配線ａと配線
ｃで時間範囲内遷移が有なら、それぞれの変動量ΔＶは
図１０からそれぞれ０．１５［Ｖ］，０．４５［Ｖ］な
ので、これらの和０．６［Ｖ］（＝０．１５＋０．４
５)をΔＶとして用いればよい。

【００６９】なお本実施形態では、カップリングノイズ
に起因して回路セルの出力信号電圧が電源電圧ＶＤＤよ
りも高くなるすなわち電圧（ＶＤＤ＋ΔＶ）になる場合
と、接地電圧ＧＮＤよりも低くなるすなわち電圧（ＧＮ
Ｄ−ΔＶ）になる場合とを扱うものとした。もちろん結
合信号の遷移の方向によっては、出力信号電圧は、電源
電圧ＶＤＤよりも低くなったり（電圧（ＶＤＤ−Δ
Ｖ））、接地電圧ＧＮＤよりも高くなったり（電圧（Ｇ
ＮＤ＋ΔＶ））する場合も起こりうる。これらの場合に
ついては、劣化は弱まる傾向にあるため本実施形態では
考慮しないものとしたが、高精度の解析が必要な場合に
はこれらの場合も扱うようにすればよい。この場合、信
号電圧変動量ΔＶについてその正負までも考慮した信頼
性ライブラリ６を信頼性ライブラリ生成装置１によって
生成し、結合信号の遷移方向を出力信号の遷移方向との
対応関係において検出して、信号電圧変動量ΔＶをその
正負を含めて求めるようにすればよい。

【００７０】なお本実施形態では、遅延ライブラリ１３
には、所定の動作条件として、回路セルの出力負荷容量
と入力信号の立上り立下り時間とが与えられているもの
としたが、さらにカップリングノイズに起因する出力信
号電圧の電源電圧または接地電圧からの変動量を動作条
件に加えてもよい。

【００７１】（第２の実施形態） 図１３は本発明の第２の実施形態に係るＬＳＩのタイミ
ング劣化シミュレーション装置の構成を示すブロック図
である。図１３において、図１に示す第１の実施形態に
係るＬＳＩのタイミング劣化シミュレーション装置と共
通の構成要素には、図１と同一の符号を付している。

【００７２】図１３に示すように、本実施形態では、遅
延計算機１２ＡはＬＳＩタイミング劣化推定手段１８を
備えておらず、ＬＳＩタイミング劣化推定手段１８は遅
延計算機１２Ａと別に設けられている点が第１の実施形
態と異なっている。ＬＳＩタイミング劣化推定手段１８
の機能自体は第１の実施形態と同様であり、セル遅延劣
化推定手段２によって推定されたセル遅延劣化度合１１
を参照しつつ、劣化後ＬＳＩタイミング１４を求める。
また、本実施形態に係るＬＳＩのタイミング劣化シミュ
レーション装置全体の動作は第１の実施形態と同様であ
り、ここでは詳細な説明を省略する。

【００７３】このように本実施形態によると、第１の実
施形態と同様の効果が得られるのに加えて、遅延計算機
１２Ａとして従来のものを用いることができるという効
果がある。

【００７４】（第３の実施形態） 図１４は本発明の第３の実施形態に係るＬＳＩのタイミ
ング劣化シミュレーション装置の構成を示すブロック図
である。図１４において、図１に示す第１の実施形態に
係るＬＳＩのタイミング劣化シミュレーション装置と共
通の構成要素には、図１と同一の符号を付している。

【００７５】図１４に示すように、本実施形態では、遅
延計算機１２ＢはＬＳＩタイミング劣化推定手段１８に
加えてセル遅延劣化推定手段２を有しており、遅延計算
機１２Ｂが信頼性ライブラリ６を直接参照しながら劣化
後ＬＳＩタイミング１４を求める点が第１の実施形態と
異なっている。本実施形態に係るＬＳＩのタイミング劣
化シミュレーション装置全体の動作は第１の実施形態と
同様であり、ここでは詳細な説明を省略する。

【００７６】このように本実施形態によると、第１の実
施形態と同様の効果が得られるのに加えて、セル遅延劣
化推定手段２が遅延計算機１２Ｂに内蔵されているの
で、全体の構成が簡易になる。

【００７７】（第４の実施形態） 本発明の第４の実施形態に係るＬＳＩのタイミング劣化
シミュレーション装置は、第１の実施形態と同様に図１
に示すような構成からなるが、信頼性ライブラリ６が回
路セルの出力信号の立上り立下り時間の劣化度合の所定
の動作条件に対する依存性についても、情報を有してい
る点が異なる。すなわち、本実施形態では、信頼性ライ
ブラリ生成装置１は、回路セルの出力信号の立上り立下
り時間の劣化度合についても、所定の動作条件に対する
依存性を、セルネットリスト７に基づいて回路信頼性シ
ミュレータ４を駆動して求めるものである。

【００７８】本実施形態に係るＬＳＩのタイミング劣化
シミュレーション装置の動作について説明する。ここで
は、第１の実施形態と異なる点について説明し、それ以
外は説明を省略する。

【００７９】図１５はインバータの入力信号と出力信号
の劣化前と劣化後とにおける波形を示す図である。図１
５において、実線は劣化前の信号波形、破線は劣化後の
信号波形である。図１５に示すように、インバータが劣
化すると、図３および図４で説明したように入力端子と
出力端子との間の伝搬遅延はｔ１からｔ２に変化する。
さらに出力トランジスタの駆動能力が劣化するため、出
力信号の立下り時間もｔｓ１からｔｓ２に変化する。な
おここでは、出力信号の立下り時間は、出力信号電圧が
電源電圧ＶＤＤの９０％から１０％まで変化する時間で
表している。

【００８０】そこで本実施形態では、信頼性ライブラリ
６は、回路セルの出力信号の立上り立下り時間の劣化度
合についても、回路セルの特性劣化度合として、所定の
動作条件に対する依存性を表すものとする。所定の動作
条件としては、第１の実施形態と同様に、回路セルの、
入力信号の立上り立下り時間と、出力負荷容量と、入力
信号のスイッチング回数と、カップリングノイズに起因
する出力信号電圧の電源電圧または接地電圧からの変動
量とを用いる。また本実施形態では、伝搬遅延の劣化度
合と同様に、回路セルの出力信号の立上り立下り時間の
劣化度合を、次式のように、劣化後の立上り立下り時間
ｔｓ２と劣化前の立上り立下り時間ｔｓ１との差分Δｔ
ｓすなわち劣化量として表すものとする。 Δｔｓ＝ｔｓ２−ｔｓ１ …（４）

【００８１】信頼性ライブラリ生成装置１は、遅延劣化
量に加えて、出力信号の立上り立下り時間の劣化量につ
いて、所定の動作条件に対する依存性を、遅延劣化量の
場合と同様にして求める。すなわち、前記の４つの動作
条件の値をそれぞれある値に設定し、すでに読み込ん
だ，対象とする回路セルのネットリストの情報とともに
回路信頼性シミュレータ４に渡し、回路信頼性シミュレ
ータ４を駆動する。回路信頼性シミュレータ４は、前記
回路セルの各トランジスタの特性劣化度合を求める。信
頼性ライブラリ生成装置１は回路信頼性シミュレータ４
から前記回路セルの各トランジスタの特性劣化度合を受
け、信頼性モデル３を参照しつつ、前記回路セルの出力
信号の立上り立下り時間の劣化量を求める。このような
動作を、前記４つの動作条件の値を適切な範囲で変化さ
せながら行うことにより、出力信号の立上り立下り時間
の劣化量の前記４つの動作条件に対する依存性を求め
る。この出力信号の立上り立下り時間の劣化量の動作条
件依存性は関数やテーブルで表され、信頼性ライブラリ
６に出力される。以上のような動作を、セルネットリス
ト７に格納された全種類の回路セルについて順次行って
いく。

【００８２】図１６は本実施形態に係る信頼性ライブラ
リ６が有する、回路セルの出力信号の立上り立下り時間
の劣化量の動作条件依存性を表す情報を示す図であり、
テーブルで表した場合の一回路セルの一出力端子におけ
る出力信号の立下り時間の劣化量の動作条件依存性の例
を示す図である。図１６に示すように、４つの動作条件
すなわち入力信号のスイッチング回数［回］、入力信号
の立上り時間［ｎＳ］、出力負荷容量［ｆＦ］および信
号電圧変動量［Ｖ］の各値に対して、出力信号の立下り
時間劣化量［ｎＳ］が表されている。なお第１の実施形
態と同様に、図１６に示すような情報を関数で表すこと
も可能である。

【００８３】セル遅延劣化推定手段２は、遅延劣化量お
よび出力信号の立上り立下り時間の劣化量の動作条件依
存性を表す信頼性ライブラリ６を参照しながら、対象と
する回路セルの遅延劣化量を推定する。

【００８４】ここでは例として、図８に示す信号パスに
おけるインバータ３１の遅延劣化量を推定するものとす
る。セル遅延劣化推定手段２は、まず対象とする回路セ
ルすなわちインバータ３１と、その入力端子３５に接続
されている前段の回路セル３０とを特定し、その動作条
件の値を抽出する。インバータ３１および前段の回路セ
ル３０について、ＬＳＩネットリスト９から出力負荷容
量９ａと容量結合度合９ｂを、劣化前ＬＳＩタイミング
８から入力信号立上り立下り時間８ａを、劣化前結果１
０から入力信号スイッチング回数１０ａと信号遷移情報
１０ｂを、それぞれ抽出する。

【００８５】次に、抽出した動作条件の値に基づき、信
頼性ライブラリ６を参照しながら、まず前段の回路セル
３０の出力信号立上り立下り時間劣化量を計算する。こ
の劣化量を、すでに抽出したインバータ３１の入力信号
立上り立下り時間に加えて、劣化後の入力信号立上り立
下り時間とする。そしてインバータ３１について、求め
た劣化後入力信号立上り立下り時間と、すでに抽出した
出力負荷容量９ａ、容量結合度合９ｂ、入力信号スイッ
チング回数１０ａおよび信号遷移情報１０ｂとに基づい
て、信頼性ライブラリ６を参照しながら、遅延劣化量を
計算する。以上の処理を全てのＬＳＩ中のセルについて
行っていく。

【００８６】このように本実施形態によると、回路セル
の遅延劣化量を、遅延劣化量および出力信号の立上り立
下り時間の劣化量の動作条件依存性を表す信頼性ライブ
ラリを参照して、推定するので、劣化によって出力信号
波形が変化する現象も考慮したシミュレーションを実行
することができる。したがって、劣化による出力信号波
形の変化を考慮せず、遅延劣化量のみの動作条件依存性
を表す信頼性ライブラリを参照して回路セルの遅延劣化
量を推定する第１の実施形態に比べて、さらに高精度な
シミュレーションが可能になる。

【００８７】（第５の実施形態） 本発明の第５の実施形態に係るＬＳＩのタイミング劣化
シミュレーション装置は、第４の実施形態と同様に、図
１に示す構成において信頼性ライブラリ６が回路セルの
出力信号波形の立上り立下り時間の劣化度合についての
情報を有するものである。ただし本実施形態は、劣化度
合を劣化前の特性値と劣化後の特性値との比で表すこと
を特徴とする。

【００８８】すなわち、回路セルの遅延の劣化度合を劣
化前遅延に対する劣化後遅延の比で表し、また回路セル
の出力信号立上り立下り時間の劣化度合を、劣化前の出
力信号立上り立下り時間に対する劣化後の出力信号立上
り立下り時間の比で表すものとする。

【００８９】本実施形態に係るＬＳＩのタイミング劣化
シミュレーション装置の動作について説明する。ここで
は、第４の実施形態と異なる点について説明し、それ以
外は説明を省略する。

【００９０】第４の実施形態では、式（１）、（４）に
示すように、遅延の劣化度合も出力信号立上り立下り時
間の劣化度合もともに差分で表現していた。本実施形態
では、次のような式に示すように、遅延の劣化度合は、
劣化前遅延ｔ１に対する劣化後遅延ｔ２の比Ｒによって
表すものとし、出力信号立上り立下り時間の劣化度合
は、劣化前の出力信号立上り立下り時間ｔｓ１に対する
劣化後の出力信号立上り立下り時間ｔｓ２の比Ｒｓによ
って表すものとする。 Ｒ＝ｔ２／ｔ１ …（５） Ｒｓ＝ｔｓ２／ｔｓ１ …（６）

【００９１】信頼性ライブラリ生成装置１は、差分で表
される遅延劣化度合を求める場合と同様に、比で表され
る遅延劣化度合を求める。すなわち、第１の実施形態と
同様に、４つの動作条件の値を適切な範囲で変化させな
がら、回路信頼性シミュレータ４を駆動して、対象とす
る回路セルの遅延の劣化比の前記４つの動作条件に対す
る依存性を求める。同様に、対象とする回路セルの出力
信号立上り立下り時間の劣化比の前記４つの動作条件に
対する依存性を求める。

【００９２】図１７は本実施形態に係る信頼性ライブラ
リ６が有する，回路セルの遅延劣化比の動作条件依存性
を表す情報を示す図であり、テーブルで表した場合の一
回路セルの一入出力端子間の入力信号立上り時の遅延劣
化比の動作条件依存性の例を示す図である。図１７に示
すように、４つの動作条件すなわち入力信号のスイッチ
ング回数［回］、入力信号の立上り時間［ｎＳ］、出力
負荷容量［ｆＦ］および信号電圧変動量［Ｖ］の各値に
対して、遅延劣化比が表されている。出力信号立上り立
下り時間の劣化比の動作依存性についても、同様に表す
ことができる。なお第１の実施形態と同様に、図１７に
示すような情報を関数で表すことも可能である。

【００９３】セル遅延劣化推定手段２は、遅延劣化比お
よび出力信号の立上り立下り時間の劣化比の動作条件依
存性を表す信頼性ライブラリ６を参照しながら、対象と
する回路セルの遅延劣化比を推定する。

【００９４】ここでは例として、図８に示す信号パスに
おけるインバータ３１の遅延劣化比を推定するものとす
る。セル遅延劣化推定手段２は、まず対象とする回路セ
ルすなわちインバータ３１と、その入力端子３５に接続
されている前段の回路セル３０とを特定し、その動作条
件の値を抽出する。インバータ３１および前段の回路セ
ル３０について、ＬＳＩネットリスト９から出力負荷容
量９ａと容量結合度合９ｂを、劣化前ＬＳＩタイミング
８から入力信号立上り立下り時間８ａを、劣化前結果１
０から入力信号スイッチング回数１０ａと信号遷移情報
１０ｂを、それぞれ抽出する。

【００９５】次に、抽出した動作条件の値に基づき、信
頼性ライブラリ６を参照しながら、まず前段の回路セル
３０の出力信号立上り立下り時間劣化比を計算する。こ
の劣化比を、すでに抽出したインバータ３１の入力信号
立上り立下り時間に掛けて、劣化後の入力信号立上り立
下り時間とする。そしてインバータ３１について、求め
た劣化後の入力信号立上り立下り時間と、すでに抽出し
た出力負荷容量９ａと容量結合度合９ｂおよび入力信号
スイッチング回数１０ａと信号遷移情報１０ｂとに基づ
いて、信頼性ライブラリ６を参照しながら、遅延劣化比
を計算する。

【００９６】ＬＳＩタイミング劣化推定手段１８は、Ｌ
ＳＩネットリスト９および遅延ライブラリ１３並びに遅
延劣化比で表されたセル遅延劣化度合１１を読み込み、
経時的に劣化したＬＳＩにおける各回路セルの遅延を計
算する。ＬＳＩネットリスト９および遅延ライブラリ１
３から劣化前のＬＳＩにおける遅延が求まるので、これ
に比で表現されたセル遅延劣化度合１１を掛け合わせ
る。この結果は、劣化後ＬＳＩタイミング１４として出
力される。この劣化後ＬＳＩタイミング１４も、劣化前
ＬＳＩタイミング８と同様にＳＤＦなどの書式で記述さ
れる。

【００９７】このように本実施形態によると、セル遅延
劣化度合１１において、遅延劣化度合が比という相対的
な情報によって表現されるので、例えば遅延ライブラリ
１３と信頼性ライブラリ６とが互いに異なるプロセスパ
ラメータを用いて生成されているような場合であって
も、精度良くシミュレーションを行うことができる。

【００９８】（第６の実施形態） 図１８は本発明の第６の実施形態に係るＬＳＩのタイミ
ング劣化シミュレーション装置の構成を示す図である。
本実施形態に係るＬＳＩのタイミング劣化シミュレーシ
ョン装置は、第１の実施形態と同様の構成からなるが、
信頼性ライブラリ６が、回路セルに印加される電源電圧
や温度に対する各回路セルの遅延劣化度合の依存性につ
いての情報も有する点が異なる。すなわち、本実施形態
では、信頼性ライブラリ生成装置１は、回路セルの信号
伝搬遅延や出力信号の立上り立下り時間の劣化度合につ
いて、所定の動作条件に対する依存性を、種々の電源電
圧や温度において、セルネットリスト７に基づいて回路
信頼性シミュレータ４によって求めるものである。

【００９９】本実施形態に係るＬＳＩのタイミング劣化
シミュレーション装置の動作について説明する。ここで
は、第１の実施形態と異なる点について説明し、それ以
外は説明を省略する。

【０１００】信頼性ライブラリ生成装置１は、回路セル
に印加される電源電圧や温度の値を適当な範囲で変化さ
せながら、それぞれの電源電圧または温度において、第
１の実施形態と同様に４つの動作条件を適切な範囲で変
化させながら、遅延劣化量の動作条件依存性を求める。
求められた遅延劣化量の電源電圧毎または温度毎の動作
条件依存性は、関数やテーブルで表され、信頼性ライブ
ラリ６に出力される。このような処理を回路セルの全種
類について順次行っていく。

【０１０１】図１９は本実施形態に係る信頼性ライブラ
リ６が有する回路セルの遅延劣化度合についての情報を
示す図であり、テーブルで表した場合の一回路セルの一
入出力端子間の入力信号立上り時の遅延劣化量の電源電
圧毎の動作条件依存性の例を示す図である。

【０１０２】セル遅延劣化推定手段２は、所定の電源電
圧６１が与えられると、図１９に示すような信頼性ライ
ブラリ６が有する情報に基づいて、補間などの手法によ
ってその電源電圧６１における遅延劣化量の動作条件依
存性を表すテーブルまたは関数式を生成する。これ以降
の処理は第１の実施形態と同様である。ただし、遅延ラ
イブラリ１３も、前記所定の電源電圧６１についてあら
かじめ生成されている必要がある。

【０１０３】また図２０は本実施形態に係る信頼性ライ
ブラリ６が有する回路セルの遅延劣化度合についての情
報を示す図であり、テーブルで表した場合の一回路セル
の一入出力端子間の入力信号立上り時の遅延劣化量の温
度毎の動作条件依存性の例を示す図である。

【０１０４】セル遅延劣化推定手段２は、所定の温度６
２が与えられると、図２０に示すような信頼性ライブラ
リ６が有する情報に基づいて、補間などの手法によって
その温度６２における遅延劣化量の動作条件依存性を表
すテーブルまたは関数式を生成する。これ以降の処理は
第１の実施形態と同様である。ただし、遅延ライブラリ
１３も、前記所定の温度６２についてあらかじめ生成さ
れている必要がある。

【０１０５】このように本実施形態によると、ＬＳＩの
劣化の電源電圧や温度に対する依存性も考慮することが
できるので、劣化後のＬＳＩの動作を動作電源電圧の範
囲や動作温度の範囲において、解析できるようになる。

【０１０６】なお、本実施形態では、ＬＳＩの劣化につ
いて、電源電圧に対する依存性と温度に対する依存性と
を個別に考慮するものとしたが、両者を併せて考慮する
ようにしてもよい。この場合には、信頼性ライブラリ６
において、図２０に示すような情報を電源電圧毎に準備
しておけばよい。また、所定の電源電圧または温度は、
ＬＳＩに対してそれぞれ１つの値を設定してもかまわな
いし、種々の値の中から回路セル毎に１つずつ設定して
もかまわない。

【０１０７】（第７の実施形態） 本発明の第７の実施形態は、複数の入力端子を有する回
路セルについて、一つの入力端子と出力端子との間の信
号伝搬遅延の劣化を求める場合に、他の入力端子への入
力信号の立上り立下り時間およびスイッチング回数も参
照して求めるものである。本発明の第７の実施形態に係
るＬＳＩのタイミング劣化シミュレーション装置は、第
１の実施形態と同様に図１に示すような構成からなる。

【０１０８】回路セルとして図２１に示すような２入力
ＮＡＮＤゲートを考える。図２１において、Ａ，Ｂは入
力端子、Ｙは出力端子である。図２１に示す２入力ＮＡ
ＮＤゲートのトランジスタレベルの回路図は、ＣＭＯＳ
の場合は図２２に示すようになる。

【０１０９】図２１に示す２入力ＮＡＮＤゲートにおい
て、入力端子Ａと出力端子Ｙとの間の信号伝搬遅延の劣
化は、入力端子Ｂへの入力信号（以下「入力信号Ｂ」と
いう）のスイッチングの履歴に依存する。一方、入力端
子Ｂと出力端子Ｙとの間の信号伝搬遅延の劣化は、入力
端子Ａへの入力信号（以下「入力信号Ａ」という）のス
イッチングの履歴に依存する。特に出力信号の立下り時
には、電流は、図２２におけるＮ型ＭＯＳトランジスタ
Ｎ１，Ｎ２が直列接続された部分を主に流れるため、信
号伝搬遅延の劣化度合は、各Ｎ型ＭＯＳトランジスタＮ
１，Ｎ２の劣化度合に影響される。

【０１１０】このため本実施形態では、信頼性ライブラ
リ生成装置１は、入力信号Ａのスイッチング回数と入力
信号Ｂのスイッチング回数とに対する依存性を考慮し
た、信頼性ライブラリ６を生成する。

【０１１１】図２３は本実施形態に係る信頼性ライブラ
リ６が有する情報を、カップリングによる出力信号電圧
の電源電圧または接地電圧からの一変動量に対して示し
た図である。図２３において、Ｔisは入力信号の立上り
立下り時間、Ｃl は出力負荷容量である。またtable ｎ
（Ｔis，Ｃl ）（ただしｎ＝１〜９）は、入力信号Ａの
スイッチング回数をその上方に示す値にするとともに入
力信号Ｂのスイッチング回数をその左方に示す値にし
て、入力信号の立上り立下り時間Ｔisと出力負荷容量Ｃ
l を適当に変化させて作成した，入力端子Ａと出力端子
Ｙとの間の信号伝搬遅延の劣化度合を示すテーブルであ
る。

【０１１２】セル遅延劣化推定手段２は劣化前結果１０
から入力信号スイッチング回数１０ａを抽出する。例え
ば入力信号スイッチング回数１０ａにおいて、入力信号
Ａのスイッチング回数が１０¹³であり、入力信号Ｂのス
イッチング回数が１０¹⁵であるとすると、セル遅延劣化
推定手段２はテーブルとしてtable ７を選択する。ま
た、信頼性ライブラリ６にテーブルが準備されていない
スイッチング回数が抽出された場合は、補間等によっ
て、そのスイッチング回数についてのテーブルを求め
る。

【０１１３】このように本実施形態によると、複数の入
力端子を有する回路セルについて、一の入力端子と出力
端子との間の信号伝搬遅延の劣化度合を、他の入力端子
における入力信号の立上り立下り時間およびスイッチン
グ回数も考慮して求めることができ、第１の実施形態に
比べて、シミュレーションの精度を向上させることがで
きる。

【０１１４】なお本実施形態では、信頼性ライブラリ６
において、情報はテーブル形式で表されるものとした
が、関数によって表されるものとしてもかまわない。

【０１１５】なお本実施形態では、入力端子Ａ，Ｂにお
いて入力信号の立上り立下り時間が等しいという仮定の
下に信頼性ライブラリ６にテーブルを準備したが、入力
信号Ａの立上り立下り時間と入力信号Ｂの立上り立下り
時間とは異なるものとして、テーブルを準備してもよ
い。この場合には、table ｎ（Ｔｉｓａ，Ｔｉｓｂ，Ｃ
ｌ）というように各テーブルの次元をさらに増やす必要
がある。ここで、Ｔｉｓａは入力信号Ａの立上り立下り
時間、Ｔｉｓｂは入力信号Ｂの立上り立下り時間であ
る。

【０１１６】（第８の実施形態） 本発明の第８の実施形態は、回路セルの代わりに、クリ
ティカルパスなどの複数の回路セルからなる信号パス
を、遅延推定の単位とするものである。本発明の第８の
実施形態に係るＬＳＩのタイミング劣化シミュレーショ
ン装置は、第１の実施形態と同様に図１に示すような構
成からなる。

【０１１７】図２４は本実施形態において遅延推定の単
位とする信号パスの一例である。図２４に示す入力端子
Ａから出力端子Ｙまでの信号パス５０は、直列接続され
た４段の回路セル５１、５２、５３、５４からなる。２
入力ＮＡＮＤゲート５１は一方の入力端子が入力端子Ａ
と接続されており、インバータ５２は入力端子が２入力
ＮＡＮＤゲート５１の出力端子と接続されており、３入
力ＮＡＮＤゲート５３は一の入力端子がインバータ５２
の出力端子と接続されており、インバータ５４は入力端
子が３入力ＮＡＮＤゲート５３の出力端子と接続され、
かつ出力端子が出力端子Ｙと接続されている。

【０１１８】２入力ＮＡＮＤゲート５１や３入力ＮＡＮ
Ｄゲート５３のように複数の入力端子を有する回路セル
において、注目する信号パス５０とは関係のない端子Ｘ
１，Ｘ２，Ｘ３には、信号が信号パス５０に沿って流れ
ていくようにその論理値を固定する。図２４に示す信号
パス５０では、端子Ｘ１，Ｘ２，Ｘ３の信号には論理値
“１”を固定しておく。

【０１１９】本実施形態では、図２４に示すような信号
パス５０を、入力端子Ａおよび出力端子Ｂを有する１つ
の回路セルとして扱うものとする。これ以外の点は第１
の実施形態と同様である。

【０１２０】すなわち、セル遅延劣化推定手段２は、Ｌ
ＳＩを構成する回路セルのうち少なくとも一部のものに
ついて、複数の回路セルからなる信号パスを単位とし
て、遅延劣化度合を推定し、ＬＳＩタイミング劣化推定
手段１８は、セル遅延劣化推定手段２によって推定され
た信号パスの遅延劣化度合を含むセル遅延劣化度合１１
に基づいて、経時的に劣化したＬＳＩにおける前記信号
パスの遅延を推定する。そして、劣化後のＬＳＩにおけ
る前記信号パスの遅延を含む劣化後ＬＳＩタイミング１
４に基づいて、ＬＳＩの劣化後の動作がシミュレーショ
ンされる。ただし、ＬＳＩタイミング劣化推定手段１８
による処理において、ＬＳＩネットリスト９とセル遅延
劣化度合１１とで対応がとれるように、ＬＳＩネットリ
スト９に図２４に示すような信号パスの定義情報を持た
せておく必要がある。

【０１２１】このように本実施形態によると、クリティ
カルパスなどの複数段の回路セルからなる信号パスを遅
延推定の単位として扱うので、ＬＳＩ中の全信号パスに
ついて回路セルを単位として遅延を推定する第１の実施
形態に比べて、簡易に実行でき、しかも全体の演算処理
量を削減することができる。

【０１２２】なお本実施形態では、注目する信号パスと
関係のない端子Ｘ１，Ｘ２，Ｘ３の信号は固定するもの
としたが、その信号の実際のスイッチング回数を信号パ
スの遅延推定に反映させてもよい。

【０１２３】なお、対象とするＬＳＩ中の回路セルの１
部を信号パス単位で扱い、それ以外の回路セルは第１の
実施の形態のように各回路セルを単位として扱うという
ように２種類の方法を同時に用いてもよい。

【０１２４】なお本実施形態では、信号パス５０は最小
単位の回路セルから構成されていたが、複数階層構造を
もつものであってもよい。

【０１２５】（第９の実施形態） フリップフロップやラッチのようにデータを記憶する回
路セルは、入力データ信号とこの入力データを取り込む
ためのクロック信号との位相関係や、入力データ信号お
よびクロック信号の有効期間などに応じて、正常動作し
たり誤動作したりする。このため、前記の位相関係や有
効期間などについて回路セルが誤動作しない限界の値を
予め決めておいて、ＬＳＩ内の回路セル毎に、前記の位
相関係や有効期間が限界値を越えないかどうかを検査す
ることを、たとえば論理シミュレータによって行う。予
め決めておいた前記の位相関係や有効期間などの限界値
のことを、タイミングチェック値（timing constraint
s）という。

【０１２６】タイミングチェック値としては、セットア
ップ時間、ホールド時間、最小パルス幅、リカバリ時
間、リムーバブル時間、リリース時間などがある。

【０１２７】例えばフリップフロップの場合、セットア
ップ時間は、クロック信号が有効になるどのくらい前
に、入力データ信号が確定していなければならないか、
を定めたものである。またホールド時間は、クロック信
号が有効になってからどのくらい後まで、入力データ信
号が保持されていないといけないか、を定めたものであ
る。また最小パルス幅は、回路セルが正常動作可能であ
る、クロック信号の有効期間（パルス幅）の最小値を表
すものである。

【０１２８】このようなタイミングチェック値は、回路
セル内の信号伝搬状態に依存するため、経時的劣化によ
って回路セル内のトランジスタ特性が劣化すれば、回路
セル内の信号伝搬状態も変化するので、この変化に合わ
せてタイミングチェック値も変える必要がある。

【０１２９】本発明の第９の実施形態は、回路セルの遅
延だけでなく、回路セルのタイミングチェック値につい
ても劣化度合を推定し、推定した回路セルのタイミング
チェック値の劣化度合に基づいて劣化後のタイミングチ
ェック値を求めて、ＬＳＩの動作タイミングの検査を行
うものである。

【０１３０】図２５は本発明の第９の実施形態に係るＬ
ＳＩのタイミング劣化シミュレーション装置の構成を示
すブロック図である。図２５に示すように、本実施形態
に係るＬＳＩのタイミング劣化シミュレーション装置
は、信頼性ライブラリ６Ａが有するタイミングチェック
値の情報（タイミングチェック値６ｂ）からタイミング
チェック値劣化度合７２を推定するタイミングチェック
値劣化推定手段７１を備えており、セル遅延劣化推定手
段２およびタイミングチェック値劣化推定手段７１によ
って劣化推定手段７０が構成されている。信頼性ライブ
ラリ６Ａが有するセル遅延の情報（セル遅延６ａ）は、
第１〜第８の実施形態における信頼性ライブラリ６と同
様の情報を有する。また遅延ライブラリ１３Ａは、セル
遅延の情報（セル遅延１３ａ）とタイミングチェック値
の情報（タイミングチェック値１３ｂ）を備えており、
セル遅延１３ａは第１〜第８の実施形態における遅延ラ
イブラリ１３と同様の情報を有する。

【０１３１】まず、遅延ライブラリ１３Ａにおけるタイ
ミングチェック値１３ｂの生成について、説明する。こ
こではフリップフロップのセットアップ時間の場合を例
にとって説明する。

【０１３２】クロック信号が有効になる時刻ｔｃに対し
て、入力データ信号が有効になる時刻ｔｄを時刻ｔｃの
前で適当な時間間隔でスイープして（すなわちクロック
−入力データの位相差を変化させて）、入力データがフ
リップフロップに正しく取り込まれる限界の時間差（ｔ
ｃ−ｔｄ）をセットアップ時間として求める。

【０１３３】セットアップ時間のようなタイミングチェ
ック値は、クロック信号および入力データ信号の立上り
時間および立下り時間（セットアップ時間ではクロック
信号が論理値“１”で有効になる回路セルの場合はクロ
ック信号については立下り時間は不要）、並びに回路セ
ルの電源電圧および温度に影響を受けるので、これらを
動作条件とし、各動作条件を適切な範囲で変化させなが
らタイミングチェック値を求めていき、全体として、タ
イミングチェック値の動作条件依存性を求める。通常
は、遅延ライブラリ生成装置（図示せず）がＳＰＩＣＥ
などの回路シミュレータ（図示せず、回路信頼性シミュ
レータ４とは異なるもの）を駆動して、前記のような解
析を行う。

【０１３４】このようにして、遅延ライブラリ生成装置
は、フリップフロップやラッチなどの回路セルについ
て、タイミングチェック値の動作条件依存性をそれぞれ
求めていき、回路セルの遅延の動作条件依存性の情報と
ともに遅延ライブラリ１３Ａに出力する。

【０１３５】図２６は遅延ライブラリ１３Ａのタイミン
グチェック値１３ｂが持つ情報の一例であり、劣化前の
フリップフロップのセットアップ時間の動作条件依存性
の例を示す図である。図２６において、Ｔisckはクロッ
ク信号の立上り時間、Ｔisd は入力データ信号の立上り
時間である。なお図２６では、電源電圧および温度は固
定されているものとする。

【０１３６】次に、信頼性ライブラリ６Ａにおけるタイ
ミングチェック値６ｂの生成について、説明する。

【０１３７】タイミングチェック値の劣化度合は、クロ
ック信号および入力データ信号の立上り時間および立下
り時間、並びに回路セルの電源電圧および温度に加え
て、クロック信号および入力データ信号のスイッチング
回数の影響を受けるので、これらを動作条件として、各
動作条件を適切な範囲で変化させながらタイミングチェ
ック値を求めていき、全体として、タイミングチェック
値の劣化度合の動作条件依存性を求める。

【０１３８】ここでは、タイミングチェック値の劣化度
合を、次式に示すような、劣化後のタイミングチェック
値ｔｔ２と劣化前のタイミングチェック値ｔｔ１との差
分Δｔｔすなわちタイミングチェック値劣化量で表すも
のとする。 Δｔｔ＝ｔｔ２−ｔｔ１ …（７）

【０１３９】信頼性ライブラリ生成装置１Ａは、各動作
条件の値をそれぞれある値に設定し、すでに読み込ん
だ、対象とする回路セルのネットリスト７の情報ととも
に回路信頼性シミュレータ４に渡し、回路信頼性シミュ
レータ４を駆動する。回路信頼性シミュレータ４は前記
回路セルの各トランジスタの特性劣化度合を求める。信
頼性ライブラリ生成装置１Ａは回路信頼性シミュレータ
４から前記回路セルの各トランジスタの特性劣化度合を
受け、信頼性モデル３を参照しつつ、前記回路セルのタ
イミングチェック値劣化量を求める。

【０１４０】フリップフロップのセットアップ時間の劣
化量を例にとると、劣化前と劣化後についてそれぞれ、
クロック信号が有効になる時刻ｔｃに対して入力データ
信号が有効になる時刻ｔｄを時刻ｔｃの前で適当な時間
間隔でスイープして、入力データがフリップフロップに
正しく取り込まれる限界の時間差（ｔｃ−ｔｄ）を、セ
ットアップ時間として求める。劣化前の時間差と劣化後
の時間差との差から、劣化量を求める。

【０１４１】このような動作を、各動作条件の値を適切
な範囲で変化させながら行うことによって、前記回路セ
ルのタイミングチェック値の劣化量の動作条件依存性が
求まる。このタイミングチェック値劣化量の動作条件依
存性は関数やテーブルで表され、信頼性ライブラリ６Ａ
のタイミングチェック値６ｂに出力される。以上のよう
な動作を、セルネットリスト７に格納された回路セルの
中で必要なものについて、順次行っていく（タイミング
チェック値が必要になるのは、フリップフロップやラッ
チなどの回路セルに限られるため）。

【０１４２】図２７および図２８は、信頼性ライブラリ
６Ａのタイミングチェック値６ｂが持つ情報の一例であ
り、フリップフロップのセットアップ時間の劣化量の動
作条件依存性を表す情報を示す図である。図２７におい
て、Ｔisckはクロック信号の立上り立下り時間、Ｔisd
は入力データ信号の立上り立下り時間である。またtabl
e ｎ（Ｔisck，Ｔisd ）（ただしｎ＝１〜９）は、クロ
ック信号のスイッチング回数をその上方に示す値にする
とともに入力データ信号のスイッチング回数をその左方
に示す値にして、クロック信号の立上り立下り時間Ｔis
ckと入力データ信号の立上り立下り時間Ｔisd を適当に
変化させて作成した，セットアップ時間の劣化量を示す
テーブルである。また図２８において、（ａ）はtable
１の例を，（ｂ）はtable ２の例を、それぞれ示してい
る。ただし図２７および図２８では、電源電圧および温
度は固定されているものとする。

【０１４３】タイミングチェック値劣化推定手段７１
は、信頼性ライブラリ６Ａのタイミングチェック値６ｂ
から、タイミングチェック値劣化度合７２を求める。

【０１４４】まず、劣化後のタイミングチェック値を求
める必要がある回路セル（フリップフロップやラッチ）
をＬＳＩネットリスト９から抽出する。そして、抽出し
た全回路セルについて、以下のような手順でタイミング
チェック値の劣化量を求める。

【０１４５】抽出した回路セルについて、劣化前ＬＳＩ
タイミング８に含まれる入力信号の立上り立下り時間８
ａを参照して、タイミングチェック値の劣化量を求める
ために必要になる，クロック信号や入力データ信号など
の立上り立下り時間を順次抽出する。また抽出した回路
セルについて、劣化前結果１０に含まれる入力信号のス
イッチング回数１０ａを参照して、タイミングチェック
値の劣化量を求めるために必要になる，クロック信号や
入力データ信号などのスイッチング回数を順次抽出す
る。

【０１４６】次に、信頼性ライブラリ６Ａのタイミング
チェック値６ｂすなわちタイミングチェック値劣化量の
動作条件依存性を参照し、抽出した，クロック信号や入
力データ信号などの立上り立下り時間およびスイッチン
グ回数から、前記回路セルのタイミングチェック値の劣
化量を求める。この場合、タイミングチェック値６ｂが
テーブルで表されているときは、内挿などによって求め
る。求めた各回路セルのタイミングチェック値の劣化量
はタイミングチェック値劣化度合７２に出力される。

【０１４７】ＬＳＩタイミング劣化推定手段１８Ａは、
劣化前のＬＳＩにおけるタイミングチェック値である遅
延ライブラリ１３Ａのタイミングチェック値１３ｂに、
差分で表されたタイミングチェック値劣化度合７２を加
えることによって、劣化後のＬＳＩにおけるタイミング
チェック値を求め、劣化後ＬＳＩタイミング１４Ａに出
力する。

【０１４８】論理シミュレータ１５Ａは、ＬＳＩ内のフ
リップフロップやラッチについて、劣化後におけるクロ
ック信号や入力データ信号の変化を論理シミュレーショ
ンによって推定することができるので、劣化後のＬＳＩ
において回路セルが正常動作するか否かを、劣化後ＬＳ
Ｉタイミング１４Ａに含まれるタイミングチェック値に
基づいて、検査する。

【０１４９】例えばフリップフロップについて、クロッ
ク信号が有効になる時刻ｔｃと入力データ信号が有効に
なる時刻ｔｄとの時間差（ｔｃ−ｔｄ）が、劣化前は
３．０［ｎＳ］であり、劣化後は劣化後ＬＳＩタイミン
グ１４Ａに基づいて論理シミュレーションした結果、
２．２［ｎＳ］であったとする。またタイミングチェッ
ク値としてのセットアップ時間は、劣化前は２．１［ｎ
Ｓ］であり、劣化後は２．５［ｎＳ］であったとする。
このとき、劣化前では、時間差（ｔｃ−ｔｄ）はセット
アップ時間よりも大きいので、フリップフロップは正常
動作すると判断されるが、劣化後は時間差（ｔｃ−ｔ
ｄ）はセットアップ時間に対して０．３［ｎＳ］（＝
２．５−２．２）足りないので、フリップフロップはタ
イミングチェックを満足せず、誤動作すると判断され
る。論理シミュレータ１５Ａはこのような判断結果を、
劣化後結果１７Ａに出力する。

【０１５０】なお各実施形態において、ＬＳＩのタイミ
ング劣化シミュレーション装置は信頼性ライブラリ生成
装置１を備えている構成としたが、信頼性ライブラリ生
成装置１，１Ａは本発明において必ずしも必須の構成要
素ではない。すなわち、予め作成された信頼性ライブラ
リ６，６Ａを参照してＬＳＩの劣化後の動作をシミュレ
ーションする，ＬＳＩのタイミング劣化シミュレーショ
ン装置としても、本発明は実現可能である。

【０１５１】以上の実施の形態１〜９はあくまでも一例
を紹介、説明したものであり、それだけに限定するもの
ではない。このため本発明の範囲においての別の実施形
態や、本実施形態からの変更もありうる。

【０１５２】なお、第１〜第９の実施形態においては、
配線間のカップリングノイズについて扱った。実際のＬ
ＳＩでは、配線間のカップリングノイズ以外にも、例え
ばＬＳＩ内部の電源線経由のノイズ、ＬＳＩ内部のシリ
コンなどの基板経由のノイズ、熱ノイズなどの種々のノ
イズが発生している。これらのノイズもトランジスタの
ホットキャリア劣化に影響を与えているため、劣化シミ
ュレーションにおいて解析できることは重要である。本
発明に係るタイミング劣化シミュレーションにおいて、
これらのノイズを配線間のカップリングノイズと同様に
扱うためには、これらのノイズの影響を、各実施形態で
示したシミュレーション装置によって処理できる形に等
価的に変換して表わす方法が考えられる。

【０１５３】ＬＳＩ内部の電源線経由のノイズ（以下
「電源ノイズ」という）を例にとって説明する。図３に
おいて、結合信号の遷移を電源ノイズの発生タイミング
とし、またこの電源ノイズによって、出力信号にΔＶの
電圧変動が生じると考える。すなわち、電源ノイズにつ
いては、着目する配線に容量結合している配線をその発
生源とみなし、容量結合度合を電源ノイズ度合すなわち
電源ノイズ発生源におけるノイズから対象とする回路セ
ルに伝搬するノイズの割合とみなし、信号電圧変動量Δ
Ｖを電源ノイズによって回路セルに発生する，ホットキ
ャリア劣化の観点で等価になるような電源ノイズ量とみ
なす。このように等価的に対応させて処理することによ
って、全ての処理を第１〜第９の実施形態と同様に扱う
ことができるので、配線間のカップリングノイズ以外の
ノイズについてもシミュレーション可能となる。

【０１５４】

【発明の効果】以上のように、本発明のＬＳＩのタイミ
ング劣化シミュレーション装置によれば、配線間のカッ
プリングノイズの影響を加味しながら、ＬＳＩを構成す
る回路セルのタイミング劣化を個々の回路セルの置かれ
た動作条件で求め、さらにＬＳＩの動作に応じた信号の
流れで信号パスのタイミングの劣化現象がシミュレーシ
ョンで扱えるようになるため、回路セル単位の寿命の検
証のみを行う従来方法に比べ、過剰な設計マージンを含
まずにすむという効果を有する。同時にＬＳＩ規模の大
規模回路でのタイミング劣化のシミュレーションも実現
する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るＬＳＩのタイミ
ング劣化シミュレーション装置の構成を示すブロック図
である。

【図２】回路セルの一般的な構成を概念的に示す図であ
る。

【図３】カップリングノイズに起因する出力信号電圧の
変動を模式的に示す図であり、出力信号が電源電圧ＶＤ
ＤからΔＶだけ高くなる場合を示す図である。

【図４】カップリングノイズに起因する出力信号電圧の
変動を模式的に示す図であり、出力信号が接地電圧ＧＮ
ＤからΔＶだけ低くなる場合を示す図である。

【図５】信頼性ライブラリ生成のためのシミュレーショ
ンに用いる、近似した信号波形を示す図である。

【図６】本発明の第１の実施形態に係る信頼性ライブラ
リが有する情報の一例を示す図である。

【図７】インバータの出力信号線の寄生容量成分の例を
示す図である。

【図８】ＬＳＩの信号パスの一例を示す図である。

【図９】容量結合度合とカップリングノイズに起因する
信号電圧変動量との関係を示すテーブルである。

【図１０】図７に示すインバータの出力信号線について
の、結合容量毎の容量結合度合とカップリングノイズに
起因する信号電圧変動量との関係を示す図である。

【図１１】劣化に影響のない結合信号の信号遷移を示す
図である。

【図１２】図７に示すインバータの出力信号線について
の、信号遷移情報の抽出結果の例を示す図である。

【図１３】本発明の第２の実施形態に係るＬＳＩのタイ
ミング劣化シミュレーション装置の構成を示すブロック
図である。

【図１４】本発明の第３の実施形態に係るＬＳＩのタイ
ミング劣化シミュレーション装置の構成を示すブロック
図である。

【図１５】劣化前と劣化後とにおける、インバータの入
力信号と出力信号の波形を示す図である。

【図１６】本発明の第４の実施形態に係る信頼性ライブ
ラリが有する情報の一例を示す図である。

【図１７】本発明の第５の実施形態に係る信頼性ライブ
ラリが有する情報の一例を示す図である。

【図１８】本発明の第６の実施形態に係るＬＳＩのタイ
ミング劣化シミュレーション装置の構成を示すブロック
図である。

【図１９】本発明の第６の実施形態に係る信頼性ライブ
ラリが有する情報の一例を示す図である。

【図２０】本発明の第６の実施形態に係る信頼性ライブ
ラリが有する情報の一例を示す図である。

【図２１】本発明の第７の実施形態における複数の入力
端子を有する回路セルとしての、２入力ＮＡＮＤゲート
を示す図である。

【図２２】図２１に示す２入力ＮＡＮＤゲートのトラン
ジスタレベルの回路図である。

【図２３】本発明の第７の実施形態に係る信頼性ライブ
ラリが有する情報の一例を示す図である。

【図２４】本発明の第８の実施形態において処理の単位
とする、複数の回路セルからなる信号パスの一例を示す
図である。

【図２５】本発明の第９の実施形態に係るＬＳＩのタイ
ミング劣化シミュレーション装置の構成を示すブロック
図である。

【図２６】本発明の第９の実施形態に係る遅延ライブラ
リが持つタイミングチェック値の情報の一例を示す図で
あり、劣化前のフリップフロップのセットアップ時間の
動作条件依存性を表す情報を示す図である。

【図２７】本発明の第９の実施形態に係る信頼性ライブ
ラリが持つタイミングチェック値の情報の一例を示す図
であり、フリップフロップのセットアップ時間の劣化量
の動作条件依存性を表す情報を示す図である。

【図２８】本発明の第９の実施形態に係る信頼性ライブ
ラリが持つタイミングチェック値の情報の一例を示す図
であり、（ａ）は図２７におけるtable １の例、（ｂ）
は図２７におけるtable ２の例である。

【図２９】通常のＤＳＰＦネットリストの例である。

【図３０】配線のカップリングについての情報を追加し
たＤＳＰＦネットリストの例である。

【符号の説明】

１，１Ａ 信頼性ライブラリ生成装置 ２ セル遅延劣化推定手段 ３ 信頼性モデル ４ 回路信頼性シミュレータ ６，６Ａ 信頼性ライブラリ ８ａ 入力信号の立上り立下り時間 ９ａ 出力負荷容量 ９ｂ 容量結合度合 １０ａ 入力信号のスイッチング回数 １０ｂ 信号遷移情報 １１ セル遅延劣化度合 １２，１２Ａ，１２Ｂ 遅延計算機 １５，１５Ａ 論理シミュレータ １８，１８Ａ ＬＳＩタイミング劣化推定手段 ２０ 回路セル ２１ 入力端子 ２２ 出力端子 ６１ 電源電圧 ６２ 温度 ７０ 劣化推定手段 ７１ タイミングチェック値劣化推定手段 ７２ タイミングチェック値劣化度

フロントページの続き (56)参考文献 特開 平９−292436（ＪＰ，Ａ) 特開 平９−330344（ＪＰ，Ａ) 特開 平８−255189（ＪＰ，Ａ) 特開 平10−124565（ＪＰ，Ａ) Ｐｅｎｇ Ｆａｎｇ， ｅｔ ａ ｌ．，Ｃｉｒｃｕｉｔ Ｈｏｔ Ｃａｒ ｒｉｅｒ Ｒｅｌｉａｂｉｌｉｔｙ Ｓ ｉｍｕｌａｔｉｏｎ ｉｎ Ａｄｖａｎ ｃｅｄ ＣＭＯＳ Ｐｒｏｃｅｓｓ Ｔ ｅｃｈｎｏｌｏｇｙ Ｄｅｖｅｌｏｐｍ ｅｎｔ，ＩＲＷ Ｆｉｎａｌ Ｒｅｐｏ ｒｔ，ＩＥＥＥ，1994年10月19日，Ｖｏ ｌ．1994，ｐ．73−78 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 666 G06F 17/50 668 H01L 21/82

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ＬＳＩの経時的劣化を設計段階において
   予測し、ＬＳＩの劣化後の動作をシミュレーションする
   ＬＳＩのタイミング劣化シミュレーション装置であっ
   て、 対象とするＬＳＩを構成する各回路セルの遅延の経時的
   な劣化度合を、回路セルの特性劣化度合の、少なくと
   も、カップリングノイズに起因する信号電圧変動量を含
   む、所定の動作条件に対する依存性を表す信頼性ライブ
   ラリを参照しつつ、前記ＬＳＩの動作時における当該回
   路セルの前記所定の動作条件の値に基づいて、推定する
   セル遅延劣化推定手段と、 前記セル遅延劣化推定手段によって推定された各回路セ
   ルの遅延劣化度合に基づいて、経時的に劣化した前記Ｌ
   ＳＩにおける各回路セルの遅延を推定するＬＳＩタイミ
   ング劣化推定手段と、 劣化前の前記ＬＳＩにおける各回路セルの遅延を推定す
   る遅延計算機とを備え、 前記ＬＳＩタイミング劣化推定手段によって推定され
   た，劣化後の前記ＬＳＩにおける各回路セルの遅延に基
   づいて、前記ＬＳＩの劣化後の動作をシミュレーション
   し、 前記遅延計算機によって推定された劣化前の前記ＬＳＩ
   における各回路セルの遅延に基づいて、前記ＬＳＩの劣
   化前の動作をシミュレーションするものであり、かつ、 ＬＳＩネットリストを参照するものであり、 前記ＬＳＩネットリストは、配線容量素子について、Ｌ
   ＳＩのタイミング計算時には、対接地容量として認識で
   き、配線間のカップリングノイズ計算時には、当該配線
   とこの配線と容量結合している配線との間の配線容量と
   して認識できるよう、記述されていることを特徴とする
   ＬＳＩのタイミング劣化シミュレーション装置。
2. 【請求項２】 ＬＳＩの経時的劣化を設計段階において
   予測し、ＬＳＩの劣化後の動作をシミュレーションする
   ＬＳＩのタイミング劣化シミュレーション装置であっ
   て、 対象とするＬＳＩを構成する各回路セルの遅延の経時的
   な劣化度合を、回路セルの特性劣化度合の、少なくと
   も、カップリングノイズに起因する信号電圧変動量を含
   む、所定の動作条件に対する依存性を表す信頼性ライブ
   ラリを参照しつつ、前記ＬＳＩの動作時における当該回
   路セルの前記所定の動作条件の値に基づいて、推定する
   セル遅延劣化推定手段と、 前記セル遅延劣化推定手段によって推定された各回路セ
   ルの遅延劣化度合に基づいて、経時的に劣化した前記Ｌ
   ＳＩにおける各回路セルの遅延を推定するＬＳＩタイミ
   ング劣化推定手段と、 劣化前の前記ＬＳＩにおける各回路セルの遅延を推定す
   る遅延計算機とを備え、 前記ＬＳＩタイミング劣化推定手段によって推定され
   た，劣化後の前記ＬＳＩにおける各回路セルの遅延に基
   づいて、前記ＬＳＩの劣化後の動作をシミュレーション
   し、 前記遅延計算機によって推定された劣化前の前記ＬＳＩ
   における各回路セルの遅延に基づいて、前記ＬＳＩの劣
   化前の動作をシミュレーションするものであり、 前記セル遅延劣化推定手段は、 ＬＳＩネットリストを参照して、前記ＬＳＩの各配線に
   ついて、容量結合を有する相手先の配線との容量結合度
   合をそれぞれ求め、 容量結合度合と信号電圧変動量との関係から、各配線に
   ついて、それぞれの結合容量についての信号電圧変動量
   を求め、 前記ＬＳＩの劣化前動作のシミュレーション結果から、
   各配線について、容量結合を有する相手先の配線におい
   て、劣化に影響のある結合信号の遷移の有無を抽出し、 前記所定の動作条件としての信号電圧変動量の値とし
   て、信号遷移が有の場合は、求めた信号電圧変動量をそ
   のまま用い、信号遷移が無の場合は、０Ｖとすることを
   特徴とするＬＳＩのタイミング劣化シミュレーション装
   置。
3. 【請求項３】 ＬＳＩのタイミング劣化シミュレーショ
   ン装置において、ＬＳＩの経 時的劣化を設計段階におい
   て予測し、ＬＳＩの劣化後の動作をシミュレーションす
   るＬＳＩのタイミング劣化シミュレーション方法であっ
   て、 前記ＬＳＩのタイミング劣化シミュレーション装置が有
   するセル遅延劣化推定手段が、対象とするＬＳＩを構成
   する各回路セルの遅延の経時的な劣化度合を、回路セル
   の特性劣化度合の、少なくとも、カップリングノイズに
   起因する信号電圧変動量を含む、所定の動作条件に対す
   る依存性を表す信頼性ライブラリを参照しつつ、前記Ｌ
   ＳＩの動作時における当該回路セルの前記所定の動作条
   件の値に基づいて、推定するセル遅延劣化推定工程と、 前記ＬＳＩのタイミング劣化シミュレーション装置が有
   するＬＳＩタイミング劣化推定手段が、前記セル遅延劣
   化推定工程において推定した各回路セルの遅延劣化度合
   に基づいて、経時的に劣化した前記ＬＳＩにおける各回
   路セルの遅延を推定するＬＳＩタイミング劣化推定工程
   と、 前記ＬＳＩのタイミング劣化シミュレーション装置が有
   する遅延計算機が、劣化前の前記ＬＳＩにおける各回路
   セルの遅延を推定する遅延計算工程と、 前記ＬＳＩのタイミング劣化シミュレーション装置が有
   する論理シミュレータが、前記ＬＳＩタイミング劣化推
   定工程において推定した劣化後の前記ＬＳＩにおける各
   回路セルの遅延に基づいて、前記ＬＳＩの劣化後の動作
   をシミュレーションし、前記遅延計算工程において推定
   した劣化前の前記ＬＳＩにおける各回路セルの遅延に基
   づいて、前記ＬＳＩの劣化前の動作をシミュレーション
   するシミュレーション工程とを備え、 前記セル遅延劣化推定工程は、 ＬＳＩネットリストを参照して、前記ＬＳＩの各配線に
   ついて、容量結合を有する相手先の配線との容量結合度
   合をそれぞれ求めるステップと、 容量結合度合と信号電圧変動量との関係から、各配線に
   ついて、それぞれの結合容量についての信号電圧変動量
   を求めるステップと、 前記ＬＳＩの劣化前動作のシミュレーション結果から、
   各配線について、容量結合を有する相手先の配線におい
   て、劣化に影響のある結合信号の遷移の有無を抽出する
   ステップと、 前記所定の動作条件としての信号電圧変動量の値とし
   て、劣化に影響のある結合信号の遷移が有の場合は、求
   めた信号電圧変動量をそのまま用い、無の場合は、０Ｖ
   とするステップとを有することを特徴とするＬＳＩのタ
   イミング劣化シミュレーション方法。