JP2008176450A - 半導体集積回路のタイミング検証方法 - Google Patents
半導体集積回路のタイミング検証方法 Download PDFInfo
- Publication number
- JP2008176450A JP2008176450A JP2007007841A JP2007007841A JP2008176450A JP 2008176450 A JP2008176450 A JP 2008176450A JP 2007007841 A JP2007007841 A JP 2007007841A JP 2007007841 A JP2007007841 A JP 2007007841A JP 2008176450 A JP2008176450 A JP 2008176450A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- temperature
- instance
- calculating
- timing verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】半導体回路の消費電力Pをインスタンス毎に計算する消費電力計算工程S1と、消費電力からインスタンス毎の温度Tを計算する駆動セル温度計算工程S2と、インスタンス毎の温度をインスタンスが駆動する配線の温度として、この温度と、半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報K1とから、インスタンスが駆動する配線に対して温度変化分の配線抵抗を計算し第2の寄生素子情報K2を出力する配線抵抗温度修正工程S3と、第2の寄生素子情報K2と遅延ライブラリLから、局所的温度差によって変化する配線抵抗を反映したセル遅延時間および配線遅延時間を計算する遅延計算工程S4と、遅延時間に基づきタイミング検証するタイミング検証工程S5とを含む。
【選択図】図1
Description
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証する方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力から前記インスタンス毎の温度を計算する駆動セル温度計算工程と、
前記インスタンス毎の温度を前記インスタンスが駆動する配線の温度とし、前記インスタンス毎の温度と、前記半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第2の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第2の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含むものである。
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証する方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力と、前記インスタンスが駆動する配線の座標が記載された配線ネット座標情報から、前記配線の温度を計算する配線ネット温度計算工程と、
前記配線の温度と、前記半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第2の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第2の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含むものである。
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証する方法であって、
前記セルの固有名をインスタンスとして、電源電圧値と、前記インスタンスの遷移時間と、前記半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報から、前記インスタンスが駆動する配線で自己発熱によって変化した配線の温度を算出する配線自己発熱温度計算工程と、
前記配線の温度と、前記第1の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第2の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第2の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含むものである。
計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証する方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力と、前記インスタンスが駆動する配線の座標が記載された配線ネット座標情報から、前記配線の温度の統計情報を記載した統計的配線ネット温度を出力する配線ネット温度計算工程と、
前記統計的配線ネット温度と、前記半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報から、温度変化分の配線抵抗を統計情報として計算し、統計的寄生素子情報を出力する統計的配線抵抗温度修正工程と、
前記統計的寄生素子情報と遅延ライブラリを入力して、統計情報をもつ遅延時間を計算する統計的遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含むものである。
図1は、本発明の実施の形態1における半導体回路のタイミング検証方法を示すフローチャートである。計算機および記憶装置を用いて実現する。以降の説明では、セルとは、インバータやバッファ等の論理単位を指し、インスタンスとは、同じ論理をもったセルであっても各々のセルを別個のものとして認識するための名前をいう。
温度変化 = 熱量 / 熱容量 ……………(式2)
熱量 = 0.24 × 消費電力P × 遷移時間t ……………(式3)
配線抵抗温度修正工程S3では、インスタンス温度Tと第1の寄生素子情報K1から、変化した温度分の配線抵抗の変動を修正して、第2の寄生素子情報K2を出力する。
化を示した係数であり、材質によって決まる。
配線Hの場合を用いて配線抵抗Riの修正方法について説明する。配線Hを駆動しているのは、バッファセルB1でインスタンス温度T30℃とし、周辺温度を25℃とすると、温度変化は式5のようになる。
係数ΔRを0.01とすると、配線抵抗R1〜R3は、それぞれ、式4に代入して0
.15Ωとなる。
図6は、本発明の実施の形態2における半導体回路のタイミング検証方法を示すフローチャートである。計算機および記憶装置を用いて実現する。実施の形態1と同じ内容のものは、符号を同一にしている。
そして、マトリックスMの要素毎に温度を算出する。
ノードbの座標(X5,Y6)
ノードcの座標(X5,Y5)
ノードdの座標(X7,Y5)
領域Aの温度分布における平均値を配線Hの温度とする。
図9は、本発明の実施の形態3における半導体回路のタイミング検証方法を示すフローチャートである。計算機および記憶装置を用いて実現する。実施の形態1,2と同じ内容のものは、符号を同一にしている。
配線の消費電力 = (電流)2 × 配線抵抗 ……………(式7)
電流 = 配線容量 × (dV / dt)
= 配線容量 × (電源電圧V / 遷移時間t) ……………(式8)
そして、発熱量は、式3に遷移時間tと配線の消費電力を代入して算出する。算出した発熱量を式2に代入して、温度変化を算出する。熱容量は配線によって決まる数値を用いる。
図10は、本発明の実施の形態4における半導体回路のタイミング検証方法を示すフローチャートである。計算機および記憶装置を用いて実現する。実施の形態1,2と同じ内容のものは、符号を同一にしている。
S2 駆動セル温度計算工程
S2a 配線ネット温度計算工程
S2b 配線自己発熱温度計算工程
S3 配線抵抗温度修正工程
S4 遅延計算工程
S5 タイミング検証工程
S12 配線ネット温度統計値計算工程
S13 統計的配線抵抗温度修正工程
S14 統計的遅延計算工程
S15 統計的タイミング検証工程
K1 第1の寄生素子情報
K2 第2の寄生素子情報
K3 統計的寄生素子情報
L 遅延ライブラリ
N 配線ネット座標情報
P 消費電力
t 遷移時間
T インスタンス温度
Tn 配線ネット温度
Ts 統計的配線ネット温度
V 電源電圧
Claims (9)
- 計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証するタイミング検証方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力から前記インスタンス毎の温度を計算する駆動セル温度計算工程と、
前記インスタンス毎の温度を前記インスタンスが駆動する配線の温度とし、前記インスタンス毎の温度と、前記半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第2の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第2の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含む半導体集積回路のタイミング検証方法。 - 前記駆動セル温度計算工程において、前記インスタンス毎の温度については、前記インスタンスの消費電力と前記インスタンスの遷移時間から熱量を計算し、前記熱量と前記半導体回路の熱容量の商より温度変化分を計算し、前記半導体回路の温度と前記温度変化分の和から算出する請求項1に記載の半導体集積回路のタイミング検証方法。
- 前記配線抵抗温度修正工程において、材質によって決まる温度に対する抵抗変化値を示す温度係数と、前記インスタンス毎の温度の積から抵抗変動値を算出し、前記第1の寄生素子情報に記載の配線抵抗に前記抵抗変動値を加算した配線抵抗を算出する請求項1に記載の半導体集積回路のタイミング検証方法。
- 計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証するタイミング検証方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力と、前記インスタンスが駆動する配線の座標が記載された配線ネット座標情報から、前記配線の温度を計算する配線ネット温度計算工程と、
前記配線の温度と、前記半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第2の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第2の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含む半導体集積回路のタイミング検証方法。 - 論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証するタイミング検証方法であって、
前記セルの固有名をインスタンスとして、電源電圧値と、前記インスタンスの遷移時間と、前記半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報から、前記インスタンスが駆動する配線で自己発熱によって変化した配線の温度を算出する配線自己発熱温度計算工程と、
前記配線の温度と、前記第1の寄生素子情報から、前記インスタンスが駆動する配線に対して、温度変化分の配線抵抗を計算し、第2の寄生素子情報を出力する配線抵抗温度修正工程と、
前記第2の寄生素子情報と遅延ライブラリを入力して、前記インスタンスの遅延時間を計算する遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含む半導体集積回路のタイミング検証方法。 - 前記配線ネット温度計算工程において、前記配線の温度は、前記インスタンス毎の消費電力と前記半導体回路の熱容量とインスタンス毎の遷移時間から、インスタンス毎の温度を計算し、インスタンス配置座標の温度テーブルを作成し、前記配線を囲む矩形領域の温度の平均値とする請求項4または請求項5に記載の半導体集積回路のタイミング検証方法。
- 前記配線自己発熱温度計算工程において、前記配線の温度は、前記配線容量と前記電圧の積に対して前記遷移時間で割った値を前記配線に流れる電流とし、前記電流の2乗と前記配線抵抗と前記遷移時間と定数の積から熱量を計算し、前記熱量を配線の材質から決まる熱容量で割って温度変化を算出し、前記半導体回路の周辺温度と前記温度変化の和から計算する請求項5に記載の半導体集積回路のタイミング検証方法。
- 計算機および記憶装置を使用して論理素子を含むセルを複数配置して構成される半導体回路の前記セルの遅延時間を計算し、タイミング検証するタイミング検証方法であって、
前記セルの固有名をインスタンスとして、前記半導体回路の消費電力を前記インスタンス毎に計算する消費電力計算工程と、
前記消費電力と、前記インスタンスが駆動する配線の座標が記載された配線ネット座標情報から、前記配線の温度の統計情報を記載した統計的配線ネット温度を出力する配線ネット温度計算工程と、
前記統計的配線ネット温度と、前記半導体回路の配線抵抗と配線容量を記載した第1の寄生素子情報から、温度変化分の配線抵抗を統計情報として計算し、統計的寄生素子情報を出力する統計的配線抵抗温度修正工程と、
前記統計的寄生素子情報と遅延ライブラリを入力して、統計情報をもつ遅延時間を計算する統計的遅延計算工程と、
前記遅延時間に基づきタイミング検証するタイミング検証工程とを含む半導体集積回路のタイミング検証方法。 - 前記配線ネット温度計算工程において、前記統計的配線ネット温度は、前記インスタンス毎の消費電力と前記半導体回路の熱容量とインスタンス毎の遷移時間から、インスタンス毎の温度を計算し、インスタンス配置座標の温度テーブルを作成し、前記配線を囲む矩形領域の温度の平均値および標準偏差とする請求項8に記載の半導体集積回路のタイミング検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007007841A JP2008176450A (ja) | 2007-01-17 | 2007-01-17 | 半導体集積回路のタイミング検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007007841A JP2008176450A (ja) | 2007-01-17 | 2007-01-17 | 半導体集積回路のタイミング検証方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008176450A true JP2008176450A (ja) | 2008-07-31 |
Family
ID=39703438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007007841A Pending JP2008176450A (ja) | 2007-01-17 | 2007-01-17 | 半導体集積回路のタイミング検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008176450A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048505A (ja) * | 2007-08-21 | 2009-03-05 | Sharp Corp | 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816634A (ja) * | 1994-04-28 | 1996-01-19 | Hitachi Ltd | 遅延時間演算方法及び遅延時間演算装置 |
JPH08327698A (ja) * | 1995-05-31 | 1996-12-13 | Fujitsu Ltd | 回路シミュレーション方法及びその装置 |
JPH11219380A (ja) * | 1998-01-30 | 1999-08-10 | Matsushita Electric Ind Co Ltd | Lsiのタイミング劣化シミュレーション装置およびシミュレーション方法、並びにlsiネットリスト |
JP2004110701A (ja) * | 2002-09-20 | 2004-04-08 | Renesas Technology Corp | 遅延時間計算装置及び集積回路設計装置 |
-
2007
- 2007-01-17 JP JP2007007841A patent/JP2008176450A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816634A (ja) * | 1994-04-28 | 1996-01-19 | Hitachi Ltd | 遅延時間演算方法及び遅延時間演算装置 |
JPH08327698A (ja) * | 1995-05-31 | 1996-12-13 | Fujitsu Ltd | 回路シミュレーション方法及びその装置 |
JPH11219380A (ja) * | 1998-01-30 | 1999-08-10 | Matsushita Electric Ind Co Ltd | Lsiのタイミング劣化シミュレーション装置およびシミュレーション方法、並びにlsiネットリスト |
JP2004110701A (ja) * | 2002-09-20 | 2004-04-08 | Renesas Technology Corp | 遅延時間計算装置及び集積回路設計装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048505A (ja) * | 2007-08-21 | 2009-03-05 | Sharp Corp | 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9727674B2 (en) | Method of operating simulator compensating for delay and device for performing the same | |
CN1985440B (zh) | 用于调整集成电路性能的设备和方法 | |
US20080263482A1 (en) | Method and Apparatus for Small Die Low Power System-on-Chip Design with Intelligent Power Supply Chip | |
US10318679B2 (en) | Calculation method of switching waveform of the inverter and circuit simulation model | |
US20100242007A1 (en) | Cell-library-for-statistical-timing-analysis creating apparatus and statistical-timing analyzing apparatus | |
Košel et al. | FEM simulation approach to investigate electro-thermal behavior of power transistors in 3-D | |
Mohsenzade et al. | Reliability enhancement of power IGBTs under short-circuit fault condition using short-circuit current limiting-based technique | |
JP2008176450A (ja) | 半導体集積回路のタイミング検証方法 | |
JP5069711B2 (ja) | Mosfetモデルのパラメータ抽出方法 | |
JP2018152567A (ja) | オンチップ粗遅延較正 | |
JP4526596B2 (ja) | 信号遅延評価プログラム、信号遅延評価方法、および信号遅延評価装置 | |
EP2863526A1 (en) | Switched mode power supply peak-efficiency detection | |
JP4444732B2 (ja) | ライブラリの生成方法及びライブラリ生成プログラム | |
Górecki et al. | A Datasheet-Driven Electrothermal Averaged Model of a Diode–MOSFET Switch for Fast Simulations of DC–DC Converters | |
US11341306B1 (en) | Method for building spice circuit model of an optical coupler | |
JP2009048505A (ja) | 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体 | |
JP2006244354A (ja) | 半導体集積回路の最適化方法および最適化プログラム | |
JP2009276822A (ja) | 半導体デバイス設計支援装置及び半導体デバイス設計支援方法 | |
JP2010061547A (ja) | 半導体デバイス設計支援装置及び基板ネットリスト作成方法 | |
TWI499926B (zh) | 靜電放電保護元件的模擬等效電路及其模擬方法 | |
JP2012053651A (ja) | タイミング解析方法、プログラム、及びシステム | |
JP2007233454A (ja) | ノイズライブラリの作成方法、ノイズライブラリの作成プログラム、およびノイズライブラリの作成装置 | |
JP2003308357A (ja) | 論理回路シミュレーション方法、論理回路シミュレーションプログラム、および論理回路シミュレーション装置 | |
JP2004086763A (ja) | 半導体集積回路の設計方法および半導体集積回路の設計プログラム | |
JP2003216677A (ja) | 非線型素子の特性値計算方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |