JPH10207937A

JPH10207937A - レイアウト・クリティカルなネット用のタイミング・エラー限界値をフィルタリングすることにより、マイクロエレクトロニクス回路のレイアウト後検証を実行する方法、装置およびコンピュータ・プログラム製品

Info

Publication number: JPH10207937A
Application number: JP9251352A
Authority: JP
Inventors: Biveck Raghavan; ヴィヴェク・ラガヴァン; Bryan Alan Zimmerman; ブライアン・アラン・ジマーマン
Original assignee: Avant Corp
Current assignee: Avant Corp
Priority date: 1996-08-30
Filing date: 1997-09-01
Publication date: 1998-08-07
Also published as: US6286126B1; US5896300A

Abstract

(57)【要約】【課題】集積回路中の標準的にはすべてのネットに関
する限界的な寄生抽出を一連のレイアウト後検証動作の
一部として実行する方法、装置およびコンピュータ・プ
ログラム製品を提供する。【解決手段】抵抗だけの抽出および／または容量だけ
の抽出を、計算コストの低い電気的モデルを用いて初期
に実行する。抵抗抽出および容量抽出を能動素子のモデ
ルと組み合わせて、抽出されたネットの考えうる最悪の
ケースおよび最良のケースを発生させてもよい。遅延モ
デルは、抵抗だけの抽出および容量だけの抽出から決定
されたネットの寄生容量に対する上限値に基づいて決定
してもよいが、しかしながら、抵抗だけの抽出に基づい
ただけの他のモデルも使用してもよい。ユーザ指定のタ
イミング・エラー許容値を用いて、集積回路中の特定の
ネットに適用される追加の抽出詳細の適当なレベルを自
動的に決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にはマイク
ロエレクトロニクス回路ならびにシステムの設計、レイ
アウト、試験および製造に関し、より具体的には、製造
前のマイクロエレクトロニクス回路並びにシステムを検
証するための装置および方法に関する。

【０００２】

【従来の技術】現在の超大規模集積回路は、一つの集積
回路チップ上に何十万、何百万という相互接続された能
動電子素子を含んでいる。顧客に販売する前に、大規模
集積回路を製造したり試験するのに、大規模な投資が必
要であり、計画されたように演算しない集積回路の設計
製造のやり直しや交換に関連した困難、費用、および信
用の喪失が、製造前に集積回路の電気的動作状態を正確
に特徴付ける必要性を増加させている。

【０００３】さらに、サブミクロンおよびディープ・サ
ブミクロン（０．５μｍ以下）の技術がシリコン・チッ
プの製造を支配し始め、１００ＭＨｚの周波数で作動す
る百万以上のゲートを持つチッブの可能性が現実になっ
てきたので、通常の集積回路設計の方式とそれに基づく
電子設計オートメーション（ＥＤＡ）に、根本的な変化
が必要となった。これらの困難な問題に挑戦するため
に、信号遅延や電力消費などの電子設計パラメータを推
定するためのより精巧な技術が要求されている。特に、
正確な遅延の推定は、現在一般的に、チップ・パーティ
ショニングや動作の合成などのフロント・エンド・ツー
ルと、ブロック配置やレイアウトなどのバック・エンド
・ツールの間のより強いリンクを要求している。そのよ
うなリンクなしでは、ディープ・サブミクロンの回路設
計は、仕様に合致させるために、設計を複数回繰り返し
て行わなければならない。このような作業は、費用と時
間がかかるものである。図１の（Ａ）に表示したよう
に、タイミング違反を除外するために必要とされるレイ
アウトの繰り返しの数は、一般に、ロジック密度とクロ
ック速度が増加するにつれて増加する。フロント・エン
ド設計の際のより正確な遅延推定値が、一般的により少
ない時間のかかるレイアウト繰り返しにつながること
を、図１の（Ａ）はまた表示している。これは、費用を
節約し設計サイクルを短縮することにつながる。図１
（Ａ）のデータは、大規模機能ブロックがチップ・ダイ
の３０％を費消する０．８μｍレベルの設計に基づいて
いて、Ｊ．Ｌｉｐｍａｎ，”ＳｕｂｍｉｃｒｏｎＥＤ
ＡｔｏＨｅｌｐＴａｃｋｌｅＴｏｕｇｈＤｅ
ｓｉｇｎｓ，ＥｌｅｃｔｏｎｉｃＤｅｓｉｇｎＮｅ
ｗｓ，ｐｐ．４５−５０，Ｊｕｎｅ８，１９９５”か
ら図１を複製したものである。

【０００４】不運にも、集積回路の最小特徴寸法（素子
の構成要素の最小寸法）が縮小し続けて、演算速度が増
加するにつれて、回路内の能動素子を相互接続する受動
性のネット（配線）に関係する寄生的な効果の特徴付け
もまた、より重大で、より困難になりつつある。過去に
は、相互接続ネットの影響は、集積回路の演算をシミュ
レートする場合、一般的に無視することができた。なぜ
なら、相互接続ネットに関係している遅延は通常無視し
て良いと考えられていた一方、そこに含まれている能動
素子が全体の回路遅延計算を支配していたからである。
しかしながら、集積回路の最小特徴寸法が縮小し続け
て、トランジスタ伝搬の遅延における改善が、相互接続
による遅延を超えたので、全体の遅延に対する相互接続
ネット遅延の割合は、図１の（Ｂ）に表示されているよ
うに、５０％以上へと増加した。特に、最小特徴寸法が
減少するにつれて、相互接続ネットの抵抗および高さ／
幅アスペクト比は増加傾向にあり、配線レベル数も増加
傾向にある。増加した高さ／幅アスペクト比および複数
レベルでの金属配線の接近により、隣り合った配線間の
クロストーク容量をより大きくし、その容量のモデル化
を２次元の問題ではなく、３次元の問題にしている。現
在、一般的にいって、単一のレジスタやキャパシタと等
価なもの（総括的な等価回路）として、相互接続をもは
や簡単にモデル化することができない。その代わりに、
相互接続遅延を予想したり、回路へのバック・アノテー
ション用に配線の寄生的効果を抽出したりする電子設計
オートメーション（ＥＤＡ）・ツールは、通常、相互接
続をモデル化するために分布ＲＣ等価ネットワークを使
用する。従って、最新技術にある集積回路の動作の完全
な分析は、能動素子に加えて、相互接続パスの抵抗や容
量効果を考慮するものでなければならない。

【０００５】しかしながら、通常、ネットの抵抗と容量
の詳細な抽出には全体の相互接続遅延を正確にモデル化
することが要求されていて、また複雑な３次元容量モデ
ルには正確な容量値の抽出が要求されているので、能動
素子および相互接続ネットの完全な特徴付けは、極端に
時間がかかるものとなり、その特徴付けを実施する処理
システムの記憶能力を超過するかも知れない。従って、
抽出を実行することにより、相互接続ネットに関係して
いるタイミング遅延を考慮に入れる試みは、通常は、設
計する回路のある一部、またはあるブロックだけに限定
されていて、実行時間の向上のために、通常は簡略化さ
れた抽出モデルを使用してきた。

【０００６】クロック・ネットのみを選択したり、トッ
プ・レベル・ネットや、大規模な全体容量のあるネッ
ト、または簡略化されたシミュレーション技術により決
定された事前に選択されたタイミング・クリティカル・
パスのあるネットを選択することなどの、発見的（ヒュ
ーリスティックな）アプローチを適用することによっ
て、抽出の複雑さを減少させるための試みがなされた。
たとえば、相互接続ネットに関係したタイミング遅延を
説明する伝統的な試みでは、タイミング・クリティカル
・パスが既に決定された後になって初めて、詳細抽出の
実行ステップを通常行う。図２に一番良く表示されてい
るように、そのような試みは、相互接続ネットの抵抗と
容量の無制約の寄生推定値によりクリティカルなネット
リストを補完するステップを包含し、そして、潜在的な
タイミング・クリティカル・パスを識別するために回路
のタイミング・スティミュレーションを実行するステッ
プを包含している。それから、タイミング・クリティカ
ル・パスでのそれらのネットの詳細な寄生的特徴の抽出
を、タイミング・クリティカル・パスに関係している遅
延の更新された推定値を決定するために実行することも
できる。不運にも、これらの試みや関連した試みは、タ
イミング分析ツールに「にせの」クリティカル・パスを
選択させ、「真の」クリティカル・パスを見逃させるこ
とができる簡略化したモデルに基づいた、相対的に不正
確な寄生推定値に普通依存している。これは、必要な詳
細な寄生的特徴の抽出は、いくつかのレイアウト・クリ
ティカルなネット上で実行されないかも知れないことを
意味している。

【０００７】他の伝統的なアプローチは、ネット制限的
でパス制限的なアプローチを包含する。ネット制限的ア
プローチにおいて、ユーザはレイアウトを導くために、
設計作業を通じて、固定したネット限界値を指定する。
このアプローチの欠点の一つは、いくつかのネット間で
タイミング・リソースを共有することの困難さである。
タイミング・リソースは、物理レイアウトを通して分布
される全体的な遅延の一部であ。さらに、このアプロー
チは、異なったパスが通常、共通のネットを共有してい
る事実を考慮に入れていないおそれがある。したがっ
て、ネットの実際のレイアウトが実際に決定される前
に、パス遅延をネット遅延に分割する負担が設計者にの
しかかる。ネット遅延の限界値が一般的に固定され、レ
イアウト作業中に通常は変えることができないという制
限がこのアプローチにはある。あるパス中のネットの一
つが、予想された遅延よりも短い遅延を有する場合、そ
れぞれのネット遅延限界値が低く推定されていると、こ
の余分なタイミング・リソースを同じパス中の他のネッ
トに分散させることは困難かも知れない。最後に、パス
限界アプローチにおいて、すべてのパスは、目標となる
パス遅延に合致するために制約される。しかしながら、
異なったタイミング・パス間の関係は複雑でありうるの
で、レイアウト中のセルのわずかな動きでさえも、多く
のネットの遅延に影響を与えうる。これでは、順番に、
数多くのパス上に遅延の再評価することが必要である。
これらの欠点のために、設計者は、通常、最もタイミン
グ・クリティカルなパスであると思えるようなもののう
ちの２、３を規制するだけで、本物のタイミング・クリ
ティカル・パスを見逃すかも知れない。

【０００８】従って、回路設計のあるブロックだけを評
価したり、簡略化したモデルを使用したり、および／ま
たは発見的アプローチを適用することで、相互接続に関
係したタイミング遅延を考慮した上述の方法にもかかわ
らず、マイクロエレクトロニクス回路をシミュレート
し、そのパフォーマンスを評価する場合、相互接続遅延
を考慮しての改善された方法や装置の必要性が継続して
ある。

【０００９】

【発明が解決しようとする課題】従って、本発明の目的
は、マイクロエレクトロニクス集積回路のレイアウト後
検証を実行するための、改善された方法、装置、および
コンピュータ・プログラム製品を提供することである。

【００１０】本発明の別の目的は、マイクロエレクトロ
ニクス集積回路の中の相互接続セルとパス遅延をモデル
化するための方法、装置、およびコンピュータ・プログ
ラム製品を提供することである。

【００１１】本発明の別の目的は、マイクロエレクトロ
ニクス集積回路において、相互接続ネットの詳細な寄生
的特徴の抽出を実行するための方法、装置、およびコン
ピュータ・プログラム製品を提供することである。

【００１２】本発明の別の目的は、レイアウト・クリテ
ィカル・ネットおよびその中のタイミング・クリティカ
ル・パスを識別することにより、高速マイクロエレクト
ロニクス回路のレイアウト後の検証を実行するための方
法、装置、およびコンピュータ・プログラム製品を提供
することである。

【００１３】

【課題を解決するための手段】本発明によれば、レイア
ウト・クリティカル・ネットを抽出し、そこらかのタイ
ミング・クリティカル・パスを決定することで、マイク
ロエレクトロニクス集積回路のレイアウト後の検証を実
行するための方法、装置、およびコンピュータ・プログ
ラム製品により、これらの目的やその他の目的、機能、
利点が提供される。一般に、演算上のコストがかからな
いネットの電気的モデルを使用して、抵抗だけの抽出ま
たは容量だけの抽出、あるいはその両方を最初に実施す
ることにより、集積回路内の典型的なすべてのネットの
無制約な寄生的特徴の抽出を実行するための手段を含む
装置を、本発明は包含している。本発明の一つの好まし
い実施態様において、抵抗と容量の抽出は、各々の抽出
されたネットに対する現実的な最悪のケースと最良のケ
ースの遅延モデルを得るために結合される。たとえば、
抵抗だけの抽出と、容量だけの抽出から決定されたネッ
トの寄生容量の上限値とに基づいて、遅延モデルを作成
することもできよう。しかしながら、抵抗だけの抽出だ
けに基づいている他のモデルも、通常はあまり好ましく
ないが、使用できるかもしれない。それから、ユーザ指
定のタイミング・エラー許容値により、集積回路のそれ
ぞれの部分に適用されるべき付加的な抽出の詳細の適切
なレベルが自動的に決定することができる。たとえば、
ユーザ指定のタイミング・エラー許容値を、どのネット
がより正確な分布ＲＣ抽出を必要とするかを決定するの
に使用する。これにより、ユーザは、抽出過程のエラー
の管理ができるようになり、抽出されなネットリスト
は、ユーザ指定のタイミング・エラー許容値を満たす。

【００１４】特に、本発明は高速のマイクロエレクトロ
ニクス集積回路におけるネットを抽出するための装置を
含む。この装置は、第１の電気的モデルを使用したネッ
トの抵抗と容量の第１の推定値を獲得するために、回路
内において第１の複数のネットをモデル化するための手
段を含む。その装置はまた、各々のネットを横断する電
気信号に関係する第１のネット・タイミング・エラー限
界値(net timing error bound)をそれぞれの第１の複数
のネットの個々について決定するための手段を含んでも
いる。その第１のネット・タイミング・エラー限界値
は、むしろネットの抵抗と容量の第１の推定値から決定
される。たとえば、推定値は最小遅延モデル
（Ｔ_min）、および最大遅延モデル（Ｔ_max）を決定す
るために使用でき、そこでは、各ネットに対する相対タ
イミング・エラー限界値（ＲＴＢ）は｜（Ｔ_max−Ｔ
_min）／Ｔ_min｜となる。こうする代わりに、遅延モデ
ルの代わりに、ネットの抵抗推定値に基づいて限界値を
決定しても良い。

【００１５】タイミング・エラー許容値に同等かそれ以
上に大きい、対応するタイミング・エラー限界値を有す
る少なくとも一つのネットを決定するために、ユーザ指
定の第１のネット・タイミング・エラー許容値（例えば
１０％）に対する第１のネット・タイミング・エラー制
限値をフィルタリングするための手段も提供される。さ
らに、この少なくとも一つのネットは、その抵抗と容量
の更新値を決定するために、計算上より高価で正確なモ
デルでモデル化される。この装置が精度レベルを二つだ
け有しているモデルを使用できる場合、その少なくとも
一つのネットは、抵抗だけおよび容量だけ抽出をもう１
回繰り返す代わりに、より詳細な分布ＲＣ抽出を実行す
ることにより、通常はモデル化される。

【００１６】しかしながら、もっとも詳細で計算コスト
の高いレベルの寄生抽出を要求する相対的に少数のネッ
トを効果的に選択するために、繰り返し複数のフィルタ
リングステップが実行できるように、その装置は、むし
ろ２以上の精度レベルを有するモデルを利用できる能力
を持つのが好ましい。従って、第１のネット・タイミン
グ・エラーと同等かそれより大きい、第１のネット・タ
イミング・エラー限界値を持つそれぞれの第２の複数の
ネットを決定するために、ユーザ指定の第１のネット・
タイミング・エラー許容値に対する第１の複数のネット
のための第１のネット・タイミング・エラー限界値をフ
ィルタリングするための手段を、その好ましい装置も含
んでいる。ここでは、それぞれの第１の電気的モデルと
異なる第２の電気的モデルを使用して、第２の複数のネ
ットの抵抗と容量の第２の推定値を獲得するために、第
２の複数のネットをモデル化するための手段もまた提供
される。さらに、ネットの抵抗と容量の第２の推定値に
基づき、各ネットを横断する電気信号に関係している第
２のネット・タイミング・エラー限界値を、それぞれの
モデル化された第２の複数のネットについて決定するた
めの手段が提供される。

【００１７】これらの第２のネット・タイミング・エラ
ー限界値は、第２のネット・タイミング・エラー許容値
と同等かそれより大きい第２のネット・タイミング・エ
ラー限界値を持つ、第２の複数のネットからの少なくと
も一つのネットを決定するために、第２のネット・タイ
ミング・エラー限界値に対してフィルタリングされてい
る。この第２のネット・タイミング・エラー限界値は、
それぞれ第１と第２の電気的モデルと異なる、より正確
な電気的モデルを使用してモデル化される。ここでは、
高度に正確な電気的モデルは、分布ＲＣネットワークモ
デルを構成するかも知れない。それらの技術分野の当業
者により理解されるように、より正確なモデルが、通
常、第２の複数のネットについて使用されるので、第２
のネット・タイミング・エラー限界値は、通常、同じネ
ットの対する第１のネット・タイミング・エラー限界値
より相当程度小さいであろう。従って、もし第１と第２
のネット・タイミング・エラー許容値がそれぞれの繰り
返しについて同じであれば、そのフィルタリング手段に
より、各繰り返しにより、より詳細な抽出のためのより
少数のネットを選択できるあろう。

【００１８】本発明は、その中にある複数のパスをひと
まとめに定義する能動素子と複数のネットを包含する集
積回路内のタイミング・クリティカル・パスを識別する
ために、方法、装置、およびコンピュータ・プログラム
製品も含む。特に、好ましい方法としては、ネットの抵
抗と容量の第１の推定値を獲得するために、回路内のそ
れぞれの第１の複数のネットを最初にモデル化すること
による詳細な寄生抽出を行うことを含んでおり、そし
て、各ネットについて、各ネットを横断する電気信号に
関係している第１のネット・タイミング・エラーを決定
することを含む。たとえば、ネット・タイミング・エラ
ーは、最小遅延モデル（Ｔ_min）と最大遅延モデル（Ｔ
_max）間のタイミング・エラー上の上限として、タイミ
ング・エラー限界値（ＲＴＢ）を構成するかも知れな
い。その後、そのタイミング・エラー限界値は、ユーザ
選択のタイミング・エラー許容値に対して、少なくとも
一度はフィルタリングされ、ネットのどれがタイミング
・エラー限界値のところ、またはそれを超えたそれぞれ
のタイミング・エラー限界値を有しているかを決定す
る。それから、過度のタイミング・エラー限界値を有す
る選択されたネットは、むしろより（もっとも）正確な
モデルで再モデル化され、利用できるもっとも正確な遅
延モデル（例えば分布ＲＣネットワークモデル）が使用
される場合、それぞれの選択されたネット、または遅延
の単一の推定値に対する、より小さなそれぞれのタイミ
ング・エラー性を決定する。それから、ユーザ選択のタ
イミング・エラー許容値がすべてのネットについて満足
させられるまで、モデル化およびフィルタリング・ステ
ップが、反復手段で、繰り返し実行される。

【００１９】すべてのネットが、ユーザが選択した許容
範囲内のネット・タイミング・エラー制限値を確実にも
つようにするために、詳細な寄生抽出を実行するステッ
プが完了すると、抽出ネットから獲得した限界内のまた
は単一の推定遅延情報を使用して、集積回路のパスにつ
いてタイミング分析を実行する。その技術の当業者は理
解されるように、タイミング分析は、それぞれのパスに
含まれているネットの最大遅延推定値を総和することに
より、高いレベルで通常は実行される。これらの分析に
基づき、１組の潜在的なタイミング・クリティカル・パ
スは通常の方法で識別される。たとえば、前記複数のパ
スのうちのどれが、すべてのパスについての最大の遅延
に対するある範囲内（例えば％で表現される範囲）にあ
るかあるいは所定のパス遅延を越えている個々のパス遅
延値を有しているかについて、決定をすることができ
る。

【００２０】当該技術の当業者には理解されるように、
識別される潜在的なタイミング・クリティカル・パスに
おけるそれぞれのネットは、ユーザ選択のエラー許容値
に合致するので、潜在的なタイミング・クリティカル・
パスに関連するエラー限界値も同じく、ユーザ選択のエ
ラー許容値に合致する。つまり、パス内のネットの最大
の相対タイミング・エラー限界値が８％の場合、このパ
スに関係している遅延（すなわち、最大ネット遅延の
和）も、その真の値の８％以内であろう。そこでは、真
の値は、すべてのネットがもっとも正確な遅延モデル
（分布ＲＣネットワーク・モデル）を使用してモデル化
されていると仮定して、そのパスにおけるすべてのネッ
トの遅延の和に等しい。しかしながら、パスにおける多
くのネットは、ユーザ選択のエラー許容値に合致するた
めに、もっとも詳細なレベルの寄生抽出までは要求しな
いので、計算コストが相当に節約できる。しかし、もっ
ともレイアウト・クリティカルなネットについては、本
発明による方法により、必要とされる適切なレベルの抽
出が自動的に選択される。

【００２１】本発明の別の態様によると、どのパスが潜
在的なタイミング・クリティカル・パスを構成するかを
決定するステップの後には、これら第１の複数のネット
の内、１以上の潜在的なタイミング・クリティカル・パ
スの内にあるネットに対するネット・タイミング・エラ
ー限界値をフィルタリングするステップが続く。ここで
は、この第１のネット・タイミング・エラー限界値は、
初期のネット・タイミング・エラー許容値（例えば１０
％）より小さい新しいネット・タイミング・エラー許容
値（例えば２％）に対してフィルタリングされる。この
新しいネット・タイミング・エラー許容値は、本明細書
では「パス」タイミング・エラー許容値と呼んで、ネッ
ト・タイミング・エラー限界値をフィルタリングするス
テップが、潜在的なタイミング・クリティカル・パスで
あると識別されたパス内のネットだけに付いて実行され
ているのが望ましいことを示す。このフィルタリング・
ステップは、パス・タイミング・エラー許容値より大き
いネット・タイミング・エラー限界値を各々が持つ第３
の複数のネットを決定するのに用いられる。次に、これ
らの第３の複数のネットは、より正確なまたは最も正確
なモデルで再度モデル化される。

【００２２】特に、最も正確なモデルを使用する場合、
第３のネット遅延は、これら第３の複数のネットの各々
について測定される。しかしながら、より小さなネット
・タイミング・エラー限界値が決定される結果となる他
のモデルを用いる場合、フィルタリングするステップ
は、パス・タイミング・エラー許容値（例えば２％）に
対して、再度、実行する必要がある。次に、潜在的なタ
イミング・クリティカル・パスのためのより正確なパス
遅延が、第３のネット遅延（第３の複数のネットについ
ての）と、第２のネット遅延（第２の複数のネットにつ
いての）と、第１のネット遅延（第２でも第３の場合で
もない残余のネットについての）と、に基づいて決定さ
れる。次に、潜在的なタイミング・クリティカル・パス
は更新されたパス遅延に基づいて再評価され、どのネッ
トが実際にタイミング・クリティカル・パスを構成する
かが、より小さいパス・タイミング・エラー許容値（例
えば２％）に基づいて決定される。したがって、ユーザ
選択されたネット・タイミング・エラー許容値より通常
はかなり低いユーザ選択のパス・タイミング・エラー許
容値以内のタイミング・エラー限界値を達成するため
に、不必要な高レベルのの精度ですべてのネットを最初
に抽出することによって計算コストを無駄にすることを
やめて、潜在的なタイミング・クリティカル・パスを最
初に識別して、その中にある、利用可能なより正確な
（または最も正確な）モデルを用いてさらなる抽出を必
要としかねないネットの数を制限する。

【００２３】したがって、本発明の方法、装置およびコ
ンピュータ・プログラムのプロダクトはフル・チップの
「スマート」な抽出を利用するが、これによってユーザ
指定のタイミング・エラー許容値を用いて、回路レイア
ウトの各々のネットに適用される抽出の詳細の適切なレ
ベルが自動的に決定される。さらに、最も詳細なレベル
の抽出を、あるパスがタイミング・クリティカル・パス
を構成するか否かに対して影響を及ぼすことが可能なネ
ットだけに制限すれば、計算コストはさらに減少する。

【００２４】

【発明の実施の形態】本発明の好ましい実施態様が示さ
れる添付図面を参照にして以下により詳細に本発明を説
明する。しかしながら、本発明は、さまざまな形態で実
施可能であり、以下に示す実施態様に制限されるものと
見なすべきではなく、本実施態様は、本開示があまねく
そして完全に、さらにより詳細に本発明の範囲を当業者
に伝わるように提供されているものである。本明細書を
通じて類似の参照符号は類似の部品を示す。

【００２５】

【実施例】以下に、好適な実施例が記載された添付図面
を参照して本発明をより詳細に説明するが、本発明は多
くの態様により具体化でき、ここに記載した実施例また
は実施態様に本発明を限定することはできない。実施例
は、本明細書の開示内容を完全なものとし、当業者に発
明の範囲を完全に伝えるためのものである。同様の要素
・部位には同様の符号を付与してある。図３を参照する
と、コンピュータ支援マイクロエレクトロニクス集積回
路の合成、レイアウトおよび製造システム１０によって
実行される動作が一般的に説明されている。このシステ
ムには、４つの一般的サブシステムが含まれる、すなわ
ち、集積回路機能仕様・論理合成システム１２、集積回
路レイアウト・システム１４、集積回路検証システム１
６，および集積回路製造システム１８である。マイクロ
エレクトロニクス集積回路機能仕様・論理合成システム
１２は、論理ゲート、フリップフロップ、レジスタ、メ
モリ素子、ドライバ、バッファなどの素子のための回路
ライブラリやマクロを含むことがある。機能仕様・論理
合成システム１２は通常は、集積回路の電気結線図を発
生、表示し、さらに、コンピュータの読み出し可能型の
結線図を設計ネットリストとして作成するためのビヒク
ル（手段）を提供する。以下に詳細に説明するように、
集積回路の電気結線図は、それ自体に包含される複数の
ネットおよび能動素子によって集合的に規定される複数
のタイミング・パスを含みうる。マイクロエレクトロニ
クス集積回路レイアウト・システム１４はまた、通常、
機能仕様・論理合成システム１２が発生した電気回路結
線図を位置付けしてルーティングすることによって物理
的レイアウトを発生させるためのビヒクルを提供する。
配線プログラムもまた、マイクロエレクトロニクス集積
回路の能動素子同士間の配線相互接続ネットの位置付け
を自動的に決定するために、レイアウト・システム１４
によって提供される。

【００２６】検証システム１６はまた、物理的レイアウ
トを独立に検証して、製造システム１８と共に機能仕様
・論理合成システム１２の要件に対する適合を保証する
ために提供することが望ましい。したがって、検証シス
テム１６は通常は、「レイアウト後」検証システムと呼
ばれ、通常は設計プロセスの終了間近で用いられる。検
証システム１６は、回路設計の作動性と正確性の独立検
証体として動作するだけでなく、変更および最適化を実
行可能な手段を提供し得る。当業者には自明なように、
タイミング分析および回路／論理シミュレーションなど
のさまざまなタイプの分析を実行して、最初の２つのサ
ブシステム１２および１４の仕様および要件が満足され
るか否かチェックすることができる。検証後は、物理的
レイアウトを製造システム１８に出力して集積回路を生
産する。マイクロエレクトロニクス回路製造システム１
８は必要なマスクを発生させ、さらに、例えば、半導体
ウエハ上で集積回路を製造するために必要な製造用ツー
ルを制御し得る。

【００２７】当業者には自明なように、集積回路機能仕
様・論理合成システム１２、マイクロエレクトロニクス
回路レイアウト・システム１４および、マイクロエレク
トロニクス集積回路製造システム１８のさまざまな部品
は全体的または部分的に、コンピュータ・システム上で
実行されるソフトウエア・モジュールとして実現しても
よい。こうする代わりに、上記の機能を実行させるため
のアプリケーション別の集積回路を持つ専用のスタンド
アローン型システムを提供してもよい。機能仕様・論理
合成システム１２、レイアウト・システム１４および製
造システム１８の一般的設計および動作は当業者には周
知であり、本明細書中では説明する必要はない。

【００２８】次に図４を参照すると、とりわけ図３の集
積回路レイアウト後検証システムを含むコンピュータ・
ワークステーションの一般的なハードウエア構成が説明
されている。図４に示すように、ワークステーション２
０は、自身上で走行する階層レイアウト後検証ソフトウ
エア・サブシステム１６を包含するコンピュータ１５を
具備することが望ましい。このレイアウト後検証システ
ム１６には、ファイル１９、ディスク入力媒体２３また
はデータ・バス２１を介して、集積回路の電気結線図お
よびレイアウトのコンピュータ表現を入力してもよい。
ディスプレイ１３およびプリンタ１７もまた、集積回路
のレイアウトおよび設計の検証の支援のために提供して
もよい。上記のコンポーネント１３、１７、１９、２１
および２３のハードウエア設計は当業者には周知であ
り、ここでは詳述する必要はない。１例として、レイア
ウト後検証システム１６は、ＵＮＩＸ系ワークステーシ
ョンなどのコンピュータ・システム上で走行させてもよ
い。

【００２９】図５を次に参照すると、本発明のレイアウ
ト後検証システム１６によって実行される動作の一般図
が示されている。特に、レイアウト後検証システム１６
は、１６Ａから１６Ｅの５つの動作を実行するところが
示されている。明確にするために、これらの動作は分離
した動作として図示され説明されているが、これらの動
作を組み合わせて同時に実行してもよい。第１の動作１
６Ａは、検証される集積回路の物理的レイアウトを包含
する形状データベース上で包括的階層設計ルール・チェ
ックを実行する設計ルール・チェック（ＤＲＣ）ツール
によって実行される。設計ルール・チェック・ツールに
よって実行される動作には、とりわけ、領域、格子、長
さ、寸法、間隔、角、囲み、交差およびオーバラップに
関するエラーなどのチェックが含まれる。第２の動作１
６Ｂは、形状レイアウト・データベースから階層ネット
リストを抽出し、それを電気結線図ネットリストと比較
する階層レイアウト対結線図（ＬＶＳ）ツールによって
実行される。すると、階層整合点でレイアウトと結線図
論理が一致するか否か検証される。検証システム１６に
よるこれらの第１および第２の動作は、１９９５年１０
月に、ＶｅｒｉＣｈｅｃｋ（Ｒ）２．５．１というトレ
ードマークで、本発明の譲受け人であるノース・カロラ
イナ州Ａｖａｎｔ社から市販されているマニュアル中に
詳述されている（出典を明記することによりその開示内
容を本願明細書の一部となす）。

【００３０】第３および第４の動作１６Ｃおよび１６Ｄ
は、レイアウト・パラメータ抽出（ＬＰＥ）ツールおよ
びクリティカル・パス・タイミング分析ツールによって
それぞれ実行される。特に、これらのツールは、以下に
詳述するが、好ましくは、形状レイアウト・データベー
ス中の通常はすべての相互接続ネットの多重レイアウト
・パラメータ抽出を実行し、さらに、これらのネットに
対する遅延限界値を決定することによってレイアウト・
クリティカルなネットを抽出するという機能を実行す
る。ここでは、ユーザ指定のタイミング・エラー許容値
を、遅延限界値をフィルタリングすることを通じて、集
積回路の物理的レイアウトの個々の部分に適用される抽
出詳細の適切なレベルを自動的に決定するために提出す
る。一度このレイアウト・パラメータ抽出動作１６Ｃが
完了すると、集積回路中のどのパスがタイミング・クリ
ティカル・パスを形成するかを決定するための動作が実
行される。この動作には、パラメータ抽出動作１６Ｃか
ら得られた抽出済みのネット情報が必要である。図３の
上向き矢印のシーケンスで示すように、タイミング・ク
リティカル・パスおよびこれと関連するパス遅延の決定
には、機能仕様・論理合成システム１２による集積回路
の再設計および／またはレイアウト・システム１４によ
る物理的レイアウトの修正を必要とするかもしれない。
最後に、集積回路が設計ルールに適合するか検証して、
結線図に対するレイアウトの比較さらに抽出およびクリ
ティカル・パスの決定の結果、合格との結果が出たら、
物理的レイアウトは製造システム１８に送られて、集積
回路が生産される。

【００３１】本発明の動作は、以下に詳述するが、まっ
たくハードウエアで実現しても、まったくソフトウエア
で実現しても、さらにソフトウエアとハードウエアを組
み合わせた態様で実現してもよい。さらに、本発明は、
それ自体の中に実現されたコンピュータ読み出しが可能
なプログラム作成手段を持つコンピュータ読み出し可能
記憶媒体上のコンピュータ・プログラムのプロダクトと
いう形態を取ってもよい。ハード・ディスク、ＣＤ−Ｒ
ＯＭや他の光学的または磁気的記憶装置を含むどの適切
なコンピュータ読み出し可能媒体を使用してもよい。

【００３２】次に図６を参照して、図５のレイアウト・
パラメータ抽出ツール１６Ｃによって実行される動作を
詳述する。図示されるように、抽出ツール１６Ｃは、集
積回路レイアウト中の第１の複数の相互接続ネットの個
々をモデル化するという初期動作を実行して、その第１
の電気的モデルを用いて、ネットの寄生抵抗および寄生
容量の第１の推定値を得る（ブロック１６Ｃ１）。この
電気的モデルは、最も計算上安価な抽出ルールから最初
に派生されるのが望ましい。図５に示すように、集積回
路レイアウトは、集積回路レイアウト・システム１４に
よって物理的結線図として提供される。上述したよう
に、レイアウト・システム１４は、機能仕様・論理合成
システム１２によって発生された電気回路結線図を位置
付けしルーティングすることによって物理的レイアウト
を発生するためのビヒクルを提供する。

【００３３】相互接続ネットの寄生抵抗および寄生容量
の推定値を発生させるという初期モデル化動作（ブロッ
ク１６Ｃ１）は、形状抽出用のルールまたはモデルを用
いてネットの寄生抵抗および寄生容量を抽出するための
形状抽出エンジンを用いて実行してもよい。例証的な抽
出エンジンは、前記のＶｅｒｉＣｈｅｃｋ（Ｒ）の操作
マニュアル中に詳述されている。さらに、形状抽出ルー
ルを発生させ、抽出エンジンにインタフェースを提供す
るための好ましいツールの１例は、本出願の譲受人であ
る、ノース・カロライナ州Ａｖａｎ！社からソフトウエ
ア・プロダクトとして市販されている。このソフトウエ
ア・プロダクトは、ＴＣＡＤＩｔｅｒｆａｃｅＴＭとい
うトレードネームで市場に出されているが、１９９６年
４月の２．５．１版のユーザ・マニュアル中に同じ名称
でさらに詳述されている（出典を明記することによりそ
の開示内容を本願明細書の一部となす）。ＴＣＡＤＩ
ｎｔｅｒｆａｃｅＴＭのソフトウエアは、ディープ・サ
ブミクロン・プロセスの特徴付けやランセットの発生を
含む多くの動作を実行する。このインタフェースには、
プロセス特徴付け用の３次元シミュレーション・ツール
が必要である。このツールはＴＣＡＤＩｎｔｅｒｆａ
ｃｅＴＭソフトエウアによってコールされて、異なった
レベルの抽出精度に対応する複数セットの抽出ルールを
発生させるに必要なシミュレーションを実行する。

【００３４】ＴＣＡＤＩｎｔｅｒｆａｃｅＴＭソフト
ウエアは現在、ＲａｐｈａｅｌＴＭというトレードネー
ムで、カリフォルニア州サニービルのテクノロジー・モ
デリング・アソーシエーツ社から市販されている３次元
シミュレーション・ツールを用いている。この３次元シ
ミュレーション・ツールの特徴は、ユーザ定義のプロセ
ス・パラメータに基づいた特殊な構造を構築し、この特
殊構造に対して３次元抽出を実行するプロセスにある。
これらの構造は特定の種類の容量性相互作用、オーバラ
ップ、クロスカップリングなどを強調するように設計さ
れている。これらの相互作用は、特にディプ・サブミク
ロン・プロセスのアスペクト比が増加するにつれて、金
属相互接続配線重要な３次元コンポーネントを持っても
よい。例えば、ＴＣＡＤＩｎｔｅｒｆａｃｅＴＭソフ
トウエアによれば、ユーザはプロセス・ファイル中に電
気的および物理的なプロセス情報を指定し、つぎに、そ
のデータは抽出定義ファイル中に記憶されている関連層
相互作用のリストと組み合わされる。ＴＣＡＤＩｎｔ
ｅｒｆａｃｅＴＭソフトウエアは３次元抽出の結果を分
析し、それを２次元抽出環境にマッピングする。これら
の動作の結果は次に、実際の抽出ランセットを発生させ
る際に用いられるように回帰データベース・ファイル中
に記憶される。全体の特徴付けプロセスは完了に数日か
かることがあるが、一つの製造プロセス毎に実行するだ
けでよい。

【００３５】再度図６を参照すると、初期のモデル化動
作（ブロック１６Ｃ１）の後に、ネットの各々に対し
て、各々のネットを横断する電気信号を関連する初期ネ
ット・タイミング・エラー限界値を決定する動作が続く
（ブロック１６Ｃ２）。これらの初期ネット・タイミン
グ・エラー限界値は、ネットの抵抗および容量の各々の
推定値から決定することが望ましい。本発明の１実施態
様によれば、これらの推定値を用いて、最小遅延モデル
（Ｔ_min）および最大遅延モデル（Ｔ_max）を決定する
ことができる（ここで、個々のネットに対する相対タイ
ミング・エラー限界値は｜（Ｔ_max−Ｔ_min）／Ｔ_min
｜に等しい）。特定のネットを単一の集中型の抵抗およ
び容量としてモデル化する場合、最大遅延モデル（Ｔ
_max）は、すべての集中型容量は、能動素子への入力部
であるネットの端部で発生するという仮定に基づいて計
算することが望ましく、また、最小遅延モデル
（Ｔ_min）は、すべての容量は、能動素子の出力部であ
るネットの始まりで発生するという仮定に基づいて計算
することが望ましい。言い換えれば、最小遅延モデルお
よび最大遅延モデルは、遅延をモデル化する際の究極の
ケースを表しており、それから決定された相対限界値
は、より正確で計算上高価なモデルのネットが使用され
ない場合には、遅延の考えられ得る最大のエラーを表
す。

【００３６】個々のネットに対する最小遅延モデルおよ
び最大遅延モデルもまた、従来の遅延モデルを用いて、
ネットを駆動する能動素子の影響を考慮して決定するこ
とが望ましいが、ネット遅延の合計値を推定する他の技
法を用いてもよいことは当業者には明かであろう。例え
ば、図８に示すように、第１の能動素子１１および第２
の能動素子１２との間に接続されている仮定のネットに
関連する最小遅延モデル（Ｔ_min）によって、ネット
は、単一の集中型抵抗、およびすべての容量がネットの
フロントエンド、すなわち第１の能動素子１１の出力に
存在するキャパシタに近似させてもよい。この仮定に基
づいて、最小遅延モデル（例えば３００ｐｓ）を、第１
の能動素子１１の入力から第２の能動素子１２の入力ま
での遅延の推定値と決定してもよい。こうする代わり
に、第１と第２の能動素子１１と１２との間に接続され
たネットに関連する最大遅延モデル（Ｔ_max）によっ
て、ネットを、単一集中型抵抗および、すべての容量が
ネットのバックエンド、すなわち第２の能動素子１２の
入力に存在するキャパシタとして近似させてもよい。こ
の仮定に基づいて、最大遅延モデル（例えば３２５ｐ
ｓ）を、第１の能動素子１１の入力から第２の能動素子
１２の入力までの遅延の推定値と決定してもよい。する
と、タイミング・エラー限界値（ＲＴＢ＝（３２５−３
００）／３００）は８．３％と決定される。ここで、こ
のネットと関連する実遅延は、個別限界値（すなわち、
Ｔ_min≦Ｔ_actual≦Ｔ_max）によって決定される。本発
明のこの特徴は、正確な答（すなわち実遅延）を求める
よりも上限／下限の抽出結果を求めた方が通常は計算上
かなり安価であるという事実を利用したものである。

【００３７】ネット個々の初期タイミング・エラー限界
値が決定されると（ブロック１６Ｃ２）、ユーザ指定の
ネット・タイミング・エラー許容値（ＥＴ）に対して第
１のネット・タイミング・エラー限界値をフィルタリン
グする動作が実行される。この動作は、ユーザ指定のネ
ット・タイミング・エラー許容値（例えば１０％）以上
の対応するタイミング・エラー限界値を持つネットを少
なくとも一つ決定するために実行される。こうする代わ
りに、この動作は、ユーザ指定のエラー許容値以内のよ
り狭いタイミング・エラー限界値（すなわち、パーセン
テージで表すことができるより小さな相対タイミング・
エラー限界値）を達成するために、より正確でより計算
上安価なモデル化を必要とするネットを識別するために
実行してもよい。さらにこうする代わりに、時間に基づ
いた限界値以外の限界値もまた、遅延モデルの替わりに
ネットの抵抗の推定値に基づいて設定してもよいが、こ
などの限界値の使用は好ましくない。ここでは、ネット
の抵抗の推定値は、予め定められたしきい抵抗値に対し
てフィルタリングして、どのネットが、対応するしきい
値より大きい推定抵抗値を持つか判断してもよい。

【００３８】このフィルタリング動作（ブロック１６Ｃ
３）の後に、より複雑でより厳密な抽出ルールから派生
されたより計算上高価で正確なモデルを持つ過度のタイ
ミング・エラー限界値を有するネットをモデル化する動
作が実行される（ブロック１６Ｃ１および／または１６
Ｃ５）。これらのモデルから、ネットの抵抗および容量
の更新された推定値が得られる。特に、決定ブロック１
６Ｃ４に示すように、抽出ツール１６Ｃは、複数のフィ
ルタリング用ステップを反復的に実行して最も詳細で計
算上高価なレベルの寄生抽出を必要とする相対的に少な
いネットだけを効率的に選択できるように、３レベル以
上の精度を持つモデル（すなわち、低く、中間の、高レ
ベルのモデル）を利用する能力を持つことが望ましい。
したがって、好ましい抽出ツール１６Ｃは、ユーザ指定
の第１のネット・タイミング・エラー許容値に対して第
１の複数のネットい対する第１のネット・タイミング・
エラー限界値をフィルタリングする動作を実行して、第
１のネット・タイミング・エラー許容値以上の第１のネ
ット・タイミング・エラー限界値を個々が持つ第２の複
数のネットを決定する（ブロック１６Ｃ３）。次に、よ
り正確な中間モデルが利用可能か否か決定する動作が実
行され（ブロック１６Ｃ４）、もしあれば、次のレベル
のモデル（すなわち、中間モデル）で第２の複数のネッ
トをモデル化して、第２の複数のネットの抵抗および容
量の第２の推定値を得る（ブロック１６Ｃ１）。

【００３９】次に、第２の複数のネットに対する第２の
ネット・タイミング・エラー限界値を、ネットの抵抗お
よび容量の第２の推定値に基づいて決定する動作が実行
される（ブロック１６Ｃ２）。当業者には自明のよう
に、より正確なモデルは第２の複数のネットに対して用
いられるので、第２のネット・タイミング・エラー限界
値は通常は、ネット個々に対して最初に決定された対応
する第１のネット・タイミング・エラー限界値よりかな
り低い。これらの第２のネット・タイミング・エラー限
界値は次に、ネット・タイミング・エラー許容値に対し
てフィルタリングされ、第２の複数のネットの内から、
ネット・タイミング・エラー許容値以上の第２のネット
・タイミング・エラー限界値を持つネットを少なくとも
一つ決定する。次に、この少なくとも一つのネットは、
次により正確なその電気的モデルを用いてモデル化され
る。ここで、この少なくとも一つのネットの次に正確な
電気的モデルは、次に高いレベルの精度を持つ中間モデ
ルを形成するかもしれないし（ブロック１６Ｃ１）、好
ましくは分布ＲＣネットワーク・モデルである最も正確
なモデルを形成するかもしれない（ブロック１６Ｃ４−
１６Ｃ５）。

【００４０】しかしながら、最も正確なモデルを、より
正確な抽出を必要とするネットに用いる場合、絶対遅延
限界値や相対遅延限界値（すなわち、｜Ｔ_max−Ｔ_min
｜、｜（Ｔ_max−Ｔ_min）／Ｔ_min）の代わりに、実遅
延（ＴＡＣＴＵＡＬ）を、これらのネットに対して決定
する（ブロック１６Ｃ６）。実遅延を決定するためにモ
デル化されたこれらのネットに対しては、さらなる抽出
は不必要である。図６をさらに参照すると、レイアウト
・パラメータの抽出ツールの動作は、抽出された物理的
レイアウトをマージしたネットリストを形成することに
よって完了される（ブロック１６Ｃ７）。このマージさ
れたネットリストには、エラー許容値以内の遅延限界値
を持つようなフィルタによって選択されたネットおよ
び、単一遅延推定値（「実遅延」）が決定された他の残
余のネットが含まれる（ブロック１６Ｃ３および１６Ｃ
６）。したがって、マージされたネットリストの精度
は、ユーザが選択したネット・タイミング・エラー許容
値（例えば１０％）以内に収まることが保証される。

【００４１】次に図７を参照すると、タイミング・クリ
ティカル・パスを識別するためにクリティカル・パス・
タイミング分析ツール１６Ｄによって実行される動作を
より詳細に説明する。これらの動作は、レイアウト抽出
パラメータ・ツール１６Ｃによって実行される動作と関
連して実行される。特に、クリティカル・パス・タイミ
ング分析ツール１６Ｄによって実行される動作は、直前
に抽出された物理的レイアウトおよび、レイアウト抽出
パラ、エータ・ツール１６Ｃによって発生されたマージ
済みのネットリストによって異なる。例えば、一度、詳
述された寄生抽出を実行するための動作が完了して、す
べてのネットのネット・タイミング・エラー限界値がユ
ーザ選択されたネット・タイミング・エラー許容値以内
に収まることが保証されると、タイミング分析動作が、
抽出されたネットから得られた限界されたまたは単一の
推定遅延値（「実遅延」）情報を用いる集積回路のパス
に対して実行される。タイミング分析は、各々のパスに
含まれるネット（およびネットをドライブする能動素
子）の各々に対する最大遅延推定値（Ｔ_max）または実
遅延値（Ｔ_actual）を単に総和することによって高いレ
ベルで実行して、パスの各々に対してパス遅延値を決定
してもよい（ブロック１６Ｄ１）。タイミング分析に基
づいて、１セットの潜在的なタイミング・クリティカル
・パスを、これら複数のパスの内のどれが、予め定めら
れたパス遅延を超える個別のパス遅延を持つか決定する
ことによって識別することが可能である（１６Ｄ２）。
予め定められたパス遅延値はユーザ選択されたパス遅延
値であってもよい。こうする代わりに、潜在的なタイミ
ング・クリティカル・パスを、どのパスが、すべてにの
パスと関連する最大の遅延のある範囲（例えば、１０
％）以内の個別のパス遅延を持つか決定することによっ
て発生させてもよい。

【００４２】当業者には明かなように、識別された潜在
的なタイミング・クリティカル・パス内のネットの各々
はユーザ選択されたネット・タイミング・エラー許容値
を満足するので、潜在的なタイミング・クリティカル・
パスの各々と関連する相対エラー限界値もまたユーザ選
択されたエラー許容値を満足する。言い換えれば、パス
内にあるネットの最大の相対タイミング・エラー限界値
が８％であれば、このパスに関連する遅延（すなわち、
最大ネット遅延値の総和）もまたその真値の８％位であ
り、この場合、真値は、すべてのネットがもっとも正確
な遅延のモデル（例えば分布ＲＣネットワーク・モデ
ル）を用いてモデル化されたと仮定したときのパス内の
ネットの全ての遅延の総和に等しい。しかしながら、パ
ス内にあるネットの多くが標準的には、ユーザ選択され
たエラー許容値を満足させるためには最も詳述されたレ
ベルの寄生抽出を必要としないので、かなりの計算費用
が節約できる。それでも、「レイアウト・クリティカ
ル」なすべてのネットは、適当なレベルの抽出によって
正確にモデル化できる。

【００４３】また図７を参照すると、潜在的なタイミン
グ・クリティカル・パスが決定された（ブロック１６Ｄ
２）後では、クリティカル・パス・タイミング分析ツー
ル１６Ｄは、一つまたは複数の潜在的なタイミング・ク
リティカル・パス内部のネットのネット・タイミング・
エラー限界値のフィルタリング動作を実行する（ブロッ
ク１６Ｄ３）。この時、レイアウト・パラメータ抽出ツ
ール１６Ｃによって決定され、マージされたネットリス
ト中に提供された（ブロック１６Ｃ７）最終的なネット
・タイミング・エラー限界値は、ネット・タイミング・
エラー許容値（例えば１０％）未満のパス・タイミング
・エラー許容値（例えば２％）に対してフィルタリング
される。このフィルタリング動作は、潜在的なタイミン
グ・クリティカル・パス中に存在する比較的限られた数
のネットの内のどれがより詳細な抽出を必要とするかを
決定するために実行される。したがって、より詳細な抽
出を必要とするネットとは、そのネット・タイミング・
エラー限界値がパス・タイミング・エラー許容値より大
きいようなネットである。しかしながら、最も詳細なレ
ベルの抽出をすでに経過し、さらに実遅延が決定されて
いる（ブロック１６Ｄ３）ネットに対しては、フィルタ
リング動作（ブロック１６Ｄ３）は適用されない。

【００４４】一度、フィルタリング動作が実行され、よ
り詳細な抽出を必要とするネットが識別されると（ブロ
ック１６Ｄ３）、より正確な中間抽出ルールおよびモデ
ルが利用可能であるか否かを決定するためにチェックが
実行される（ブロック１６Ｄ４）。その場合、より正確
で計算上高価な抽出を必要とする残余のネットがモデル
化して、個別のネットの抵抗値および容量値の更新され
た推定値を得る（ブロック１６Ｄ５）。図６を参照して
すでに詳述したように、次に遅延限界値が、この更新さ
れた推定値に基づいて決定され（ブロック１６Ｄ６）、
さらに、別のフィルタリング動作を実行して、さらに詳
細な抽出を必要とするネットの選択動作を反復する（ブ
ロック１６Ｄ３）。こうする代わりに、フィルタリング
動作の後で正確な中間モデルがもはや存在しない場合、
最も正確な抽出ルールを用いて残余のネットをモデル化
して、この残余のネットの各々に関連する実遅延を決定
してもよい。

【００４５】次に、潜在的なタイミング・クリティカル
・パスを含む抽出された物理的レイアウトのマージされ
たネットリストを形成してクリティカル・タイミング分
析ツール１６Ｄの動作が完了する（ブロック１６Ｄ
９）。このマージされたネットリストには、（１）遅延
限界値がネットエラー許容値（例えば１０％）以内であ
るが、いかなる潜在的なタイミング・クリティカル・パ
ス内部にもないネットと、（２）遅延限界値がパス・タ
イミング・エラー許容値（例えば２％）以内である潜在
的なタイミング・クリティカル・パス内のネットと、
（３）単一遅延推定値（「実遅延」）が決定された他の
すべての抽出済みネットとが含まれる。次に、潜在的な
タイミング・クリティカル・パスを決定する動作を繰り
返して、パス・タイミング・エラー許容値を満足させる
ために、自身の内に含まれる一つまたは複数のネットが
より正確な寄生抽出を受けたところのパスの内のどれが
実際にタイミング・クリティカル・パスを構成するか決
定する（ブロック１６Ｄ１０）。言い換えれば、潜在的
なタイミング・クリティカル・パスは更新されたパス遅
延に基づいて再評価され、それによって、より小さなパ
ス・タイミング・エラー許容値（例えば２％）に基づい
て、どのネットが実際にタイミング・クリティカル・パ
スを構成するか決定することが望ましい。したがって、
通常はユーザが選択したネット・タイミング・エラー許
容値よりかなり低いユーザ選択のパス・タイミング・エ
ラー許容値以内のタイミング・エラー限界値を達成する
ために不必要な高いレベルですべてのネットを最初に抽
出することによって計算経費を無駄にする代わりに、潜
在的なタイミング・クリティカル・パスを最初に識別し
て、手にはいるより（または最も）正確なモデルを用い
てのさらなる抽出を必要しかねない、含まれるネットの
数を制限する。

【００４６】したがって、本発明はフル・チップの「ス
マート」な抽出を用いるが、この抽出によって、ユーザ
指定のタイミング・エラー許容値を用いて、回路のレイ
アウトの各々の部分に適用される抽出の詳細の適切なレ
ベルを自動的に決定する。さらに、最も詳細なレベルの
抽出を、パスがタイミング・クリティカル・パスを構成
するか否かに対して影響を与えることが可能なネットに
対してだけ限ることによって、計算コストがさらに低く
なる。

【００４７】次に図９を参照しながら、図５に示すレイ
アウト・パラメータ抽出ツール１６Ｃによって実行され
る動作の一つの例証的な実施態様を、標準的なセルを含
む集積回路１００の小規模のブロックを参照して説明す
る。この動作の前に、図５のブロック１６Ｂに示すよう
な、レイアウト対結線図（ＬＶＳ）比較の実行、さらに
回路中のすべてのネットの決定という初期動作が実行さ
れる。次に、一度すべてのネット（Ａ１−２，Ｂ１−
２，Ｃ１−２，Ｄ，Ｅ，Ｆ，Ｇ１−２）が準備できる
と、抵抗だけの抽出がすべてのネットに対して実行され
る。この抽出動作には、ネットに関連するすべての金属
層およびコンタクト（接点）のための抵抗値の測定動作
および、これらから寄生ＳＰＩＣＥファイルを作成する
動作が含まれる。当業者には明かなように、寄生抵抗の
データは、継いでフィルタリング動作中に用いられる標
準寄生フォーマット（ＳＰＦ）ファイル中に変換される
のが望ましい。抵抗の他にも、容量の推定値もまた、計
算的に高価な容量モデルを用いる初期の容量だけの抽出
を実行し、さらにそれから寄生ＳＰＩＣＥファイルを発
生させることによって、設計の際のすべてのネットにつ
いて決定される。この寄生容量データは次に、標準寄生
フォーマット中にも変換することが望ましい。

【００４８】次に、レイアウト・クリティカルなネット
が、より計算的に高価な分布ＲＣネットワークを該当の
ネットに対して使用しない場合に個々のネットに発生し
かねない最大のタイミング・エラーを限界するために、
抵抗だけの抽出および容量だけの抽出を用いて決定され
る。例えば、これらの抽出結果を用いて、各々のネット
に対する最小遅延モデル（Ｔ_min）および最大遅延モデ
ル（Ｔ_max）を決定してもよいが、ここで各々のネット
に対する相対タイミング・エラー限界値（ＲＴＢ）は｜
（Ｔ_max−Ｔ_min）／Ｔ_min｜に等しい。図示目的のた
めだけに、表１に、図９のネットに対して決定され得た
相対タイミング・エラー限界値（ＲＴＢ）をリストアッ
プする。

【表１】ネットＲＴＢ（％）Ｅ１０．１Ｆ６．９Ｃ２４．３Ｇ２３．５Ｃ１２．５Ｄ２．０Ａ２１．９Ｇ１１．４Ａ１１．１Ｂ２０．９２Ｂ１０．４６

【００４９】表１の結果から、ネットＥ及びＦについて
１０．１％と６．９％という最大エラーが、もしこれら
のネットが、その分布ＲＣモデルを用いて抽出されなけ
れば、招来されることがわかる。このように、もし５％
というユーザ選択のネット・タイミング・エラー許容値
を用いるのであれば、ネットＥおよびＦがフィルタによ
るより正確なモデル化のために選択されることになる
（図６のブロック１６Ｃ３）。したがって、もしユーザ
が、どのネットがレイアウト・クリティカルなネットを
構成するかを最初に決定する際にある程度のタイミング
・エラーを許容する用意があるのであれば、最も正確な
レベルや最も詳細なレベルの抽出ルールおよびこれらに
基づくモデルを用いてすべてのネットを抽出する必要は
ない。この結果は図１０に最もよく示されているが、同
図中、タイミング・エラー許容値を用いて抽出動作をフ
ィルタリングする場合には詳細抽出を必要とするネット
の数がかなり減少することが示されている。

【００５０】図面および明細書中、本発明の標準的な好
ましい実施態様が開示されており、特定の用語が用いら
れているが、これは総称的、叙述的意味だけで用いられ
ており、本請求の範囲に明示されている本発明の範囲を
制限する意図はない。

【図面の簡単な説明】

【図１】図１の（Ａ）は、先行技術による、レイアウト
前遅延推定値とレイアウト後遅延計算値間のパーセンテ
ージエラーに対するタイミング違反を解消するに必要と
されるレイアウト反復の回数のグラフ図である。また、
図１（Ｂ）は、集積回路のクリティカルな特徴寸法に対
する相互接続対合計遅延の比のグラフ図である。

【図２】先行技術によるレイアウト後タイミング検証シ
ステムによって実行される動作の図である。

【図３】本発明によるマイクロエレクトロニクス集積回
路合成、レイアウトおよび製造方法、システムならびに
コンピュータ・プログラム製品の機能ブロック図であ
る。

【図４】本発明による集積回路レイアウト後検証システ
ム、方法およびコンピュータ・プログラム製品の一般的
ハードウエアの説明図である。

【図５】本発明によるレイアウト後タイミング検証シス
テム、方法およびコンピュータ・プログラム製品によっ
て実行される動作の図である。

【図６】本発明によるレイアウト・パラメータ抽出ツー
ルによって実行される動作の図である。

【図７】本発明によるクリティカル・パス・タイミング
分析ツールによって実行される動作の図である。

【図８】仮説相互接続ネットのための最小遅延モデルお
よび最大遅延モデルの図である。

【図９】標準セルを包含する例証的な集積回路の電気結
線図である。

【図１０】図６の動作にしたがった最も詳細なレベルの
抽出を必要とする相互接続ネットのパーセンテージとユ
ーザ選択されたエラー許容値間の関係を示すヒストグラ
ムである。

【符号の説明】

１２マイクロエレクトロニクス集積回路機能仕様・
論理合成システム１４マイクロエレクトロニクス集積回路レイアウト
・システム（位置およびルーティング）１６マイクロエレクトロニクス集積回路レイアウト
後検証システム１８マイクロエレクトロニクス集積回路製造システ
ム１５コンピュータ・システム１６レイアウト後検証システム１７プリンタ１９ファイル２３ディスク１４マイクロエレクトロニクス集積回路レイアウト
・システム（位置およびルート）１６Ａ設計ルール・チェック（ＤＲＣ）１６Ｂレイアウト対結線図比較（ＬＶＳ）１６Ｃレイアウト・パラメータ抽出（ＬＰＥ）１６Ｄクリティカル・パス・タイミング分析１６Ｅ集積回路シミュレーション１８マイクロエレクトロニクス回路製造システム１６Ｃレイアウト・パラメータ抽出ツール１６Ｃ１次に高いレベルの精度を持つ抽出ルールを
用いるモデル相互接続ネット１６Ｃ２遅延限界値または抵抗限界値を決定する１６Ｃ３抽出結果をフィルタリングする１６Ｃ４より正確な中間モデルがあるか？１６Ｃ５最も正確なモデルで残余の相互接続ネット
をモデル化する１６Ｃ６レイアウト・クリティカルなネットの実遅
延を決定する１６Ｃ７ネットリストをマージする（エラー許容値
以内の精度）１６Ｄクリティカル・パス・タイミング分析ツール１６Ｄクリティカル・パス・タイミング分析ツール１６Ｄ１パス遅延を決定するためにタイミング分析
を実行する１６Ｄ２潜在的なタイミング・クリティカル・パス
を識別する１６Ｄ３フィルタリングする１６Ｄ４より正確な中間モデルがあるか？１６Ｄ５次に高いレベルの精度を持つ抽出ルールを
用いて潜在的なタイミング・クリティカル・パス内にあ
る残余のネットをモデル化する１６Ｄ６更新された遅延限界値を決定する１６Ｄ７最も正確なモデルで残余のネットをモデル
化する１６Ｄ８実遅延を決定する１６Ｄ９クリティカル・パスのネットリストをマー
ジする１６Ｄ１０クリティカル・パスのパス遅延を決定す
る１６Ｅ集積回路シミュレーション・ツール

───────────────────────────────────────────────────── フロントページの続き (54)【発明の名称】レイアウト・クリティカルなネット用のタイミング・エラー限界値をフィルタリングすることにより、マイクロエレクトロニクス回路のレイアウト後検証を実行する方法、装置およびコンピュータ・プログラム製品

Claims

【特許請求の範囲】

【請求項１】集積回路中の能動素子を相互接続するネ
ットを抽出する方法であって、集積回路中の第１の複数のネットの抵抗および容量の第
１の推定値をその第１の電気的モデルを使用して得るた
めに、該第１の複数のネットの各々をモデル化するステ
ップと、該第１の複数のネットの各々について、該各々のネット
を横断する電気信号に関連する第１のネット・タイミン
グ・エラー限界値を、該各々のネットの該抵抗および容
量の該第１の推定値に基づいて決定するステップと、該第１の複数のネットの該第１のネット・タイミング・
エラー限界値を第１のネット・タイミング・エラー許容
値に対してフィルタリングして、該第１のネット・タイ
ミング・エラー許容値より大きな第１のネット・タイミ
ング・エラー限界値を持つ少なくとも一つのネットを該
第１の複数のネットから決定するステップと、そのネットの該各々の第１の電気的モデルと異なるその
ネット電気モデルを用いて少なくとも一つのネットの該
抵抗および容量の更新された推定値を得るために、該少
なくとも一つのネットをモデル化するステップと、を含
む方法。
【請求項２】前記フィルタリングするステップが、該
第１のネット・タイミング・エラー許容値に対して決定
された該第１のネット・タイミング・エラー限界値をフ
ィルタリングして、該第１のネット・タイミング・エラ
ー許容値より大きな第１のネット・タイミング・エラー
限界値を各々が持つ第２の複数のネットを決定するステ
ップを具備し、更新された推定値を得るための前記モデル化するステッ
プが、該第２の複数のネットをモデル化して、その該各
々の第１の電気的モデルとは異なったその該抵抗および
容量の第２の推定値を得るために該第２の複数のネット
をモデル化するステップを含むこと、を特徴とする請求
項１記載の方法。
【請求項３】前記第２の複数のネットをモデル化する
前記ステップに続いて、該第２の複数のネットの各々に対して、該各々のネット
を横断する電気信号を関連する第２のネット・タイミン
グ・エラー限界値を、該各々のネットの該抵抗および容
量の該第２の推定値に基づいて決定するステップと、第２のネット・タイミング・エラー許容値に対して、該
第２の複数のネットについての該第２のネット・タイミ
ング・エラー限界値をフィルタリングして、該第２のネ
ット・タイミング・エラー許容値より大きい第２のネッ
ト・タイミング・エラー限界値を持つ少なくとも一つの
ネットを該第２の複数のネットの内から決定するステッ
プと、該第２の複数のネットの内から該少なくとも一つのネッ
トをモデル化して、該第２の複数のネットから、該少な
くとも一つのネットの該抵抗および容量の更新された推
定値を、そのネットの該各々の第１および第２の電気的
モデルとは異なったそのネットの電気モデルを用いて得
るステップと、を含むことを特徴とする請求項２記載の
方法。
【請求項４】第１の複数のネットおよび該第１の複数
のネットに接続された能動素子によって集合的に規定さ
れる複数のパスを含む集積回路中のタイミング・クリテ
ィカル・パスを識別する方法であって、該回路中の該第１の複数のネットの各々をモデル化し
て、自身の第１の電気的モデルを用いて該第１の複数の
ネットの該抵抗および容量の第１の推定値を得るステッ
プと、該複数のネットの各々ならびに、該各々のネットを横断
する電気信号に関連する第１のネット遅延およびネット
・タイミング・エラー限界値を、該各々のネットの該抵
抗および容量の該第１の推定値に基づいて決定するステ
ップと、ネット・タイミング・エラー許容値に対して該第１の複
数のネットのための該ネット・タイミング・エラー限界
値をフィルタリングして、該ネット・タイミング・エラ
ー許容値より大きなネット・タイミング・エラー限界値
を各々が持つ第２の複数のネットを決定するステップ
と、該第２の複数のネットをモデル化して、該第２の複数の
ネットの該抵抗および容量の第２の推定値を、その第２
の電気的モデルを用いて得るステップと、該第２の複数のネットの各々および、該各々のネットを
横断する電気信号と関連する第２の遅延とを、該各々の
ネットの該抵抗および容量の該第２の推定値に基づいて
決定するステップと、該複数のパスの各々にたいする第１のパス遅延を、該第
１の複数のネットの内、該第２の複数のネット内にはな
いネットについての該第２のネット遅延および該第１の
ネット遅延に基づいて決定するステップと、を含む方
法。
【請求項５】該複数のパスから潜在的なタイミング・
クリティカル・パスを、該複数のパスの内のいずれが過
度の第１のパス遅延を持っているかを決定することによ
って識別するステップをさらに含む請求項４記載の方
法。
【請求項６】少なくとも一つの潜在的なタイミング・
クリティカル・パスにある該第１の複数のネットの該ネ
ット・タイミング・エラー限界値を、該ネット・タイミ
ング・エラー許容値未満のパス・タイミング・エラー許
容値に対してフィルタリングして、該パス・タイミング
・エラー許容値より大きいネット・タイミング・エラー
限界値を各々が持つ第３の複数のネットを決定するステ
ップをさらに含むことを特徴とする請求項５記載の方
法。
【請求項７】該第３の複数のネットの該抵抗および容
量の第３の推定値を得るために、該第３の複数のネット
を、そのネットの第３の電気的モデルを使用してモデル
化するステップと、該第３の複数のネットの各々に対して、該各々のネット
を横断する電気信号に関連する第３のネット遅延を、該
各々のネットの該抵抗および容量の該第３の推定値に基
づいて決定するステップと、をさらに含むことを特徴と
する請求項６記載の方法。
【請求項８】該複数のパスの各々に対する第２のパス
遅延を、該第３のネット遅延と該第２のネット遅延と、
第第２または第３の複数のネットの中にはない第１の複
数のネットについての該第１のネット遅延とに基づいて
決定するステップをさらに含むことを特徴とする請求項
７記載の方法。
【請求項９】内部の能動素子を相互接続するネットを
抽出することによって集積回路のレイアウト後検証を実
行する方法であって、該回路中の第１の複数のネットの各々をモデル化して、
そのネットの第１の電気的モデルを用いて、該ネットの
該抵抗および容量の第１の推定値を得るステップと、該第１の複数のネットおよびこれらに接続される能動素
子の動作を該第１の推定値を用いた時間の関数として決
定して、該第１の複数のネットの各々と関連した最小遅
延モデル（Ｔ_min）および最大遅延モデル（Ｔ_max）を
得るステップと、該第１の複数のネットの各々について｜（Ｔ_max−Ｔ
_min）｜／Ｔ_minに等しい第１の相対タイミング・エラ
ー限界値を決定するステップと、第１のタイミング・エラー許容値に対して該第１の複数
のネットの各々について該第１の相対タイミング・エラ
ー限界値をフィルタリングして、該第１の複数のネット
の内から、該第１のタイミング・エラー許容値より大き
な第１の相対タイミング・エラー限界値を持つネットを
少なくとも一つ決定するステップと、該少なくとも一つのネットをモデル化して、そのネット
の該各々の第１の電気的モデルとは異なったそのネット
の電気的モデルを用いて、該少なくとも一つのネットの
該抵抗および容量の更新された推定値を得るステップ
と、を含む方法。
【請求項１０】前記フィルタリング・ステップが、該
第１のネット・タイミング・エラー許容値に対して該第
１の複数のネットについての該第１の相対タイミング・
エラー限界値をフィルタリングして、該第１のネット・
タイミング・エラー許容値より大きな第１の相対タイミ
ング・エラー限界値を各々が持つ第２の複数のネットを
決定することと、更新された推定値を得るための前記モデル化ステップ
が、該第２の複数のネットをモデル化して、そのネット
の該各々の第１の電気的モデルとは異なったそのネット
の第２の電気的モデルを用いて、該第２の複数のネット
の該抵抗および容量の第２の推定値を得ることと、を含
むことを特徴とする請求項９記載の方法。
【請求項１１】該第２の複数のネットをモデル化する
前記ステップの後に、該第２の複数のネットおよびこれらに接続される能動素
子の動作を、該第２の推定値を用いた時間の関数として
決定して、該第２の複数のネットの各々に関連する更新
された最小遅延モデル（Ｔ_min）および更新された最大
遅延モデル（Ｔ_max）を得るステップと、該第２の複数のネットの各々に対する第２の相対タイミ
ング・エラー限界値をその該更新された最小遅延モデル
および最大遅延モデルに基づいて決定するステップと、第２のネット・タイミング・エラー許容値に対して該第
２の複数のネットについての該第２の相対タイミング・
エラー限界値をフィルタリングして、該第２の複数のネ
ットの内から、該第２の複数のネット・タイミング・エ
ラー許容値より大きな第２の相対タイミング・エラー限
界値を持つネットを少なくとも一つ決定するステップ
と、該第２の複数のネットの内の該少なくとも一つのネット
をモデル化して、そのネットの該各々の第１および第２
の電気的モデルとは異なったそのネットの電気的モデル
を用いて、該第２の複数のネットからの該少なくとも一
つのネットの該抵抗および容量の更新された推定値を得
るステップと、が続くことを特徴とする請求項１０記載
の方法。
【請求項１２】集積回路中の能動素子を相互接続する
ネットを抽出する方法であって、該回路中の第１の複数のネットの各々をモデル化して、
該ネットの抵抗および容量の第１の推定値を、その第１
の電気的モデルを用いて得るステップと、該第１の複数のネットの各々に対して、該各々のネット
を横断する電気信号に関連する第１のネット・タイミン
グ・エラー限界値を、該各々のネットの該抵抗および容
量の該第１の推定値に基づいて決定するステップと、第１のネット・タイミング・エラー許容値に対して該第
１の複数のネットについての該第１のネット・タイミン
グ・エラー限界値をフィルタリングして、該第１の複数
のネットの内から、該第１のネット・タイミング・エラ
ー許容値より大きな第１のネット・タイミング・エラー
限界値を持つネットを少なくとも一つ決定するステップ
と、該少なくとも一つのネットを分布ＲＣネットワークとし
てモデル化するステップと、該少なくとも一つのネットに関連する遅延を、その該分
布ＲＣネットワーク・モデルに基づいて決定するステッ
プと、を有することを特徴とする方法。
【請求項１３】集積回路のレイアウト後検証を、その
中にある能動素子を相互接続するネットを抽出すること
によって実行する方法において、該回路中の第１の複数のネットの各々をモデル化して、
該ネットの抵抗の推定値を、その非分布ＲＣネットワー
クを用いて得るステップと、予め定められたしきい抵抗値に対して該第１の複数のネ
ットの該抵抗の該推定値をフィルタリングして、該第１
の複数のネットの内から、該予め定められたしきい抵抗
値より大きい推定抵抗値を持つネットを少なくとも一つ
決定するステップと、該少なくとも一つのネットを分布ＲＣネットワークとし
てモデル化するステップと、該少なくとも一つのネットに関連する遅延を、その該分
布ＲＣネットワーク・モデルに基づいて決定するステッ
プと、を含む方法。
【請求項１４】集積回路中の能動素子を相互接続する
ネットを抽出する方法であって、第１の複数のネットおよびこれらに接続される能動素子
の動作をそれらの第１の電気的モデルに基づいた時間の
関数としてシミュレートして、該第１の複数のネットの
各々と関連する潜在的タイミング遅延の推定範囲を得る
ステップと、該第１の複数のネットの各々と関連する潜在的タイミン
グ遅延の該推定範囲を、予め定められた許容範囲に対し
てフィルタリングして、該第１の複数のネットの内か
ら、該予め定められた範囲を超える推定範囲を持つネッ
トを少なくとも一つ決定するステップと、該少なくとも一つのネットおよびこれに接続された能動
素子の動作を、該少なくとも一つのネットの、その各々
の第１の電気的モデルとは異なった電気的モデルに基づ
いた時間の関数としてシミュレートして、該各々の推定
範囲内の該少なくとも一つのネットに関連するタイミン
グ遅延の推定値を得るステップと、を含む方法。
【請求項１５】集積回路中の能動素子を相互接続する
ネットを抽出する装置であって、該回路中の第１の複数のネットの各々をモデル化して、
該ネットの抵抗および容量の推定値を、その第１の電気
的モデルを用いて得る手段と、該第１の複数のネットをモデル化するための前記手段に
反応して、該第１の複数のネットの各々について、該各
々のネットを横断する電気信号と関連する第１のネット
・タイミング・エラー限界値を、該各々のネットの該抵
抗および容量の該第１の推定値に基づいて決定する手段
と、第１のネット・タイミング・エラー限界値を決定するた
めの前記手段に反応して、該第１の複数のネットに対す
る該第１のネット・タイミング・エラー限界値を、第１
のネット・タイミング・エラー許容値に対してフィルタ
リングして、該第１の複数のネットの内から、該第１の
ネット・タイミング・エラー許容値より大きな第１のネ
ット・タイミング・エラー限界値を持つネットを少なく
とも一つ決定する手段と、該第１のネット・タイミング・エラー限界値をフィルタ
リングするための前記手段に反応して、該少なくとも一
つのネットをモデル化して、該少なくとも一つのネット
の該抵抗および容量の更新された推定値を、その該各々
の第１の電気的モデルとは異なったその電気的モデルを
用いて得る手段と、を具備することを特徴とする装置。
【請求項１６】該第１のネット・タイミング・エラー
限界値をフィルタリングするための前記手段が、該第１
の複数のネットに対する該第１のネット・タイミング・
エラー限界値を、該第１のネット・タイミング・エラー
許容値に対してフィルタリングして、該第１のネット・
タイミング・エラー許容値より大きな第１のネット・タ
イミング・エラー限界値を各々が持つ第２の複数のネッ
トを決定する手段を具備し、該少なくとも一つのネットをモデル化するための前記手
段が、該第２の複数のネットをモデル化して、該第２の
複数のネットの該抵抗および容量の第２の推定値を、そ
の該各々の第１の電気的モデルとは異なったその第２の
電気的モデルを用いて得る手段を具備する、ことを特徴
とする請求項１５記載の装置。
【請求項１７】該第２の複数のネットをモデル化する
ための前記手段に反応して、該第２の複数のネットの各
々について、該各々のネットを横断する電気信号と関連
する第２のネット・タイミング・エラー限界値を、該各
々のネットの該抵抗および容量の該第２の推定値に基づ
いて決定する手段と、該第２のネット・タイミング・エラー限界値を決定する
ための前記手段に反応して、該第２の複数のネットにつ
いての該第２のネット・タイミング・エラー限界値を、
第２のネット・タイミング・エラー許容値に対してフィ
ルタリングして、該第２の複数のネットの内から、該第
２のネット・タイミング・エラー許容値より大きい第２
のネット・タイミング・エラー限界値を持つネットを少
なくとも一つ決定する手段と、該第２のネット・タイミング・エラー限界値をフィルタ
リングするための前記手段に反応して、該第２の複数の
ネットの内の該少なくとも一つのネットをモデル化し
て、該第２の複数のネットの内の該少なくとも一つのネ
ットの該抵抗および容量の更新された推定値を、その各
々の第１および第２の電気的モデルとは異なったその電
気的モデルを用いて得る手段と、をさらに具備すること
を特徴とする請求項１６記載の装置。
【請求項１８】第１の複数のネットおよび該第１の複
数のネットに接続された能動素子によって規定される複
数のパスを包含する集積回路中のタイミング・クリティ
カル・パスを識別する装置において、該装置が、該回路中の該第１の複数のネットの各々をモデル化し
て、該第１の複数のネットの抵抗および容量の第１の推
定値を、その第１の電気的モデルを用いて得る手段と、該第１の複数のネットをモデル化するための前記手段に
反応して、該第１の複数のネットの各々について、該各
々のネットを横断する電気信号と関連する第１のネット
遅延およびネット・タイミング・エラー限界値を、該各
々のネットの該抵抗および容量の該第１の推定値に基づ
いて決定する手段と、第１のネット遅延およびネット・タイミング・エラー限
界値を決定するための前記手段に反応して、該第１の複
数のネットに対する該ネット・タイミング・エラー限界
値を、ネット・タイミング・エラー許容値に対してフィ
ルタリングして、該ネット・タイミング・エラー許容値
より大きいネット・タイミング・エラー限界値を各々が
持つ第２の複数のネットを決定する手段と、該ネット・タイミング・エラー限界値をフィルタリング
するための前記手段に反応して、該第２の複数のネット
をモデル化して、該第２の複数のネットの該抵抗および
容量の第２の推定値を、その第２の電気的モデルを用い
て得る手段と、該第２の複数の音とをモデル化するための前記手段に反
応して、該第２の複数のネットの各々について、該各々
のネットを横断する電気信号に関連する第２のネット遅
延を、該各々のネットの該抵抗および容量の該第２の推
定値に基づいて決定する手段と、第２のネット遅延を決定するための前記手段に反応し
て、該複数のパスの各々に対する第１のパス遅延を、該
第２の複数のネットにない第１の複数のネット内のネッ
トについての該第１のネット遅延および該第２のネット
遅延に基づいて決定する手段と、を具備することを特徴
とする装置。
【請求項１９】第１のパス遅延を決定するための前記
手段に反応して、該複数のパスの内から潜在的なタイミ
ング・クリティカル・パスを、該複数のパスの内のいず
れが予め定められたパス遅延を超えた各々の第１のパス
遅延を持つか決定することによって識別する手段をさら
に具備することを特徴とする請求項１８記載の装置。
【請求項２０】該第１の複数のネットの内、少なくと
も一つの潜在的なタイミング・クリティカル・パスにあ
るネットに対する該ネット・タイミング・エラー限界値
を、該ネット・タイミング・エラー許容値未満のパス・
タイミング・エラー許容値に対してフィルタリングし
て、該パス・タイミング・エラー許容値より大きなネッ
ト・タイミング・エラー限界値を各々が持つ第３の複数
のネットを決定する手段をさらに具備することを特徴と
する請求項１９記載の装置。
【請求項２１】該第３の複数のネットをモデル化し
て、該第３の複数のネットの抵抗および容量の第３の推
定値を、その第３の電気的モデルを用いて得る手段と、該第３の複数のネットをモデル化する前記手段に反応し
て、該第３の複数のネットの各々について該各々のネッ
トを横断する電気信号を関連する第３のネット遅延を、
該各々のネットの該抵抗および容量の該第３の推定値に
基づいて決定する手段と、をさらに具備することを特徴
とする請求項２０記載の装置。
【請求項２２】該複数のパスの各々に対する第２のパ
ス遅延を、該第２または第３の複数のネットにない該第
１の複数のネットの中のネットについての該第１ネット
遅延と、該第３のネット遅延と、該第２のネット遅延と
に基づいて決定する手段をさらに具備することを特徴と
する請求項２１記載の装置。
【請求項２３】集積回路中の能動素子を相互接続する
ネットを抽出する装置であって、第１の複数のネットおよびこれらに接続された能動素子
の動作を、その第１の電気的モデルに基づいた時間の関
数としてシミュレートして、該第１の複数のネットの各
々と関連する潜在的なタイミング遅延の推定範囲を得る
手段と、前記シミュレーション手段に反応して、該第１の複数の
ネットの各々と関連した潜在的なタイミング遅延の該推
定範囲を、予め定められた許容範囲に対してフィルタリ
ングして、該第１の複数のネットの内から、該予め定め
られた範囲を超える推定範囲を持つネットを少なくとも
一つ決定する手段と、前記フィルタリング手段に反応して、該少なくとも一つ
のネットおよびこれと接続されている能動素子の動作
を、その該各々の第１の電気的モデルとは異なった該少
なくとも一つのネットの電気的モデルに基づいた時間の
関数としてシミュレートして、該各々の推定範囲内の該
少なくとも一つのネットを関連するタイミング遅延の推
定値を得る手段と、を具備することを特徴とする装置。
【請求項２４】請求項１から１４までのいずれかに記
載の方法を実行するコンピュータ・プログラムを記憶す
るコンピュータ用読み出し可能記憶媒体。