JPH10313058A - 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 - Google Patents
半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法Info
- Publication number
- JPH10313058A JPH10313058A JP9122512A JP12251297A JPH10313058A JP H10313058 A JPH10313058 A JP H10313058A JP 9122512 A JP9122512 A JP 9122512A JP 12251297 A JP12251297 A JP 12251297A JP H10313058 A JPH10313058 A JP H10313058A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- semiconductor integrated
- capacitance
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Abstract
(57)【要約】
【課題】 配線処理前に精度よく配線間容量を見積もる
ことで効率が良く、高速に半導体集積回路設計を行うこ
とにより半導体集積回路に関する工期を短縮させること
である。 【解決手段】 論理設計を行った半導体集積回路のレイ
アウトの配置を行う自動配置手段２１０と、この自動配
置手段２１０によりレイアウト配置を行った半導体集積
回路から隣接配線間容量若しくは交差配線間容量を考慮
して前記半導体集積回路の配置を改善する隣接／交差容
量を考慮した配置改善手段２２０と、改善された半導体
集積回路に対してレイアウト配線を行う自動配線手段２
３０と、を有し、半導体集積回路のレイアウト設計を行
うようにしてある。
ことで効率が良く、高速に半導体集積回路設計を行うこ
とにより半導体集積回路に関する工期を短縮させること
である。 【解決手段】 論理設計を行った半導体集積回路のレイ
アウトの配置を行う自動配置手段２１０と、この自動配
置手段２１０によりレイアウト配置を行った半導体集積
回路から隣接配線間容量若しくは交差配線間容量を考慮
して前記半導体集積回路の配置を改善する隣接／交差容
量を考慮した配置改善手段２２０と、改善された半導体
集積回路に対してレイアウト配線を行う自動配線手段２
３０と、を有し、半導体集積回路のレイアウト設計を行
うようにしてある。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路設
計装置、半導体集積回路設計方法、半導体集積回路設計
プログラムを記録したコンピュータ読み取り可能な記録
媒体、及び、半導体集積回路製造方法に関し、特に、配
線処理前に精度よく配線間容量を見積もることで効率の
良い半導体集積回路の設計を行う技術に関する。
計装置、半導体集積回路設計方法、半導体集積回路設計
プログラムを記録したコンピュータ読み取り可能な記録
媒体、及び、半導体集積回路製造方法に関し、特に、配
線処理前に精度よく配線間容量を見積もることで効率の
良い半導体集積回路の設計を行う技術に関する。
【０００２】
【従来の技術】ディープサブミクロン世代の半導体集積
回路においては、隣接配線間容量と交差配線間容量が増
大すると予想されている。図７は、隣接配線間容量と交
差配線間容量を説明するための図である。同図（ａ）
は、一般的な半導体集積回路における単純な並行平板の
断面図モデルを示した。このモデルでは、半導体集積回
路基板の上を紙面に向かって垂直方向に第１層のアルミ
配線が施されており、基板とアルミ配線の間に配線容量
が生じる。同図（ｂ）は、隣接配線間容量及び交差配線
間容量のある断面図モデルを示した図である。このモデ
ルでは、半導体集積回路基板の上を紙面に向かって垂直
に３本の第１層アルミ配線が施されいる。また、その上
を第２層アルミ配線が施されている。隣接配線間容量と
は、隣接した配線の間に生じる配線間容量をいい、交差
配線間容量とは、交差した配線の間に生じる配線間容量
をいう。半導体集積回路の微細化に伴い、基板と配線
や、配線間の距離が縮小される傾向にある。従って、こ
れらの容量が増大するのである。
回路においては、隣接配線間容量と交差配線間容量が増
大すると予想されている。図７は、隣接配線間容量と交
差配線間容量を説明するための図である。同図（ａ）
は、一般的な半導体集積回路における単純な並行平板の
断面図モデルを示した。このモデルでは、半導体集積回
路基板の上を紙面に向かって垂直方向に第１層のアルミ
配線が施されており、基板とアルミ配線の間に配線容量
が生じる。同図（ｂ）は、隣接配線間容量及び交差配線
間容量のある断面図モデルを示した図である。このモデ
ルでは、半導体集積回路基板の上を紙面に向かって垂直
に３本の第１層アルミ配線が施されいる。また、その上
を第２層アルミ配線が施されている。隣接配線間容量と
は、隣接した配線の間に生じる配線間容量をいい、交差
配線間容量とは、交差した配線の間に生じる配線間容量
をいう。半導体集積回路の微細化に伴い、基板と配線
や、配線間の距離が縮小される傾向にある。従って、こ
れらの容量が増大するのである。
【０００３】図８は、従来の半導体集積回路の設計方法
の処理手順を示したフローチャートである。この従来例
では、まず、半導体集積回路の論理設計を行う（ステッ
プＳ３００）。この論理設計が行われた半導体集積回路
に対して、レイアウト設計を行う（ステップＳ３１
０）。このレイアウト設計には、必要なセル等の配置を
行う自動配置ステップＳ３１１と配置されたセル等の配
線を行う自動配線ステップＳ３１２とを有する。続い
て、レイアウト設計が終了した半導体集積回路に対し
て、検証を行う（ステップＳ３２０）。この検証には、
配線間容量の算出を行う（ステップＳ３２１）他、各種
の検証が行われている（ステップＳ３２２）。
の処理手順を示したフローチャートである。この従来例
では、まず、半導体集積回路の論理設計を行う（ステッ
プＳ３００）。この論理設計が行われた半導体集積回路
に対して、レイアウト設計を行う（ステップＳ３１
０）。このレイアウト設計には、必要なセル等の配置を
行う自動配置ステップＳ３１１と配置されたセル等の配
線を行う自動配線ステップＳ３１２とを有する。続い
て、レイアウト設計が終了した半導体集積回路に対し
て、検証を行う（ステップＳ３２０）。この検証には、
配線間容量の算出を行う（ステップＳ３２１）他、各種
の検証が行われている（ステップＳ３２２）。
【０００４】一般的には、隣接配線間容量、交差配線間
容量はレイアウト設計が終了し、各配線の隣や、上下に
どのような配線があるかが確定してからでないと、求め
ることができない。従って、従来からレイアウト設計が
終了した後にこれらの検証が行われていた。
容量はレイアウト設計が終了し、各配線の隣や、上下に
どのような配線があるかが確定してからでないと、求め
ることができない。従って、従来からレイアウト設計が
終了した後にこれらの検証が行われていた。
【０００５】この検証の結果、要求仕様等を満たす場合
には、半導体集積回路の設計は終了する。要求仕様等を
満たさない場合には、再び論理設計ステップＳ３００や
レイアウト設計ステップＳ３１０に戻って再設計を行
う。
には、半導体集積回路の設計は終了する。要求仕様等を
満たさない場合には、再び論理設計ステップＳ３００や
レイアウト設計ステップＳ３１０に戻って再設計を行
う。
【０００６】
【発明が解決しようとする課題】このように、従来の半
導体集積回路の設計では、検証結果によっては、レイア
ウト設計や論理設計をやり直す必要があるため、設計期
間が長くなるという問題点があった。
導体集積回路の設計では、検証結果によっては、レイア
ウト設計や論理設計をやり直す必要があるため、設計期
間が長くなるという問題点があった。
【０００７】設計期間を短縮するためには、半導体集積
回路の動作周波数や消費電力などパフォーマンスを自動
的に改善する必要がある。そこで、詳細配線が行われる
前、つまり、自動配置後や自動配置時に、隣接配線間容
量や交差配線間容量を含めた正確な配線間容量を見積も
り、半導体集積回路の接続情報やレイアウトを最適化す
る必要がある。
回路の動作周波数や消費電力などパフォーマンスを自動
的に改善する必要がある。そこで、詳細配線が行われる
前、つまり、自動配置後や自動配置時に、隣接配線間容
量や交差配線間容量を含めた正確な配線間容量を見積も
り、半導体集積回路の接続情報やレイアウトを最適化す
る必要がある。
【０００８】チップ内のセルが未配置の段階で、あらか
じめ与えられている隣接配線長の割合に基づいて、隣接
配線間容量を考慮する方法や、すでに、詳細配線が終了
した段階で、チップ毎に隣接配線長の割合と交差配線本
数の割合を算出し、ディレイを見積もる方法（特開平８
−１１０９１５ 出願人：日本電気）が、提案されてい
る。しかし、セルが未設置の段階で隣接配線間容量を考
慮する方法は、精度が悪く、各ネット毎の最適化を行う
ための情報としては、不向きである。また、詳細配線後
に隣接配線長の割合や交差配線本数の割合を見積もる方
法では、自動配置や、自動配線の段階で、最適化を行う
ための情報として使うことはできない。このように、隣
接配線間容量と交差配線間容量に関して、自動配置や、
自動配線の段階で最適化を行うために、セルの配置が終
了し、未配線の段階で見積もることは出来なかった。
じめ与えられている隣接配線長の割合に基づいて、隣接
配線間容量を考慮する方法や、すでに、詳細配線が終了
した段階で、チップ毎に隣接配線長の割合と交差配線本
数の割合を算出し、ディレイを見積もる方法（特開平８
−１１０９１５ 出願人：日本電気）が、提案されてい
る。しかし、セルが未設置の段階で隣接配線間容量を考
慮する方法は、精度が悪く、各ネット毎の最適化を行う
ための情報としては、不向きである。また、詳細配線後
に隣接配線長の割合や交差配線本数の割合を見積もる方
法では、自動配置や、自動配線の段階で、最適化を行う
ための情報として使うことはできない。このように、隣
接配線間容量と交差配線間容量に関して、自動配置や、
自動配線の段階で最適化を行うために、セルの配置が終
了し、未配線の段階で見積もることは出来なかった。
【０００９】また、隣接配線間容量は、配線間隔を少し
広げることで、劇的に改善することが、知られている。
図９は、隣接距離と配線間容量との関係を示す３次元シ
ミュレーションの結果である。図示の如く、配線間隔を
広げることで配線間容量を減少させることができる。そ
こで、手修正で、各配線に配線間隔の制約を付加し、デ
ィレイが小さい方が望ましいネットの配線間隔を広げる
ことは、広くレイアウト設計で、行われていることであ
る。このように、一部のネットだけ配線間隔を広げる方
法では、他の大部分のネットの配線間隔は、狭いままな
ので、配線をするために使用される半導体集積回路内の
面積があまり増えずにすむ。しかしながら、自動配線前
に見積もられた隣接配線間容量、交差容量をもとに制約
を生成し、自動レイアウトを行うことができなかった。
広げることで、劇的に改善することが、知られている。
図９は、隣接距離と配線間容量との関係を示す３次元シ
ミュレーションの結果である。図示の如く、配線間隔を
広げることで配線間容量を減少させることができる。そ
こで、手修正で、各配線に配線間隔の制約を付加し、デ
ィレイが小さい方が望ましいネットの配線間隔を広げる
ことは、広くレイアウト設計で、行われていることであ
る。このように、一部のネットだけ配線間隔を広げる方
法では、他の大部分のネットの配線間隔は、狭いままな
ので、配線をするために使用される半導体集積回路内の
面積があまり増えずにすむ。しかしながら、自動配線前
に見積もられた隣接配線間容量、交差容量をもとに制約
を生成し、自動レイアウトを行うことができなかった。
【００１０】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、配線処理前に精度よ
く配線間容量を見積もることで効率が良く、高速に半導
体集積回路設計を行うことにより半導体集積回路に関す
る工期を短縮させることが出来る半導体集積回路設計装
置、半導体集積回路設計方法、半導体集積回路設計プロ
グラムを記録したコンピュータ読み取り可能な記録媒
体、及び半導体集積回路製造方法を提供することにあ
る。
であり、その目的とするところは、配線処理前に精度よ
く配線間容量を見積もることで効率が良く、高速に半導
体集積回路設計を行うことにより半導体集積回路に関す
る工期を短縮させることが出来る半導体集積回路設計装
置、半導体集積回路設計方法、半導体集積回路設計プロ
グラムを記録したコンピュータ読み取り可能な記録媒
体、及び半導体集積回路製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、半導体集積回路の設計装置にお
いて、論理設計を行った半導体集積回路のレイアウトの
配置を行う自動配置手段と、この自動配置手段によりレ
イアウト配置を行った半導体集積回路から隣接配線間容
量若しくは交差配線間容量を考慮して前記半導体集積回
路の配置を改善する隣接／交差容量を考慮した配置改善
手段と、この改善された半導体集積回路に対してレイア
ウト配線を行う自動配線手段と、を有し、前記半導体集
積回路のレイアウト設計を行うことを特徴とする。
め、請求項１の発明は、半導体集積回路の設計装置にお
いて、論理設計を行った半導体集積回路のレイアウトの
配置を行う自動配置手段と、この自動配置手段によりレ
イアウト配置を行った半導体集積回路から隣接配線間容
量若しくは交差配線間容量を考慮して前記半導体集積回
路の配置を改善する隣接／交差容量を考慮した配置改善
手段と、この改善された半導体集積回路に対してレイア
ウト配線を行う自動配線手段と、を有し、前記半導体集
積回路のレイアウト設計を行うことを特徴とする。
【００１２】請求項２の発明は、半導体集積回路の設計
装置において、前記半導体集積回路の論理設計を行う論
理設計部と、論理設計を行った半導体集積回路のレイア
ウトの配置を行う自動配置手段、この自動配置手段によ
りレイアウト配置を行った半導体集積回路から隣接配線
間容量若しくは交差配線間容量を考慮して前記半導体集
積回路の配置を改善する隣接／交差容量を考慮した配置
改善手段、及び、この改善された半導体集積回路に対し
てレイアウト配線を行う自動配線手段を有するレイアウ
ト設計部と、レイアウト配線が施された半導体集積回路
の検証を行う検証部と、を有することを特徴とする。
装置において、前記半導体集積回路の論理設計を行う論
理設計部と、論理設計を行った半導体集積回路のレイア
ウトの配置を行う自動配置手段、この自動配置手段によ
りレイアウト配置を行った半導体集積回路から隣接配線
間容量若しくは交差配線間容量を考慮して前記半導体集
積回路の配置を改善する隣接／交差容量を考慮した配置
改善手段、及び、この改善された半導体集積回路に対し
てレイアウト配線を行う自動配線手段を有するレイアウ
ト設計部と、レイアウト配線が施された半導体集積回路
の検証を行う検証部と、を有することを特徴とする。
【００１３】上記請求項１及び２の発明の構成によれ
ば、配線処理前に隣接配線間容量若しくは交差配線間容
量を考慮して前記半導体集積回路の配置を改善するよう
してある。従って、配線処理前に配線間容量を見積もる
ことが出来るので、効率がよく、高速に半導体集積回路
の設計を行うことが出来るのである。
ば、配線処理前に隣接配線間容量若しくは交差配線間容
量を考慮して前記半導体集積回路の配置を改善するよう
してある。従って、配線処理前に配線間容量を見積もる
ことが出来るので、効率がよく、高速に半導体集積回路
の設計を行うことが出来るのである。
【００１４】上記目的を達成するため、請求項３の発明
は、半導体集積回路の設計方法において、論理設計を行
った半導体集積回路のレイアウトの配置を行う自動配置
ステップと、この自動配置ステップによりレイアウト配
置を行った半導体集積回路から隣接配線間容量若しくは
交差配線間容量を考慮して前記半導体集積回路の配置を
改善する隣接／交差容量を考慮した配置改善ステップ
と、この改善された半導体集積回路に対してレイアウト
配線を行う自動配線ステップと、を有し、前記半導体集
積回路のレイアウト設計を行うことを特徴とする。
は、半導体集積回路の設計方法において、論理設計を行
った半導体集積回路のレイアウトの配置を行う自動配置
ステップと、この自動配置ステップによりレイアウト配
置を行った半導体集積回路から隣接配線間容量若しくは
交差配線間容量を考慮して前記半導体集積回路の配置を
改善する隣接／交差容量を考慮した配置改善ステップ
と、この改善された半導体集積回路に対してレイアウト
配線を行う自動配線ステップと、を有し、前記半導体集
積回路のレイアウト設計を行うことを特徴とする。
【００１５】請求項４の発明は、前記請求項３における
配置改善ステップは、前記自動配置ステップによりレイ
アウト配置を行った半導体集積回路の隣接配線間容量若
しくは交差配線間容量の算出を行うステップと、前記半
導体集積回路に係る隣接配線間容量若しくは交差配線間
容量からディレイを算出してクリティカルパスを求める
ステップと、前記クリティカルパスが仕様を満たすか否
かの判定を行うステップと、前記クリティカルパスが仕
様を満たさない場合には、パスディレイ制約を生成して
前記半導体集積回路のレイアウト配置を改善するステッ
プと、前記改善されたレイアウト配置に係る半導体集積
回路の隣接配線間容量の算出を行うステップと、前記配
置改善された半導体集積回路に係る隣接配線間容量若し
くは交差配線間容量からディレイを算出してクリティカ
ルパスを求めるステップと、前記クリティカルパスが仕
様を満たさない場合には、ネット配線間隔の下限値設定
を行って、前記パスディレイ制約を生成して前記半導体
集積回路のレイアウト配置を改善するステップの処理を
行うステップと、を有することを特徴とする。
配置改善ステップは、前記自動配置ステップによりレイ
アウト配置を行った半導体集積回路の隣接配線間容量若
しくは交差配線間容量の算出を行うステップと、前記半
導体集積回路に係る隣接配線間容量若しくは交差配線間
容量からディレイを算出してクリティカルパスを求める
ステップと、前記クリティカルパスが仕様を満たすか否
かの判定を行うステップと、前記クリティカルパスが仕
様を満たさない場合には、パスディレイ制約を生成して
前記半導体集積回路のレイアウト配置を改善するステッ
プと、前記改善されたレイアウト配置に係る半導体集積
回路の隣接配線間容量の算出を行うステップと、前記配
置改善された半導体集積回路に係る隣接配線間容量若し
くは交差配線間容量からディレイを算出してクリティカ
ルパスを求めるステップと、前記クリティカルパスが仕
様を満たさない場合には、ネット配線間隔の下限値設定
を行って、前記パスディレイ制約を生成して前記半導体
集積回路のレイアウト配置を改善するステップの処理を
行うステップと、を有することを特徴とする。
【００１６】上記発明の構成では、クリティカルパスが
仕様を満たすか否かを判定し、満たさない場合には、レ
イアウト配置の改善を行うようにしてある。これによ
り、次の配線工程にて配線を行い、その配線の検証を行
う場合に仕様を満たさないという事態がほとんどなくな
るのである。従って、高速に半導体集積回路設計を行う
ことにより半導体集積回路に関する工期を短縮させるこ
とが出来るのである。
仕様を満たすか否かを判定し、満たさない場合には、レ
イアウト配置の改善を行うようにしてある。これによ
り、次の配線工程にて配線を行い、その配線の検証を行
う場合に仕様を満たさないという事態がほとんどなくな
るのである。従って、高速に半導体集積回路設計を行う
ことにより半導体集積回路に関する工期を短縮させるこ
とが出来るのである。
【００１７】請求項５の発明は、前記請求項４における
自動配置ステップによりレイアウト配置を行った半導体
集積回路の隣接配線間容量若しくは交差配線間容量の算
出を行うステップは、前記半導体集積回路を複数の配線
領域に分けて、その各領域毎に混雑度を算出するステッ
プと、前記算出された混雑度から配線の経路を予測する
ステップと、前記予測された経路から隣接配線長を求め
るステップと、前記求められた隣接配線長から隣接配線
容量を求めるステップと、を有することを特徴とする。
自動配置ステップによりレイアウト配置を行った半導体
集積回路の隣接配線間容量若しくは交差配線間容量の算
出を行うステップは、前記半導体集積回路を複数の配線
領域に分けて、その各領域毎に混雑度を算出するステッ
プと、前記算出された混雑度から配線の経路を予測する
ステップと、前記予測された経路から隣接配線長を求め
るステップと、前記求められた隣接配線長から隣接配線
容量を求めるステップと、を有することを特徴とする。
【００１８】上記発明の構成によれば、隣接配線間容量
を容易かつ高速に求めることが出来るのである。これに
より、高速に半導体集積回路設計を行うことにより半導
体集積回路に関する工期を短縮させることが出来るので
ある。
を容易かつ高速に求めることが出来るのである。これに
より、高速に半導体集積回路設計を行うことにより半導
体集積回路に関する工期を短縮させることが出来るので
ある。
【００１９】請求項６の発明は、前記請求項４における
自動配置ステップによりレイアウト配置を行った半導体
集積回路の隣接配線間容量若しくは交差配線間容量の算
出を行うステップは、前記半導体集積回路を複数の配線
領域に分けて、その各領域毎に混雑度を算出するステッ
プと、前記算出された混雑度から配線の経路を予測する
ステップと、前記予測された経路から前記配線の交差本
数を求めるステップと、前記求められた交差本数から交
差配線間容量を求めるステップと、を有することを特徴
とする。
自動配置ステップによりレイアウト配置を行った半導体
集積回路の隣接配線間容量若しくは交差配線間容量の算
出を行うステップは、前記半導体集積回路を複数の配線
領域に分けて、その各領域毎に混雑度を算出するステッ
プと、前記算出された混雑度から配線の経路を予測する
ステップと、前記予測された経路から前記配線の交差本
数を求めるステップと、前記求められた交差本数から交
差配線間容量を求めるステップと、を有することを特徴
とする。
【００２０】上記発明の構成によれば、交差配線間容量
を容易かつ高速に求めることが出来るのである。これに
より、高速に半導体集積回路設計を行うことにより半導
体集積回路に関する工期を短縮させることが出来るので
ある。
を容易かつ高速に求めることが出来るのである。これに
より、高速に半導体集積回路設計を行うことにより半導
体集積回路に関する工期を短縮させることが出来るので
ある。
【００２１】請求項７の発明は、前記請求項５の発明に
おける予測された経路から隣接配線長を求めるステップ
は、各配線の通る配線領域毎に、その領域を通るその配
線の配線長とその方向、及び配線層を求めるステップ
と、前記配線領域毎に、算出された配線混雑度をもとに
隣接配線長の割合を求めるステップと、前記配線領域毎
に、その領域の隣接配線の長さの予測値を求めるステッ
プと、前記予測された隣接配線の長さから隣接配線長の
総和を求めるステップと、を有することを特徴とする。
おける予測された経路から隣接配線長を求めるステップ
は、各配線の通る配線領域毎に、その領域を通るその配
線の配線長とその方向、及び配線層を求めるステップ
と、前記配線領域毎に、算出された配線混雑度をもとに
隣接配線長の割合を求めるステップと、前記配線領域毎
に、その領域の隣接配線の長さの予測値を求めるステッ
プと、前記予測された隣接配線の長さから隣接配線長の
総和を求めるステップと、を有することを特徴とする。
【００２２】上記発明の構成によれば、配線領域毎に配
線混雑度から隣接配線長の割合を求めて、その領域の隣
接配線の長さを予測するようにしてある。従って、精度
良く隣接配線間容量を求めることができるのである。
線混雑度から隣接配線長の割合を求めて、その領域の隣
接配線の長さを予測するようにしてある。従って、精度
良く隣接配線間容量を求めることができるのである。
【００２３】請求項８の発明は、前記請求項７における
配線領域毎に、算出された配線混雑度をもとに隣接配線
長の割合を求めるステップは、前記配線領域毎に、算出
された配線混雑度及び着目配線の隣接距離をもとに隣接
配線長の割合を求めることを特徴とする。
配線領域毎に、算出された配線混雑度をもとに隣接配線
長の割合を求めるステップは、前記配線領域毎に、算出
された配線混雑度及び着目配線の隣接距離をもとに隣接
配線長の割合を求めることを特徴とする。
【００２４】上記発明の構成によれば、配線層、配線間
容量及び隣接配線の距離に基づいて隣接配線長の割合を
求めるようにしてある。これにより、更に精度の高い隣
接配線長の割合を算出することができるのである。
容量及び隣接配線の距離に基づいて隣接配線長の割合を
求めるようにしてある。これにより、更に精度の高い隣
接配線長の割合を算出することができるのである。
【００２５】請求項９の発明は、前記請求項６における
予測された経路から前記配線の交差本数を求めるステッ
プは、各配線の通る配線領域毎に、その領域を通るその
配線の配線長とその方向、及び配線層を求めるステップ
と、前記配線領域毎に、算出された配線混雑度をもとに
各配線毎の交差率を求めるステップと、前記配線領域毎
に、その領域における前記配線の交差本数の予測値を求
めるステップと、前記予測された交差本数から交差本数
の総和を求めるステップと、を有することを特徴とす
る。
予測された経路から前記配線の交差本数を求めるステッ
プは、各配線の通る配線領域毎に、その領域を通るその
配線の配線長とその方向、及び配線層を求めるステップ
と、前記配線領域毎に、算出された配線混雑度をもとに
各配線毎の交差率を求めるステップと、前記配線領域毎
に、その領域における前記配線の交差本数の予測値を求
めるステップと、前記予測された交差本数から交差本数
の総和を求めるステップと、を有することを特徴とす
る。
【００２６】上記発明の構成によれば、配線領域毎に配
線混雑度から配線毎の交差率を求めて、その領域の交差
本数を予測するようにしてある。従って、精度良く交差
配線間容量を求めることができるのである。
線混雑度から配線毎の交差率を求めて、その領域の交差
本数を予測するようにしてある。従って、精度良く交差
配線間容量を求めることができるのである。
【００２７】上記目的を達成するため、請求項１０の発
明は、半導体集積回路の設計プログラムを記録したコン
ピュータ読み取り可能な記録媒体において、論理設計を
行った半導体集積回路のレイアウトの配置を行う自動配
置ステップと、この自動配置ステップによりレイアウト
配置を行った半導体集積回路から隣接配線間容量若しく
は交差配線間容量を考慮して前記半導体集積回路の配置
を改善する隣接／交差容量を考慮した配置改善ステップ
と、この改善された半導体集積回路に対してレイアウト
配線を行う自動配線ステップと、を有し、前記半導体集
積回路のレイアウト設計を行うことを特徴とする。
明は、半導体集積回路の設計プログラムを記録したコン
ピュータ読み取り可能な記録媒体において、論理設計を
行った半導体集積回路のレイアウトの配置を行う自動配
置ステップと、この自動配置ステップによりレイアウト
配置を行った半導体集積回路から隣接配線間容量若しく
は交差配線間容量を考慮して前記半導体集積回路の配置
を改善する隣接／交差容量を考慮した配置改善ステップ
と、この改善された半導体集積回路に対してレイアウト
配線を行う自動配線ステップと、を有し、前記半導体集
積回路のレイアウト設計を行うことを特徴とする。
【００２８】請求項１１の発明は、前記請求項１０にお
ける配置改善ステップは、前記自動配置ステップにより
レイアウト配置を行った半導体集積回路から隣接配線間
容量若しくは交差配線間容量の算出を行うステップと、
前記半導体集積回路に係る隣接配線間容量若しくは交差
配線間容量からディレイを算出してクリティカルパスを
求めるステップと、前記クリティカルパスが仕様を満た
すか否かの判定を行うステップと、前記クリティカルパ
スが仕様を満たさない場合には、パスディレイ制約を生
成して前記半導体集積回路のレイアウト配置を改善する
ステップと、前記改善されたレイアウト配置に係る半導
体集積回路の隣接配線間容量の算出を行うステップと、
前記配置改善された半導体集積回路に係る隣接配線間容
量若しくは交差配線間容量からディレイを算出してクリ
ティカルパスを求めるステップと、前記クリティカルパ
スが仕様を満たさない場合には、ネット配線間隔の下限
値設定を行って、前記パスディレイ制約を生成して前記
半導体集積回路のレイアウト配置を改善するステップの
処理を行うステップと、を有することを特徴とする。
ける配置改善ステップは、前記自動配置ステップにより
レイアウト配置を行った半導体集積回路から隣接配線間
容量若しくは交差配線間容量の算出を行うステップと、
前記半導体集積回路に係る隣接配線間容量若しくは交差
配線間容量からディレイを算出してクリティカルパスを
求めるステップと、前記クリティカルパスが仕様を満た
すか否かの判定を行うステップと、前記クリティカルパ
スが仕様を満たさない場合には、パスディレイ制約を生
成して前記半導体集積回路のレイアウト配置を改善する
ステップと、前記改善されたレイアウト配置に係る半導
体集積回路の隣接配線間容量の算出を行うステップと、
前記配置改善された半導体集積回路に係る隣接配線間容
量若しくは交差配線間容量からディレイを算出してクリ
ティカルパスを求めるステップと、前記クリティカルパ
スが仕様を満たさない場合には、ネット配線間隔の下限
値設定を行って、前記パスディレイ制約を生成して前記
半導体集積回路のレイアウト配置を改善するステップの
処理を行うステップと、を有することを特徴とする。
【００２９】請求項１２の発明は、前記請求項１１にお
ける自動配置ステップによりレイアウト配置を行った半
導体集積回路から隣接配線間容量若しくは交差配線間容
量の算出を行うステップは、前記半導体集積回路に係る
配線の混雑度を算出するステップと、 前記算出された
混雑度から配線の経路を予測するステップと、前記予測
された経路から隣接配線長を求めるステップと、前記求
められた隣接配線長から隣接配線間容量を求めるステッ
プと、を有することを特徴とする。
ける自動配置ステップによりレイアウト配置を行った半
導体集積回路から隣接配線間容量若しくは交差配線間容
量の算出を行うステップは、前記半導体集積回路に係る
配線の混雑度を算出するステップと、 前記算出された
混雑度から配線の経路を予測するステップと、前記予測
された経路から隣接配線長を求めるステップと、前記求
められた隣接配線長から隣接配線間容量を求めるステッ
プと、を有することを特徴とする。
【００３０】請求項１３の発明は、前記自動配置ステッ
プによりレイアウト配置を行った半導体集積回路から隣
接配線間容量若しくは交差配線間容量の算出を行うステ
ップは、前記半導体集積回路を複数の配線領域に分け
て、その各領域毎に混雑度を算出するステップと、前記
算出された混雑度から配線の経路を予測するステップ
と、前記予測された経路から前記配線の交差本数を求め
るステップと、前記求められた交差本数から隣接配線間
容量を求めるステップと、を有することを特徴とする。
プによりレイアウト配置を行った半導体集積回路から隣
接配線間容量若しくは交差配線間容量の算出を行うステ
ップは、前記半導体集積回路を複数の配線領域に分け
て、その各領域毎に混雑度を算出するステップと、前記
算出された混雑度から配線の経路を予測するステップ
と、前記予測された経路から前記配線の交差本数を求め
るステップと、前記求められた交差本数から隣接配線間
容量を求めるステップと、を有することを特徴とする。
【００３１】請求項１４の発明は、前記請求項１２にお
ける予測された経路から隣接配線長を求めるステップ
は、各配線の通る配線領域毎に、その領域を通るその配
線の配線長及びその方向、配線層を求めるステップと、
前記配線領域毎に、算出された配線混雑度をもとに隣接
配線長の割合を求めるステップと、前記配線領域毎に、
その領域の隣接配線の長さの予測値を求めるステップ
と、前記予測された隣接配線の長さから隣接配線長の総
和を求めるステップと、を有することを特徴とする。
ける予測された経路から隣接配線長を求めるステップ
は、各配線の通る配線領域毎に、その領域を通るその配
線の配線長及びその方向、配線層を求めるステップと、
前記配線領域毎に、算出された配線混雑度をもとに隣接
配線長の割合を求めるステップと、前記配線領域毎に、
その領域の隣接配線の長さの予測値を求めるステップ
と、前記予測された隣接配線の長さから隣接配線長の総
和を求めるステップと、を有することを特徴とする。
【００３２】請求項１５の発明は、前記請求項１４にお
ける配線領域毎に、算出された配線混雑度をもとに隣接
配線長の割合を求めるステップは、前記配線領域毎に、
算出された配線混雑度及び着目配線の隣接距離をもとに
隣接配線長の割合を求めることを特徴とする。
ける配線領域毎に、算出された配線混雑度をもとに隣接
配線長の割合を求めるステップは、前記配線領域毎に、
算出された配線混雑度及び着目配線の隣接距離をもとに
隣接配線長の割合を求めることを特徴とする。
【００３３】請求項１６の発明は、前記請求項１３にお
ける予測された経路から前記配線の交差本数を求めるス
テップは、各配線の通る配線領域毎に、その領域を通る
その配線の配線長及びその方向、配線層を求めるステッ
プと、前記配線領域毎に、算出された配線混雑度をもと
に各配線毎の交差率を求めるステップと、前記配線領域
毎に、その領域における前記配線の交差本数の予測値を
求めるステップと、前記予測された交差本数から交差本
数の総和を求めるステップと、を有することを特徴とす
る。
ける予測された経路から前記配線の交差本数を求めるス
テップは、各配線の通る配線領域毎に、その領域を通る
その配線の配線長及びその方向、配線層を求めるステッ
プと、前記配線領域毎に、算出された配線混雑度をもと
に各配線毎の交差率を求めるステップと、前記配線領域
毎に、その領域における前記配線の交差本数の予測値を
求めるステップと、前記予測された交差本数から交差本
数の総和を求めるステップと、を有することを特徴とす
る。
【００３４】上記目的を達成するため、請求項１７の発
明は、半導体集積回路の製造方法において、論理設計を
行った半導体集積回路のレイアウトの配置を行う自動配
置ステップと、この自動配置ステップによりレイアウト
配置を行った半導体集積回路から隣接配線間容量若しく
は交差配線間容量を考慮して前記半導体集積回路の配置
を改善する隣接／交差容量を考慮した配置改善ステップ
と、この改善された半導体集積回路に対してレイアウト
配線を行う自動配線ステップと、前記レイアウト配線を
行った半導体集積回路の製造を行うステップと、を有す
ることを特徴とする。
明は、半導体集積回路の製造方法において、論理設計を
行った半導体集積回路のレイアウトの配置を行う自動配
置ステップと、この自動配置ステップによりレイアウト
配置を行った半導体集積回路から隣接配線間容量若しく
は交差配線間容量を考慮して前記半導体集積回路の配置
を改善する隣接／交差容量を考慮した配置改善ステップ
と、この改善された半導体集積回路に対してレイアウト
配線を行う自動配線ステップと、前記レイアウト配線を
行った半導体集積回路の製造を行うステップと、を有す
ることを特徴とする。
【００３５】請求項３の半導体集積回路の設計方法に基
づき、実際に半導体集積回路を製造するようにしたもの
である。半導体集積回路の設計工程において詳細なレイ
アウトの最適化が可能となり、設計期間の短縮化を図る
ことは、製造期間を短縮することができることにつなが
る。すなわち、上記発明の構成によれば、半導体集積回
路の製造期間を短縮させることが出来るのである。
づき、実際に半導体集積回路を製造するようにしたもの
である。半導体集積回路の設計工程において詳細なレイ
アウトの最適化が可能となり、設計期間の短縮化を図る
ことは、製造期間を短縮することができることにつなが
る。すなわち、上記発明の構成によれば、半導体集積回
路の製造期間を短縮させることが出来るのである。
【００３６】
【発明の実施の形態】以下、本発明に係る半導体集積回
路設計装置、半導体集積回路設計方法、半導体集積回路
設計プログラムを記録したコンピュータ読み取り可能な
記録媒体、及び、半導体集積回路製造方法の実施形態に
ついて、図面を参照しながら詳細に説明する。
路設計装置、半導体集積回路設計方法、半導体集積回路
設計プログラムを記録したコンピュータ読み取り可能な
記録媒体、及び、半導体集積回路製造方法の実施形態に
ついて、図面を参照しながら詳細に説明する。
【００３７】本実施形態の半導体集積回路設計装置が具
備するハードウエア構成は、各種処理を行うためのＣＰ
Ｕと、キーボード、マウス、ライトペン、又はフレキシ
ブルディスク装置等の入力装置と、メモリ装置やディス
ク装置等の外部記憶装置と、ディスプレイ装置、プリン
タ装置等の出力装置等とを備えた通常のコンピュータシ
ステムを用い、このコンピュータシステムに以下説明す
る処理を行うソフトウエアを導入（インストール）して
実施を行う。実施の際には、以下の実施形態で説明する
各種の変数を記憶装置等に保存し、中央処理装置が保存
したこの変数を適宜読み出してデータ処理を行う。
備するハードウエア構成は、各種処理を行うためのＣＰ
Ｕと、キーボード、マウス、ライトペン、又はフレキシ
ブルディスク装置等の入力装置と、メモリ装置やディス
ク装置等の外部記憶装置と、ディスプレイ装置、プリン
タ装置等の出力装置等とを備えた通常のコンピュータシ
ステムを用い、このコンピュータシステムに以下説明す
る処理を行うソフトウエアを導入（インストール）して
実施を行う。実施の際には、以下の実施形態で説明する
各種の変数を記憶装置等に保存し、中央処理装置が保存
したこの変数を適宜読み出してデータ処理を行う。
【００３８】本実施形態では、半導体集積回路のパフォ
ーマンスのうち、動作周波数に関して仕様を満足するよ
うに、パスディレイを改善するためのものである。隣接
配線間容量、交差容量の見積もり値を基に、自動配置に
パスディレイに関する制約を設定し、さらに自動配線に
配線間隔に関する制約を設定する。
ーマンスのうち、動作周波数に関して仕様を満足するよ
うに、パスディレイを改善するためのものである。隣接
配線間容量、交差容量の見積もり値を基に、自動配置に
パスディレイに関する制約を設定し、さらに自動配線に
配線間隔に関する制約を設定する。
【００３９】図１は、本実施形態の半導体集積回路設計
装置を示したブロック図である。この半導体集積回路装
置は、半導体集積回路の論理設計を行う論理設計部１０
０と、論理設計を行った半導体集積回路のレイアウトの
配置を行う自動配置手段２１０、この自動配置手段２１
０によりレイアウト配置を行った半導体集積回路から隣
接配線間容量及び交差配線間容量を考慮して前記半導体
集積回路の配置を改善する隣接／交差容量を考慮した配
置改善手段２２０、及び、この改善された半導体集積回
路に対してレイアウト配線を行う自動配線手段２３０を
有するレイアウト設計部２００と、レイアウト配線が施
された半導体集積回路の配線間容量を算出する配線間容
量算出手段３１０、及び、各種の検証を行う各種検証手
段を有する検証部３００と、を有するものである。
装置を示したブロック図である。この半導体集積回路装
置は、半導体集積回路の論理設計を行う論理設計部１０
０と、論理設計を行った半導体集積回路のレイアウトの
配置を行う自動配置手段２１０、この自動配置手段２１
０によりレイアウト配置を行った半導体集積回路から隣
接配線間容量及び交差配線間容量を考慮して前記半導体
集積回路の配置を改善する隣接／交差容量を考慮した配
置改善手段２２０、及び、この改善された半導体集積回
路に対してレイアウト配線を行う自動配線手段２３０を
有するレイアウト設計部２００と、レイアウト配線が施
された半導体集積回路の配線間容量を算出する配線間容
量算出手段３１０、及び、各種の検証を行う各種検証手
段を有する検証部３００と、を有するものである。
【００４０】本実施形態の半導体集積回路設計装置は、
自動配線より前に隣接配線間容量／交差配線間容量を考
慮して、配置の改善を行うことが出来るという効果があ
る。これにより、従来技術のような繰り返し回数を減少
させることが出来るので、配線処理前に精度よく配線間
容量を見積もることで効率が良く、高速に半導体集積回
路設計を行うことが出来る。
自動配線より前に隣接配線間容量／交差配線間容量を考
慮して、配置の改善を行うことが出来るという効果があ
る。これにより、従来技術のような繰り返し回数を減少
させることが出来るので、配線処理前に精度よく配線間
容量を見積もることで効率が良く、高速に半導体集積回
路設計を行うことが出来る。
【００４１】図２は、隣接／交差容量を考慮した配置改
善手段２２０の処理の流れを示したフローチャートであ
る。
善手段２２０の処理の流れを示したフローチャートであ
る。
【００４２】まず、配線混雑度から配線経路を予測して
配線長を求めることにより隣接配線間容量と交差配線間
容量を算出する（ステップＳ１０１）。この算出方法に
ついては、後で詳述するので、ここでは省略する。続い
て、求められた容量をもとに回路内のセルディレイ、ネ
ットのディレイを算出し、クリティカルパスを求める
（Ｓ１０２）。
配線長を求めることにより隣接配線間容量と交差配線間
容量を算出する（ステップＳ１０１）。この算出方法に
ついては、後で詳述するので、ここでは省略する。続い
て、求められた容量をもとに回路内のセルディレイ、ネ
ットのディレイを算出し、クリティカルパスを求める
（Ｓ１０２）。
【００４３】続いて、クリティカルパスのディレイが動
作周波数の仕様を満足するか否かを判定する（ステップ
Ｓ１０３）。仕様を満足するようならば、配置改善を行
わずに、次の処理工程である自動配線手段２３０の処理
を行う。
作周波数の仕様を満足するか否かを判定する（ステップ
Ｓ１０３）。仕様を満足するようならば、配置改善を行
わずに、次の処理工程である自動配線手段２３０の処理
を行う。
【００４４】一方、仕様を満足しないようならば、自動
配置に対するパスディレイ制約を生成する（Ｓ１０
４）。ここでは、仕様を満足しないクリティカルパスの
各ネットに対する制約値として遅延制約を生成する。制
約の生成方法としては、技術文献（ＩＣＣＡＤ‘９０
“Timing Constraints for Correct Performance”, H.
Yorssef and E. Shragowitz.)に記載された技術を用い
ることが出来る。
配置に対するパスディレイ制約を生成する（Ｓ１０
４）。ここでは、仕様を満足しないクリティカルパスの
各ネットに対する制約値として遅延制約を生成する。制
約の生成方法としては、技術文献（ＩＣＣＡＤ‘９０
“Timing Constraints for Correct Performance”, H.
Yorssef and E. Shragowitz.)に記載された技術を用い
ることが出来る。
【００４５】続いて、生成されたパスディレイ制約に基
づいて、パフォーマンスを改善する自動配置（ここで
は、パスディレイを改善する自動配置）を行う（Ｓ１０
５）。このパスディレイ制約に基づく自動配置は公知の
方法で実行することが出来る。
づいて、パフォーマンスを改善する自動配置（ここで
は、パスディレイを改善する自動配置）を行う（Ｓ１０
５）。このパスディレイ制約に基づく自動配置は公知の
方法で実行することが出来る。
【００４６】続いて、再び隣接配線間容量、交差配線間
容量を求める（Ｓ１０６）。この算出方法については、
後で詳述するので、ここでは省略する。続いて、求めら
れた容量を基に、再び、回路内のセルディレイ、ネット
のディレイを算出し、クリティカルパスを求める（Ｓ１
０７）。
容量を求める（Ｓ１０６）。この算出方法については、
後で詳述するので、ここでは省略する。続いて、求めら
れた容量を基に、再び、回路内のセルディレイ、ネット
のディレイを算出し、クリティカルパスを求める（Ｓ１
０７）。
【００４７】クリティカルパスのディレイが動作周波数
の仕様を満足するか否かを判定する（ステップＳ１０
８）。この判定で仕様を満足するならば、自動配線処理
を行わずにレイアウト設計の次の設計段階（一般的に場
合には、設計検証）を行うようしてもよい。一方、仕様
を満足しないならば、自動配線に対して、クリティカル
パスを構成するネットの配線間隔の下限値を制約として
付加する（Ｓ１０９）。
の仕様を満足するか否かを判定する（ステップＳ１０
８）。この判定で仕様を満足するならば、自動配線処理
を行わずにレイアウト設計の次の設計段階（一般的に場
合には、設計検証）を行うようしてもよい。一方、仕様
を満足しないならば、自動配線に対して、クリティカル
パスを構成するネットの配線間隔の下限値を制約として
付加する（Ｓ１０９）。
【００４８】次に、Ｓ１０３からの場合は制約なし自動
配線を、また、Ｓ１０８からの場合は制約付きの自動配
線を以降の処理で行うようにする。
配線を、また、Ｓ１０８からの場合は制約付きの自動配
線を以降の処理で行うようにする。
【００４９】このように本実施形態の半導体集積回路の
設計装置及び半導体集積回路の設計方法によれば、詳細
配線の前に、隣接配線間容量を算出し、半導体集積回路
のパフォーマンスを正確に見積もることができ、自動配
線に適切な制約を設定することが可能となる。この制約
を守るように自動配置を行うので、詳細なレイアウトの
最適化が可能である。ひいては、ハイパフォーマンスな
半導体集積回路の設計をすることが可能となる。
設計装置及び半導体集積回路の設計方法によれば、詳細
配線の前に、隣接配線間容量を算出し、半導体集積回路
のパフォーマンスを正確に見積もることができ、自動配
線に適切な制約を設定することが可能となる。この制約
を守るように自動配置を行うので、詳細なレイアウトの
最適化が可能である。ひいては、ハイパフォーマンスな
半導体集積回路の設計をすることが可能となる。
【００５０】従って、この半導体集積回路の設計に基づ
き、公知の方法を用いて実際に半導体集積回路を製造す
ることができる。半導体集積回路の設計工程において詳
細なレイアウトの最適化が可能となり、設計期間の短縮
化を図ることは、製造期間を短縮することができること
につながる。すなわち、上記半導体集積回路の設計方法
を用いた半導体集積回路の製造方法により、半導体集積
回路の製造期間を短縮させることが出来るという効果が
ある。
き、公知の方法を用いて実際に半導体集積回路を製造す
ることができる。半導体集積回路の設計工程において詳
細なレイアウトの最適化が可能となり、設計期間の短縮
化を図ることは、製造期間を短縮することができること
につながる。すなわち、上記半導体集積回路の設計方法
を用いた半導体集積回路の製造方法により、半導体集積
回路の製造期間を短縮させることが出来るという効果が
ある。
【００５１】次に、図２に示したステップＳ１０１及び
ステップＳ１０６の隣接配線間容量及び交差配線間容量
の算出ステップを以下の実施例に分けて説明する。
ステップＳ１０６の隣接配線間容量及び交差配線間容量
の算出ステップを以下の実施例に分けて説明する。
【００５２】実施例１ 図３は、本実施例の隣接配線間容量及び交差配線間容量
の算出ステップの処理を示したフローチャートである。
まず、レイアウト配置が終了したチップをあらかじめ与
えられた、ｍ×ｎの領域に分け（ｍ、ｎは任意の整
数）、各領域毎かつ方向別に配線混雑度を算出する（ス
テップＳ２１０）。配線混雑度の算出方法は、例えば、
概略配線を行わずに配線混雑度を見積もる方法について
の技術が開示されている（特願平８−２４７３９９ 出
願人：（株）東芝）。この方法では、総てのネットに対
して矩形を設定し、確率的な手法で配線混雑度を見積も
る方法である。この方法によれば、配線を行わずに、精
度良く高速に配線混雑度を見積もることが出来る。ま
た、他の例として、各領域をまたぐネットの数（カット
数という）をもとに配線混在度を算出する方法や、グロ
ーバル配線を実行し、各ネットが、詳細配線時にチップ
内のどの領域を通るか決まった後で、その領域内に存在
するネット数から算出することにより、配線経路を予測
する。
の算出ステップの処理を示したフローチャートである。
まず、レイアウト配置が終了したチップをあらかじめ与
えられた、ｍ×ｎの領域に分け（ｍ、ｎは任意の整
数）、各領域毎かつ方向別に配線混雑度を算出する（ス
テップＳ２１０）。配線混雑度の算出方法は、例えば、
概略配線を行わずに配線混雑度を見積もる方法について
の技術が開示されている（特願平８−２４７３９９ 出
願人：（株）東芝）。この方法では、総てのネットに対
して矩形を設定し、確率的な手法で配線混雑度を見積も
る方法である。この方法によれば、配線を行わずに、精
度良く高速に配線混雑度を見積もることが出来る。ま
た、他の例として、各領域をまたぐネットの数（カット
数という）をもとに配線混在度を算出する方法や、グロ
ーバル配線を実行し、各ネットが、詳細配線時にチップ
内のどの領域を通るか決まった後で、その領域内に存在
するネット数から算出することにより、配線経路を予測
する。
【００５３】次に、各ネットについて、概略の配線経路
を予測する（ステップＳ２２０）。この予測の際には、
ステップＳ２１０で算出した配線混雑度を用いることが
できる。概略の配線経路の予測方法としては、例えば、
シュタイナーツリーを形成する方法がある。又、別の方
法を図４を用いて説明する。この図は、半導体装置をｍ
×ｎの領域に分け、各領域毎かつ方向別に配線混雑度を
算出した結果から概略配線を予測する処理を説明するた
めの図である。同図において、斜線の数が多いほど配線
混雑度が高くなっていることを示すものとする。この場
合に、配線混雑度を考慮してグローバル配線を実行し、
各ネットが、詳細配線時にチップ内のどの領域を通るか
決める方法がある。
を予測する（ステップＳ２２０）。この予測の際には、
ステップＳ２１０で算出した配線混雑度を用いることが
できる。概略の配線経路の予測方法としては、例えば、
シュタイナーツリーを形成する方法がある。又、別の方
法を図４を用いて説明する。この図は、半導体装置をｍ
×ｎの領域に分け、各領域毎かつ方向別に配線混雑度を
算出した結果から概略配線を予測する処理を説明するた
めの図である。同図において、斜線の数が多いほど配線
混雑度が高くなっていることを示すものとする。この場
合に、配線混雑度を考慮してグローバル配線を実行し、
各ネットが、詳細配線時にチップ内のどの領域を通るか
決める方法がある。
【００５４】次に、各ネットの隣接配線長を求める（ス
テップＳ２３０）。この隣接配線長は、まず、各ネット
の通る配線領域Ｉ毎に、その領域を通るそのネットの配
線長ｌ及びその方向、配線層を求める（ステップＳ２３
１）。
テップＳ２３０）。この隣接配線長は、まず、各ネット
の通る配線領域Ｉ毎に、その領域を通るそのネットの配
線長ｌ及びその方向、配線層を求める（ステップＳ２３
１）。
【００５５】続いて、配線領域Ｉ毎に、配線混雑度をも
とに隣接配線長の割合αを求める（ステップＳ２３
２）。この求め方は、配線混雑度に対する隣接配線長の
割合αを配線混雑度の関数として計算する。ここで、隣
接配線長割合とは、各配線が隣接する配線の長さの割合
をいう。例えば、着目配線の長さを１とした場合に、そ
の配線の両側に長さが１の配線が存在する場合には、隣
接配線長割合は１となる。また、その着目配線の一方の
側に長さが１の配線が存在する場合には、隣接配線長割
合は０．５となる。ここでは、αは配線混雑度の一次関
数として、計算する。
とに隣接配線長の割合αを求める（ステップＳ２３
２）。この求め方は、配線混雑度に対する隣接配線長の
割合αを配線混雑度の関数として計算する。ここで、隣
接配線長割合とは、各配線が隣接する配線の長さの割合
をいう。例えば、着目配線の長さを１とした場合に、そ
の配線の両側に長さが１の配線が存在する場合には、隣
接配線長割合は１となる。また、その着目配線の一方の
側に長さが１の配線が存在する場合には、隣接配線長割
合は０．５となる。ここでは、αは配線混雑度の一次関
数として、計算する。
【００５６】 α＝ｆ（配線混雑度）＝Ｋ×配線混雑度＋λ また、一般的にｆは、配線層配線方向によって異なる。
つまり、ｋとλは、配線層、配線方向別にあらかじめ与
えられているパラメータである。
つまり、ｋとλは、配線層、配線方向別にあらかじめ与
えられているパラメータである。
【００５７】次に、その領域の隣接配線の長さの予測値
Ｌiを以下の式から求める（ステップＳ２３３）。
Ｌiを以下の式から求める（ステップＳ２３３）。
【００５８】Ｌi＝α×ｌ 次に、隣接配線長Ｌの総和を求める（ステップＳ２３
４）。
４）。
【００５９】
【数１】 最後に、各ネットの隣接配線間容量Ｃnを以下のように
求め、 Ｃn＝Ｌ×η 配線間容量に足しあわせる（ステップＳ２４０）。ただ
し、ηは、単位長さあたりの隣接配置長による平均的な
隣接配線間容量である。
求め、 Ｃn＝Ｌ×η 配線間容量に足しあわせる（ステップＳ２４０）。ただ
し、ηは、単位長さあたりの隣接配置長による平均的な
隣接配線間容量である。
【００６０】チップの各領域毎の配線混雑度から、各ネ
ットの隣接配線割合を求める。この割合は、すでに、セ
ルの配置がなされているため、かなり精度よく見積もる
ことができる。
ットの隣接配線割合を求める。この割合は、すでに、セ
ルの配置がなされているため、かなり精度よく見積もる
ことができる。
【００６１】ネットの隣接配線の長さを各領域毎に別け
て見積もるので、精度よく隣接配線長、ひいては、隣接
配線間容量を見積もることが可能である。
て見積もるので、精度よく隣接配線長、ひいては、隣接
配線間容量を見積もることが可能である。
【００６２】本実施例によれば、詳細配線の前に、隣接
配線間容量を算出することができるので、自動配置時、
自動配置後に精度よくパフォーマンスデータを見積もる
ことが可能となり、詳細な接続情報、レイアウトの最適
化を行うことが可能となる。ひいては、ハイパフォーマ
ンスな半導体集積回路の設計をすることが可能となる。
配線間容量を算出することができるので、自動配置時、
自動配置後に精度よくパフォーマンスデータを見積もる
ことが可能となり、詳細な接続情報、レイアウトの最適
化を行うことが可能となる。ひいては、ハイパフォーマ
ンスな半導体集積回路の設計をすることが可能となる。
【００６３】実施例２ 次に、実施例２について説明する。本実施例では、ステ
ップＳ２３２での隣接配線長の割合さらに、着目配線に
対して、隣接距離ｄ毎の隣接配線長の割合α’を定義す
る。図６は、縦軸に隣接距離ｄ、横軸に配線混雑度とし
た場合の隣接配線長割合α’を示した図表である。図示
の如く、隣接距離ｄが大きくなるほど配線混雑度に対す
る隣接配線長割合が低くなっている事が分かる。ここで
は、
ップＳ２３２での隣接配線長の割合さらに、着目配線に
対して、隣接距離ｄ毎の隣接配線長の割合α’を定義す
る。図６は、縦軸に隣接距離ｄ、横軸に配線混雑度とし
た場合の隣接配線長割合α’を示した図表である。図示
の如く、隣接距離ｄが大きくなるほど配線混雑度に対す
る隣接配線長割合が低くなっている事が分かる。ここで
は、
【数２】 として、隣接配線間容量を算出する。
【００６４】このように、本実施例を用いれば、さらに
適切な隣接配線長割合を算出することが出来るので、さ
らに精度良く隣接配線間容量を算出することが出来る。
適切な隣接配線長割合を算出することが出来るので、さ
らに精度良く隣接配線間容量を算出することが出来る。
【００６５】実施例３ 上記実施例１及び２は、隣接配線間容量の見積もりにつ
いての説明であるが、交差配線間容量も、同様にして算
出することが可能である。具体的には、Ｓ２３０で隣接
配線長の代わりに、交差本数を求める。そのため、ステ
ップＳ２３２で、関数ｆにより、配線混雑度から、各配
線層毎の交差率を求める。さらにＳ２４０で、隣接配線
間容量の代わりに、各配線層毎の交差配線間容量をその
和をその配線の交差配線間容量とする。
いての説明であるが、交差配線間容量も、同様にして算
出することが可能である。具体的には、Ｓ２３０で隣接
配線長の代わりに、交差本数を求める。そのため、ステ
ップＳ２３２で、関数ｆにより、配線混雑度から、各配
線層毎の交差率を求める。さらにＳ２４０で、隣接配線
間容量の代わりに、各配線層毎の交差配線間容量をその
和をその配線の交差配線間容量とする。
【００６６】このように、本実施例の如く実施すること
で、容易に交差配線間容量を算出することが出来る。
で、容易に交差配線間容量を算出することが出来る。
【００６７】以上説明してきたように、本実施形態の半
導体集積回路設計方法及び半導体集積回路の設計装置を
用いれば、自動配置処理時あるいは自動配置後で、か
つ、自動配線以前の設計段階で配線間容量を見積もる際
に、隣接配線間容量、交差配線間容量を精度よく見積も
ることが可能となり、自動配置、自動配線の各設計段階
で、隣接配線間容量、交差配線間容量を考慮した動作周
波数、消費電力などの半導体集積回路のパフォーマンス
を、向上させることが可能となる。
導体集積回路設計方法及び半導体集積回路の設計装置を
用いれば、自動配置処理時あるいは自動配置後で、か
つ、自動配線以前の設計段階で配線間容量を見積もる際
に、隣接配線間容量、交差配線間容量を精度よく見積も
ることが可能となり、自動配置、自動配線の各設計段階
で、隣接配線間容量、交差配線間容量を考慮した動作周
波数、消費電力などの半導体集積回路のパフォーマンス
を、向上させることが可能となる。
【００６８】また、配線層、配線方向毎に隣接配線割
合、交差配線本数割合を算出することが可能となり、配
線間容量の見積もり精度が向上する。また、配線層、配
線方向と、隣接配線の間隔を考慮して、隣接配線割合を
得る関数を準備しておくことにより、精度よく隣接配線
間容量が見積もり可能となり、ひいては、配線用容量の
見積もり精度が向上する。
合、交差配線本数割合を算出することが可能となり、配
線間容量の見積もり精度が向上する。また、配線層、配
線方向と、隣接配線の間隔を考慮して、隣接配線割合を
得る関数を準備しておくことにより、精度よく隣接配線
間容量が見積もり可能となり、ひいては、配線用容量の
見積もり精度が向上する。
【００６９】なお、上述した半導体集積回路設計方法を
実現するためのプログラムは記録媒体に保存することが
できる。この記録媒体をコンピュータシステムによって
読み込ませ、前記プログラムを実行してコンピュータを
制御しながら上述した半導体集積回路設計方法を実現す
ることができる。ここで、前記記録媒体とは、メモリ装
置、磁気ディスク装置、光ディスク装置等、プログラム
を記録することができるような装置が含まれる。
実現するためのプログラムは記録媒体に保存することが
できる。この記録媒体をコンピュータシステムによって
読み込ませ、前記プログラムを実行してコンピュータを
制御しながら上述した半導体集積回路設計方法を実現す
ることができる。ここで、前記記録媒体とは、メモリ装
置、磁気ディスク装置、光ディスク装置等、プログラム
を記録することができるような装置が含まれる。
【００７０】
【発明の効果】以上説明してきたように、本発明に係る
半導体集積回路設計装置、半導体集積回路の設計方法、
半導体集積回路の設計プログラムを記録したコンピュー
タ読み取り可能な記録媒体及び、半導体集積回路製造方
法によれば、配線処理前に精度よく配線間容量を見積も
ることで効率が良く、高速に半導体集積回路設計を行う
ことで半導体集積回路に関する工期を短縮させることが
できる。
半導体集積回路設計装置、半導体集積回路の設計方法、
半導体集積回路の設計プログラムを記録したコンピュー
タ読み取り可能な記録媒体及び、半導体集積回路製造方
法によれば、配線処理前に精度よく配線間容量を見積も
ることで効率が良く、高速に半導体集積回路設計を行う
ことで半導体集積回路に関する工期を短縮させることが
できる。
【図１】本実施形態の半導体集積回路設計装置を示すブ
ロック図である。
ロック図である。
【図２】隣接／交差配線間容量を考慮した配置改善手段
２２０の処理を示すフローチャートである。
２２０の処理を示すフローチャートである。
【図３】隣接／交差配線間容量を算出するステップＳ１
０１、１０６の処理を示すフローチャートである。
０１、１０６の処理を示すフローチャートである。
【図４】チップ内の配線混雑度と、配線経路の様子を説
明するための図である。
明するための図である。
【図５】隣接配線長割合と配線混雑度の関係を示す図表
である。
である。
【図６】隣接距離と隣接配線長割合と配線混雑度の関係
を示す図表である。
を示す図表である。
【図７】（ａ）は、単純な平行平板の配線容量を説明す
るためのモデルを示した図であり、（ｂ）は、隣接／交
差配線間容量を説明するためのモデルを示した図であ
る。
るためのモデルを示した図であり、（ｂ）は、隣接／交
差配線間容量を説明するためのモデルを示した図であ
る。
【図８】従来の半導体集積回路設計方法の処理を示すフ
ローチャートである。
ローチャートである。
【図９】配線間隔と配線間容量の関係を示す図表であ
る。
る。
１００ 論理設計部 ２００ レイアウト設計部 ２１０ 自動配置手段 ２２０ 隣接／交差容量を考慮した配置改善手段 ２３０ 自動配線手段 ３００ 検証部 ３１０ 配線間容量算出手段 ３２０ 各種検証手段
Claims (17)
- 【請求項１】 半導体集積回路の設計装置において、 論理設計を行った半導体集積回路のレイアウトの配置を
行う自動配置手段と、 この自動配置手段によりレイアウト配置を行った半導体
集積回路から隣接配線間容量若しくは交差配線間容量を
考慮して前記半導体集積回路の配置を改善する隣接／交
差容量を考慮した配置改善手段と、 この改善された半導体集積回路に対してレイアウト配線
を行う自動配線手段と、 を有し、前記半導体集積回路のレイアウト設計を行うこ
とを特徴とする半導体集積回路設計装置。 - 【請求項２】 半導体集積回路の設計装置において、 前記半導体集積回路の論理設計を行う論理設計部と、 論理設計を行った半導体集積回路のレイアウトの配置を
行う自動配置手段、この自動配置手段によりレイアウト
配置を行った半導体集積回路から隣接配線間容量若しく
は交差配線間容量を考慮して前記半導体集積回路の配置
を改善する隣接／交差容量を考慮した配置改善手段、及
び、この改善された半導体集積回路に対してレイアウト
配線を行う自動配線手段を有するレイアウト設計部と、 レイアウト配線が施された半導体集積回路の検証を行う
検証部と、 を有することを特徴とする半導体集積回路設計装置。 - 【請求項３】 半導体集積回路の設計方法において、 論理設計を行った半導体集積回路のレイアウトの配置を
行う自動配置ステップと、 この自動配置ステップによりレイアウト配置を行った半
導体集積回路から隣接配線間容量若しくは交差配線間容
量を考慮して前記半導体集積回路の配置を改善する隣接
／交差容量を考慮した配置改善ステップと、 この改善された半導体集積回路に対してレイアウト配線
を行う自動配線ステップと、 を有し、前記半導体集積回路のレイアウト設計を行うこ
とを特徴とする半導体集積回路設計方法。 - 【請求項４】 前記配置改善ステップは、 前記自動配置ステップによりレイアウト配置を行った半
導体集積回路の隣接配線間容量若しくは交差配線間容量
の算出を行うステップと、 前記半導体集積回路に係る隣接配線間容量若しくは交差
配線間容量からディレイを算出してクリティカルパスを
求めるステップと、 前記クリティカルパスが仕様を満たすか否かの判定を行
うステップと、 前記クリティカルパスが仕様を満たさない場合には、パ
スディレイ制約を生成して前記半導体集積回路のレイア
ウト配置を改善するステップと、 前記改善されたレイアウト配置に係る半導体集積回路の
隣接配線間容量の算出を行うステップと、 前記配置改善された半導体集積回路に係る隣接配線間容
量若しくは交差配線間容量からディレイを算出してクリ
ティカルパスを求めるステップと、 前記クリティカルパスが仕様を満たさない場合には、ネ
ット配線間隔の下限値設定を行って、前記パスディレイ
制約を生成して前記半導体集積回路のレイアウト配置を
改善するステップの処理を行うステップと、 を有することを特徴とする請求項３記載の半導体集積回
路設計方法。 - 【請求項５】 前記自動配置ステップによりレイアウト
配置を行った半導体集積回路の隣接配線間容量若しくは
交差配線間容量の算出を行うステップは、 前記半導体集積回路を複数の配線領域に分けて、その各
領域毎に混雑度を算出するステップと、 前記算出された混雑度から配線の経路を予測するステッ
プと、 前記予測された経路から隣接配線長を求めるステップ
と、 前記求められた隣接配線長から隣接配線容量を求めるス
テップと、 を有することを特徴とする請求項４記載の半導体集積回
路設計方法。 - 【請求項６】 前記自動配置ステップによりレイアウト
配置を行った半導体集積回路の隣接配線間容量若しくは
交差配線間容量の算出を行うステップは、 前記半導体集積回路を複数の配線領域に分けて、その各
領域毎に混雑度を算出するステップと、 前記算出された混雑度から配線の経路を予測するステッ
プと、 前記予測された経路から前記配線の交差本数を求めるス
テップと、 前記求められた交差本数から交差配線間容量を求めるス
テップと、 を有することを特徴とする請求項４記載の半導体集積回
路設計方法。 - 【請求項７】 前記予測された経路から隣接配線長を求
めるステップは、 各配線の通る配線領域毎に、その領域を通るその配線の
配線長とその方向、及び配線層を求めるステップと、 前記配線領域毎に、算出された配線混雑度をもとに隣接
配線長の割合を求めるステップと、 前記配線領域毎に、その領域の隣接配線の長さの予測値
を求めるステップと、 前記予測された隣接配線の長さから隣接配線長の総和を
求めるステップと、 を有することを特徴とする請求項５記載の半導体集積回
路設計方法。 - 【請求項８】 前記配線領域毎に、算出された配線混雑
度をもとに隣接配線長の割合を求めるステップは、 前記配線領域毎に、算出された配線混雑度及び着目配線
の隣接距離をもとに隣接配線長の割合を求めることを特
徴とする請求項７記載の半導体集積回路設計方法。 - 【請求項９】 前記予測された経路から前記配線の交差
本数を求めるステップは、 各配線の通る配線領域毎に、その領域を通るその配線の
配線長とその方向、及び配線層を求めるステップと、 前記配線領域毎に、算出された配線混雑度をもとに各配
線毎の交差率を求めるステップと、 前記配線領域毎に、その領域における前記配線の交差本
数の予測値を求めるステップと、 前記予測された交差本数から交差本数の総和を求めるス
テップと、 を有することを特徴とする請求項６記載の半導体集積回
路設計方法。 - 【請求項１０】 半導体集積回路の設計プログラムを記
録したコンピュータ読み取り可能な記録媒体において、 論理設計を行った半導体集積回路のレイアウトの配置を
行う自動配置ステップと、 この自動配置ステップによりレイアウト配置を行った半
導体集積回路から隣接配線間容量若しくは交差配線間容
量を考慮して前記半導体集積回路の配置を改善する隣接
／交差容量を考慮した配置改善ステップと、 この改善された半導体集積回路に対してレイアウト配線
を行う自動配線ステップと、 を有し、前記半導体集積回路のレイアウト設計を行うこ
とを特徴とする半導体集積回路設計プログラムを記録し
たコンピュータ機械読み取り可能な記録媒体。 - 【請求項１１】 前記配置改善ステップは、 前記自動配置ステップによりレイアウト配置を行った半
導体集積回路から隣接配線間容量若しくは交差配線間容
量の算出を行うステップと、 前記半導体集積回路に係る隣接配線間容量若しくは交差
配線間容量からディレイを算出してクリティカルパスを
求めるステップと、 前記クリティカルパスが仕様を満たすか否かの判定を行
うステップと、 前記クリティカルパスが仕様を満たさない場合には、パ
スディレイ制約を生成して前記半導体集積回路のレイア
ウト配置を改善するステップと、 前記改善されたレイアウト配置に係る半導体集積回路の
隣接配線間容量の算出を行うステップと、 前記配置改善された半導体集積回路に係る隣接配線間容
量若しくは交差配線間容量からディレイを算出してクリ
ティカルパスを求めるステップと、 前記クリティカルパスが仕様を満たさない場合には、ネ
ット配線間隔の下限値設定を行って、前記パスディレイ
制約を生成して前記半導体集積回路のレイアウト配置を
改善するステップの処理を行うステップと、 を有することを特徴とする請求項１０記載の半導体集積
回路設計プログラムを記録したコンピュータ読み取り可
能な記録媒体。 - 【請求項１２】 前記自動配置ステップによりレイアウ
ト配置を行った半導体集積回路から隣接配線間容量若し
くは交差配線間容量の算出を行うステップは、 前記半導体集積回路に係る配線の混雑度を算出するステ
ップと、 前記算出された混雑度から配線の経路を予測するステッ
プと、 前記予測された経路から隣接配線長を求めるステップ
と、 前記求められた隣接配線長から隣接配線間容量を求める
ステップと、 を有することを特徴とする請求項１１記載の半導体集積
回路設計プログラムを記録したコンピュータ読み取り可
能な記録媒体。 - 【請求項１３】 前記自動配置ステップによりレイアウ
ト配置を行った半導体集積回路から隣接配線間容量若し
くは交差配線間容量の算出を行うステップは、 前記半導体集積回路を複数の配線領域に分けて、その各
領域毎に混雑度を算出するステップと、 前記算出された混雑度から配線の経路を予測するステッ
プと、 前記予測された経路から前記配線の交差本数を求めるス
テップと、 前記求められた交差本数から隣接配線間容量を求めるス
テップと、 を有することを特徴とする請求項１１記載の半導体集積
回路設計プログラムを記録したコンピュータ読み取り可
能な記録媒体。 - 【請求項１４】 前記予測された経路から隣接配線長を
求めるステップは、 各配線の通る配線領域毎に、その領域を通るその配線の
配線長及びその方向、配線層を求めるステップと、 前記配線領域毎に、算出された配線混雑度をもとに隣接
配線長の割合を求めるステップと、 前記配線領域毎に、その領域の隣接配線の長さの予測値
を求めるステップと、 前記予測された隣接配線の長さから隣接配線長の総和を
求めるステップと、 を有することを特徴とする請求項１２記載の半導体集積
回路設計プログラムを記録したコンピュータ読み取り可
能な記録媒体。 - 【請求項１５】 前記配線領域毎に、算出された配線混
雑度をもとに隣接配線長の割合を求めるステップは、 前記配線領域毎に、算出された配線混雑度及び着目配線
の隣接距離をもとに隣接配線長の割合を求めることを特
徴とする請求項１４記載の半導体集積回路設計プログラ
ムを記録したコンピュータ読み取り可能な記録媒体。 - 【請求項１６】 前記予測された経路から前記配線の交
差本数を求めるステップは、 各配線の通る配線領域毎に、その領域を通るその配線の
配線長及びその方向、配線層を求めるステップと、 前記配線領域毎に、算出された配線混雑度をもとに各配
線毎の交差率を求めるステップと、 前記配線領域毎に、その領域における前記配線の交差本
数の予測値を求めるステップと、 前記予測された交差本数から交差本数の総和を求めるス
テップと、 を有することを特徴とする請求項１３記載の半導体集積
回路設計プログラムを記録したコンピュータ読み取り可
能な記録媒体。 - 【請求項１７】 半導体集積回路の製造方法において、 論理設計を行った半導体集積回路のレイアウトの配置を
行う自動配置ステップと、 この自動配置ステップによりレイアウト配置を行った半
導体集積回路から隣接配線間容量若しくは交差配線間容
量を考慮して前記半導体集積回路の配置を改善する隣接
／交差容量を考慮した配置改善ステップと、 この改善された半導体集積回路に対してレイアウト配線
を行う自動配線ステップと、 前記レイアウト配線を行った半導体集積回路の製造を行
うステップと、 を有することを特徴とする半導体集積回路製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122512A JPH10313058A (ja) | 1997-05-13 | 1997-05-13 | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 |
| US09/076,490 US6110222A (en) | 1997-05-13 | 1998-05-13 | Layout design method and system for an improved place and route |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122512A JPH10313058A (ja) | 1997-05-13 | 1997-05-13 | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10313058A true JPH10313058A (ja) | 1998-11-24 |
Family
ID=14837694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9122512A Pending JPH10313058A (ja) | 1997-05-13 | 1997-05-13 | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6110222A (ja) |
| JP (1) | JPH10313058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7191420B2 (en) | 2004-06-07 | 2007-03-13 | Fujitsu Limited | Net/wiring selection method, net selection method, wiring selection method, and delay improvement method |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065729B1 (en) * | 1998-10-19 | 2006-06-20 | Chapman David C | Approach for routing an integrated circuit |
| JP4227304B2 (ja) * | 1998-12-22 | 2009-02-18 | 富士通株式会社 | 概略配線方法及び装置並びに概略配線プログラムを格納した記録媒体 |
| AU7730400A (en) * | 1999-09-30 | 2001-04-30 | Routech, Inc. | Automatic routing system for pc board design |
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US6957411B1 (en) | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
| US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
| US7069530B1 (en) | 2001-06-03 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for routing groups of paths |
| US6581196B2 (en) * | 2001-10-31 | 2003-06-17 | Intel Corporation | Automated crosstalk identification system |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
| US7036105B1 (en) * | 2002-01-22 | 2006-04-25 | Cadence Design Systems, Inc. | Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
| US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
| US6904584B2 (en) * | 2002-05-06 | 2005-06-07 | International Business Machines Corporation | Method and system for placing logic nodes based on an estimated wiring congestion |
| US7051298B1 (en) | 2002-06-04 | 2006-05-23 | Cadence Design Systems, Inc. | Method and apparatus for specifying a distance between an external state and a set of states in space |
| US7047512B1 (en) | 2002-06-04 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space |
| US7058917B1 (en) | 2002-06-04 | 2006-06-06 | Cadence Design Systems, Inc. | Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space |
| US7069531B1 (en) | 2002-07-15 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between source and target states in a space with more than two dimensions |
| US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
| US7216308B2 (en) * | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
| US6892369B2 (en) * | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
| US7134102B2 (en) * | 2003-09-12 | 2006-11-07 | Infineon Technologies Ag | Automated layout transformation system and method |
| US7152217B1 (en) * | 2004-04-20 | 2006-12-19 | Xilinx, Inc. | Alleviating timing based congestion within circuit designs |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US8873209B2 (en) * | 2011-12-19 | 2014-10-28 | Arm Limited | Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US35671A (en) * | 1862-06-24 | corbett | ||
| US4593363A (en) * | 1983-08-12 | 1986-06-03 | International Business Machines Corporation | Simultaneous placement and wiring for VLSI chips |
| JP2895129B2 (ja) * | 1990-01-22 | 1999-05-24 | 株式会社東芝 | 論理セルの配置処理方法及び論理セルの配置処理装置 |
| US5367469A (en) * | 1990-12-13 | 1994-11-22 | Vlsi Technology, Inc. | Predictive capacitance layout method for integrated circuits |
| EP0597087B1 (en) * | 1992-06-02 | 1999-07-28 | Hewlett-Packard Company | Computer-aided design method for multilevel interconnect technologies |
| US5469366A (en) * | 1993-09-20 | 1995-11-21 | Lsi Logic Corporation | Method and apparatus for determining the performance of nets of an integrated circuit design on a semiconductor design automation system |
| US5774371A (en) * | 1994-08-03 | 1998-06-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and layout designing method for the same |
| US5587923A (en) * | 1994-09-07 | 1996-12-24 | Lsi Logic Corporation | Method for estimating routability and congestion in a cell placement for integrated circuit chip |
| JP2671823B2 (ja) * | 1994-10-12 | 1997-11-05 | 日本電気株式会社 | 遅延時間算出装置 |
| JP4000198B2 (ja) * | 1994-10-20 | 2007-10-31 | 富士通株式会社 | 会話型回路設計装置 |
| JPH09246391A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 配線設計方法および配線設計装置 |
| US5798936A (en) * | 1996-06-21 | 1998-08-25 | Avant| Corporation | Congestion-driven placement method and computer-implemented integrated-circuit design tool |
| US5847965A (en) * | 1996-08-02 | 1998-12-08 | Avant| Corporation | Method for automatic iterative area placement of module cells in an integrated circuit layout |
| US5896300A (en) * | 1996-08-30 | 1999-04-20 | Avant| Corporation | Methods, apparatus and computer program products for performing post-layout verification of microelectronic circuits by filtering timing error bounds for layout critical nets |
| US5838582A (en) * | 1996-10-07 | 1998-11-17 | International Business Machines Corporation | Method and system for performing parasitic capacitance estimations on interconnect data within an integrated circuit |
| US5923565A (en) * | 1997-01-02 | 1999-07-13 | Vlsi Technology, Inc. | Apparatus and method for extracting capacitance in the presence of two ground planes |
-
1997
- 1997-05-13 JP JP9122512A patent/JPH10313058A/ja active Pending
-
1998
- 1998-05-13 US US09/076,490 patent/US6110222A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7191420B2 (en) | 2004-06-07 | 2007-03-13 | Fujitsu Limited | Net/wiring selection method, net selection method, wiring selection method, and delay improvement method |
| US7600205B2 (en) | 2004-06-07 | 2009-10-06 | Fujitsu Limited | Net/wiring selection method, net selection method, wiring selection method, and delay improvement method |
| US7647576B2 (en) | 2004-06-07 | 2010-01-12 | Fujitsu Limited | Net/wiring selection method, net selection method, wiring selection method, and delay improvement method |
Also Published As
| Publication number | Publication date |
|---|---|
| US6110222A (en) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10313058A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 | |
| JP3737104B2 (ja) | プログラム可能な集積回路デバイスにユーザ回路を配置するタイミング駆動式の方法 | |
| US8015534B2 (en) | Method and apparatus for estimating core size in designing semiconductor integrated circuit | |
| US6543043B1 (en) | Inter-region constraint-based router for use in electronic design automation | |
| US6598206B2 (en) | Method and system of modifying integrated circuit power rails | |
| US6480991B1 (en) | Timing-driven global placement based on geometry-aware timing budgets | |
| US6651224B1 (en) | Method of optimizing signal lines within circuit, optimizing apparatus, recording medium having stored therein optimizing program, and method of designing circuit and recording medium having stored therein program for designing circuit | |
| US9213793B1 (en) | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks | |
| US7216325B2 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
| JP5060991B2 (ja) | 集積回路の設計支援装置、集積回路の設計支援方法、集積回路の設計支援プログラム、及びこのプログラムが記録された記録媒体 | |
| WO2006137119A1 (ja) | フロアプラン装置，フロアプランプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP2001338006A (ja) | 論理自動設計支援方法および装置 | |
| JPH09106407A (ja) | 設計支援装置 | |
| US7966597B2 (en) | Method and system for routing of integrated circuit design | |
| US8910107B1 (en) | Methods, systems, and articles of manufacture for generating multi-layer local maximal orthogonal routing paths in fractured space | |
| JP3107207B2 (ja) | 論理回路改善方法および論理回路改善方式 | |
| JP2004104039A (ja) | 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 | |
| JP2003308351A (ja) | 半導体集積回路のレイアウト設計方法 | |
| JP3230937B2 (ja) | 電子回路最適設計支援装置及びその方法 | |
| JP4824785B2 (ja) | コアサイズ見積もり方法、チップサイズ見積もり方法及び設計装置 | |
| JPH09232436A (ja) | 論理合成方法及び装置並びに半導体集積回路設計方法 | |
| JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 | |
| JP3305176B2 (ja) | 自動素子配置装置 | |
| Téllez et al. | Routing | |
| JP2007328745A (ja) | フロアプラン生成装置及びその制御方法、プログラム、記憶媒体 |