TWI665739B - 積體電路內的貫孔佈局 - Google Patents

積體電路內的貫孔佈局 Download PDF

Info

Publication number
TWI665739B
TWI665739B TW104114172A TW104114172A TWI665739B TW I665739 B TWI665739 B TW I665739B TW 104114172 A TW104114172 A TW 104114172A TW 104114172 A TW104114172 A TW 104114172A TW I665739 B TWI665739 B TW I665739B
Authority
TW
Taiwan
Prior art keywords
wiring
conductors
grid
arrangement
conductor
Prior art date
Application number
TW104114172A
Other languages
English (en)
Other versions
TW201601223A (zh
Inventor
佛瑞德瑞克二世馬林韋恩
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201601223A publication Critical patent/TW201601223A/zh
Application granted granted Critical
Publication of TWI665739B publication Critical patent/TWI665739B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

積體電路佈置2係藉由以下步驟形成：在執行電網連接步驟之前，執行形成佈線導體26及佈線連接貫孔28之佈線佈置的佈線步驟，該電網連接步驟於標準單元6內的電網導體22與標準電力單元導體20之間形成電力連接貫孔24。此使得能夠滿足最小貫孔間隔需求，同時容許佈線連接貫孔之定位的靈活性增加。

Description

積體電路內的貫孔佈局
本發明係關於積體電路領域。更特定而言，本發明係關於積體電路佈置之形成及於積體電路佈置內的導體之間的貫孔佈局。
已知使用標準單元庫及回應於目標製造製程與待形成之積體電路之功能描述(例如，積體電路之暫存器轉移語言(registered transfer language；RTL)描述)兩者之設計規則的工具系統形成供積體電路製造中使用的遮罩來形成積體電路之佈置。通常，在積體電路合成之平面規劃階段期間，設置用於提供電力至積體電路之標準單元的電網。此電網通常包括導體及貫孔兩者，兩者皆屬於電網。該等貫孔在一個層中的電網導體與一不同層中的標準單元電力導體之間進行連接，從而將標準單元之不同部分連接至電源。
與製造製程相關聯的設計規則之一係最小貫孔間隔需求。在一些製程中，此最小貫孔間隔需求可對應於最小貫孔分隔，該最小貫孔分隔比用於電源及訊號佈線的導體(軌道/導線)之間的最小分隔更大。因此，最小貫孔間隔需求可限制沿導體可置放貫孔的位置之自由度，因為相鄰導體內存在貫孔。
從一個態樣看，本發明技術提供一種形成積體電路佈置之方法，該積體電路具有： 複數個標準單元，該等標準單元經連接以自標準單元導體層中的標準單元電力導體汲取電力；以及複數個電網導體，該等電網導體被設置在與該標準單元導體層分隔的另一層中、重疊該複數個標準單元電力導體之至少部分，該方法包含以下步驟：佈線步驟，該步驟形成佈線導體及佈線連接貫孔之佈線佈置，以連接該複數個標準單元之不同部分；以及在該佈線步驟之後的電網連接步驟，該步驟形成電力連接貫孔之電力連接貫孔佈置，以將該複數個電網導體連接至該複數個標準單元電力導體，其中該電網連接步驟係回應於該佈線步驟中所決定的該等佈線連接貫孔之位置，以將該等電網連接貫孔定位在滿足與該等佈線連接貫孔之最小貫孔間隔需求的位置處。
本發明技術辨識及解決在提供佈線導體及佈線連接貫孔之佈線佈置的佈線步驟之前形成電網導體及電力連接貫孔佈置時可出現的問題。更特定言之，電力連接貫孔的存在可限制置放佈線連接貫孔的自由度。此可在實現有效率佈線解決方案方面造成困難。本發明技術藉由將形成電力連接貫孔佈置之步驟移動到已形成佈線導體及佈線連接貫孔之佈線佈置的佈線步驟之後來解決此問題。一般可在何處置放電力連接貫孔方面存在較大自由度，且因此將電力連接貫孔定位在將令人滿意地發揮作用的位置處，同時亦滿足最小貫孔間隔需求比實現佈線連接貫孔的相同定位及需要更容易。此使得能夠實現更有效率的佈線佈置。
在一些實施例中，佈線導體位於該另一層中，該層亦含有電網導體。電網導體重疊/覆蓋位於一不同標準單元導體層中的標準單元導 體。通常，標準單元導體層可為積體電路中的金屬單層，且含有電網導體及佈線導體兩者的該另一層可為金屬雙層。
如先前所論及，電網連接步驟係回應於佈線連接貫孔之位置來定位電網連接貫孔。另外，在滿足與其他導體的最小導體間隔需求的位置處形成佈線導體。此最小導體間隔需求可為與形成於相同層中的其他佈線導體或電網導體的間隔需求。在一些實施例中，最小導體間隔需求可小於最小貫孔間隔需求。
儘管應將瞭解各種導體可具有各種形狀，但在許多現代小幾何形狀中，導體係形成為實質平行的線性導體，因為在小幾何形狀大小時，該等導體會更加可靠地形成。佈線導體、標準單元電力導體及電網導體可皆彼此平行。
在一些實施例中，形成佈置之方法包含儲存電腦可讀取資料之步驟，該等資料規定供積體電路製造中使用的佈線佈置及電力連接貫孔佈置。此電腦可讀取資料可儲存於非暫時性電腦可讀取媒體中。此電腦可讀取資料可用於控制一或更多個遮罩之形成，該等遮罩用於製造包括佈線佈置及電力連接貫孔佈置的積體電路。
從另一態樣看，本發明技術提供一種積體電路，該積體電路包括：複數個標準單元，該等標準單元經連接以自標準單元導體層中的標準單元電力導體汲取電力；複數個電網導體，該等電網導體被設置在與該標準單元導體層分隔的另一層中、重疊該複數個標準單元電力導體之至少部分；佈線導體及佈線連接貫孔，該等佈線導體及佈線連接貫孔連接該複數個標準單元之不同部分；以及 電力連接貫孔，該等電力連接貫孔將該複數個電網導體連接至該複數個標準單元電力導體，其中該等電網連接貫孔設置在不同電網連接貫孔之間具有不均勻間隔的位置處，以便滿足該等電網連接貫孔與該等佈線連接貫孔之最小貫孔間隔需求。
使用上述技術所形成之積體電路之特徵在於：該等電網連接貫孔設置在具有不均勻間隔的位置處，以便滿足電網連接貫孔與佈線連接貫孔之最小貫孔間隔需求。若在佈線連接貫孔之前形成電網連接貫孔，則電網連接貫孔通常將具有均勻間隔，因為該等電網連接貫孔將不受佈線連接貫孔存在的影響。然而，當已置放佈線連接貫孔時，則可存在電力連接貫孔之間的不均勻間隔，以便避免違反最小貫孔間隔需求。
本發明之上述及其他目的、特徵及優勢將自說明性實施例之以下詳細描述顯而易見，將結合隨附圖式閱讀該等實施例。
2‧‧‧積體電路
6‧‧‧標準單元
8‧‧‧電網導體
10‧‧‧導體
12‧‧‧導體
14‧‧‧貫孔
16‧‧‧區域
18‧‧‧邊界
20‧‧‧標準單元電力導體
22‧‧‧電網導體
24‧‧‧電力連接貫孔
26‧‧‧佈線導體
28‧‧‧佈線導體貫孔/佈線連接貫孔
30‧‧‧標準單元庫
32‧‧‧RTL設計
34‧‧‧設計規則
36‧‧‧合成工具
38‧‧‧遮罩
40‧‧‧步驟
42‧‧‧步驟
44‧‧‧步驟
46‧‧‧步驟
第1圖示意性圖示使用複數個標準單元之佈置所形成的積體電路；第2圖示意性圖示最小貫孔間隔需求；第3圖示意性圖示用於標準單元的標準單元電力導體；第4圖示意性圖示用於標準單元的電網導體及電力連接貫孔；第5圖示意性圖示防止形成佈線連接貫孔的最小貫孔間隔需求；第6圖示意性圖示改變電力連接貫孔之佈局的最小貫孔間隔需求； 第7圖示意性圖示用於積體電路的電子設計自動化(electronic design automation；EDA)製程；以及第8圖係示意性圖示積體電路佈置的形成期間的步驟之流程圖。
第1圖示意性圖示積體電路2，該積體電路包括佈置成陣列的複數個標準單元6。電網導體8穿過積體電路並且供應電力至標準單元。電網導體提供至VDD電壓及接地電壓的連接。
應瞭解，該等標準單元可具有固定高度，但具有不同寬度，例如標準單元可皆為例如六個軌道之寬度，或為軌道間距P的一些其他倍數。
第2圖示意性圖示最小貫孔間隔需求。如圖所示，使兩個鄰接導體(軌道/導線)10、12形成作為實質平行的線性導體。該等導體具有最小導體間隔且以實質上此最小導體間隔置放，以便提高積體電路佈置之密度。當在導體10內置放貫孔14時，最小貫孔間隔需求導致以下結果：無貫孔可被置放於導體12的區域16內。此可造成困難，因為可需要將佈線連接貫孔置放在某些位置處以實現有效率的標準單元佈置，但是相鄰電力連接貫孔的存在可因最小貫孔間隔需求而禁止所欲佈線連接貫孔之置放。
第3圖示意性圖示標準單元之邊界18。複數個軌道線路穿過此標準單元延行，可以該等軌道線路為中心而形成導體。該等導體可位於各種金屬層處，但形成為覆蓋該等軌道線路位置，使得可使用貫孔在導體之間實行連接。第3圖中所示之標準單元邊界18在其上邊緣及下邊緣 處具有標準單元電力導體20。在標準單元導體層中形成該等電力導體，在此實例中該導體層為金屬單層。
第4圖示意性圖示佈置之形成，該佈置包括位於覆蓋標準單元電力導體20之另一層(在此實例中為金屬雙層)中的電網導體22。可隨後形成在電網導體22與標準單元電力導體20之間延伸的電力連接貫孔24。因此，可將電力自VDD或地面供應至邊界18內的標準單元，該電力傳遞穿過電網導體22、電力連接貫孔24及標準單元電力導體20，到達標準單元邊界18內部所含有的標準單元內的電路元件。
第5圖示意性圖示當在形成電力連接貫孔之佈置後應用時，最小貫孔間隔需求可如何限制佈線連接貫孔在所欲位置處之佈局。詳言之，如圖所示，已置放電力連接貫孔24以提供在金屬雙層中的電網導體22與金屬單層中的下層標準單元電力導體20之間的連接。此舉的結果是，希望如圖所示置放以便連接至金屬單層中的接腳連接器之佈線導體26無法具有所欲佈線連接貫孔，因為此會導致違反關於已置放在適當位置之電力連接貫孔24的最小貫孔間隔需求。
第6圖示意性圖示若在形成電力連接貫孔24的佈置之前置放佈線導體26及佈線導體貫孔28情況下的結果。在此情況中，最小貫孔間隔需求導致以下結果：不再可能於電網導體22內的中央位置處置放電力連接貫孔，該位置由第5圖所示之實例中的電力連接貫孔預先佔據。然而，省略此電力連接貫孔並非關鍵，因為使用兩個電力連接貫孔24仍足以供應電力，該等電力連接貫孔可定位成滿足第6圖之實例中的最小貫孔間隔需求。在電網連接貫孔自身之間可存在最小間隔需求。此需求可與先前所論述之需求不同，亦即當考慮到位於相同網及相同層中的貫孔，而非位於多個網之間及/或多個層之間的貫孔時需求不同。
應看出，前述實例中所圖示之各種導體(軌道/貫孔)具有實質平行的線性導體之形式。該等導體更容易形成為具有現代小製程幾何形狀。存在與導體相關聯的最小導體間隔需求，以及選擇導體/軌道間距P以便滿足此最小導體間隔需求。此實例中的最小導體間隔需求比最小貫孔間隔需求更小。
第7圖示意性圖示電子設計自動化系統。此類系統將為積體電路設計及製造領域人員所熟悉的。通常以通用電腦上執行的電腦程式形式呈現之合成工具接收標準單元庫30、RTL(register transfer language；暫存器轉移語言)設計32及設計規則集合34形式的輸入。標準單元庫30可被視為提供構建區塊，自該等構建區塊可形成如RTL設計32中所規定的功能定義之積體電路設計。設計規則34規定諸如先前所論述之最小貫孔間隔需求及最小導體間隔需求之因素。設計規則34通常將亦包括許多另外需求。來自合成工具36的輸出包括以用於形成彼等遮罩的資料形式呈現的遮罩38。該等遮罩根據輸入30、32及34用於積體電路製造中。
第8圖係示意性圖示積體電路佈置之形成之流程圖。在步驟40處，建立積體電路之平面規劃之佈置，該佈置包括電網導體22之佈置。在步驟42處，在平面規劃內的適當位置中置放標準單元6，以便提供RTL設計32所規定之功能性。在步驟44處，將佈線導體26及佈線連接貫孔28添加至佈置中(此可經執行為所有層之單個步驟的一部分)。在步驟46處，添加滿足由設計規則34所指定之最小貫孔規定需求的電力連接貫孔24。在步驟48處，添加佈置之更高及其他層及組件。
如自第8圖將看出，在添加佈線導體及佈線連接貫孔28的步驟44後執行添加電力連接貫孔24的步驟46。因此，電力連接貫孔24之定 位係回應於佈線連接貫孔28之已建立位置。此使得電力連接貫孔24之定位能夠滿足第2圖所述之最小貫孔間隔需求。
本發明技術亦幫助防止標準單元佈置中的固定貫孔與電網貫孔之間的設計規則違反。為了獲得一些複雜標準單元的有效率佈置，可需要在違反電能軌之間隔規則的情況下置放固定貫孔(貫孔可位於電力貫孔之相同層或不同層上)。在佈線前一直對最終標準單元實例位置未知亦幫助解決此問題。
存在可影響訊號佈線的另一貫孔間隔規則(在示意圖中，不同網/不同層對比不同網/相同層)。本發明技術的動力在於，藉由允許標準單元接腳比先前所允許的更接近於電能軌而允許更小的標準單元設計。此亦不僅在與電能軌貫孔相同的層上，而且在相鄰層上為佈線器提供了自由度。此可改良與標準單元接腳連接並非直接相關的佈線。
如第6圖所示，當根據當前技術形成積體電路以使得電力連接貫孔24之置放係回應於佈線連接貫孔28的已建立位置集合時，此可導致電力連接貫孔之間的不均勻間隔。因此，將第5圖所示之電力連接貫孔24之規則間隔變為第6圖所示之不均勻間隔，在該不均勻間隔情形中在中央位置處缺少貫孔，且因此干擾貫孔之均勻間隔及其相鄰者(用虛線圖示)。此不均勻分佈係佈線連接貫孔28之置放後置放電力連接貫孔24的人為結果。
儘管本文已參看隨附圖式詳細描述本發明之說明性實施例，但應將理解，本發明並不受限於彼等精確實施例，且在不脫離隨附申請專利範圍所定義之本發明之範疇及精神的情況下，可由熟習此項技藝者實行各種變化及修改。

Claims (18)

  1. 一種形成一積體電路之一佈置的方法，該積體電路具有：複數個標準單元，該等標準單元經連接以自一標準單元導體層中的標準單元電力導體汲取電力；以及複數個電網導體，該等電網導體被設置在與該標準單元導體層分隔的一另一層中、重疊該複數個標準單元電力導體之至少部分，該方法包含以下步驟：形成在該積體電路中置放該複數個電網導體的一電網佈置；在該形成一電網佈置步驟後的一佈線步驟，該佈線步驟形成佈線導體及佈線連接貫孔之一佈線佈置，以連接該複數個標準單元之不同部分；以及在該佈線步驟之後的一電網連接步驟，該電網連接步驟形成電力連接貫孔之一電力連接貫孔佈置，以將該複數個電網導體連接至該複數個標準單元電力導體，其中該電網連接步驟係回應於該佈線步驟中所決定的該等佈線連接貫孔之位置，以在滿足與該等佈線連接貫孔的一最小貫孔間隔需求的位置處定位該等電網連接貫孔。
  2. 如請求項1所述之方法，其中該等佈線導體位於該另一層中。
  3. 如請求項1所述之方法，其中在滿足與其他導體的一最小導體間隔需求的位置處形成該等佈線導體。
  4. 如請求項3所述之方法，其中該最小導體間隔需求小於該最小貫孔間隔需求。
  5. 如請求項1所述之方法，其中該複數個佈線導體包含複數個實質平行的線性佈線導體。
  6. 如請求項5所述之方法，其中該複數個電網導體包含複數個實質平行的線性電網導體，該等電網導體被設置為實質上平行於該複數個實質平行的線性佈線導體。
  7. 如請求項6所述之方法，其中該複數個標準單元電力導體包含複數個實質平行的線性標準單元電力導體，該等標準單元電力導體被設置成與該複數個實質平行的線性電網導體實質平行且由該複數個實質平行的線性電網導體重疊，其中該另一層單金屬層位於該複數個實質平行的線性標準單元電力導體上方。
  8. 如請求項1所述之方法，其中該標準單元導體層為該積體電路之一金屬單層。
  9. 如請求項8所述之方法，其中該另一層為該積體電路之一金屬雙層。
  10. 如請求項1所述之方法，其中該複數個標準單元包括該等標準單元電力導體。
  11. 如請求項1所述之方法，包含以下步驟：在該佈線步驟之前，形成在該積體電路中置放該複數個標準單元的一標準單元佈置。
  12. 如請求項1所述之方法，其中一另一最小貫孔間隔需求應用於電網連接貫孔之間的間隔。
  13. 如請求項1所述之方法，包含以下步驟：儲存電腦可讀取資料，該等資料指定供包括該佈線佈置及該電力連接貫孔佈置的該積體電路之製造中使用的該佈線佈置及該電力連接貫孔佈置。
  14. 如請求項13所述之方法，包含以下步驟：使用該電腦可讀取資料控制形成一或更多個遮罩，該等遮罩用於製造包括該佈線佈置及該電力連接貫孔佈置的該積體電路。
  15. 一種非暫時性電腦可讀取儲存媒體，該儲存媒體儲存一電腦程式，該電腦程式用於控制一電腦執行如請求項1所述之方法。
  16. 一種積體電路，該積體電路具有根據如請求項1所述之方法所形成的一佈置。
  17. 一種用於形成一積體電路之一佈置的設備，該設備包含一電腦，該電腦經程式化以執行如請求項1所述之方法。
  18. 一種積體電路，包含：複數個標準單元，該等標準單元經連接以自一標準單元導體層中的標準單元電力導體汲取電力；複數個電網導體，該等電網導體被設置在與該標準單元導體層分隔的一另一層中、重疊該複數個標準單元電力導體之至少部分；一電網佈置，該電網佈置包含該複數個電網導體；佈線導體及佈線連接貫孔，該等佈線導體及佈線連接貫孔連接該複數個標準單元之不同部分，該佈線佈置根據該電網佈置進行佈置；以及電力連接貫孔，該等電力連接貫孔將該複數個電網導體連接至該複數個標準單元電力導體，其中該等電網連接貫孔設置在不同電網連接貫孔之間具有一不均勻間隔的位置處，以便滿足該等電網連接貫孔與該等佈線連接貫孔之一最小貫孔間隔需求。
TW104114172A 2014-06-18 2015-05-04 積體電路內的貫孔佈局 TWI665739B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/307,565 US9454633B2 (en) 2014-06-18 2014-06-18 Via placement within an integrated circuit
US14/307,565 2014-06-18

Publications (2)

Publication Number Publication Date
TW201601223A TW201601223A (zh) 2016-01-01
TWI665739B true TWI665739B (zh) 2019-07-11

Family

ID=54869885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114172A TWI665739B (zh) 2014-06-18 2015-05-04 積體電路內的貫孔佈局

Country Status (3)

Country Link
US (2) US9454633B2 (zh)
KR (1) KR102255052B1 (zh)
TW (1) TWI665739B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842184B2 (en) * 2015-09-11 2017-12-12 Globalfoundries Inc. Method, apparatus and system for using hybrid library track design for SOI technology
US10672709B2 (en) * 2016-12-12 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd Power grid, IC and method for placing power grid
US10593701B2 (en) 2017-03-02 2020-03-17 Samsung Electronics Co., Ltd. Semiconductor device including a gate pitch and an interconnection line pitch and a method for manufacturing the same
US10651201B2 (en) 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
US10366199B2 (en) * 2017-04-11 2019-07-30 Qualcomm Incorporated Cell-based power grid (PG) architecture
KR102451155B1 (ko) * 2017-09-28 2022-10-05 삼성전자주식회사 반도체 장치의 설계 방법 및 시스템
CN115659901B (zh) * 2022-09-07 2023-07-07 上海为旌科技有限公司 一种芯片物理设计的距离布线优化方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040044983A1 (en) * 2002-08-30 2004-03-04 Dillon Michael N. Method of using filller metal for implementing changes in an integrated circuit design

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192314B1 (en) 1998-03-25 2001-02-20 Navigation Technologies Corp. Method and system for route calculation in a navigation application
JP5293939B2 (ja) * 2007-07-25 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置
US8063415B2 (en) * 2007-07-25 2011-11-22 Renesas Electronics Corporation Semiconductor device
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040044983A1 (en) * 2002-08-30 2004-03-04 Dillon Michael N. Method of using filller metal for implementing changes in an integrated circuit design

Also Published As

Publication number Publication date
US20170062404A1 (en) 2017-03-02
TW201601223A (zh) 2016-01-01
US10204894B2 (en) 2019-02-12
US9454633B2 (en) 2016-09-27
US20150370953A1 (en) 2015-12-24
KR102255052B1 (ko) 2021-05-24
KR20150145181A (ko) 2015-12-29

Similar Documents

Publication Publication Date Title
TWI665739B (zh) 積體電路內的貫孔佈局
US9563731B2 (en) Cell boundaries for self aligned multiple patterning abutments
US7647574B2 (en) Basic cell design method for reducing the resistance of connection wiring between logic gates
US6748579B2 (en) Method of using filler metal for implementing changes in an integrated circuit design
US8495547B2 (en) Providing secondary power pins in integrated circuit design
TWI677957B (zh) 積體電路中的電力網導體放置
US7831949B2 (en) Method of designing semiconductor integrated circuit, designing apparatus, semiconductor integrated circuit system, semiconductor integrated circuit mounting substrate, package and semiconductor integrated circuit
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
US20090217228A1 (en) Method of making an integrated circuit using pre-defined interconnect wiring
US7003748B1 (en) Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
JP2007052591A (ja) 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム
CN103972157A (zh) 用于多重图案化技术的导线布线
US20150370946A1 (en) Method of density-controlled floorplan design for integrated circuits and integrated circuits
US20100270671A1 (en) Manipulating fill patterns during routing
US10990741B2 (en) Multiple patterning method and system for implementing the method
US20210173999A1 (en) Electrical circuit design using cells with metal lines
JP2004031389A (ja) 半導体回路設計方法、半導体回路設計装置、プログラム及び半導体装置
JP4728944B2 (ja) 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置
US7003750B2 (en) Topology based wire shielding generation
JP6328974B2 (ja) 半導体装置及び半導体装置の設計手法
CN104050315B (zh) 集成电路设计中的通孔嵌入
US20210109999A1 (en) Via Coloring Methods and Systems
US20150052492A1 (en) Routing method
JP4628709B2 (ja) 半導体集積回路のレイアウト設計方法
Ratna et al. A post-routing stage IR drop reduction technique with less routing resources