KR20150145181A - 집적회로 내부의 비아 배치 - Google Patents

집적회로 내부의 비아 배치 Download PDF

Info

Publication number
KR20150145181A
KR20150145181A KR1020150081610A KR20150081610A KR20150145181A KR 20150145181 A KR20150145181 A KR 20150145181A KR 1020150081610 A KR1020150081610 A KR 1020150081610A KR 20150081610 A KR20150081610 A KR 20150081610A KR 20150145181 A KR20150145181 A KR 20150145181A
Authority
KR
South Korea
Prior art keywords
conductors
routing
power
standard cell
layout
Prior art date
Application number
KR1020150081610A
Other languages
English (en)
Other versions
KR102255052B1 (ko
Inventor
마릴린 웨인 프레데릭 주니어
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20150145181A publication Critical patent/KR20150145181A/ko
Application granted granted Critical
Publication of KR102255052B1 publication Critical patent/KR102255052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

표준 셀들(6) 내부에 전력망 도체들(22)과 표준셀 전력 도체들(20) 사이에 전력 접속 비아들(24)을 형성하는 전력망 접속단계를 행하기 전에, 루팅 도체들(26) 및 루팅 접속 비아들(28)의 레이아웃을 형성하는 루팅단계를 행함으로써 집적회로 레이아웃(2)이 형성된다. 이와 같은 구성은, 루팅 접속 비아들의 배치에 있어서 유연성 증진을 허용하면서도 최소 비아 간격 요구가 만족될 수 있도록 한다.

Description

집적회로 내부의 비아 배치{VIA PLACEMENT WITHIN AN INTEGRATED CIRCUIT}
본 발명은 집적회로 분야에 관한 것이다. 특히, 본 발명은, 집적회로의 레이아웃의 형성과 집적회로의 레이아웃 내부의 도체들 사이의 비아의 배치에 관한 것이다.
표준 셀들의 라이브러리와, 타겟 제조공정에 대한 설계 규칙 및 형성하려는 집적회로의 기능 설명(예를 들면, 집적회로의 레지스터 전송 언어(registered transfer language: RTL)) 모두에 응답하여 도구들의 시스템을 이용하여 집적회로에서 사용되는 마스크를 형성함으로써 집적회로의 레이아웃을 형성하는 것이 알려져 있다. 일반적으로, 집적회로의 표준 셀들에게 전력을 제공하기 위해 사용될 전력망(power grid)은 집적회로 합성의 평면 계획(floor planning) 단계 중에 준비된다. 이와 같은 전력망은 일반적으로 전력망에 속하는 도체들과 비아들 모두를 포함한다. 이들 비아는 표준 셀들의 서로 다른 부분들을 전원에 접속하는 한 개의 층에 있는 전력망 도체들과 다른 층에 있는 표준셀 전력 도체들 사이에 접속된다.
제조공정과 관련된 설계 규칙들 중에서 한가지는 최소의 비아 간격 요구이다. 일부 프로세스에서, 이와 같은 최소 비아 간격 요구는, 전력 공급 및 신호 루팅(signal routing)에 사용되는 도체들(트랙들/배선들) 사이의 최소 분리보다 큰 최소 비아 분리에 대응할 수 있다. 따라서, 최소 비아 간격 요구는, 인접하는 도체들 내부의 비아들의 존재로 인해 도체를 따라 비아가 배치되는 위치의 자유도를 제한할 수 있다.
일면에 따르면, 본 발명은,
표준셀 도체층에 있는 표준셀 전력 도체들로부터 전력을 이끌기 위해 접속된 복수의 표준 셀들과,
상기 표준셀 도체층으로부터 분리된 또 다른 층에 있는 상기 복수의 표준셀 전력 도체들의 적어도 일부와 중첩하여 배치되는 복수의 전력망 도체들을 갖는 집적회로의 레이아웃 형성방법으로서,
루팅 도체들과 루팅 접속 비아들의 루팅 레이아웃을 형성하여 상기 복수의 표준 셀들의 서로 다른 부분들을 접속하는 루팅단계와,
상기 루팅단계 이후에, 전력 접속 비아들의 전력 접속 비아 레이아웃을 형성하여 상기 복수의 전력망 도체들을 상기 복수의 표준셀 전력 도체들에 접속하는 전력망 접속단계를 포함하고,
상기 전력망 접속단계는, 상기 루팅단게에서 결정된 상기 루팅 접속 비아들의 위치에 응답하여, 상기 루팅 접속 비아들로부터 최소 비아 간격 요구를 만족하는 위치들에 상기 전력망 접속 비아들을 배치하는, 레이아웃 형성방법을 제공한다.
본 발명은, 루팅 도체들과 루팅 접속 비아들의 루팅 레이아웃을 제공하는 루팅단계 이전에 전력망 도체들과 전력 접속 비아 레이아웃이 형성될 때 일어날 수 있는 문제를 인식하고 이 문제를 해소한다. 특히, 전력 접속 비아들의 존재는 루팅 접속 비아들을 배치하는 자유도를 제한할 수도 있다. 이와 같은 구성은 효율적인 루팅 해결책을 달성함에 있어서 곤란을 일으킬 수 있다. 본 발명은, 루팅 도체들과 루팅 접속 비아들의 루팅 레이아웃이 형성된 루팅단계 이후까지 전력 접속 비아 레이아웃을 형성하는 단계를 이동함으로써 이와 같은 문제를 해소한다. 일반적으로 전력 접속 비아들이 배치됨에 있어서 더 큰 자유도가 존재하므로, 루팅 접속 비아들보다도, 최소 비아 간격 요구를 만족하면서도 만족스럽게 기능하는 위치에 전력 접속 비아들을 배치하는 것이 더 용이하다. 이와 같은 구성은 더욱 더 효율적인 루팅 레이아웃이 달성될 수 있도록 한다.
일부 실시예에서, 루팅 도체들은 전력망 도체들을 더 포함하는 상기 또 다른 층 내부에 존재한다. 전력망 도체들은 다른 표준셀 도체층에 있는 표준셀 도체들과 중첩한다/이 표준셀 도체들 위에 놓인다. 일반적으로, 표준셀 도체층은 집적회로 내부의 금속 1 층이어도 되고, 전력망 도체들과 루팅 도체들 모두를 포함하는 상기 또 다른 층이 금속 2 층이어도 된다.
전술한 것과 같이, 전력망 접속단계는 루팅 접속 비아들의 위치에 응답하여 전력망 접속 비아들을 배치한다. 더구나, 루팅 도체들은 다른 도체들로부터 최소 도체 간격 요구를 만족하는 위치에 형성된다. 이것은 다른 루팅 도체들로부터의 간격이거나 동일한 층에 형성된 전력망 도체들로부터의 간격일 수 있다. 최소 도체 간격 요구는 일부 실시예에서는 최소 비아 간격 요구보다 작아도 된다.
다양한 도체들이 다양한 형상을 가질 수 있다는 것은 자명하지만, 다수의 최근의 소형 기하구조에서는, 도체들이 거의 평행한 선형 도체들로 형성되는데, 이와 같은 도체들이 소형의 기하구조 크기로 더욱 더 신뢰할 수 있게 형성되기 때문이다. 루팅 도체들, 표준셀 전력 도체들과 전력망 도체들은 모두 서로 평행해도 된다.
일부 실시예에서, 레이아웃 형성방법은, 집적회로의 제조에 사용되는 루팅 레이아웃 및 전력 접속 비아 레이아웃을 명시하는 컴퓨터 판독가능한 데이터를 기억하는 단계를 포함한다. 이와 같은 컴퓨터 판독가능한 데이터는 비일시적인 컴퓨터 판독가능한 매체에 기억되어도 된다. 이와 같은 컴퓨터 판독가능한 데이터를 사용하여, 루팅 레이아웃 및 전력 접속 비아 레이아웃을 포함하는 집적회로를 제조하기 위한 한 개 이상의 마스크를 형성할 수도 있다.
또 다른 일면에 따르면, 본 발명은,
표준셀 도체층 내부의 표준셀 전력 도체들로부터 전력을 이끌기 위해 접속된 복수의 표준 셀들과,
상기 표준셀 도체층으로부터 분리된 또 다른 층에 있는 상기 복수의 표준셀 전력 도체들의 적어도 일부와 중첩하여 배치된 복수의 전력망 도체들과,
상기 복수의 표준 셀들의 서로 다른 부분들을 접속하는 루팅 도체들 및 루팅 접속 비아들과,
상기 복수의 전력망 도체들을 상기 복수의 표준셀 전력 도체들에 접속하는 전력 접속 비아들을 구비하고,
상기 전력망 접속 비아들은, 상기 루팅 접속 비아들로부터 상기 전력망 접속 비아들의 최소 비아 간격 요구를 만족하도록 서로 다른 전력망 접속 비아들 사이에 불균일한 간격을 갖는 위치에 배치되는, 집적회로를 제공한다.
전술한 기술을 사용하여 형성된 집적회로의 특징은, 전력망 접속 비아들이 루팅 접속 비아들로부터 전력망 접속 비아들의 최소 비아 간격 요구를 만족하도록 불균일한 간격을 갖는 위치에 배치된다는 것이다. 전력망 접속 비아들이 루팅 접속 비아들 앞에 형성되는 경우에는, 전력망 접속 비아들이 루팅 접속 비아들의 존재에 의해 영향을 받지 않으므로, 전력망 접속 비아들이 보통 균일한 간격을 갖게 된다. 그러나, 루팅 접속 비아들이 이미 배치되어 있으면, 전력 접속 비아들 사이의 불균일한 간격이 발생하여, 최소의 비아 간격 요구의 위반을 피하게 된다.
본 발명의 전술한 목적, 특징 및 이점은 다음의 첨부도면을 참조하여 주어지는 이하의 예시적인 실시예의 상세한 설명으로부터 명백해질 것이다.
도 1은 복수의 표준 셀의 레이아웃을 사용하여 형성된 집적회로를 개략적으로 나타낸 것이다.
도 2는 최소 비아 간격 요구를 개략적으로 나타낸 것이다.
도 3은 표준 셀에 대한 표준셀 전력 도체들을 개략적으로 나타낸 것이다.
도 4는 표준 셀에 대한 전력망 도체들과 전력 접속 비아들을 개략적으로 나타낸 것이다.
도 5는 루팅 접속 비아가 형성되는 것을 방지하는 최소 비아 간격 요구를 개략적으로 나타낸 것이다.
도 6은 전력 접속 비아들의 배치를 변경하는 최소 비아 간격 요구를 개략적으로 나타낸 것이다.
도 7은 집적회로에 대한 전자 설계 자동화(EDA) 처리를 개략적으로 나타낸 것이다.
도 8은 집적회로의 레이아웃 형성 내부의 스텝들을 개략적으로 나타낸 흐름도이다.
도 1은 어레이로 배치된 복수의 표준 셀들(6)을 포함하는 집적회로(2)를 개략적으로 나타낸 것이다. 전력망 도체들(8)이 집적회로를 통과하여 표준 셀들에게 전력을 공급한다. 전력망 도체들은 VDD 전압과 접지 전압에 대한 접속을 제공한다.
이때, 표준 셀들이 고정된 높이와 변동하는 폭을 갖는다는 것은 자명한데, 예를 들면, 표준 셀들은 모두, 예를 들어 6개의 트랙의 폭, 또는 트랙 피치 P의 다른 배수의 폭을 가져도 된다.
도 2는 최소 비아 간격 요구를 개략적으로 나타낸 것이다. 도시된 것과 같이, 2개의 인접한 도체(트랙들/배선들) 10, 12가 거의 평행한 선형 도체들로서 형성된다. 이들 도체는, 최소 도체 간격을 갖고, 거의 이 최소 도체 간격으로 배치되어 집적회로 레이아웃의 밀도를 향상시킨다. 비아(14)가 도체 10 내부에 배치될 때, 최소 비아 간격 요구로 인해, 도체 12 내부의 영역 16 내에 비아가 배치되지 않게 된다. 루팅 전속 비아들이 효율적인 표준 셀 레이아웃을 위해 특정한 위치들에 배치될 필요가 있기 때문에 이것은 곤란을 일으킬 수 있으며, 인접하는 전력 접속 비아들의 존재가 최소 비아 간격 요구로 인해 원하는 루팅 접속 비아들의 배치를 금지할 수 있다.
도 3은 표준 셀의 경계(18)를 개략적으로 나타낸 것이다. 도체들이 중심에 형성된 복수의 트랙 라인들이 이 표준 셀을 통과한다. 이들 도체들은 다양한 금속층들에 존재하여도 되지만, 이들 트랙 라인 위치들 위에 놓이도록 형성되어, 도체들 사이에서 비아들을 이용한 접속이 이루어진다. 도 3에 도시된 표준 셀 경계(18)는 그것의 상부 및 하부 모서리의 표준셀 전력 도체들(20)을 갖는다. 이들 전력 도체들은, 본 실시예에서는 금속 1 층인 표준셀 도체층으로 형성된다.
도 4는 표준셀 전력 도체들(20) 위에 놓이는 또 다른 층(본 실시예에서는 금속 2 층)에 배치된 전력망 도체들(22)을 포함하는 레이아웃의 형성을 개략적으로 나타낸 것이다. 그후, 전력망 도체들(22) 및 표준셀 전력 도체들(20) 사이에 뻗어 전력 도체 비아들(24)이 형성된다. 따라서, VDD 또는 접지로부터 전력망 도체들(22), 전력 접속 비아들(24) 및 표준셀 전력 도체들(20)을 통과하여 표준 셀 경계(18) 내부에 포함된 표준 셀 내부의 회로 소자들에 도달하여 경계(18) 내부의 표준 셀에 전력이 공급된다.
도 5는 전력 접속 비아들의 레이아웃이 형성된 후 최소 비아 간격 요구가 적용될 때 이 최소 비아 간격 요구가 원하는 위치에의 루팅 접속 비아들의 배치를 어떻게 제한할 수 있는지를 개략적으로 나타낸 것이다. 특히, 도시된 것과 같이, 전력 접속 비아들(24)은, 금속 21 층 내부의 전력망 도체(22)와 금속 1 층 내부의 하부에 놓인 표준셀 전력 도체(20) 사이의 접속을 제공하기 위해 배치되었다. 그 결과, 금속 1 층 내부의 핀 커넥터에 접속하도록 도시된 것과 같이 배치되는 것이 바람직한 루팅 커넥터(26)가 원하는 루팅 접속 비아로서 설치되는 것이 불가능한데, 이 이유는 이미 제 위치에 놓인 전력 접속 비아들(24)에 대해 최소 비아 간격 요구의 위반을 일으킬 수 있기 때문이다.
도 6은 전력 접속 비아(24)에 대한 레이아웃을 형성하기 전에 루팅 도체(26) 및 루팅 도체 비아(28)가 배치되는 경우의 결과를 개략적으로 나타낸 것이다. 이 경우에는, 최소 비아 간격 요구로 인해, 도 5에 도시된 실시예에서 전력 접속 비아에 의해 이전에 점유된 전력망 도체(22) 내부의 중앙 위치에 전력 접속 비아를 배치하는 것이 더 이상 가능하지 않다. 그러나, 도 6의 실시예에서 최소 비아 간격 요구를 만족하면서 배치할 수 있는 2개의 전력 접속 비아들(24)을 사용하여 전력을 공급하는 것이 여전히 충분하므로, 이 전력 접속 비아의 생략은 중요한 것은 아니다. 전력망 접속 비아들 그 자체들 사이에 최소 간격 요구가 존재해도 된다. 이와 같은 요구는 이전에 설명한 요구와 다른데, 즉 이와 같은 요구는 전력망들 사이 및/또는 층들 사이보다는 동일한 전력망 및 동일한 층에 있는 비아들을 고려할 때에는 다를 수 있다.
이때, 전술한 예에서 나타낸 다양한 도체(트랙들/비아들)는 거의 평행한 선형 도체들의 형태를 갖는다는 것을 알 수 있다. 이것들은 최근의 소형 프로세스 기하구조로 더욱 용이하게 형성된다. 도체들과 관련된 최소 도체 간격 요구가 존재하며, 이와 같은 최소 도체 간격 요구를 만족하도록 도체들/트랙 피치 P가 선택된다. 본 실시예에서의 최소 도체 간격 요구는 최소 비아 간격 요구보다 작다.
도 7은 전자 설계 자동화 시스템을 개략적으로 나타낸 것이다. 이와 같은 시스템은 집적회로 설계 및 제조 분야에서는 익숙하다. 일반적으로 범용 컴퓨터 상에서 실행되는 컴퓨터 프로그램의 형태를 갖는 합성 도구는 표준 셀 라이브러리(30), RTL(register transfer language) 설계(32) 및 설계 규칙들의 세트(34)의 형태로 입력을 수신한다. 표준 셀 라이브러리(30)는, RTL 설계(32)에서 명시된 기능적으로 정의된 집적회로 설계를 형성할 수 있도록 하는 구성 블록들(building blocks)을 제공하는 것으로 생각할 수 있다. 설계 규칙들(34)은 전술한 것과 같은 최소 비아 간격 요구 및 최소 도체 간격 요구 등의 인자를 명시한다. 설계 규칙들(34)은 일반적으로 다수의 추가적인 요구들을 더 포함한다. 합성 도구(36)의 출력은 마스크들을 형성하기 위한 데이터의 형태를 갖는 마스크들(38)을 포함한다. 마스크들은 입력들 30, 32 및 34에 따라 집적회로의 제조시에 사용된다.
도 8은 집적회로의 레이아웃의 형성을 개략적으로 나타낸 흐름도이다. 스텝 40에서는, 전력망 도체들(22)의 레이아웃을 포함하는 집적회로의 평면 계획의 레이아웃이 수립된다. 스텝 42에서는, 표준 셀들(6)이 평면 계획 내부의 제 위치에 배치되어 RTL 설계(32)에 의해 명시된 기능을 제공한다. 스텝 44에서는, 루팅 도체들(26) 및 루팅 접속 비아들(28)이 레이아웃에 추가된다(이것은 모든 층들의 단일 스텝의 일부로서 행해져도 된다). 스텝 46에서는, 설계 규칙들(34)에 의해 명시된 최소 비아 명시 간격 요구를 만족하면서 전력 접속 비아들(24)이 추가된다. 스텝 48에서는, 레이아웃의 상위 층들 및 추가 층들과 부품들이 추가된다.
도 8에서 알 수 있는 것과 같이, 전력 접속 비아들(24)을 추가하는 스텝 46이 루팅 도체들과 루팅 접속 비아들(28)을 추가하는 스텝 44 이후에 행해진다. 따라서, 이미 수립된 루팅 접속 비아들(28)의 위치에 응답하여 전력 접속 비아들(24)의 위치지정이 행해진다. 이와 같은 구성은 전력 접속 비아들(24)의 배치가 도 2에서 언급한 최소 비아 간격 요구를 만족하게 할 수 있다.
또한, 본 발명은, 표준 셀 레이아웃의 고정된 비아들과 전력망 비아들 사이의 설계 규칙 위반을 방지하도록 돕는다. 일부의 복잡한 표준 셀들에 대한 효율적인 레이아웃을 얻기 위해, 전력 레일의 간격 규칙 위반 내에 고정된 비아를 배치하는 것이 필요할 수도 있다(비아는 전력 비아와 동일한 층이거나 다른 층에 놓일 수 있다). 루팅 후까지는 최종적인 표준 셀 인스턴스 위치를 알지 못하므로, 이것은 이와 같은 문제를 해소하는데 도움이 된다.
신호 루팅에 영향을 미칠 수 있는 또 다른 비아 간격 규칙(도면에서 서로 다른 전력망/서로 다른 층 대 서로 다른 전력망/동일한 층)이 존재한다. 본 발명의 목적은 이전에 허용된 것보다 표준 셀 핀들을 전력 레일들에 더 근접하게 되도록 허용함으로써 더 작은 표준 셀 설계를 허용하는 것이다. 또한, 본 발명은 전력 레일 비아들과 동일한 층에서 뿐만 아니라 인접한 층들에서도 라우터 자유(router freedom)를 제공한다. 이와 같은 구성은 표준 셀 핀 접속에 직접 관련되지 않은 루팅을 향상시킬 수 있다.
도 6에 도시된 것과 같이, 전력 접속 비아들(24)의 배치가 루팅 접속 비아들(28)에 대한 이미 수립된 위치들의 세트에 응답하도록 집적회로가 본 발명에 따라 형성되면, 전력 접속 비아들 사이에 불균일한 간격이 발생될 수 있다. 따라서, 도 5에 도시된 전력 접속 비아들(24)의 규칙적인 간격이 도 6에 도시된 것과 같은 불균일한 간격으로 변화되어, 중앙의 위치에 없어진 비아가 존재하고, 이에 따라 비아들과 그것들의 인접한 부분(점선으로 도시)의 균일한 간격이 와해된다. 이와 같은 불균일한 배치는 루팅 접속 비아들(28)의 배치 이후에 전력 접속 비아들(24)을 배치하는 것이 결점이다.
본 발명의 예시적인 실시예들을 첨부도면을 참조하여 상세히 설명하였지만, 본 발명은 이들 실시예에 한정되지 않으며, 청구범위에 기재된 본 발명의 보호범위 및 사상을 벗어나지 않으면서 본 발명이 속한 기술분야의 당업자에 의해 다양한 변화 및 변경이 행해질 수 있다는 것은 자명하다.

Claims (19)

  1. 표준셀 도체층에 있는 표준셀 전력 도체들로부터 전력을 이끌기 위해 접속된 복수의 표준 셀들과,
    상기 표준셀 도체층으로부터 분리된 또 다른 층에 있는 상기 복수의 표준셀 전력 도체들의 적어도 일부와 중첩하여 배치되는 복수의 전력망 도체들을 갖는 집적회로의 레이아웃 형성방법으로서,
    루팅 도체들과 루팅 접속 비아들의 루팅 레이아웃을 형성하여 상기 복수의 표준 셀들의 서로 다른 부분들을 접속하는 루팅단계와,
    상기 루팅단계 이후에, 전력 접속 비아들의 전력 접속 비아 레이아웃을 형성하여 상기 복수의 전력망 도체들을 상기 복수의 표준셀 전력 도체들에 접속하는 전력망 접속단계를 포함하고,
    상기 전력망 접속단계는, 상기 루팅단계에서 결정된 상기 루팅 접속 비아들의 위치에 응답하여, 상기 루팅 접속 비아들로부터 최소 비아 간격 요구를 만족하는 위치들에 상기 전력망 접속 비아들을 배치하는, 레이아웃 형성방법.
  2. 제 1항에 있어서,
    상기 루팅 도체들은 상기 또 다른 층에 존재하는 레이아웃 형성방법.
  3. 제 1항에 있어서,
    상기 루팅 도체들은 다른 도체들로부터 최소 도체 간격 요구를 만족하는 위치에 형성되는 레이아웃 형성방법.
  4. 제 3항에 있어서,
    상기 최소 도체 간격 요구는 상기 최소 비아 간격 요구보다 작은 레이아웃 형성방법.
  5. 제 1항에 있어서,
    상기 복수의 루팅 도체들은 복수의 평행한 선형 루팅 도체들을 구비한 레이아웃 형성방법.
  6. 제 5항에 있어서,
    상기 복수의 전력망 도체들은, 상기 복수의 평행한 선형 루팅 도체들과 평행하게 배치된 복수의 평행한 선형 전력망 도체들을 구비한 레이아웃 형성방법.
  7. 제 6항에 있어서,
    상기 복수의 표준셀 전력 도체들은, 상기 복수의 평행한 선형 전력망 도체들과 평행하게 배치되고 상기 복수의 평행한 선형 전력망 도체들에 의해 복수의 평행한 선형 표준셀 전력 도체들 위의 상기 또 다른 층의 금속 1 층과 중첩되는 상기 복수의 평행한 선형 표준셀 전력 도체들을 구비한 레이아웃 형성방법.
  8. 제 1항에 있어서,
    상기 표준셀 도체층은 상기 집적회로의 금속 1 층인 레이아웃 형성방법.
  9. 제 8항에 있어서,
    상기 또 다른 층은 상기 집적회로의 금속 2 층인 레이아웃 형성방법.
  10. 제 1항에 있어서,
    상기 복수의 표준 셀은 상기 표준셀 전력 도체들을 구비한 레이아웃 형성방법.
  11. 제 1항에 있어서,
    상기 루팅단계 전에, 상기 집적회로 내부에 상기 복수의 표준 셀들을 배치하는 표준셀 레이아웃을 형성하는 단계를 포함하는 레이아웃 형성방법.
  12. 제 1항에 있어서,
    상기 루팅단계 전에, 상기 집적회로 내부에 상기 복수의 전력망 도체들을 배치하는 전력망 레이아웃을 형성하는 단계를 포함하는 레이아웃 형성방법.
  13. 제 1항에 있어서,
    전력망 접속 비아들 사이의 간격에 또 다른 최소 비아 간격 요구가 적용되는 레이아웃 형성방법.
  14. 제 1항에 있어서,
    루팅 레이아웃 및 전력 접속 비아 레이아웃을 포함하는 상기 집적회로의 제조시에 사용되는 상기 루팅 레이아웃 및 상기 전력 접속 비아 레이아웃을 명시하는 컴퓨터 판독가능한 데이터를 기억하는 단계를 포함하는 레이아웃 형성방법.
  15. 제 14항에 있어서,
    상기 컴퓨터 판독가능한 데이터를 이용하여, 상기 루팅 레이아웃 및 상기 전력 접속 비아 레이아웃을 포함하는 상기 집적회로를 제조하기 위한 1개 이상의 마스크들의 형성을 하는 단계를 포함하는 레이아웃 형성방법.
  16. 청구항 1에 기재된 방법을 컴퓨터가 행하도록 제어하는 컴퓨터 프로그램을 기억한 비일시적인 컴퓨터 판독가능한 기억매체.
  17. 청구항 1에 기재된 방법에 따라 형성된 레이아웃을 갖는 집적회로.
  18. 집적회로의 레이아웃을 형성하고, 청구항 1에 기재된 방법을 행하도록 프로그래밍된 컴퓨터를 구비한 레이아웃 형성장치.
  19. 표준셀 도체층 내부의 표준셀 전력 도체들로부터 전력을 이끌기 위해 접속된 복수의 표준 셀들과,
    상기 표준셀 도체층으로부터 분리된 또 다른 층에 있는 상기 복수의 표준셀 전력 도체들의 적어도 일부와 중첩하여 배치된 복수의 전력망 도체들과,
    상기 복수의 표준 셀들의 서로 다른 부분들을 접속하는 루팅 도체들 및 루팅 접속 비아들과,
    상기 복수의 전력망 도체들을 상기 복수의 표준셀 전력 도체들에 접속하는 전력 접속 비아들을 구비하고,
    상기 전력망 접속 비아들은, 상기 루팅 접속 비아들로부터 상기 전력망 접속 비아들의 최소 비아 간격 요구를 만족하도록 서로 다른 전력망 접속 비아들 사이에 불균일한 간격을 갖는 위치에 배치되는, 집적회로.
KR1020150081610A 2014-06-18 2015-06-10 집적회로 내부의 비아 배치 KR102255052B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/307,565 2014-06-18
US14/307,565 US9454633B2 (en) 2014-06-18 2014-06-18 Via placement within an integrated circuit

Publications (2)

Publication Number Publication Date
KR20150145181A true KR20150145181A (ko) 2015-12-29
KR102255052B1 KR102255052B1 (ko) 2021-05-24

Family

ID=54869885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150081610A KR102255052B1 (ko) 2014-06-18 2015-06-10 집적회로 내부의 비아 배치

Country Status (3)

Country Link
US (2) US9454633B2 (ko)
KR (1) KR102255052B1 (ko)
TW (1) TWI665739B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037046A (ko) * 2017-09-28 2019-04-05 삼성전자주식회사 반도체 장치의 설계 방법 및 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842184B2 (en) * 2015-09-11 2017-12-12 Globalfoundries Inc. Method, apparatus and system for using hybrid library track design for SOI technology
US10672709B2 (en) * 2016-12-12 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd Power grid, IC and method for placing power grid
US10593701B2 (en) 2017-03-02 2020-03-17 Samsung Electronics Co., Ltd. Semiconductor device including a gate pitch and an interconnection line pitch and a method for manufacturing the same
US10651201B2 (en) 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
US10366199B2 (en) 2017-04-11 2019-07-30 Qualcomm Incorporated Cell-based power grid (PG) architecture
CN115659901B (zh) * 2022-09-07 2023-07-07 上海为旌科技有限公司 一种芯片物理设计的距离布线优化方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090012136A (ko) * 2007-07-25 2009-02-02 가부시끼가이샤 르네사스 테크놀로지 반도체 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192314B1 (en) 1998-03-25 2001-02-20 Navigation Technologies Corp. Method and system for route calculation in a navigation application
US6748579B2 (en) * 2002-08-30 2004-06-08 Lsi Logic Corporation Method of using filler metal for implementing changes in an integrated circuit design
US8063415B2 (en) * 2007-07-25 2011-11-22 Renesas Electronics Corporation Semiconductor device
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090012136A (ko) * 2007-07-25 2009-02-02 가부시끼가이샤 르네사스 테크놀로지 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037046A (ko) * 2017-09-28 2019-04-05 삼성전자주식회사 반도체 장치의 설계 방법 및 시스템

Also Published As

Publication number Publication date
KR102255052B1 (ko) 2021-05-24
US10204894B2 (en) 2019-02-12
TW201601223A (zh) 2016-01-01
US20170062404A1 (en) 2017-03-02
US9454633B2 (en) 2016-09-27
TWI665739B (zh) 2019-07-11
US20150370953A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
KR20150145181A (ko) 집적회로 내부의 비아 배치
KR102593720B1 (ko) 집적회로 설계 및/또는 제조
US9563731B2 (en) Cell boundaries for self aligned multiple patterning abutments
CN104769594B (zh) 具有堵塞点的硬宏、包括该硬宏的集成电路和用于布线穿过硬宏的方法
US6748579B2 (en) Method of using filler metal for implementing changes in an integrated circuit design
US9396301B1 (en) Method, system, and computer program product for interconnecting circuit components with track patterns for electronic circuit designs
US8495547B2 (en) Providing secondary power pins in integrated circuit design
TWI677957B (zh) 積體電路中的電力網導體放置
KR101460448B1 (ko) 이중 패터닝 기술들을 위한 물리 결정 경계 상호접속 피처들을 생성하기 위한 시스템 및 방법
US20090217228A1 (en) Method of making an integrated circuit using pre-defined interconnect wiring
CN103972157A (zh) 用于多重图案化技术的导线布线
US9785740B2 (en) Computer implemented system and method for modifying a layout of standard cells defining a circuit component
US20170083654A1 (en) Cell layout of semiconductor device
US20100270671A1 (en) Manipulating fill patterns during routing
US10990741B2 (en) Multiple patterning method and system for implementing the method
CN114730353A (zh) 使用具有金属线的单元进行电路设计
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US7003750B2 (en) Topology based wire shielding generation
US11900041B2 (en) Via coloring methods and systems
CN104050315B (zh) 集成电路设计中的通孔嵌入
JP2006024671A (ja) 半導体集積回路のレイアウト設計システムおよびレイアウト設計方法
JP5035003B2 (ja) 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム
JP2007072832A (ja) 集積回路の電源配線設計方法及びシステム
KR20200079173A (ko) 반도체 집적 회로 레이아웃 설계 방법
JP3578615B2 (ja) 半導体集積回路のレイアウト方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant