JP2007142282A - 集積回路のレイアウト方法及びコンピュータプログラム - Google Patents
集積回路のレイアウト方法及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2007142282A JP2007142282A JP2005336279A JP2005336279A JP2007142282A JP 2007142282 A JP2007142282 A JP 2007142282A JP 2005336279 A JP2005336279 A JP 2005336279A JP 2005336279 A JP2005336279 A JP 2005336279A JP 2007142282 A JP2007142282 A JP 2007142282A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- decoupling
- virtual
- functional
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】予め各機能セル毎に必要なデカップリング容量の値を算出し(S26)、機能セル及び算出した値のデカップリング容量の配置に必要な配置領域を有する仮想セルを作成し(S28)、仮想セルをチップ内に配置し(S30)、その後に仮想セルの配置領域にデカップリング容量セルを配置する(S31)。
【選択図】図5
Description
(実施の形態1)
図1は、本発明に係る半導体集積回路のレイアウトを示す模式的平面図であり、ロジックセルが複数レイアウトされている部分を一部拡大して図示してある。図において20は半導体集積回路であり、半導体集積回路20には、フリップフロップ及びクロックバッファ等の常にクロックと共に動作し、ノイズの発生源になりやすいロジックセル1と、フリップフロップ間に配され、フリップフロップ間に伝達される信号の論理演算を行うNAND及びNOR等のノイズの発生源になりにくいロジックセル2とが半導体チップ上に多数配されている。
実施の形態1においては、予め仮想セル10を含んだセルライブラリ57を作成し、レイアウト工程において仮想セル10のシュリンクを行ったが、実施の形態2においては、予めセルライブラリ57を作成せず、レイアウト工程においてロジックセル1に配置領域5を付加して仮想セル10の作成を行う。図10は、本発明の実施の形態2に係るレイアウト工程を示すフローチャートである。
3 グローバル配線
4 デカップリング容量セル
5 配置領域
10 仮想セル
20 半導体集積回路
50 CPU
54 記憶装置
55 プログラム
56 回路データ
57 セルライブラリ
Claims (10)
- 複数の機能セルを配置する集積回路のレイアウト方法において、
各機能セルに必要なデカップリング容量の値を算出するステップと、
該ステップで算出された値のデカップリング容量の配置に必要な配置領域及び前記機能セルを有する仮想セルを作成するステップと、
前記仮想セルを配置するステップと、
前記仮想セルの配置領域にデカップリング容量を配置するステップと
を備えることを特徴とする集積回路のレイアウト方法。 - 複数の機能セルを配置する集積回路のレイアウト方法において、
各機能セルに必要なデカップリング容量の値を算出するステップと、
該ステップで算出された値のデカップリング容量及び前記機能セルを有する仮想セルを作成するステップと、
前記仮想セルを配置するステップと
を備えることを特徴とする集積回路のレイアウト方法。 - 前記仮想セルを作成するステップより以前に、
所定の値のデカップリング容量又は所定の大きさの配置領域が付加された機能セルを含むセルライブラリを作成するステップを備え、
前記仮想セルを作成するステップは、前記セルライブラリに含まれる前記機能セルに付加された前記所定の値のデカップリング容量又は前記所定の大きさの配置領域を、必要なデカップリング要領の値に応じて削減し、前記仮想セルを作成する請求項1又は請求項2に記載の集積回路のレイアウト方法。 - 前記仮想セルを作成するステップは、必要なデカップリング容量の値に応じて、前記機能セルにデカップリング容量又は配置領域を付加し、前記仮想セルを作成する請求項1又は請求項2に記載の集積回路のレイアウト方法。
- 前記仮想セルを作成するステップは、一定の値のデカップリング容量を有する単位容量セル又は一定の値のデカップリング容量の配置に必要な単位領域を付加又は削減して、前記仮想セルを作成する請求項1乃至請求項4のいずれか1つに記載の集積回路のレイアウト方法。
- 複数の機能セルを配置する集積回路のレイアウトをコンピュータに実行させるコンピュータプログラムにおいて、
コンピュータに、各機能セルに必要なデカップリング容量の値を算出させるステップと、
コンピュータに、前記ステップで算出された値のデカップリング容量の配置に必要な配置領域及び前記機能セルを有する仮想セルを作成させるステップと、
コンピュータに、前記仮想セルを配置させるステップと、
コンピュータに、前記仮想セルの配置領域にデカップリング容量を配置させるステップと
を備えることを特徴とするコンピュータプログラム。 - 複数の機能セルを配置する集積回路のレイアウトをコンピュータに実行させるコンピュータプログラムにおいて、
コンピュータに、各機能セルに必要なデカップリング容量の値を算出させるステップと、
コンピュータに、前記ステップで算出された値のデカップリング容量及び前記機能セルを有する仮想セルを作成させるステップと、
コンピュータに、前記仮想セルを配置させるステップと
を備えることを特徴とするコンピュータプログラム。 - 前記仮想セルを作成させるステップより以前に、
コンピュータに、所定の値のデカップリング容量又は所定の大きさの配置領域が付加された機能セルを含むセルライブラリを作成させるステップを備え、
前記仮想セルを作成させるステップは、前記セルライブラリに含まれる前記機能セルに付加された前記所定の値のデカップリング容量又は前記所定の大きさの配置領域を、必要なデカップリング要領の値に応じて削減し、前記仮想セルを作成させるようにしてある請求項6又は請求項7に記載のコンピュータプログラム。 - 前記仮想セルを作成させるステップは、必要なデカップリング容量の値に応じて、前記機能セルにデカップリング容量又は配置領域を付加し、前記仮想セルを作成させるようにしてある請求項6又は請求項7に記載のコンピュータプログラム。
- 前記仮想セルを作成させるステップは、一定の値のデカップリング容量を有する単位容量セル又は一定の値のデカップリング容量の配置に必要な単位領域を付加又は削減して、前記仮想セルを作成させるようにしてある請求項6乃至請求項9のいずれか1つに記載のコンピュータプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005336279A JP5224642B2 (ja) | 2005-11-21 | 2005-11-21 | 集積回路のレイアウト方法及びコンピュータプログラム |
US11/362,926 US7245516B2 (en) | 2005-11-21 | 2006-02-28 | Layout method and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005336279A JP5224642B2 (ja) | 2005-11-21 | 2005-11-21 | 集積回路のレイアウト方法及びコンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007142282A true JP2007142282A (ja) | 2007-06-07 |
JP5224642B2 JP5224642B2 (ja) | 2013-07-03 |
Family
ID=38120226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005336279A Expired - Fee Related JP5224642B2 (ja) | 2005-11-21 | 2005-11-21 | 集積回路のレイアウト方法及びコンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7245516B2 (ja) |
JP (1) | JP5224642B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158566A (ja) * | 2007-12-25 | 2009-07-16 | Fujitsu Microelectronics Ltd | 半導体装置、容量値算出方法 |
JP2010066871A (ja) * | 2008-09-09 | 2010-03-25 | Nec Electronics Corp | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 |
US8250511B2 (en) | 2008-10-29 | 2012-08-21 | Renesas Electronics Corporation | Designing apparatus, designing method, and designing program for semiconductor integrated circuit |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202923A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体装置の設計方法、半導体装置の設計プログラム |
JP4536559B2 (ja) * | 2005-03-17 | 2010-09-01 | 富士通セミコンダクター株式会社 | 半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。 |
DE102006050087A1 (de) * | 2006-10-24 | 2008-04-30 | Austriamicrosystems Ag | Halbleiterkörper und Verfahren zum Entwurf eines Halbleiterkörpers mit einer Anschlussleitung |
US7600208B1 (en) * | 2007-01-31 | 2009-10-06 | Cadence Design Systems, Inc. | Automatic placement of decoupling capacitors |
EP2277091B1 (en) * | 2008-04-14 | 2018-05-02 | Teklatech A/S | A method for controlling the dynamic power signature of a circuit |
US8438520B2 (en) | 2011-08-29 | 2013-05-07 | International Business Machines Corporation | Early decoupling capacitor optimization method for hierarchical circuit design |
US8762904B2 (en) | 2012-03-28 | 2014-06-24 | Synopsys, Inc. | Optimizing logic synthesis for environmental insensitivity |
US8578314B1 (en) * | 2012-09-06 | 2013-11-05 | International Business Machines Corporation | Circuit design with growable capacitor arrays |
KR20150065214A (ko) | 2013-12-04 | 2015-06-15 | 삼성전자주식회사 | 모델링 시스템, 반도체 소자 모델링 방법 및 반도체 소자 모델링 방법을 수행하기 위한 프로그램을 포함하는 컴퓨터로 판독 가능한 기록매체 |
US10289790B2 (en) | 2017-06-14 | 2019-05-14 | Nuvoton Technology Corporation | System, method and computer product for enhanced decoupling capacitor implementation |
CN108601027B (zh) * | 2018-03-26 | 2022-03-25 | 京信网络系统股份有限公司 | 频谱资源分配方法、装置、计算机设备和存储介质 |
CN112069761B (zh) * | 2020-08-20 | 2022-10-11 | 之江实验室 | 一种结合了去耦电容的bga封装设计方法 |
CN115472195A (zh) * | 2021-07-27 | 2022-12-13 | 台湾积体电路制造股份有限公司 | 半导体器件及其操作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351985A (ja) * | 2000-04-06 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法および設計システム |
JP2005183758A (ja) * | 2003-12-22 | 2005-07-07 | Nec Micro Systems Ltd | 半導体集積装置のレイアウト設計方法及びコンピュータプログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US6523159B2 (en) | 2001-01-16 | 2003-02-18 | International Business Machines Corporation | Method for adding decoupling capacitance during integrated circuit design |
JP2003347405A (ja) | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 半導体装置 |
JP2004055954A (ja) | 2002-07-23 | 2004-02-19 | Nec Micro Systems Ltd | 半導体集積回路およびそのレイアウト方法 |
JP3984209B2 (ja) * | 2003-07-31 | 2007-10-03 | 株式会社東芝 | 半導体記憶装置 |
-
2005
- 2005-11-21 JP JP2005336279A patent/JP5224642B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-28 US US11/362,926 patent/US7245516B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351985A (ja) * | 2000-04-06 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法および設計システム |
JP2005183758A (ja) * | 2003-12-22 | 2005-07-07 | Nec Micro Systems Ltd | 半導体集積装置のレイアウト設計方法及びコンピュータプログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158566A (ja) * | 2007-12-25 | 2009-07-16 | Fujitsu Microelectronics Ltd | 半導体装置、容量値算出方法 |
JP2010066871A (ja) * | 2008-09-09 | 2010-03-25 | Nec Electronics Corp | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 |
US8291361B2 (en) | 2008-09-09 | 2012-10-16 | Renesas Electronics Corporation | System and method for supporting layout design of semiconductor integrated circuit |
US8250511B2 (en) | 2008-10-29 | 2012-08-21 | Renesas Electronics Corporation | Designing apparatus, designing method, and designing program for semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
US7245516B2 (en) | 2007-07-17 |
JP5224642B2 (ja) | 2013-07-03 |
US20070130552A1 (en) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5224642B2 (ja) | 集積回路のレイアウト方法及びコンピュータプログラム | |
CN100555631C (zh) | 半导体集成电路器件及固定其阱势的设计方法 | |
US7600208B1 (en) | Automatic placement of decoupling capacitors | |
US9817937B2 (en) | Area efficient power switch | |
US20050235240A1 (en) | Method for reducing layers revision in engineering change order | |
US20080309374A1 (en) | Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same | |
JP4274814B2 (ja) | 半導体集積回路の設計方法、設計装置、セルライブラリのデータ構造および自動レイアウトプログラム | |
US8187924B2 (en) | Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit | |
JP4112244B2 (ja) | 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法 | |
US6618847B1 (en) | Power stabilizer using under-utilized standard cells | |
US8312397B2 (en) | Method for generating layout pattern of semiconductor device and layout pattern generating apparatus | |
US20100077373A1 (en) | Wiring information generating apparatus, method and program | |
US10037399B2 (en) | Cell library and data for designs | |
JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
JP2009134439A (ja) | ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法 | |
US20020084457A1 (en) | Semiconductor device having embedded array | |
JP4983068B2 (ja) | 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム | |
US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
JP2004031785A (ja) | 半導体装置及び半導体装置の設計方法 | |
JP2001223273A (ja) | 半導体集積回路の配線パターン作成方法及びその装置、記録媒体、半導体集積回路装置 | |
JP2010073728A (ja) | 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置 | |
CN114975476A (zh) | 集成电路 | |
JP5832759B2 (ja) | 半導体集積回路の設計方法 | |
JP2009004700A (ja) | スペアセルの挿入/配置方法 | |
JP5125415B2 (ja) | 半導体集積回路およびその設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111027 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |