CN112069761B - 一种结合了去耦电容的bga封装设计方法 - Google Patents

一种结合了去耦电容的bga封装设计方法 Download PDF

Info

Publication number
CN112069761B
CN112069761B CN202010842815.XA CN202010842815A CN112069761B CN 112069761 B CN112069761 B CN 112069761B CN 202010842815 A CN202010842815 A CN 202010842815A CN 112069761 B CN112069761 B CN 112069761B
Authority
CN
China
Prior art keywords
decoupling capacitor
bga
packaging
coordinate
decoupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010842815.XA
Other languages
English (en)
Other versions
CN112069761A (zh
Inventor
王培磊
杨汶佼
吕炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202010842815.XA priority Critical patent/CN112069761B/zh
Publication of CN112069761A publication Critical patent/CN112069761A/zh
Application granted granted Critical
Publication of CN112069761B publication Critical patent/CN112069761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种结合了去耦电容的BGA封装设计方法，包括：制作结合了去耦电容的原理图库元件；根据原理图库元件，制作结合了去耦电容且与原理图库元件中引脚一一对应的PCB封装库元件或PCB封装文件；根据PCB封装中BGA元件与去耦电容的原始相对位置与坐标映射关系，构造具有公式计算功能且能够自动生成SMT贴片所需要的坐标数据的表格。本发明的方法适用于应用比较广泛、复用率比较高的FPGA和MCU等核心芯片，可以在一套封装文件制作完成后，大大减小后续使用时的工作量，并且在芯片规模越大、去耦电容越多的情况下，有益效果越明显。

Description

一种结合了去耦电容的BGA封装设计方法
技术领域
本发明涉及电路板设计技术领域，具体地说是一种结合了去耦电容的BGA封装设计方法。
背景技术
在进行BGA封装的MCU或者FPGA等器件的设计时，为了保证电源的完整性，需要在每个电源引脚附近增加一个去耦电容。假设BGA封装的芯片放在了整个PCB的正面，那么一般情况下，去耦电容会放在背面、BGA芯片的底下。每次新设计PCB板，往往倾向于沿用之前已有的成熟设计方案，那么即使应用了与之前同款的MCU或FPGA等BGA封装的芯片，去耦电容仍然需要重新挨个摆放，这项工作极其浪费时间和精力。
发明内容
本发明实施例的目的是提供一种结合了去耦电容的BGA封装设计方法，以解决现有存在的MCU或FPGA等BGA封装的芯片进行PCB设计时去耦电容布局布线工作量大、耗时长的问题。
为了达到上述目的，本发明所采用的技术方案如下：
本发明实施例提供一种结合了去耦电容的BGA封装设计方法，包括：
制作结合了去耦电容的原理图库元件；
根据原理图库元件，制作结合了去耦电容且与原理图库元件中引脚一一对应的PCB封装库元件或PCB封装文件；
根据PCB封装中BGA元件与去耦电容的原始相对位置与坐标映射关系，构造具有公式计算功能且能够自动生成SMT贴片所需要的坐标数据的表格。
进一步地，制作结合了去耦电容的原理图库元件，包括：
原理图库中建立BGA封装与去耦电容结合的新元件，采用分块设计，在原先BGA封装器件的原理图库元件的基础上，增加新的块来放置去偶电容，每个电容有两个电气引脚，并对电容引脚进行编号。
进一步地，制作结合了去耦电容且与原理图库元件中引脚一一对应的PCB封装库元件或PCB封装文件，包括：
新建PCB封装库元件或PCB封装文件，以原BGA封装芯片的A1引脚中心点作为新封装的坐标原点，在顶层构造BGA封装，在底层的合适位置添加去耦电容焊盘与去偶电容丝印，使得去耦电容位于BGA芯片电源引脚附近，并且不妨碍BGA其他引脚走线时打过孔；
去耦电容焊盘放置完毕后，修改焊盘的引脚号，与原理图库元件中电气引脚编号一一对应。
进一步地，构造具有公式计算功能且能够自动生成SMT贴片所需要的坐标数据的表格，包括：
根据SMT贴片坐标文件的通用需求，构造表格的原始格式，表格需要有计算功能，可以通过构造公式来计算BGA封装芯片和各个去耦电容的中心点坐标和旋转角度以及去偶电容的器件编号；
根据原BGA封装中心点相对A1引脚的坐标以及坐标在x轴和y轴上的映射关系，在所述表格中构造BGA封装元器件的坐标计算公式；
在所述表格中构造去偶电容编号的计算公式；
根据去偶电容中心点相对BGA封装A1脚的坐标以及坐标在x轴和y轴上的映射关系，在所述表格中构造去耦电容坐标计算公式；
根据去偶电容在封装中的旋转角度，在所述表格中构造最终旋转角度的计算公式。
根据以上技术方案，本发明的有益效果是：本发明的方法尤其适用于应用比较广泛、复用率比较高的FPGA和MCU等核心芯片，可以在一套封装文件制作完成后，大大减小后续使用时的工作量，并且在芯片规模越大、去耦电容越多的情况下，有益效果越明显。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的一种结合了去耦电容的BGA封装设计方法的流程图；
图2是本发明实施例中结合了去耦电容的原理图库元件示意图；
图3是本发明实施例中结合了去偶电容的PCB封装元件示意图；
图4是本发明实施例中构造的用于生成芯片和去耦电容坐标的表格工具示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参考图1，本发明实施例提供的一种结合了去耦电容的BGA封装设计方法，包括：
步骤S101，制作结合了去耦电容的原理图库元件；
具体地，参考图2，原理图库中建立BGA封装与去耦电容结合的新元件，采用分块设计，在原先BGA封装器件的原理图库元件Part1和Part2的基础上，新建Part3，来放置去偶电容，每个电容有两个电气引脚，并对电容引脚进行编号。
步骤S102，根据原理图库元件，制作结合了去耦电容且与原理图库元件中引脚一一对应的PCB封装库元件或PCB封装文件，具体包括以下子步骤；
步骤S1021，新建PCB封装库元件或PCB封装文件，以原BGA封装芯片的A1引脚中心点作为新封装的坐标原点，在顶层构造BGA封装，在底层的合适位置添加去耦电容焊盘与去偶电容丝印，使得去耦电容位于BGA芯片电源引脚附近，并且不妨碍BGA其他引脚走线时打过孔；
步骤S1022，去耦电容焊盘放置完毕后，修改焊盘的引脚号，与原理图库元件中电气引脚编号一一对应。
具体地，参考图3，顶层放置原BGA封装，底层在合适位置放置去耦电容焊盘和丝印，所有BGA焊盘都可以引出导布线。
步骤S103，根据PCB封装中BGA元件与去耦电容的原始相对位置与坐标映射关系，构造具有公式计算功能且能够自动生成SMT贴片所需要的坐标数据的表格，具体包括以下子步骤：
步骤S1031，根据SMT贴片坐标文件的通用需求，构造表格的原始格式，表格需要有计算功能，可以通过构造公式来计算BGA封装芯片和各个去耦电容的中心点坐标和旋转角度以及去偶电容的器件编号；
具体地，参考图4，表格中包含通用SMT贴片坐标文件所需的信息。
步骤S1032，根据原BGA封装中心点相对A1引脚的坐标以及坐标在x轴和y轴上的映射关系，在所述表格中构造BGA封装元器件的坐标计算公式；
具体地，参考图4，以图3中5mm间距的BGA封装为例，BGA封装的A1脚与中心点x和y轴方向的距离均为17.5mm，那么图4当中所示的表格B4可以通过公式“＝B2-17.5*COS((135+D2)*PI()/180)/COS(45*PI()/180)”计算得出，表格C4可以通过公式“＝C2-17.5*SIN((135+D2)*PI()/180)/SIN(45*PI()/180)”，利用三角函数的特性可以得到正确的坐标；
步骤S1033，在所述表格中构造去偶电容编号的计算公式；
具体地，去偶电容编号的获取方式为，参考图4中所示格子A5，可以通过公式“＝A4&"_C1"”来获得，从而在A4格输入BGA封装的芯片编号后，自动生成各个去偶电容的编号，例如A4格输入“U1”，A5格自动生成“U1_C1”，A6格自动生成“U1_C2”等；
步骤S1034，根据去偶电容中心点相对BGA封装A1脚的坐标以及坐标在x轴和y轴上的映射关系，在所述表格中构造去耦电容坐标计算公式；
具体地，去偶电容坐标的获取方式为，假设图3当中右上角的电容编号定为U1_C1，那么在原始位置下(器件旋转角度为0)，电容中线距离A1焊盘在x轴方向上相差32.5mm，在y轴方向上相差5mm，那么图4中表格B5可以通过公式“＝B2+5*COS((270+D2)*PI()/180)+32.5*COS((D2)*PI()/180)”获得，表格C5可以通过公式“＝C2+5*SIN((270+D2)*PI()/180)+32.5*SIN((D2)*PI()/180)”获得，利用三角函数以及线段在坐标轴上的映射关系来计算得出，其他几个去耦电容的计算公式可以类推得到；
步骤S1035，根据去偶电容在封装中的旋转角度，在所述表格中构造最终旋转角度的计算公式；
具体地，去偶电容旋转角度的获取方式为，假设图3中最左侧的电容编号为U1_C2，它封装中的旋转角度为90度，那么图4中的表格D6可以通过公式“＝MOD((90+D2),180)”来获得，由于电容是非极性的，所以通过取模180度运算，让电容的旋转角度在0度或者90度二者中选其一。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种结合了去耦电容的BGA封装设计方法, 其特征在于，包括：
制作结合了去耦电容的原理图库元件；
根据原理图库元件，制作结合了去耦电容且与原理图库元件中引脚一一对应的PCB封装库元件或PCB封装文件；
根据PCB封装中BGA元件与去耦电容的原始相对位置与坐标映射关系，构造具有公式计算功能且能够自动生成SMT贴片所需要的坐标数据的表格；
其中，制作结合了去耦电容的原理图库元件，包括：
原理图库中建立BGA封装与去耦电容结合的新元件，采用分块设计，在原先BGA封装器件的原理图库元件的基础上，增加新的块来放置去偶电容，每个电容有两个电气引脚，并对电容引脚进行编号；
其中，制作结合了去耦电容且与原理图库元件中引脚一一对应的PCB封装库元件或PCB封装文件，包括：
新建PCB封装库元件或PCB封装文件，以原BGA封装芯片的A1引脚中心点作为新封装的坐标原点，在顶层构造BGA封装，在底层的合适位置添加去耦电容焊盘与去偶电容丝印，使得去耦电容位于BGA芯片电源引脚附近，并且不妨碍BGA其他引脚走线时打过孔；
去耦电容焊盘放置完毕后，修改焊盘的引脚号，与原理图库元件中电气引脚编号一一对应；
其中，构造具有公式计算功能且能够自动生成SMT贴片所需要的坐标数据的表格，包括：
根据SMT贴片坐标文件的通用需求，构造表格的原始格式，表格需要有计算功能，通过构造公式来计算BGA封装芯片和各个去耦电容的中心点坐标和旋转角度以及去偶电容的器件编号；
根据原BGA封装中心点相对A1引脚的坐标以及坐标在x轴和y轴上的映射关系，在所述表格中构造BGA封装元器件的坐标计算公式；
在所述表格中构造去偶电容编号的计算公式；
根据去偶电容中心点相对BGA封装A1脚的坐标以及坐标在x轴和y轴上的映射关系，在所述表格中构造去耦电容坐标计算公式；
根据去偶电容在封装中的旋转角度，在所述表格中构造最终旋转角度的计算公式。
CN202010842815.XA 2020-08-20 2020-08-20 一种结合了去耦电容的bga封装设计方法 Active CN112069761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010842815.XA CN112069761B (zh) 2020-08-20 2020-08-20 一种结合了去耦电容的bga封装设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010842815.XA CN112069761B (zh) 2020-08-20 2020-08-20 一种结合了去耦电容的bga封装设计方法

Publications (2)

Publication Number Publication Date
CN112069761A CN112069761A (zh) 2020-12-11
CN112069761B true CN112069761B (zh) 2022-10-11

Family

ID=73662400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010842815.XA Active CN112069761B (zh) 2020-08-20 2020-08-20 一种结合了去耦电容的bga封装设计方法

Country Status (1)

Country Link
CN (1) CN112069761B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323050B1 (en) * 2000-10-02 2001-11-27 International Business Machines Corporation Method for evaluating decoupling capacitor placement for VLSI chips
JP2010198466A (ja) * 2009-02-26 2010-09-09 Toshiba Corp 配線基板の配線設計方法
CN104794285A (zh) * 2015-04-22 2015-07-22 深圳市兴森快捷电路科技股份有限公司 一种快速从表格生成bga封装的方法及系统
CN106815444A (zh) * 2017-01-20 2017-06-09 福州大学 一种自动测量pcb图档元器件距离的方法
CN108959779A (zh) * 2018-07-06 2018-12-07 西安电子科技大学 基于电源噪声时域解析分析的去耦网络设计方法
CN110377978A (zh) * 2019-06-29 2019-10-25 苏州浪潮智能科技有限公司 一种pcb设计中bga封装下放置0402阻容件的方法和系统
US10643020B1 (en) * 2019-01-02 2020-05-05 Cadence Design Systems, Inc. System and method to estimate a number of layers needed for routing a multi-die package

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202400A (ja) * 2000-01-21 2001-07-27 Nec Corp 電源デカップリング回路生成システム及び電源デカップリング回路生成方法
JP5224642B2 (ja) * 2005-11-21 2013-07-03 富士通セミコンダクター株式会社 集積回路のレイアウト方法及びコンピュータプログラム
US9268895B2 (en) * 2013-11-06 2016-02-23 Texas Instruments Incorporated Circuit design synthesis tool with export to a computer-aided design format
CN110348039B (zh) * 2019-04-30 2021-11-30 北京理工大学 一种用于印制电路板的去耦电容设计方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323050B1 (en) * 2000-10-02 2001-11-27 International Business Machines Corporation Method for evaluating decoupling capacitor placement for VLSI chips
JP2010198466A (ja) * 2009-02-26 2010-09-09 Toshiba Corp 配線基板の配線設計方法
CN104794285A (zh) * 2015-04-22 2015-07-22 深圳市兴森快捷电路科技股份有限公司 一种快速从表格生成bga封装的方法及系统
CN106815444A (zh) * 2017-01-20 2017-06-09 福州大学 一种自动测量pcb图档元器件距离的方法
CN108959779A (zh) * 2018-07-06 2018-12-07 西安电子科技大学 基于电源噪声时域解析分析的去耦网络设计方法
US10643020B1 (en) * 2019-01-02 2020-05-05 Cadence Design Systems, Inc. System and method to estimate a number of layers needed for routing a multi-die package
CN110377978A (zh) * 2019-06-29 2019-10-25 苏州浪潮智能科技有限公司 一种pcb设计中bga封装下放置0402阻容件的方法和系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
基于旋转矩阵的ZPW-2000A轨道电路结构图软件设计;王嗣策;《铁路计算机应用》;20181125(第11期);第11-15页 *
深亚微米SOC设计的去耦电容优化方法学;韦素芬等;《大众科技》;20100110(第01期);第47-49页 *
系统级封装技术研究及实现;耶菲等;《电脑知识与技术》;20150415(第11期);第94-96页 *

Also Published As

Publication number Publication date
CN112069761A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
US20090267224A1 (en) Circuit device including rotated stacked die
CN1848122A (zh) 芯片与封装基板的布局数据集合的整合式检错方法及系统
US10089431B2 (en) Tool for modular circuitboard design
CN205248264U (zh) 指纹感测封装模块
CN208044474U (zh) 主机板及计算机装置
CN112069761B (zh) 一种结合了去耦电容的bga封装设计方法
CN103853895A (zh) Pcb设计方法及装置
CN104051405A (zh) 嵌埋有电子组件的线路板结构及其制法
CN105204670A (zh) 一种基于fpga实现多单元服务器usb-ps2键鼠接口互转的方法
CN209298067U (zh) 系统级封装结构
CN110377978B (zh) 一种pcb设计中bga封装下放置0402阻容件的方法和系统
CN110402022B (zh) 一种pcb板及终端
CN109862699B (zh) Pcb制作工艺的选择方法、装置、设备及存储介质
CN109757029B (zh) 一种定位电路板元器件位号的方法以及一种电路板
CN114357924A (zh) 一种元器件封装的创建方法及装置
CN205283935U (zh) 具有定位圈保护层的pcb板
JPH06310827A (ja) 表面実装部品配置構造
CN108925035A (zh) 一种基于0402封装的印刷电路板封装设计方法及系统
CN203748100U (zh) 台阶状线路板
CN108848613A (zh) 一种电子元器件的封装和pcb电路板
JP2013157358A (ja) 部品実装基板
CN217546414U (zh) 一种Layout封装的印刷电路板
TWI831317B (zh) 球柵陣列及其配置方法
CN218352813U (zh) 印制电路板的焊盘结构、印制电路板及电子设备
CN209659710U (zh) 一种封装图案及印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant