CN1848122A - 芯片与封装基板的布局数据集合的整合式检错方法及系统 - Google Patents
芯片与封装基板的布局数据集合的整合式检错方法及系统 Download PDFInfo
- Publication number
- CN1848122A CN1848122A CNA2006100741358A CN200610074135A CN1848122A CN 1848122 A CN1848122 A CN 1848122A CN A2006100741358 A CNA2006100741358 A CN A2006100741358A CN 200610074135 A CN200610074135 A CN 200610074135A CN 1848122 A CN1848122 A CN 1848122A
- Authority
- CN
- China
- Prior art keywords
- base plate
- packaging
- topology data
- chip layout
- data acquisition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 title abstract description 5
- 238000004806 packaging method and process Methods 0.000 claims description 118
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000007689 inspection Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 82
- 239000004020 conductor Substances 0.000 description 25
- 238000005538 encapsulation Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 10
- 238000013507 mapping Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004429 Calibre Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 101150035983 str1 gene Proteins 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种芯片布局数据集合与封装基板布局数据集合的整合式检错方法及系统。封装基板布局数据集合从第一格式被转换成第二格式，其中芯片布局数据集合以该第二格式呈现。合并属第二格式的上述芯片布局数据集合及上述封装基板布局数据集合，成为合并数据集合。接着再检查上述合并数据集合有无错误或违反设计规则。本发明的优点包含更快速的单芯片系统制造、较少的LVS及DRC错误以及较便宜的制造成本。
Description
技术领域
本发明有关于半导体芯片设计，并且特别有关于芯片与封装基板布局的整合式检错方法。
背景技术
在传统的设计方法中，芯片的设计及制造程序是在不同的地方进行的。在设计阶段未被注意的问题只有在最后组装程序中，当所有的零件集合以进行组装时才会浮现。这些问题包含电压供应的差异、逻辑层面及布局设计上的不兼容。如果错误未在早期阶段被发现则生产效率会降低。
由于芯片布局与封装基板布局不符，在芯片封装阶段常会出现错误及不符设计规则的情形。对芯片设计者而言整合芯片布局与封装基板布局一直是个难题，因为在传统芯片制造程序上，封装基板布局设计一直是芯片设计者难以触及的领域。传统上乃是利用电子表格(spreadsheet)对比以检查芯片与封装基板布局之间的连接，而该作法极为容易出错，因为大部分的电子表格内容是手动输入的。
因此，在半导体芯片设计上需要改进的方法及系统以检查芯片与封装基板布局整体是否有发生错误及违反设计规则的情形。
发明内容
有鉴于此，本发明的目的在于提供芯片与封装基板布局的整合式检错方法及系统。
基于上述目的，本发明提供芯片布局数据集合与封装基板布局数据集合的整合式检错方法及系统。在本发明实施例中，封装基板布局数据集合从第一格式被转换成第二格式，其中芯片布局数据集合以该第二格式呈现。合并属第二格式的上述芯片布局数据集合及上述封装基板布局数据集合，成为合并数据集合。接着再检查上述合并数据集合有无错误或违反设计规则。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该第一格式为多芯片模块(multi-chip module，MCM)格式。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该转换步骤还包含：提供一映射文件以识别该封装基板布局数据集合的每一模层；以及将该映射文件加入该封装基板布局数据集合。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，还包含：在检查该合并数据集合以前，调整该封装基板布局数据集合的坐标以符合该芯片布局数据集合的坐标。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该封装基板布局数据集合与该芯片布局数据集合以预定模型制造工具进行合并。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该命令文件包含一指令用以增加预定值至该封装基板布局数据集合的每一模层号码，以避免该封装基板布局数据集合及该芯片布局数据集合的模层的号码重复。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该检查步骤还包含：提供文本文件给该模型制造工具，该文本文件具有该封装基板布局数据集合的连接位置的相关信息。
本发明还提供一种芯片布局数据集合与封装基板布局数据集合的整合式检错系统，包含：第一数据库，以第一格式存储该芯片布局数据集合；第二数据库，存储从第二格式被转换至该第一格式的该封装基板布局数据集合；以及模型制造工具，耦接于该第一数据库及第二数据库，并用以合并该芯片布局数据集合及该封装基板布局数据集合，成为合并数据集合，以及检查该合并数据集合有无错误或违反设计规则的情形。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错系统，其中，该第二格式为多芯片模块格式。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错系统，其中，该封装基板布局数据集合包含一映射文件，用以识别该封装基板布局数据集合的每一模层。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错系统，还包含：命令文件，用以指示该模型制造工具增加一预定值至该封装基板布局数据集合的每一模层号码，以避免该封装基板布局数据集合及该芯片布局数据集合的模层的号码重复。
根据所述的芯片布局数据集合与封装基板布局数据集合的整合式检错系统，还包含：文本文件用以提供该封装基板布局数据集合的焊接球位置的相关信息给该模型制造工具。
本发明还提供一种芯片布局数据集合与封装基板布局数据集合的整合式检错方法，包含步骤：提供一映射文件，以识别该封装基板布局数据集合的每一模层；将该映射文件并入该封装基板布局数据集合；将该封装基板布局数据集合从多芯片模块格式转换成图形设计系统第二格式，其中该芯片布局数据集合以该图形设计系统第二格式呈现；调整该封装基板布局数据集合的坐标以符合该芯片布局数据集合的坐标；合并属该图形设计系统第二格式的该芯片布局数据集合及属该图形设计系统第二格式的该封装基板布局数据集合，成为合并数据集合；以及检查该合并数据集合有无错误或违反设计规则的情形。
本发明提出新的方法及系统以整合方式检查封装基板布局数据集合及芯片布局数据集合以确认是否有LVS错误及DRC不符情形。这些检查可以经由合并两个数据集合成为一个来同时进行。本发明的优点包含更快速的单芯片系统制造、较少的LVS及DRC错误以及较便宜的制造成本。
本发明的构思及操作方法，额外的目的及优点，从以下特定实施例的说明及其附图可获得最佳的了解。
附图说明
图1显示根据本发明实施例的以整合方式检查芯片与封装基板布局是否有发生错误及违反设计规则的情形的系统的处理流程。
图2显示根据本发明实施例的部分屏幕画面，其中显示各种导体层及介层。
图3A显示根据本发明实施例的封装基板的剖面图。
图3B显示根据本发明实施例对应图3A中的剖面图的一映射文件的部分文本结构。
图4显示根据本发明实施例的命令文件的部分文本结构，该命令文件用以指导模型制造工具在芯片与封装基板布局上执行检查是否有发生错误及违反设计规则的情形。
图5A-5C显示根据本发明实施例的命令文件的各个段落。
图6显示本发明实施例的模型制造工具的文本文件。
其中，附图标记说明如下：
100 处理流程； 102-126 步骤；
200 屏幕画面； 300 封装基板的剖面图；
306 映射文件； 400 命令文件；
502、504、506、508及510 段落；
602 文本文件； 604 段落。
具体实施方式
图1示出本发明实施例的系统的处理流程100，而该系统以整合方式检查芯片与封装基板布局是否有发生布局及图式(layout vs.schematic，LVS)错误及违反设计规则检查(design-rule-checking，DRC)的情形。在步骤102中，产生一映射文件用以映射(mapping)一个或一个以上的封装基板层。上述映射文件可以视为映射数据集合(mapping dataset)，包含芯片与封装基板的引脚层(pin layer)、封装基板的导体与插塞层(conductor-and-via layer)、用以连接封装基板的导体与介模层的贯孔层(via drill hole layer)或称为穿孔层(through-via layer)。在步骤104，产生第一格式的封装基板布局数据集合，该第一格式例如多芯片模块(multi-chip module，MCM)格式。上述第一格式的封装基板布局数据集合以及上述映射文件被插入一软件，例如Cadence Chip I/OPlanner(CIOP)或Advance Package Designer(APD)，并在步骤106被连串输出(streamed out)。输出程序将上述映射文件合并于上述封装基板布局数据集合成为单一数据集合。此处所谓“合并”后的数据集合在步骤114受到另外的调整，其坐标(coordinate)被置换(flip)及移动(shift)以符合芯片布局数据集合的坐标。最后在步骤116上述“合并”后的数据集合被存储在第一数据库，并转换至第二格式，即上述芯片布局数据集合的格式。举例来说，上述第二格式是一种可以图形浏览及编辑的图形设计系统第二格式(graphic designsystem II，GDSII)。换言之，步骤106、114以及116的组合可以被视为一系列的转换步骤，用以将封装基板布局数据集合从第一格式转换成第二格式。
步骤108之中，检查输出的封装基板布局数据集合信号引脚位置(pin-outlocation)，该信号引脚位置定义封装排列(package alignment)及尺寸(dimension)以确保封装基板布局符合芯片布局。在步骤110，一旦产生信号引脚文件(pin-out file)，上述信号引脚位置数据会被置换、移动及转换(translate)。此步骤在倒装芯片法(flip-chip)封装的情况中是必需的。在倒装芯片法封装中，封装基板布局的坐标系统通常不同于芯片布局的坐标系统。封装基板布局的原点总是在布局的中心，并且必须以预定的假想轴(例如Y轴)为准被镜反射影。因此，需要调整以符合芯片布局的坐标系统。在步骤112，产生文本文件以引导上述软件执行错误检查。此文本文件可以被视为对比数据集合。如图1所示，可以同时地执行上述步骤108、110以及112与步骤114及116。
提供类似的步骤以产生第二格式的芯片布局数据集合，例如GDSII格式。在步骤108中，利用上述芯片放置位置及线路配置(place and route，P&R)数据库产生位置及线路配置(P&R)数据集合，实质上为未经格式化的网表(unformatted netlist)。应了解的是上述位置及线路配置数据库包含芯片布局数据。在步骤120进一步地输出并转换上述位置及线路配置数据库至上述GDSII，与转换后的封装基板布局数据集合的格式相同。在步骤122存储上述GDSII的芯片布局数据集合于第二数据库。步骤118、120及122的组合可以被视为将芯片布局数据集合从一种格式转换至另一种格式的方法，例如从网表格式至GDSII格式。
在可以进行错误检查之前的最后一个步骤，即步骤124中，产生命令文件(command file)。此命令文件可以视为命令数据集合，用以指示模型制造工具(modeling tool)，例如凯乐伯(Calibre)，以合并封装基板布局数据集合及芯片布局数据集合，并执行各种的错误检查及设计规则不符等检查，例如LVS检查或DRC检查。可以利用LVS工具或DRC工具执行此检查步骤。在步骤126中，接着合并GDSII的芯片布局数据集合与GDSII的封装基板布局数据集合。因此，在步骤126使用的模型制造工具可以基于芯片布局数据集合及封装基板布局数据集合整体，以整合的方式检查此合并数据集合以找出是否有错误或设计规则不符。这种方法对传统上分别地检查芯片与封装基板布局的技术提供了重大的改进。
图2显示根据本发明实施例的部分屏幕画面200，其中显示封装基板布局数据集合中的多个导体及介层(via layer)。虽然上述导体可以熟知半导体封装技术者所知其它的导电材料制成，在此实施例中，上述导体材料为金属铜。经由层层叠加数个导体与插塞层以构成上述封装基板。对于每一导体层，典型上会有对应的介层存在。这些插塞(via)不一定是以笔直的配置穿过导体层。这些插塞可以起起伏伏的(jog)，使得导体连接的两个插塞(一个在该导体上的插塞及一个在该导体下的插塞)可以在垂直方向上互相对齐。
在此实施例中，五个模层由软件定义如图标：L01、DRILL_01_02、L02、DRILL_02_03、以及L03。上述介层L01、L02及L03相似。上述模层DRILL_01_02为孔层(drill layer)，用以将介层L01及L02连接在一起。孔层DRILL_01_02与DRILL_02_03也类似。最后，三行最右边的字段描述上述对应各层的尺寸，而上述尺寸定义于多个列中。需要用这些模层的定义信息以产生封装基板布局数据集合。
图3A显示六层(six-layer)封装基板的剖面图300，其中包含导体与插塞层以及孔层(亦称为“穿孔层”)。每一层被赋与一个号码、一个类别以及一个子类别。模层L01包含芯片接合凸块(chip landing bumps)、导体与插塞层。接下来的数层，除了模层L06以外，只含导体及插塞。最后一层，即模层L06，包含导体、插塞以及封装设定凸块(package setting bumps)。孔层drill_01_02及drill_05_06连接模层L01至L06全部。虽然此实施例仅例举六层，应了解的是封装基板可以较少或较多的模层构成。图3B有模层命名惯例较详细的解释。
图3B显示对应图3A中的六层封装基板的映射文件(mapping file)306。映射文件306中层集合数据(layer set data)包含导体、插塞、贯孔(又称为穿孔)至少一个数据集合。在第一层集合(layer set)中，上述导体数据命名为模层“1”并对应子类别“L01”，上述插塞数据命名为模层“101”并对应子类别“L01”，而贯孔数据命名为模层“201”并对应特别的子类别“drill_01_02”。采用上述贯孔数据子类别的命名惯例是为了方便表示上述贯孔层与哪两层连接。上述层集合2至5类似于上述层集合1。上述第一及最后一个模层为包含芯片接合凸块及封装设定凸块的特别模层。照惯例而言，命名为模层“0”并对应子类别“L01”，而上述芯片接合凸块对应图3A中剖面图300的第一层。包含封装设定凸块的最后一层通常被给与下一个可用的百位数字。在此情况中，上述导体命名为模层“6”并对应子类别“L06”，上述模层“6”对应剖面图300的最后一层。另外，封装设定凸块命名为模层“300”并对应子类别“L06”。
如参照图1所作的说明，映射文件306将被并入封装基板布局数据集合，其中该封装基板布局数据集合将被转换并进一步合并于芯片布局数据集合。为了要消除封装基板模层及芯片模层的模层号码中任何号码重复情形，以补偿值调整封装基板模层的模层号码。因此，当模型制造工具检查上述合并数据集合是否有错误时，这样可以避免重复编号的问题。
图4显示根据本发明实施例的命令文件400的部分文本结构，该命令文件对应图1的步骤124。当模型制造工具(例如Calibre)能够读取输入的多个文件时，它必须被命令这样运作。明确来说，为了要执行两个GDSII文件的LVS检查，此两个GDSII文件的上层(top level)单元(cell)名及文件名必须被特定化。举例来说，命令文件400的前三行定义芯片GDSII文件，即第一文件。Line 1指定名称，而Line 2指定文件路径。Line 3是命令行，用以指定该文件是GDSII文件。命令文件400的接下来三行定义封装GDSII文件，即第二文件。封装GDSII文件的模层号码会以定义的补偿值移动(shift)。举例来说，在Line 4的STR1是GDSII的预设组件名称。并且，Line 7指出补偿值800会加到封装GDSII文件的模层号码。如果上述封装基板具有多于8的层集合，上述模型装造工具将会加入下一个可用的百位数字至上述封装GDSII文件。加入一些补偿值至上述封装GDSII文件是为了要确保在LVS检查中，封装基板布局数据集合被视为不同的实体来处理。应了解的是虽然基于GDSII格式的一个命令文件被用来解释此实施例，此命令文件可以属于不同的数据结构以兼容于上述模型制造工具所接受的文件格式。
图5A-5C显示根据本发明各种实施例的命令文件的一部分，即模层定义文件，的各个段落502、504、506、508及510。在检查(如LVS或DRC检查)可进行之前，须修改上述封装基板布局数据集合。上述模层定义文件可以被视为已格式化网表的修改后版本。以下列出部分需进行的修改。段落502定义凸块至输入输出(bump-to-I/O)的路径的一个或一个以上的模层。此步骤定义上述封装基板的信号引脚位置(pin-out)的最后位置及间隔。必须这么做以确保封装的凸块布局符合芯片I/O引脚。明确而言，Line 1至6指出不同的导体层如何连接在一起。Line 1及2指出导体层及介层，而Line 3指出这二层之间的连接。Line 4、5及6代表如Line 1、2及3所示的类似的结构。
段落504定义多个模层及映射(mapping)。此段落类似图3B。Line 1定义芯片接合凸块。Line 2定义导体层。Line 3定义制造层(production layer)，而Line 4定义介层。Line 5至Line 9类似Line 2至Line 4。Line 20定义封装设定凸块。如图示，Line 1以“800”为始，即先前所定义的补偿值。
段落506定义模层间的连接，亦即用以将导体及介层连接在一起的模层。Line 2以封装插塞1指出封装层1及封装层2之间的连接。Line 3至6类似Line 2，而Line 1指出开头的封装层1，由于其中被定义的凸块而不同于其它的模层。
段落508定义封装的芯片接合凸块至芯片凸块之间的连接。类似地，段落510定义封装设定凸块至印刷电路板(printed circuit board)之间的连接。
图6显示本发明实施例的文本文件602的实例。文本文件602对应至图1的步骤112。如先前所解释的，文本文件602指示模型制造工具如何合并封装基板布局数据集合及芯片布局数据集合。明确而言，所有封装连接物(例如焊接球(solder ball))的位置及网名(net name)可以从软件(例如CIOP或APD)输入文本文件，典型上为ASCII文件。在置换及移动坐标后，上述文本文件可以自动执行文件(script)转换为上述模型制造工具可以接受的格式以识别端口位置。段落604包含加入上述命令文件的额外的数行使文本文件602经过语法分析(parse)。
此发明提出新的方法及系统以整合方式检查封装基板布局数据集合及芯片布局数据集合以确认是否有LVS错误及DRC不符情形。这些检查可以经由合并两个数据集合成为一个来同时进行。此发明的优点包含更快速的单芯片系统(system on chip，SoC)制造、较少的LVS及DRC错误以及较便宜的制造成本。
使用者以软件定义合并数据集合的模层。这定义包含封装的介层及导体层，以及从芯片到封装基板的各层之间的连接。如果所有模层已被定义，则可以识别出LVS以及DRC的错误。可以沿用对比电子表格的方式以识别封装基板及芯片的凸块图样配对上的微小错误。虽然这些配对上的错误(misalignment)不会造成LVS或DRC的差错，但是它会损害封装的产量。
上述举例说明提供许多不同的实施例或实作本发明不同特征的实施例。描述组件及处理程序的特定实施例是为了要使本发明清楚明白。当然这些只是实施例而非用以限制本发明。
虽然本发明已以一个或一个以上的优选实例例公开如上，然其详细说明并非用以限制本发明，在不脱离本发明的精神、在权利要求的均等物的范围内，当可作各种更动与结构上的变更。因此，后附的权利要求应从宽解读并与本发明的范围一致，如以下权利要求所示。
Claims (13)
1.一种芯片布局数据集合与封装基板布局数据集合的整合式检错方法，包含步骤：
将该封装基板布局数据集合从第一格式转换至第二格式，其中该芯片布局数据集合以该第二格式呈现；
合并属该第二格式的该芯片布局数据集合及属该第二格式的该封装基板布局数据集合，成为合并数据集合；以及
检查该合并数据集合有无错误或违反设计规则的情形。
2.如权利要求1所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该第一格式为多芯片模块格式。
3.如权利要求1所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该转换步骤还包含：
提供一映射文件，以识别该封装基板布局数据集合的每一模层；以及
将该映射文件加入该封装基板布局数据集合。
4.如权利要求3所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，还包含：
在检查该合并数据集合以前，调整该封装基板布局数据集合的坐标以符合该芯片布局数据集合的坐标。
5.如权利要求1所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该封装基板布局数据集合与该芯片布局数据集合以预定模型制造工具进行合并。
6.如权利要求5所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该命令文件包含一指令用以增加预定值至该封装基板布局数据集合的每一模层号码，以避免该封装基板布局数据集合及该芯片布局数据集合的模层的号码重复。
7.如权利要求5所述的芯片布局数据集合与封装基板布局数据集合的整合式检错方法，其中，该检查步骤还包含：
提供文本文件给该模型制造工具，该文本文件具有该封装基板布局数据集合的连接位置的相关信息。
8.一种芯片布局数据集合与封装基板布局数据集合的整合式检错系统，包含：
第一数据库，以第一格式存储该芯片布局数据集合；
第二数据库，存储从第二格式被转换至该第一格式的该封装基板布局数据集合；以及
模型制造工具，耦接于该第一数据库及第二数据库，并用以合并该芯片布局数据集合及该封装基板布局数据集合，成为合并数据集合，以及检查该合并数据集合有无错误或违反设计规则的情形。
9.如权利要求8所述的芯片布局数据集合与封装基板布局数据集合的整合式检错系统，其中，该第二格式为多芯片模块格式。
10.如权利要求8所述的芯片布局数据集合与封装基板布局数据集合的整合式检错系统，其中，该封装基板布局数据集合包含映射文件用以识别该封装基板布局数据集合的每一模层。
11.如权利要求8所述的芯片布局数据集合与封装基板布局数据集合的整合式检错系统，还包含：
命令文件，用以指示该模型制造工具增加一预定值至该封装基板布局数据集合的每一模层号码，以避免该封装基板布局数据集合及该芯片布局数据集合的模层的号码重复。
12.如权利要求8所述的芯片布局数据集合与封装基板布局数据集合的整合式检错系统，还包含：
文本文件，用以提供该封装基板布局数据集合的焊接球位置的相关信息给该模型制造工具。
13.一种芯片布局数据集合与封装基板布局数据集合的整合式检错方法，包含步骤：
提供一映射文件，以识别该封装基板布局数据集合的每一模层；
将该映射文件并入该封装基板布局数据集合；
将该封装基板布局数据集合从多芯片模块格式转换成图形设计系统第二格式，其中该芯片布局数据集合以该图形设计系统第二格式呈现；
调整该封装基板布局数据集合的坐标以符合该芯片布局数据集合的坐标；
合并属该图形设计系统第二格式的该芯片布局数据集合及属该图形设计系统第二格式的该封装基板布局数据集合，成为合并数据集合；以及
检查该合并数据集合有无错误或违反设计规则的情形。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/089,108 US7257784B2 (en) | 2005-03-24 | 2005-03-24 | Method for integrally checking chip and package substrate layouts for errors |
| US11/089,108 | 2005-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1848122A true CN1848122A (zh) | 2006-10-18 |
| CN1848122B CN1848122B (zh) | 2010-05-12 |
Family
ID=37036255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100741358A Expired - Fee Related CN1848122B (zh) | 2005-03-24 | 2006-03-24 | 芯片与封装基板的布局数据集合的整合式检错方法及系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7257784B2 (zh) |
| CN (1) | CN1848122B (zh) |
| TW (1) | TWI312929B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414482A (zh) * | 2007-10-16 | 2009-04-22 | 京元电子股份有限公司 | 刻录检错的方法与系统 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8732625B2 (en) | 2007-06-04 | 2014-05-20 | Asml Netherlands B.V. | Methods for performing model-based lithography guided layout design |
| US9779186B2 (en) | 2007-08-28 | 2017-10-03 | Asml Netherlands B.V. | Methods for performing model-based lithography guided layout design |
| US8463587B2 (en) * | 2009-07-28 | 2013-06-11 | Synopsys, Inc. | Hierarchical order ranked simulation of electronic circuits |
| TWI455047B (zh) * | 2010-04-01 | 2014-10-01 | Hon Hai Prec Ind Co Ltd | 產品輪廓制程能力驗證系統及方法 |
| WO2013095469A1 (en) | 2011-12-21 | 2013-06-27 | Intel Corporation | Psmi using at-speed scan capture |
| US8549453B2 (en) | 2012-01-31 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device feature density gradient verification |
| TWI463334B (zh) * | 2012-07-20 | 2014-12-01 | Univ Nat Cheng Kung | 標的裝置的基底預測保養方法與其電腦程式產品 |
| KR102004852B1 (ko) | 2012-11-15 | 2019-07-29 | 삼성전자 주식회사 | 컴퓨팅 시스템을 이용한 반도체 패키지 디자인 시스템 및 방법, 상기 시스템을 포함하는 반도체 패키지 제조 장치, 상기 방법으로 디자인된 반도체 패키지 |
| US8887117B1 (en) | 2013-10-07 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company Ltd. | Register clustering for clock network topology generation |
| GB2522102B (en) * | 2013-11-19 | 2020-11-18 | Advanced Risc Mach Ltd | A computer implemented system and method for generating a layout of a cell defining a circuit component |
| US10083269B2 (en) * | 2013-11-19 | 2018-09-25 | Arm Limited | Computer implemented system and method for generating a layout of a cell defining a circuit component |
| US9659125B2 (en) | 2014-01-28 | 2017-05-23 | Arm Limited | Computer implemented system and method for generating a layout of a cell defining a circuit component |
| US10242148B2 (en) * | 2014-08-25 | 2019-03-26 | Mediatek Inc. | Integrated circuit and routing design of the same |
| US9336348B2 (en) | 2014-09-12 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming layout design |
| US9672312B2 (en) * | 2015-05-04 | 2017-06-06 | Globalfoundries Inc. | Method wherein test cells and dummy cells are included into a layout of an integrated circuit |
| WO2016208006A1 (ja) * | 2015-06-24 | 2016-12-29 | 株式会社メイコー | 立体配線基板の製造方法、立体配線基板、立体配線基板用基材 |
| TWI541646B (zh) * | 2015-07-30 | 2016-07-11 | 新唐科技股份有限公司 | 偵錯系統及其控制方法 |
| US10267853B2 (en) | 2015-12-18 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | System and method to diagnose integrated circuit |
| US10366200B2 (en) | 2016-09-07 | 2019-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | System for and method of manufacturing a layout design of an integrated circuit |
| US10643016B1 (en) * | 2017-12-19 | 2020-05-05 | Cadence Design Systems, Inc. | System, method and computer program product for design rule awareness associated with die and package electronic circuit co-design |
| TWI722360B (zh) * | 2018-11-13 | 2021-03-21 | 大陸商創意電子（南京）有限公司 | 測試系統與測試方法 |
| CN113627115A (zh) * | 2020-05-07 | 2021-11-09 | 天芯互联科技有限公司 | 一种器件布局方法以及线路板 |
| CN112487751B (zh) * | 2020-11-18 | 2024-01-26 | 江苏科大亨芯半导体技术有限公司 | 带自检查功能的io pad自动化布局的方法 |
| CN115774972B (zh) * | 2022-12-02 | 2023-07-25 | 芯耀辉科技有限公司 | 一种用于系统级封装设计的一致性检查的系统及方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020221A (en) * | 1996-12-12 | 2000-02-01 | Lsi Logic Corporation | Process for manufacturing a semiconductor device having a stiffener member |
| US6581189B1 (en) * | 1998-01-14 | 2003-06-17 | Advanced Micro Devices, Inc. | Computer implemented method and program for automating flip-chip bump layout in integrated circuit package design |
| US6185707B1 (en) * | 1998-11-13 | 2001-02-06 | Knights Technology, Inc. | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation |
| US6425113B1 (en) * | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
| US6696765B2 (en) * | 2001-11-19 | 2004-02-24 | Hitachi, Ltd. | Multi-chip module |
| US6665853B2 (en) | 2002-03-27 | 2003-12-16 | International Business Machines Corporation | Netlist consistency checking |
| US8181125B2 (en) * | 2002-08-05 | 2012-05-15 | Hewlett-Packard Development Company, L.P. | System and method for providing compliant mapping between chip bond locations and package bond locations for an integrated circuit |
| US6911730B1 (en) * | 2003-03-03 | 2005-06-28 | Xilinx, Inc. | Multi-chip module including embedded transistors within the substrate |
| US7430800B2 (en) * | 2005-06-06 | 2008-10-07 | International Business Machines Corporation | Apparatus and method for far end noise reduction using capacitive cancellation by offset wiring |
-
2005
- 2005-03-24 US US11/089,108 patent/US7257784B2/en not_active Expired - Fee Related
-
2006
- 2006-03-24 TW TW095110240A patent/TWI312929B/zh not_active IP Right Cessation
- 2006-03-24 CN CN2006100741358A patent/CN1848122B/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414482A (zh) * | 2007-10-16 | 2009-04-22 | 京元电子股份有限公司 | 刻录检错的方法与系统 |
| CN101414482B (zh) * | 2007-10-16 | 2011-03-23 | 京元电子股份有限公司 | 刻录检错的方法与系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1848122B (zh) | 2010-05-12 |
| US7257784B2 (en) | 2007-08-14 |
| US20060217916A1 (en) | 2006-09-28 |
| TW200634509A (en) | 2006-10-01 |
| TWI312929B (en) | 2009-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1848122B (zh) | 芯片与封装基板的布局数据集合的整合式检错方法及系统 | |
| US6851100B1 (en) | Management system for automated wire bonding process | |
| US8510698B2 (en) | CAD apparatus and check support apparatus | |
| US20100257495A1 (en) | 3D-IC Verification Method | |
| CN1521830A (zh) | 集成电路设计、验证与测试一体化的技术方法 | |
| US20010039642A1 (en) | Design system for flip chip semiconductor device | |
| CN100342381C (zh) | 集成电路设计和整合方法 | |
| US7216324B2 (en) | Method for designing chip package by re-using existing mask designs | |
| CN116484800B (zh) | 一种芯片封装设计的方法 | |
| US7900178B2 (en) | Integrated circuit (IC) design method, system and program product | |
| CN1940946A (zh) | 用于pcb上器件的改进逸出的区域阵列布线掩模 | |
| CN113705143B (zh) | 一种自动化仿真系统和自动化仿真方法 | |
| CN1942046A (zh) | 产生pcb布线通道的交替微过孔及贯通板的过孔 | |
| CN104346502A (zh) | 一种基于odb++文件转化为可编辑pcb版图的方法 | |
| US7251801B2 (en) | Method of designing circuit board | |
| US8181125B2 (en) | System and method for providing compliant mapping between chip bond locations and package bond locations for an integrated circuit | |
| CN100361122C (zh) | Ict测试用转换pcb的自动设计方法 | |
| US6598207B1 (en) | Software for converting power delivery interconnect modeling connectivity maps to simulation ready input | |
| CN113515913B (zh) | 一种stt-mram相关电路的磁性工艺设计方法 | |
| CN211743123U (zh) | 集成电路版本控制单元及控制电路 | |
| CN116663479B (zh) | 一种PCB-Package协同设计方法 | |
| CN117473939B (zh) | Pcb模块化布局器件匹配方法、装置、电子设备及介质 | |
| CN113721824B (zh) | 一种cr5000平台一键设置库路径的方法 | |
| US20030102159A1 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
| CN114330199B (zh) | 一种设计文件生成方法、电路板的制作方法和相关设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 |