CN102073775A

CN102073775A - 审查印制电路板电装数据的方法

Info

Publication number: CN102073775A
Application number: CN 201110020838
Authority: CN
Inventors: 来新泉; 黄战武; 毕明路; 姜建国; 沈振芳; 刘永生; 陈晓泽; 李锦�
Original assignee: Xidian University
Current assignee: Xidian University
Priority date: 2011-01-18
Filing date: 2011-01-18
Publication date: 2011-05-25
Anticipated expiration: 2031-01-18
Also published as: CN102073775B

Abstract

本发明公开了一种审查印制电路板电装数据的方法，主要解决现有技术中印制电路板电装数据不能进行自动审查的问题。其实现步骤是：将不同结构的电子设计自动化设计文件转换成归一化文件；将印制电路板的可装配性设计规范数字化为审查的工艺规则，建立表面贴装工艺规则数据库并存入工艺规则；利用可视化技术，复原印制电路板基板和元器件几何形状，并三维动态显示印制电路板贴装过程；以表面贴装工艺规则数据库为驱动，审查需贴装的元器件的可装配性，并记录审查结果；将审查结果进行分类，以图形、图表的方式输出。本发明可对不同结构的电子设计自动化设计文件进行自动数据审查，并直观显示审查结果，可用于电装行业的表面贴装产前准备。

Description

审查印制电路板电装数据的方法

技术领域

本发明属于计算机技术领域，涉及印制电路板电装数据的审查方法，可用于电装行业的表面贴装产前准备。

背景技术

电子设计与制造业中，印制电路板PCB作为电子产品的子系统，扮演着核心模块单元的角色。然而目前市场上各种电子设计自动化EDA设计软件种类繁多，PCB设计结果普遍按各EDA软件公司自己的格式保存，并没有一个统一的数据保存格式。虽然一些EDA设计软件采用互相支持数据格式的方法，但无法直接提取用于装配的信息，从而给各种电子设计文件的可装配性审查带来诸多困难。

EDA设计软件一股都具有按一定设计规则检错的功能，但并没有针对电装设计的规则检错功能，从而不能进行可装配性审查。由于不存在可装配性审查功能，则更不可能让用户自定义审查规则，从而使得设计团体长期积累的电装设计经验或规则在设计工具中不能得到很好的继承。

综上所述，提供一种对于不同EDA设计软件归一化的电装数据保存格式，使用户独立于EDA设计环境，把装配规则数字化并用于可装配性检错，允许用户自定义审查规则的PCB电装数据审查方法，已成为目前亟待解决的问题。

发明内容

本发明的目的在于针对上述现有技术的不足，提供一种审查印制电路板电装数据的方法，使用户独立于EDA设计环境，对不同结构的EDA设计文件进行自动数据审查，同时用户还能够自定义审查规则，并直观显示审查结果，缩短研产周期，提高研发效率。

为实现上述目的，本发明的技术方案包括以下步骤：

(1)电装数据的提取与归一化步骤：根据电子设计自动化设计文件的后缀识别出文件的类型，并将文件传至不同接口，各接口根据文件结构通过不同的转换算法，将电子设计自动化设计文件中的元器件信息和印制电路板基板参数保存在具有统一格式的归一化文件中；

(2)审查规则的数字化与入库步骤：将印制电路板的可装配性设计规范，数字化为审查的工艺规则，建立表面贴装工艺规则数据库，并存入工艺规则；

(3)元器件和基板建模及贴装可视化步骤：设计建模方法对印制电路板组件进行数据封装，利用可视化技术，根据步骤(1)所保存的归一化文件中的印制电路板基板参数和元器件信息，分别复原印制电路板基板和元器件的几何形状，并三维动态显示印制电路板的贴装过程；

(4)电装数据审查步骤：以步骤(2)中建立的表面贴装工艺规则数据库为驱动，在步骤(3)的可视化过程中，逐个审查需贴装的每个元器件的可装配性，并记录审查结果；

(5)结果输出步骤：将步骤(4)中所得的电装数据的审查结果，按照严重程度和类型进行分类，以图形、图表的方式输出。

本发明具有下述优点：

1)本发明由于将PCB设计结果的电装数据保存于归一化文件中，其具有统一的保存格式，有别于现有的各类EDA设计文件，因此使得PCB设计结果的电装数据保存格式完全独立于EDA设计环境。

2)本发明由于将DFA规范中的审查规则数字化，录入到表面贴装工艺规则数据库中，并利用计算机，以规则数据库为驱动，逐个审查需贴装的每个元器件的可装配性，实现了有别于传统人工审查，首次利用计算机完成的电装的自动审查。

3)本发明由于建立了表面贴装工艺规则数据库，因此用户可以根据需求添加自定义规则，自由扩展规则库，实现了真正的具有个性的规则库。

4)本发明由于将数据建模和可视化技术应用于PCB基板、元器件几何形状的复原和PCB贴装，并将电装数据审查结果按照严重程度和类型进行分类，以图形、图表的方式输出，实现了审查结果的直观显示。

5)本发明由于实现了EDA设计文件中PCB电装数据的审查，并应用可视化显示，用户可以直观地预览PCB贴装过程，能够提前发现贴装中的错误，及时并合理地修改设计方案，节省设计时间和材料，缩短设计周期，提高PCB研产效率。

附图说明

图1是本发明的总流程图；

图2是本发明的异构EDA中电装数据转换子流程图；

图3是本发明的PCB贴装可视化子流程图；

图4是本发明的电装数据审查子流程图。

具体实施方式

参照图1，本发明审查印制电路板电装数据的步骤如下：

步骤1，识别异构EDA设计文件类型，将文件送入不同接口，进行电装数据的提取和转换，生成归一化文件。

参照图2，本步骤的具体实现如下：

(1a)根据不同的EDA设计文件后缀识别文件类型。

其中异构EDA设计文件，是指由Protel、PowerPCB、Mentor、OrCAD和VeriBest软件给出的设计文件；文件后缀为文件名中的后缀，即Protel文件的后缀为.pcb，PowerPCB文件的后缀为.asc，Mentor文件的后缀为.mgc_component.attr，OrCAD文件的后缀为.min，VeriBest文件的后缀为.prj。

(1b)将不同EDA设计文件传至对应的接口，各接口用来接收其能识别的EDA设计文件结构。

本发明中包括五种转换接口，是根据步骤(1a)中五种EDA设计文件的文件结构而设计，并依据文件组织方式接收设计文件所对应的接口文件，其接口文件要求必须为单个的文本文件。

当前EDA工具生成的设计文件组织方式通常有两种：一是单个设计文件方式，二是层次型组合文件方式。其中单个设计文件，基于PC的中小型EDA工具产生的PCB设计数据大部分属于此类，PCB基板本身以及板上各元件的信息顺序记录在此设计文件中，如Protel设计文件等；层次型组合文件，基于图形工作站的大型EDA工具所产生，PCB设计数据需要从多个彼此关联的文件中获取，文件间呈层次关系，即PCB-元件-焊盘/通孔，如Mentor设计文件。

EDA设计文件在输入至EDA异构转换接口前必需确定当前EDA设计文件的接口文件。对于单个设计文件，选择直接输入；对于层次型组合文件则根据其内部特有的组织结构，选择唯一能够与该设计中其它文件通过特定关系相连接的文件为其接口文件，如Mentor设计文件，选择每个设计文件夹中都存在的pcb.Mgc_pcb.attr文件为其接口文件。

(1c)根据文件结构通过不同的转换算法，提取EDA设计文件中的电装数据，并保存于已被格式化的归一化文件。

本发明中不同转换算法，是通过分别分析步骤(1a)中五种EDA软件的设计数据格式而设计，用于获取文件中与制造相关的信息。比如，Protel转换算法流程如下：

首先，打开Protel设计文件的接口文件，在Protel的设计文件中，元器件描述在前，PCB基板描述在后，且都有关键字标识，以COMP和ENDCOMP为标识；

然后，按行顺序读取元器件的封装、元器件的标号、元器件的型号、元器件的直线、元器件的焊盘、元器件的过孔、以及元器件的圆弧的属性参数，并将其写入归一化文件；

最后，按行顺序读取PCB基板的属性参数，包括基板的直线、基板的焊盘、基板的过孔、基板的圆弧、基板的填充区，并将其写入归一化文件。

因此归一化文件中保留了EDA设计文件中的元器件信息和PCB基板参数，其中元器件信息，包括元器件的描述种类、描述顺序以及参数。

步骤2，建立表面贴装工艺规则数据库，将PCB的DFA规范逐条数字化为审查的工艺规则，并将其存入数据库中，用户也可根据需要，将自定义的规则数字化后入库。

(2a)建立表面贴装工艺规则数据库

本发明中表面贴装工艺规则数据库，是根据PCB电装设计审查规则的特点和相互关系，建立元素、多级参数、规则信息、附图和附表多个信息字段；

(2b)DFA规范的数字化与入库

本发明中DFA规范的数字化，是将其逐级量化为步骤(2a)中的多个信息字段，并存储于表面贴装工艺规则数据库中；

(2c)用户自定义规则的数字化与入库

本发明中的用户自定义规则，是根据用户长期积累的电装设计经验或者是具体设计需求自定义的规则，其数字化与入库同步骤(2b)。

步骤3，设计建模方法对PCB组件进行数据封装，读取步骤1中归一化文件的PCB基板参数和元器件信息，利用可视化技术，复原PCB基板和元器件的几何形状，并三维动态显示PCB贴装过程。

本步骤的具体实现如下：

(3a)设计建模方法对PCB组件进行数据封装

本发明中PCB组件建模，主要存在两大类对象：PCB基板和普通元器件。

PCB基板，其上有大量的焊盘、直线、填充区以及字符串。主要特征信息参数包括基板的尺寸、厚度、左下角坐标、右上角坐标以及其上的通孔、焊盘信息。

普通元器件，主要由封装外壳、引脚和元器件型号三个部分组成。对于封装外壳，存在着多种形状，大体上可分为长方体、圆柱体、菱形和其它一些不规则形状。元器件的引脚分布形式多样，有些元器件的引脚分布在元器件的两侧，如小外形封装和双列直插式封装；有些元器件的引脚分布在元器件的四面，如带缓冲垫的四侧引脚扁平封装；有些只有两个引脚，如普通的插装贴装电阻、电容；还有些元器件的引脚是排列在元器件的正下方，如球栅阵列封装。但是任何一个引脚都会对应一个焊盘，从而可以找到与之对应的焊盘。因此，可以由焊盘的排列方式推出引脚的样式。

针对PCB基板和元器件的参数特征设计相应的数据结构，分别进行建模，其中PCB基板的建模主要是依据步骤(1c)中归一化文件所提供的描述PCB基板的参数，而元器件的建模主要是依据步骤(1c)中归一化文件所提供的元器件的描述种类、描述顺序和参数。

(3b)PCB贴装可视化

该贴装可视化是依据步骤(3a)中的数据封装，在VC++6.0的开发环境下实现，并结合3D建模软件完成了虚拟场景的建立和贴装的动态演示，其流程如图3所示。首先，读取PCB基板参数，通过建模将数据封装，绘制出PCB基板；然后，顺序读取元器件信息，判断是否有贴件，有贴件则通过建模将数据封装，绘制元器件几何形状并移到PCB板上的相应位置进行贴装；循环这个取贴操作，直到所有元器件取贴完毕。

步骤4，以步骤2中的表面贴装工艺规则数据库为驱动，调用其中的审查规则，对步骤3中需贴装的每个元器件进行可装配性审查，并记录审查结果。

参照图4，本步骤的具体流程如下：

首先，依次读取元器件信息，包括元器件的描述种类，描述顺序和参数；

然后，逐条读取表面贴装工艺规则数据库中的审查规则，并利用该规则对元器件的可装配性进行审查，如果符合规则，则继续读取下一条规则进行审查，否则，则归类记录审查结果，对每个元器件都循环这一审查过程，直到所有元器件审查完毕；

最后，输出审查结果。

步骤5，将步骤4所得电装数据审查结果进行分类，以图形、图表的方式输出。

本发明按照严重程度和类型进行分类，是将电装数据的审查结果，分为性质严重的审查错误和性质较轻的审查警告，审查错误指无法实现的设计，审查警告指不符合现场工艺的设计。

以上仅为本发明的一个实例，不构成对本发明的任何限制，显然在本发明的构思下，任何人可做出不同的修改，但这些均在本发明的保护之列。

Claims

1.一种审查印制电路板电装数据的方法，包括：

2.如权利要求1所述的审查印制电路板电装数据的方法，其特征在于，步骤(1)中所述的电子设计自动化设计文件的后缀，是指由Protel、PowerPCB、OrCAD、Mentor和VeriBest软件给出的文件，这些文件的后缀为文件名中的后缀，即Protel文件的后缀为.pcb，PowerPCB文件的后缀为.asc，OrCAD文件的后缀为.min，Mentor文件的后缀为.mgc_component.attr，VeriBest文件的后缀为.prj。

3.如权利要求1所述的审查印制电路板电装数据的方法，其中，步骤(1)所述的不同接口，是根据不同电子设计自动化设计文件的文件结构而设计，用以接收对应设计文件，并通过设计对应的转换算法，提取设计文件中的元器件信息和印制电路板参数，它包括Protel接口、PowerPCB接口、OrCAD接口、Mentor接口和VeriBest接口。

4.如权利要求1所述的审查印制电路板电装数据的方法，其中，步骤(3)所述的设计建模方法，包括两类方式：一类是根据印制电路板基板的尺寸、厚度、左下角坐标、右上角坐标以及其上的通孔、焊盘参数特征设计数据结构，进行建模；另一类是根据元器件的封装外壳、引脚和元器件型号参数特征设计数据结构，进行建模。

5.如权利要求1所述的审查印制电路板电装数据的方法，其特征在于，所述步骤(3)中的复原印制电路板基板和元器件的几何形状，是依据步骤(3)中的数据封装，在VC++6.0的开发环境下，通过3D建模软件完成。

6.如权利要求1所述的审查印制电路板电装数据的方法，其中，步骤(4)所述的逐个审查需贴装的每个元器件的可装配性，是指对每一个需要贴装的元器件，读取步骤(2)中表面贴装工艺规则数据库中的每条规则对其进行审查，符合规则的具有可装配性，否则不可装配。

7.如权利要求1所述的审查印制电路板电装数据的方法，其中步骤(5)所述的按照严重程度和类型进行分类，是将电装数据的审查结果，分为性质严重的审查错误和性质较轻的审查警告，审查错误指无法实现的设计，审查警告指不符合现场工艺的设计。