CN110534411B - 一种芯片硅的加工方法 - Google Patents

一种芯片硅的加工方法 Download PDF

Info

Publication number
CN110534411B
CN110534411B CN201910771594.9A CN201910771594A CN110534411B CN 110534411 B CN110534411 B CN 110534411B CN 201910771594 A CN201910771594 A CN 201910771594A CN 110534411 B CN110534411 B CN 110534411B
Authority
CN
China
Prior art keywords
silicon
wafer
chip
silicon wafer
marking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910771594.9A
Other languages
English (en)
Other versions
CN110534411A (zh
Inventor
武建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datong Xincheng New Material Co Ltd
Original Assignee
Datong Xincheng New Material Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datong Xincheng New Material Co Ltd filed Critical Datong Xincheng New Material Co Ltd
Priority to CN201910771594.9A priority Critical patent/CN110534411B/zh
Publication of CN110534411A publication Critical patent/CN110534411A/zh
Application granted granted Critical
Publication of CN110534411B publication Critical patent/CN110534411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Abstract

本发明属于芯片硅加工领域，尤其是一种芯片硅的加工方法，针对现有的芯片硅在生产出来之后不便于对元器件进行精准连接的问题，现提出如下方案，其包括以下步骤：S1：使用石英沙对硅进行精炼，对硅进行纯化；S2：将纯化后的硅制成硅晶棒，对硅晶棒进行切片，制得晶圆；S3：晶圆经涂膜、光刻显影、蚀刻、掺加杂质，制得硅片；S4：将制得的硅片的尺寸信息扫描到电脑进行建模，对需要在硅片安装的零部件的位置进行标注，并对零部件的位置的合理化进行分析，S5：位置数据满足要求时，对标注的数据进行记录，本发明能够保证芯片硅在使用时布局合理，能够实现与元器件的精准连接，制备方式简单。

Description

一种芯片硅的加工方法
技术领域
本发明涉及芯片硅加工技术领域，尤其涉及一种芯片硅的加工方法。
背景技术
集成电路英语：integrated circuit，缩写作IC；或称微电路(microcircuit)、微芯片(microchip)、晶片/芯片(chip)在电子学中是一种把电路(主要包括半导体设备，也包括被动组件等)小型化的方式，并时常制造在半导体晶圆表面上，将电路制造在半导体芯片表面上的集成电路又称薄膜(thin-film)集成电路。另有一种厚膜(thick-film)集成电路(hybrid integrated circuit)是由独立半导体设备和被动组件，集成到衬底或线路板所构成的小型化电路，元素硅是一种灰色、易碎、四价的非金属化学元素。地壳成分中27.8％是硅元素构成的，仅次于氧元素含量排行第二，硅是自然界中比较富的元素。在石英、玛瑙、燧石和普通的滩石中就可以发现硅元素。硅晶片又称晶圆片，是由硅锭加工而成的，通过专门的工艺可以在硅晶片上刻蚀出数以百万计的晶体管，被广泛应用于集成电路的制造，硅属于半导体材料，其自身的导电性并不是很好。然而，可以通过添加适当的掺杂剂来精确控制它的电阻率。制造半导体前，必须将硅转换为晶圆片(wafer)。这要从硅锭的生长开始。单晶硅是原子以三维空间模式周期形成的固体，这种模式贯穿整个材料。多晶硅是很多具有不同晶向的小单晶体单独形成的，不能用来做半导体电路。多晶硅必须融化成单晶体，才能加工成半导体应用中使用的晶圆片。加工硅晶片生成一个硅锭要花一周到一个月的时间，这取决于很多因素，包括大小、质量和终端用户要求。超过75％的单晶硅晶圆片都是通过Czochralski(CZ，也叫提拉法)方法生长的。
现有的芯片硅在生产出来之后不便于对元器件进行精准连接，因此我们提出了一种芯片硅的加工方法，用来解决上述问题。
发明内容
本发明的目的是为了解决现有技术中存在芯片硅在生产出来之后不便于对元器件进行精准连接的缺点，而提出的一种芯片硅的加工方法。
为了实现上述目的，本发明采用了如下技术方案：
一种芯片硅的加工方法，包括以下步骤：
S1：使用石英沙对硅进行精炼，对硅进行纯化；
S2：将纯化后的硅制成硅晶棒，对硅晶棒进行切片，制得晶圆；
S3：晶圆经涂膜、光刻显影、蚀刻、掺加杂质，制得硅片；
S4：将制得的硅片的尺寸信息扫描到电脑进行建模，对需要在硅片安装的零部件的位置进行标注，并对零部件的位置的合理化进行分析；
S5：位置数据满足要求时，对标注的数据进行记录，将标注的数据输入到标注设备内，标注设备对硅片零部件的安装位置进行标识。
优选的，所述S4中，使用扫描设备将硅片扫描到电脑上，对硅片的尺寸进行标注，对零部件的尺寸进行收集。
优选的，所述S4中，将安装的零部件的尺寸标注在硅片上，对零部件的安装位置进行调试，使零部件的布局合理。
优选的，所述S5中，对硅片零部件的位置标注过程进行模拟，并对模拟过程的数据进行收集，通过输入设置将数据输入到标注设备的控制终端。
优选的，所述S5中，将硅片放置到标注设备的工作台上，通过夹具对硅片进行固定，控制终端根据接收的数据驱动标注器进行移动，标注器对零件的引脚安装位置进行标识，以便零部件的精准安装。
优选的，所述S5中，标注设备对硅片零部件的安装位置进行标识完成后，将标识好的硅片扫描到电脑，与建模的硅片进行对比，确保没有误差。
优选的，所述S3中，光刻显影、蚀刻过程使用了对紫外光敏感的化学物质，即遇紫外光则变软，通过控制遮光物的位置可以得到芯片的外形，在晶圆涂上光致抗蚀剂，使得其遇紫外光就会溶解。
优选的，所述S3中，掺加杂质的过程如下：从硅片上暴露的区域开始，放入化学离子混合液中。
优选的，所述S3中，掺加杂质后通过针测的方式对每个晶粒进行电气特性检测。
优选的，所述S2中，对硅晶棒进行切片，切片后对硅片进行清洗，去除硅片表面的机械损伤。
与现有技术相比，本发明的有益效果在于：
(1)本方案通过将制得的硅片的尺寸信息扫描到电脑进行建模，对需要在硅片安装的零部件的位置进行标注，确保零部件的位置的精准度；
(2)本方案通过对硅片零部件的位置标注过程进行模拟，并对模拟过程的数据进行收集，通过输入设置将数据输入到标注设备的控制终端，能够保证加工的精准度；
(3)本发明能够保证芯片硅在使用时布局合理，能够实现与元器件的精准连接，制备方式简单。
具体实施方式
下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
一种芯片硅的加工方法，包括以下步骤：
S1：使用石英沙对硅进行精炼，对硅进行纯化；
S2：将纯化后的硅制成硅晶棒，对硅晶棒进行切片，对硅晶棒进行切片，切片后对硅片进行清洗，去除硅片表面的机械损伤，制得晶圆；
S3：晶圆经涂膜、光刻显影、蚀刻、掺加杂质，制得硅片，光刻显影、蚀刻过程使用了对紫外光敏感的化学物质，即遇紫外光则变软，通过控制遮光物的位置可以得到芯片的外形，在晶圆涂上光致抗蚀剂，使得其遇紫外光就会溶解，掺加杂质的过程如下：从硅片上暴露的区域开始，放入化学离子混合液中，这一工艺将改变搀杂区的导电方式，使每个晶体管可以通、断、或携带数据，简单的芯片可以只用一层，但复杂的芯片通常有很多层，这时候将该流程不断的重复，不同层可通过开启窗口联接起来，这一点类似多层PCB板的制作原理，更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构，掺加杂质后通过针测的方式对每个晶粒进行电气特性检测，光刻工艺的基本流程：首先是在晶圆(或衬底)表面涂上一层光刻胶并烘干，烘干后的晶圆被传送到光刻机里面，光线透过一个掩模把掩模上的图形投影在晶圆表面的光刻胶上，实现曝光，激发光化学反应，对曝光后的晶圆进行第二次烘烤，即所谓的曝光后烘烤，后烘烤是的光化学反应更充分，最后，把显影液喷洒到晶圆表面的光刻胶上，对曝光图形显影，显影后，掩模上的图形就被存留在了光刻胶上，涂胶、烘烤和显影都是在匀胶显影机中完成的，曝光是在光刻机中完成的，匀胶显影机和光刻机一般都是联机作业的，晶圆通过机械手在各单元和机器之间传送。整个曝光显影系统是封闭的，晶圆不直接暴露在周围环境中，以减少环境中有害成分对光刻胶和光化学反应的影响；
S4：使用扫描设备将硅片扫描到电脑上，对硅片的尺寸进行标注，对零部件的尺寸进行收集，然后进行建模，对需要在硅片安装的零部件的位置进行标注，对零部件的安装位置进行调试，使零部件的布局合理，并对零部件的位置的合理化进行分析；
S5：位置数据满足要求时，对标注的数据进行记录，将标注的数据输入到标注设备内，标注设备对硅片零部件的安装位置进行标识，对硅片零部件的位置标注过程进行模拟，并对模拟过程的数据进行收集，通过输入设置将数据输入到标注设备的控制终端，将硅片放置到标注设备的工作台上，通过夹具对硅片进行固定，控制终端根据接收的数据驱动标注器进行移动，标注器对零件的引脚安装位置进行标识，以便零部件的精准安装，标注设备对硅片零部件的安装位置进行标识完成后，将标识好的硅片扫描到电脑，与建模的硅片进行对比，确保没有误差，通过将制得的硅片的尺寸信息扫描到电脑进行建模，对需要在硅片安装的零部件的位置进行标注，确保零部件的位置的精准度，通过对硅片零部件的位置标注过程进行模拟，并对模拟过程的数据进行收集，通过输入设置将数据输入到标注设备的控制终端，能够保证加工的精准度，本发明能够保证芯片硅在使用时布局合理，能够实现与元器件的精准连接，制备方式简单。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种芯片硅的加工方法，包括以下步骤：
S1：使用石英沙对硅进行精炼，对硅进行纯化；
S2：将纯化后的硅制成硅晶棒，对硅晶棒进行切片，制得晶圆；
S3：晶圆经涂膜、光刻显影、蚀刻、掺加杂质，制得硅片；
S4：将制得的硅片的尺寸信息扫描到电脑进行建模，对需要在硅片安装的零部件的位置进行标注，并对零部件的位置的合理化进行分析；
S5：位置数据满足要求时，对标注的数据进行记录，将标注的数据输入到标注设备内，标注设备对硅片零部件的安装位置进行标识。
2.根据权利要求1所述的一种芯片硅的加工方法，其特征在于，所述S4中，使用扫描设备将硅片扫描到电脑上，对硅片的尺寸进行标注，对零部件的尺寸进行收集。
3.根据权利要求1所述的一种芯片硅的加工方法，其特征在于，所述S4中，将安装的零部件的尺寸标注在硅片上，对零部件的安装位置进行调试，使零部件的布局合理。
4.根据权利要求1所述的一种芯片硅的加工方法，其特征在于，所述S5中，对硅片零部件的位置标注过程进行模拟，并对模拟过程的数据进行收集，通过输入设置将数据输入到标注设备的控制终端。
5.根据权利要求4所述的一种芯片硅的加工方法，其特征在于，所述S5中，将硅片放置到标注设备的工作台上，通过夹具对硅片进行固定，控制终端根据接收的数据驱动标注器进行移动，标注器对零件的引脚安装位置进行标识，以便零部件的精准安装。
6.根据权利要求1所述的一种芯片硅的加工方法，其特征在于，所述S5中，标注设备对硅片零部件的安装位置进行标识完成后，将标识好的硅片扫描到电脑，与建模的硅片进行对比，确保没有误差。
7.根据权利要求1所述的一种芯片硅的加工方法，其特征在于，所述S3中，光刻显影、蚀刻过程使用了对紫外光敏感的化学物质，即遇紫外光则变软，通过控制遮光物的位置可以得到芯片的外形，在晶圆涂上光致抗蚀剂，使得其遇紫外光就会溶解。
8.根据权利要求1所述的一种芯片硅的加工方法，其特征在于，所述S3中，掺加杂质的过程如下：从硅片上暴露的区域开始，放入化学离子混合液中。
9.根据权利要求1所述的一种芯片硅的加工方法，其特征在于，所述S3中，掺加杂质后通过针测的方式对每个晶粒进行电气特性检测。
10.根据权利要求1所述的一种芯片硅的加工方法，其特征在于，所述S2中，对硅晶棒进行切片，切片后对硅片进行清洗，去除硅片表面的机械损伤。
CN201910771594.9A 2019-08-21 2019-08-21 一种芯片硅的加工方法 Active CN110534411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910771594.9A CN110534411B (zh) 2019-08-21 2019-08-21 一种芯片硅的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910771594.9A CN110534411B (zh) 2019-08-21 2019-08-21 一种芯片硅的加工方法

Publications (2)

Publication Number Publication Date
CN110534411A CN110534411A (zh) 2019-12-03
CN110534411B true CN110534411B (zh) 2021-07-13

Family

ID=68662296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910771594.9A Active CN110534411B (zh) 2019-08-21 2019-08-21 一种芯片硅的加工方法

Country Status (1)

Country Link
CN (1) CN110534411B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027295A (en) * 1986-10-03 1991-06-25 Omron Tateisi Electronics Co. Apparatus for inspecting packaged electronic device
US5745371A (en) * 1994-03-18 1998-04-28 Fujitsu Limited System and method for mounting components and layout for printed boards
TW421983B (en) * 1998-02-10 2001-02-11 Zanavy Informatics Kk Component mounting simulation method and component mounting simulator
CN101567015A (zh) * 2008-04-21 2009-10-28 英业达股份有限公司 电路板上元件的配置方法与电脑可读取记录媒体
CN102054080A (zh) * 2009-10-30 2011-05-11 新思科技(上海)有限公司 检测不合理元器件摆放约束的方法与装置
CN102073775A (zh) * 2011-01-18 2011-05-25 西安电子科技大学 审查印制电路板电装数据的方法
CN107408136A (zh) * 2014-10-23 2017-11-28 脸谱公司 生成用于以模块化方式组装的电子产品的3d打印衬底的方法
CN108550534A (zh) * 2018-05-08 2018-09-18 广西桂芯半导体科技有限公司 一种半导体的加工方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027295A (en) * 1986-10-03 1991-06-25 Omron Tateisi Electronics Co. Apparatus for inspecting packaged electronic device
US5745371A (en) * 1994-03-18 1998-04-28 Fujitsu Limited System and method for mounting components and layout for printed boards
TW421983B (en) * 1998-02-10 2001-02-11 Zanavy Informatics Kk Component mounting simulation method and component mounting simulator
CN101567015A (zh) * 2008-04-21 2009-10-28 英业达股份有限公司 电路板上元件的配置方法与电脑可读取记录媒体
CN102054080A (zh) * 2009-10-30 2011-05-11 新思科技(上海)有限公司 检测不合理元器件摆放约束的方法与装置
CN102073775A (zh) * 2011-01-18 2011-05-25 西安电子科技大学 审查印制电路板电装数据的方法
CN107408136A (zh) * 2014-10-23 2017-11-28 脸谱公司 生成用于以模块化方式组装的电子产品的3d打印衬底的方法
CN108550534A (zh) * 2018-05-08 2018-09-18 广西桂芯半导体科技有限公司 一种半导体的加工方法

Also Published As

Publication number Publication date
CN110534411A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
DE102019217455B4 (de) Vorrichtung und verfahren zum ausrichten von schichten einer integrierten schaltung unter verwendung mehrerer gittermaterialien
US20030092281A1 (en) Method for organic barc and photoresist trimming process
US20050250225A1 (en) Method and apparatus for forming patterned photoresist layer
US9614101B2 (en) Array substrate and method for manufacturing the same
KR101016327B1 (ko) 반도체패키지 인서트캐리어
US10833022B2 (en) Structure and method to improve overlay performance in semiconductor devices
US7875409B2 (en) Method of manufacturing semiconductor device, mask and semiconductor device
CN110534411B (zh) 一种芯片硅的加工方法
US7951512B2 (en) Reticle for projection exposure apparatus and exposure method using the same
US10242951B1 (en) Optical electronic-chip identification writer using dummy C4 bumps
Yanda et al. Demystifying chipmaking
Bates Silicon wafer processing
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
KR100310381B1 (ko) 보정 웨이퍼
Veendrick et al. The chip development cycle
Chen et al. Introduction of IC Manufacturing to Amateurs
JPH0619120A (ja) レチクルとそのレチクルを用いた半導体装置およびその製造方法
JP2876638B2 (ja) 半導体装置の製造方法
KR0175019B1 (ko) 반도체 칩
JPH11243066A (ja) 半導体装置
US9318399B2 (en) Semiconductor wafers employing a fixed-coordinate metrology scheme and methods for fabricating integrated circuits using the same
binti Morsin et al. Mask design, fabrication and characterization of in-house n-well MOSFET using spin-on dopant technique for undergraduates program
Kilby et al. Integrated circuits
JPS6245111A (ja) ウエハおよびそれを用いた半導体装置
JP2009111060A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant