JPH11243066A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11243066A JPH11243066A JP10043301A JP4330198A JPH11243066A JP H11243066 A JPH11243066 A JP H11243066A JP 10043301 A JP10043301 A JP 10043301A JP 4330198 A JP4330198 A JP 4330198A JP H11243066 A JPH11243066 A JP H11243066A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wafer
- semiconductor devices
- types
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 リソグラフィー条件又はイオン注入条件のみ
を変えることで、１枚のウエーハ上に、特性の異なる半
導体装置を複数種類形成し、これを用いて、半導体装置
のバラツキを少なくすることを目的とする。 【解決手段】 一つのウエーハ１上に、予め決められた
特性が異なる複数種類の半導体装置１Ａ〜１Ｅが複数個
形成されていることを特徴とする。
を変えることで、１枚のウエーハ上に、特性の異なる半
導体装置を複数種類形成し、これを用いて、半導体装置
のバラツキを少なくすることを目的とする。 【解決手段】 一つのウエーハ１上に、予め決められた
特性が異なる複数種類の半導体装置１Ａ〜１Ｅが複数個
形成されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係わり、特に、予めリソグラフィー条件又は
イオン注入条件のみを変えることで、１枚のウエーハ上
に、特性の異なる半導体装置を複数種類形成し、半導体
装置を量産する際のバラツキを少なくするようにした半
導体装置とその製造方法に関する。
製造方法に係わり、特に、予めリソグラフィー条件又は
イオン注入条件のみを変えることで、１枚のウエーハ上
に、特性の異なる半導体装置を複数種類形成し、半導体
装置を量産する際のバラツキを少なくするようにした半
導体装置とその製造方法に関する。
【０００２】
【従来の技術】従来より、半導体装置を製造する際のバ
ラツキを少なくするため、品質確認用として複数枚のウ
エーハを用い、夫々のウエーハ上に、夫々同一の特性の
半導体装置を形成すると共に、このようにして特性の異
なる複数種類の半導体装置を予め用意し、これらのサン
プルを評価することで、製造ラインでのバラツキをなく
すようにしていた。
ラツキを少なくするため、品質確認用として複数枚のウ
エーハを用い、夫々のウエーハ上に、夫々同一の特性の
半導体装置を形成すると共に、このようにして特性の異
なる複数種類の半導体装置を予め用意し、これらのサン
プルを評価することで、製造ラインでのバラツキをなく
すようにしていた。
【０００３】しかし、出来るだけ条件を同一にするもの
の、わずかな条件の差で特性に変化が生じてしまい、こ
の為、品質管理用としての精度良い半導体装置の作成が
期待されていた。なお、特開平９−２３６９０６号公報
には、フォトマスクにおけるパターン転写特性評価方法
が開示されている。
の、わずかな条件の差で特性に変化が生じてしまい、こ
の為、品質管理用としての精度良い半導体装置の作成が
期待されていた。なお、特開平９−２３６９０６号公報
には、フォトマスクにおけるパターン転写特性評価方法
が開示されている。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、リソグラフィー条
件又はイオン注入条件のみを変えることで、１枚のウエ
ーハ上に、特性の異なる半導体装置を複数種類形成し、
これを用いることで、半導体装置を量産する際のバラツ
キを少なくする新規な半導体装置とその製造方法を提供
するものである。
した従来技術の欠点を改良し、特に、リソグラフィー条
件又はイオン注入条件のみを変えることで、１枚のウエ
ーハ上に、特性の異なる半導体装置を複数種類形成し、
これを用いることで、半導体装置を量産する際のバラツ
キを少なくする新規な半導体装置とその製造方法を提供
するものである。
【０００５】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、一つのウエーハ上に、予め決め
られた特性が異なる複数種類の半導体装置が複数個形成
されていることを特徴とするものであり、又、第２態様
は、前記特性が異なる複数種類の半導体装置は、ウエー
ハ上でバラバラに配置されていることを特徴とするもの
であり、又、第３態様は、同一の特性を有する前記複数
個の半導体装置は、前記ウエーハ上の所定の領域にかた
まって配置されていることを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、一つのウエーハ上に、予め決め
られた特性が異なる複数種類の半導体装置が複数個形成
されていることを特徴とするものであり、又、第２態様
は、前記特性が異なる複数種類の半導体装置は、ウエー
ハ上でバラバラに配置されていることを特徴とするもの
であり、又、第３態様は、同一の特性を有する前記複数
個の半導体装置は、前記ウエーハ上の所定の領域にかた
まって配置されていることを特徴とするものである。
【０００６】また、本発明に係る半導体装置の製造方法
の第１態様は、一つのウエーハ上にリソグラフィー条件
を変えて、特性の異なる複数種類の半導体装置を複数個
形成したことを特徴とするものであり、又、第２態様
は、一つのウエーハ上にイオン注入条件を変えて、特性
の異なる複数種類の半導体装置を複数個形成したことを
特徴とするものであり、又、第３態様は、前記特性の異
なる複数種類の半導体装置を形成する際、１枚のレチク
ルのみを用いることを特徴とするものである。
の第１態様は、一つのウエーハ上にリソグラフィー条件
を変えて、特性の異なる複数種類の半導体装置を複数個
形成したことを特徴とするものであり、又、第２態様
は、一つのウエーハ上にイオン注入条件を変えて、特性
の異なる複数種類の半導体装置を複数個形成したことを
特徴とするものであり、又、第３態様は、前記特性の異
なる複数種類の半導体装置を形成する際、１枚のレチク
ルのみを用いることを特徴とするものである。
【０００７】
【発明の実施の形態】本発明の半導体装置は、一つのウ
エーハ上に、予め決められた特性が異なる複数種類の半
導体装置が複数個形成されているものであり、この場
合、リソグラフィー条件又はイオン注入条件のみを変え
て、半導体装置を形成したから、複数個の同一の特性を
有する半導体装置が複数種類形成される。
エーハ上に、予め決められた特性が異なる複数種類の半
導体装置が複数個形成されているものであり、この場
合、リソグラフィー条件又はイオン注入条件のみを変え
て、半導体装置を形成したから、複数個の同一の特性を
有する半導体装置が複数種類形成される。
【０００８】この為、製造条件の差異による特性の変化
を正確に把握することが可能であるから、これを評価す
ることでバラツキの発生を少なくすることがてき、従っ
て、安定した特性の製造に役立つ。
を正確に把握することが可能であるから、これを評価す
ることでバラツキの発生を少なくすることがてき、従っ
て、安定した特性の製造に役立つ。
【０００９】
【実施例】以下に、本発明に係わる半導体装置とその製
造方法の具体例を図面を参照しながら詳細に説明する。
図１及び図２は、本発明に係わる半導体装置の具体例の
構造を示す図、図４は本発明の製造方法を示すフローチ
ャートであって、図１には、一つのウエーハー１上に、
予め決められた特性が異なる複数種類の半導体装置１Ａ
〜１Ｅが複数個形成されている半導体装置が示され、
又、前記特性が異なる複数個の半導体装置１Ａ〜１Ｅ
は、ウエーハー１上でバラバラに配置されていることが
示され、又、図２には、同一の特性を有する夫々の半導
体装置１Ａ（又は１Ｂ、又は１Ｃ、又は１Ｄ、又は１
Ｅ）は、前記ウエーハ１上の所定の領域にかたまって配
置されている半導体装置が示されている。
造方法の具体例を図面を参照しながら詳細に説明する。
図１及び図２は、本発明に係わる半導体装置の具体例の
構造を示す図、図４は本発明の製造方法を示すフローチ
ャートであって、図１には、一つのウエーハー１上に、
予め決められた特性が異なる複数種類の半導体装置１Ａ
〜１Ｅが複数個形成されている半導体装置が示され、
又、前記特性が異なる複数個の半導体装置１Ａ〜１Ｅ
は、ウエーハー１上でバラバラに配置されていることが
示され、又、図２には、同一の特性を有する夫々の半導
体装置１Ａ（又は１Ｂ、又は１Ｃ、又は１Ｄ、又は１
Ｅ）は、前記ウエーハ１上の所定の領域にかたまって配
置されている半導体装置が示されている。
【００１０】更に、図４には、一つのウエーハ上にリソ
グラフィー条件を変えて、特性の異なる複数種類の半導
体装置を複数個形成した半導体装置の製造方法が示さ
れ、この場合、１枚のレチクルのみを用いることが示さ
れている。次に、本発明を更に具体的に説明する。
グラフィー条件を変えて、特性の異なる複数種類の半導
体装置を複数個形成した半導体装置の製造方法が示さ
れ、この場合、１枚のレチクルのみを用いることが示さ
れている。次に、本発明を更に具体的に説明する。
【００１１】図１において、レチクル２を使用し、ウエ
ーハ１の面上に特性が異なる複数個の半導体装置１Ａ〜
１Ｅの５種類の半導体装置を形成している。図では、半
導体装置１Ａ〜１Ｅの５種類のチップを夫々、丸印、三
角印、四角印、×印、星印で表している。そして、図１
に示した通り、これらの５種類の半導体は、ウエーハ２
の面上にバラバラに配置されている。
ーハ１の面上に特性が異なる複数個の半導体装置１Ａ〜
１Ｅの５種類の半導体装置を形成している。図では、半
導体装置１Ａ〜１Ｅの５種類のチップを夫々、丸印、三
角印、四角印、×印、星印で表している。そして、図１
に示した通り、これらの５種類の半導体は、ウエーハ２
の面上にバラバラに配置されている。
【００１２】次に、本発明を更に具体的に説明する。図
１（ｂ）は、３種類の特性値をばらつかせる場合を示す
例のマトリクス表である。ここでは、例として、ＮＰＮ
型トランジスタの電流増幅率（以下ＮＰＮｈEFと称
す）、抵抗値、スレッショールド電圧（以下ＶT と称
す）をばらつかせる場合を示している。
１（ｂ）は、３種類の特性値をばらつかせる場合を示す
例のマトリクス表である。ここでは、例として、ＮＰＮ
型トランジスタの電流増幅率（以下ＮＰＮｈEFと称
す）、抵抗値、スレッショールド電圧（以下ＶT と称
す）をばらつかせる場合を示している。
【００１３】図３はＶT にばらつきをもって半導体装置
を作製する場合の一具体例を示す図であり、これを例に
本発明の半導体装置の製造方法を説明する。まず、図３
（ａ）に示すように、ウエーハ（シリコン基板）１上
に、第１のフォトレジスト膜６を形成したのち、レチク
ル２を用いて、第１、第２、第３のチップ領域１Ａ、１
Ｂ、１Ｃを２００ｍｓｅｃで露光し、現像処理して、第
１、第２、第３の開孔部６Ａ、６Ｂ、６Ｃを形成する。
その後、第１、第２、第３の開孔部６Ａ、６Ｂ、６Ｃ内
にホウ素を１．５×１０12／ｃｍ2 の打ち込み量でイオ
ン注入する。
を作製する場合の一具体例を示す図であり、これを例に
本発明の半導体装置の製造方法を説明する。まず、図３
（ａ）に示すように、ウエーハ（シリコン基板）１上
に、第１のフォトレジスト膜６を形成したのち、レチク
ル２を用いて、第１、第２、第３のチップ領域１Ａ、１
Ｂ、１Ｃを２００ｍｓｅｃで露光し、現像処理して、第
１、第２、第３の開孔部６Ａ、６Ｂ、６Ｃを形成する。
その後、第１、第２、第３の開孔部６Ａ、６Ｂ、６Ｃ内
にホウ素を１．５×１０12／ｃｍ2 の打ち込み量でイオ
ン注入する。
【００１４】次に、図３（ｂ）に示すように、第１、第
２、第３のフォトレジスト膜６を除去したのち、第４の
フォトレジスト膜７を形成する。そして、同じレチクル
２を用いて、第４のチップ領域１Ｄを２００ｍｓｅｃ露
光し、現像処理して、第４の開孔部７Ｄを形成する。そ
の後第４の開孔部７Ｄ内にホウ素を１．０×１０12／ｃ
ｍ2 の打ち込み量でイオン注入する。
２、第３のフォトレジスト膜６を除去したのち、第４の
フォトレジスト膜７を形成する。そして、同じレチクル
２を用いて、第４のチップ領域１Ｄを２００ｍｓｅｃ露
光し、現像処理して、第４の開孔部７Ｄを形成する。そ
の後第４の開孔部７Ｄ内にホウ素を１．０×１０12／ｃ
ｍ2 の打ち込み量でイオン注入する。
【００１５】次に、図３（ｃ）に示すように、第４のフ
ォトレジスト膜７を除去したのち、第５のフォトレジス
ト膜８を形成する。そして、更に同じレチクル２を用い
て、第５のチップ領域１Ｅを２００ｍｓｅｃ露光し、現
像処理して、第５の開孔部８Ｅを形成する。その後、第
５の開孔部８Ｅ内にホウ素を２．０×１０12／ｃｍ2の
打ち込み量でイオン注入する。
ォトレジスト膜７を除去したのち、第５のフォトレジス
ト膜８を形成する。そして、更に同じレチクル２を用い
て、第５のチップ領域１Ｅを２００ｍｓｅｃ露光し、現
像処理して、第５の開孔部８Ｅを形成する。その後、第
５の開孔部８Ｅ内にホウ素を２．０×１０12／ｃｍ2の
打ち込み量でイオン注入する。
【００１６】このように処理してウエーハ１上に特性が
異なる半導体装置１Ａ〜１Ｅを形成した結果、第１〜第
３の半導体装置１Ａ〜１Ｃには、ＶT が０．７Ｖ、第４
の半導体装置１ＤにはＶT が０．５Ｖ、第５の半導体装
置１ＥにはＶT が０．９Ｖの半導体装置を作製すること
ができた。図４は、図３の半導体装置の製造方法を示し
たフローシャートであり、同一のレチクル２を用いてい
るから、変動する要素が少なくなり、このため精度良い
サンプルが形成される。
異なる半導体装置１Ａ〜１Ｅを形成した結果、第１〜第
３の半導体装置１Ａ〜１Ｃには、ＶT が０．７Ｖ、第４
の半導体装置１ＤにはＶT が０．５Ｖ、第５の半導体装
置１ＥにはＶT が０．９Ｖの半導体装置を作製すること
ができた。図４は、図３の半導体装置の製造方法を示し
たフローシャートであり、同一のレチクル２を用いてい
るから、変動する要素が少なくなり、このため精度良い
サンプルが形成される。
【００１７】なお、上記説明では、特性のバラツキを５
種類として説明したが、適宜増減しても良い。又、上記
説明においては、イオン注入の打ち込み量を変えた場合
について説明したが、その他に、露光時間を変えてパタ
ーン寸法を変化させる方法や、イオン注入の加速エネル
ギーを変えて、拡散層の比抵抗、拡散層の深さを変え、
特性値を変化させることも可能である。
種類として説明したが、適宜増減しても良い。又、上記
説明においては、イオン注入の打ち込み量を変えた場合
について説明したが、その他に、露光時間を変えてパタ
ーン寸法を変化させる方法や、イオン注入の加速エネル
ギーを変えて、拡散層の比抵抗、拡散層の深さを変え、
特性値を変化させることも可能である。
【００１８】
【発明の効果】本発明に係る半導体装置とその製造方法
は、上述のように構成したので、正確にリソグラフィー
条件又はイオン注入条件に依存する半導体装置が形成さ
れるから、これらを参考にして予め量産で発生するバラ
ツキを抑えるような対策を施すことが可能であり、した
がって、量産ラインでの品質トラブルを未然に防止でき
る効果がある。
は、上述のように構成したので、正確にリソグラフィー
条件又はイオン注入条件に依存する半導体装置が形成さ
れるから、これらを参考にして予め量産で発生するバラ
ツキを抑えるような対策を施すことが可能であり、した
がって、量産ラインでの品質トラブルを未然に防止でき
る効果がある。
【図１】（ａ）及び（ｂ）は、本発明に係る半導体装置
の具体例を説明するための図である。
の具体例を説明するための図である。
【図２】本発明の他の具体例を説明するための図であ
る。
る。
【図３】本発明に係る半導体装置の具体例を説明するた
めの断面図である。
めの断面図である。
【図４】本発明の製造方法を示したフローチャートであ
る。
る。
１ ウエーハ ２ レチクル ６，７，８ フォトレジスト膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年４月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体装置
【特許請求の範囲】
【０００１】
【発明の詳細な説明】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特に、予めリソグラフィー条件又はイオン注入条件
のみを変えることで、１枚のウエーハ上に、特性の異な
る半導体装置を複数種類形成し、半導体装置を量産する
際のバラツキを少なくするようにした半導体装置に関す
る。
り、特に、予めリソグラフィー条件又はイオン注入条件
のみを変えることで、１枚のウエーハ上に、特性の異な
る半導体装置を複数種類形成し、半導体装置を量産する
際のバラツキを少なくするようにした半導体装置に関す
る。
【０００２】
【従来の技術】従来より、半導体装置を製造する際のバ
ラツキを少なくするため、品質確認用として複数枚のウ
エーハを用い、夫々のウエーハ上に、夫々同一の特性の
半導体装置を形成すると共に、このようにして特性の異
なる複数種類の半導体装置を予め用意し、これらのサン
プルを評価することで、製造ラインでのバラツキをなく
すようにしていた。
ラツキを少なくするため、品質確認用として複数枚のウ
エーハを用い、夫々のウエーハ上に、夫々同一の特性の
半導体装置を形成すると共に、このようにして特性の異
なる複数種類の半導体装置を予め用意し、これらのサン
プルを評価することで、製造ラインでのバラツキをなく
すようにしていた。
【０００３】しかし、出来るだけ条件を同一にするもの
の、わずかな条件の差で特性に変化が生じてしまい、こ
の為、品質管理用としての精度良い半導体装置の作成が
期待されていた。なお、特開平９−２３６９０６号公報
には、フォトマスクにおけるパターン転写特性評価方法
が開示されている。
の、わずかな条件の差で特性に変化が生じてしまい、こ
の為、品質管理用としての精度良い半導体装置の作成が
期待されていた。なお、特開平９−２３６９０６号公報
には、フォトマスクにおけるパターン転写特性評価方法
が開示されている。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、リソグラフィー条
件又はイオン注入条件のみを変えることで、１枚のウエ
ーハ上に、特性の異なる半導体装置を複数種類形成し、
これを用いることで、半導体装置を量産する際のバラツ
キを少なくする新規な半導体装置を提供するものであ
る。
した従来技術の欠点を改良し、特に、リソグラフィー条
件又はイオン注入条件のみを変えることで、１枚のウエ
ーハ上に、特性の異なる半導体装置を複数種類形成し、
これを用いることで、半導体装置を量産する際のバラツ
キを少なくする新規な半導体装置を提供するものであ
る。
【０００５】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、一つのウエーハ上に互いに特性
が異なる複数種類の半導体装置が夫々複数個形成されて
いる半導体装置であって、同一の特性を有する前記複数
個の半導体装置は、前記ウエーハ上の所定の領域にかた
まって配置されていることを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、一つのウエーハ上に互いに特性
が異なる複数種類の半導体装置が夫々複数個形成されて
いる半導体装置であって、同一の特性を有する前記複数
個の半導体装置は、前記ウエーハ上の所定の領域にかた
まって配置されていることを特徴とするものである。
【０００６】又、第２態様は、前記かたまって配置する
領域は、前記ウエーハの中央部の領域、中央部の左側の
領域、中央部の右側の領域、中央部の上側の領域、中央
部の下側の領域の何れか一つの領域又は複数の領域であ
ることを特徴とするものであり、又、第３態様は、互い
に異なる前記特性は、電流増幅率、抵抗値、スレショー
ルド電圧の少なくとも一つをばらつかせることを特徴と
するものである。
領域は、前記ウエーハの中央部の領域、中央部の左側の
領域、中央部の右側の領域、中央部の上側の領域、中央
部の下側の領域の何れか一つの領域又は複数の領域であ
ることを特徴とするものであり、又、第３態様は、互い
に異なる前記特性は、電流増幅率、抵抗値、スレショー
ルド電圧の少なくとも一つをばらつかせることを特徴と
するものである。
【０００７】
【発明の実施の形態】本発明の半導体装置は、一つのウ
エーハ上に、予め決められた特性が異なる複数種類の半
導体装置が複数個形成されているものであり、この場
合、リソグラフィー条件又はイオン注入条件のみを変え
て、半導体装置を形成したから、複数個の同一の特性を
有する半導体装置が複数種類形成される。
エーハ上に、予め決められた特性が異なる複数種類の半
導体装置が複数個形成されているものであり、この場
合、リソグラフィー条件又はイオン注入条件のみを変え
て、半導体装置を形成したから、複数個の同一の特性を
有する半導体装置が複数種類形成される。
【０００８】この為、製造条件の差異による特性の変化
を正確に把握することが可能であるから、これを評価す
ることでバラツキの発生を少なくすることがてき、従っ
て、安定した特性の製造に役立つ。
を正確に把握することが可能であるから、これを評価す
ることでバラツキの発生を少なくすることがてき、従っ
て、安定した特性の製造に役立つ。
【０００９】
【実施例】以下に、本発明に係わる半導体装置の具体例
を図面を参照しながら詳細に説明する。図２は、本発明
に係わる半導体装置の具体例の構造を示す図、図４は本
発明の製造方法を示すフローチャートであって、図２に
は、同一の特性を有する夫々の半導体装置１Ａ（又は１
Ｂ、又は１Ｃ、又は１Ｄ、又は１Ｅ）は、前記ウエーハ
１上の所定の領域にかたまって配置されている半導体装
置が示されている。
を図面を参照しながら詳細に説明する。図２は、本発明
に係わる半導体装置の具体例の構造を示す図、図４は本
発明の製造方法を示すフローチャートであって、図２に
は、同一の特性を有する夫々の半導体装置１Ａ（又は１
Ｂ、又は１Ｃ、又は１Ｄ、又は１Ｅ）は、前記ウエーハ
１上の所定の領域にかたまって配置されている半導体装
置が示されている。
【００１０】更に、図４には、一つのウエーハ上にリソ
グラフィー条件を変えて、特性の異なる複数種類の半導
体装置を複数個形成した半導体装置の製造方法が示さ
れ、この場合、１枚のレチクルのみを用いることが示さ
れている。次に、本発明を更に具体的に説明する。
グラフィー条件を変えて、特性の異なる複数種類の半導
体装置を複数個形成した半導体装置の製造方法が示さ
れ、この場合、１枚のレチクルのみを用いることが示さ
れている。次に、本発明を更に具体的に説明する。
【００１１】図２において、レチクル２を使用し、ウエ
ーハ１の面上に特性が異なる複数個の半導体装置１Ａ〜
１Ｅの５種類の半導体装置を形成している。図では、半
導体装置１Ａ〜１Ｅの５種類のチップを夫々、丸印、三
角印、四角印、×印、無印で表している。そして、図２
に示した通り、これらの５種類の半導体は、ウエーハ２
の面上にかたまって配置されている。
ーハ１の面上に特性が異なる複数個の半導体装置１Ａ〜
１Ｅの５種類の半導体装置を形成している。図では、半
導体装置１Ａ〜１Ｅの５種類のチップを夫々、丸印、三
角印、四角印、×印、無印で表している。そして、図２
に示した通り、これらの５種類の半導体は、ウエーハ２
の面上にかたまって配置されている。
【００１２】次に、本発明を更に具体的に説明する。図
１（ｂ）は、３種類の特性値をばらつかせる場合を示す
例のマトリクス表である。ここでは、例として、ＮＰＮ
型トランジスタの電流増幅率（以下ＮＰＮｈEFと称
す）、抵抗値、スレッショールド電圧（以下ＶT と称
す）をばらつかせる場合を示している。
１（ｂ）は、３種類の特性値をばらつかせる場合を示す
例のマトリクス表である。ここでは、例として、ＮＰＮ
型トランジスタの電流増幅率（以下ＮＰＮｈEFと称
す）、抵抗値、スレッショールド電圧（以下ＶT と称
す）をばらつかせる場合を示している。
【００１３】図３はＶT にばらつきをもって半導体装置
を作製する場合の一具体例を示す図であり、これを例に
本発明の半導体装置の製造方法を説明する。まず、図３
（ａ）に示すように、ウエーハ（シリコン基板）１上
に、第１のフォトレジスト膜６を形成したのち、レチク
ル２を用いて、第１、第２、第３のチップ領域１Ａ、１
Ｂ、１Ｃを２００ｍｓｅｃで露光し、現像処理して、第
１、第２、第３の開孔部６Ａ、６Ｂ、６Ｃを形成する。
その後、第１、第２、第３の開孔部６Ａ、６Ｂ、６Ｃ内
にホウ素を１．５×１０12／ｃｍ2 の打ち込み量でイオ
ン注入する。
を作製する場合の一具体例を示す図であり、これを例に
本発明の半導体装置の製造方法を説明する。まず、図３
（ａ）に示すように、ウエーハ（シリコン基板）１上
に、第１のフォトレジスト膜６を形成したのち、レチク
ル２を用いて、第１、第２、第３のチップ領域１Ａ、１
Ｂ、１Ｃを２００ｍｓｅｃで露光し、現像処理して、第
１、第２、第３の開孔部６Ａ、６Ｂ、６Ｃを形成する。
その後、第１、第２、第３の開孔部６Ａ、６Ｂ、６Ｃ内
にホウ素を１．５×１０12／ｃｍ2 の打ち込み量でイオ
ン注入する。
【００１４】次に、図３（ｂ）に示すように、第１、第
２、第３のフォトレジスト膜６を除去したのち、第４の
フォトレジスト膜７を形成する。そして、同じレチクル
２を用いて、第４のチップ領域１Ｄを２００ｍｓｅｃ露
光し、現像処理して、第４の開孔部７Ｄを形成する。そ
の後第４の開孔部７Ｄ内にホウ素を１．０×１０12／ｃ
ｍ2 の打ち込み量でイオン注入する。
２、第３のフォトレジスト膜６を除去したのち、第４の
フォトレジスト膜７を形成する。そして、同じレチクル
２を用いて、第４のチップ領域１Ｄを２００ｍｓｅｃ露
光し、現像処理して、第４の開孔部７Ｄを形成する。そ
の後第４の開孔部７Ｄ内にホウ素を１．０×１０12／ｃ
ｍ2 の打ち込み量でイオン注入する。
【００１５】次に、図３（ｃ）に示すように、第４のフ
ォトレジスト膜７を除去したのち、第５のフォトレジス
ト膜８を形成する。そして、更に同じレチクル２を用い
て、第５のチップ領域１Ｅを２００ｍｓｅｃ露光し、現
像処理して、第５の開孔部８Ｅを形成する。その後、第
５の開孔部８Ｅ内にホウ素を２．０×１０12／ｃｍ2の
打ち込み量でイオン注入する。
ォトレジスト膜７を除去したのち、第５のフォトレジス
ト膜８を形成する。そして、更に同じレチクル２を用い
て、第５のチップ領域１Ｅを２００ｍｓｅｃ露光し、現
像処理して、第５の開孔部８Ｅを形成する。その後、第
５の開孔部８Ｅ内にホウ素を２．０×１０12／ｃｍ2の
打ち込み量でイオン注入する。
【００１６】このように処理してウエーハ１上に特性が
異なる半導体装置１Ａ〜１Ｅを形成した結果、第１〜第
３の半導体装置１Ａ〜１Ｃには、ＶT が０．７Ｖ、第４
の半導体装置１ＤにはＶT が０．５Ｖ、第５の半導体装
置１ＥにはＶT が０．９Ｖの半導体装置を作製すること
ができた。図４は、図３の半導体装置の製造方法を示し
たフローシャートであり、同一のレチクル２を用いてい
るから、変動する要素が少なくなり、このため精度良い
サンプルが形成される。
異なる半導体装置１Ａ〜１Ｅを形成した結果、第１〜第
３の半導体装置１Ａ〜１Ｃには、ＶT が０．７Ｖ、第４
の半導体装置１ＤにはＶT が０．５Ｖ、第５の半導体装
置１ＥにはＶT が０．９Ｖの半導体装置を作製すること
ができた。図４は、図３の半導体装置の製造方法を示し
たフローシャートであり、同一のレチクル２を用いてい
るから、変動する要素が少なくなり、このため精度良い
サンプルが形成される。
【００１７】なお、上記説明では、特性のバラツキを５
種類として説明したが、適宜増減しても良い。又、上記
説明においては、イオン注入の打ち込み量を変えた場合
について説明したが、その他に、露光時間を変えてパタ
ーン寸法を変化させる方法や、イオン注入の加速エネル
ギーを変えて、拡散層の比抵抗、拡散層の深さを変え、
特性値を変化させることも可能である。
種類として説明したが、適宜増減しても良い。又、上記
説明においては、イオン注入の打ち込み量を変えた場合
について説明したが、その他に、露光時間を変えてパタ
ーン寸法を変化させる方法や、イオン注入の加速エネル
ギーを変えて、拡散層の比抵抗、拡散層の深さを変え、
特性値を変化させることも可能である。
【００１８】
【発明の効果】本発明に係る半導体装置は、上述のよう
に構成したので、正確にリソグラフィー条件又はイオン
注入条件に依存する半導体装置が形成されるから、これ
らを参考にして予め量産で発生するバラツキを抑えるよ
うな対策を施すことが可能であり、したがって、量産ラ
インでの品質トラブルを未然に防止できる効果がある。
に構成したので、正確にリソグラフィー条件又はイオン
注入条件に依存する半導体装置が形成されるから、これ
らを参考にして予め量産で発生するバラツキを抑えるよ
うな対策を施すことが可能であり、したがって、量産ラ
インでの品質トラブルを未然に防止できる効果がある。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、本発明に係る半導体装置
の参考例を説明するための図である。
の参考例を説明するための図である。
【図２】本発明の具体例を説明するための図である。
【図３】本発明に係る半導体装置の具体例を説明するた
めの断面図である。
めの断面図である。
【図４】本発明の製造方法を示したフローチャートであ
る。
る。
【符号の説明】 １ ウエーハ ２ レチクル ６，７，８ フォトレジスト膜
Claims (6)
- 【請求項１】 一つのウエーハ上に、予め決められた特
性が異なる複数種類の半導体装置が複数個形成されてい
ることを特徴とする半導体装置。 - 【請求項２】 前記特性が異なる複数種類の半導体装置
は、前記ウエーハ上でバラバラに配置されていることを
特徴とする請求項１に記載の半導体装置。 - 【請求項３】 同一の特性を有する前記複数個の半導体
装置は、前記ウエーハ上の所定の領域にかたまって配置
されていることを特徴とする請求項１記載の半導体装
置。 - 【請求項４】 一つのウエーハ上にリソグラフィー条件
を変えて、特性の異なる複数種類の半導体装置を複数個
形成したことを特徴とする半導体装置の製造方法。 - 【請求項５】 一つのウエーハ上にイオン注入条件を変
えて、特性の異なる複数種類の半導体装置を複数個形成
したことを特徴とする半導体装置の製造方法。 - 【請求項６】 前記特性の異なる複数種類の半導体装置
を形成する際、１枚のレチクルのみを用いることを特徴
とする請求項４又は５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10043301A JPH11243066A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10043301A JPH11243066A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11243066A true JPH11243066A (ja) | 1999-09-07 |
Family
ID=12659980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10043301A Pending JPH11243066A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11243066A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261628A (ja) * | 2005-03-17 | 2006-09-28 | Hynix Semiconductor Inc | 半導体素子の製造のための局部的インプラント方法 |
| JP2008270419A (ja) * | 2007-04-18 | 2008-11-06 | Nec Electronics Corp | サンプルウェハの製造方法 |
| JP2009049167A (ja) * | 2007-08-20 | 2009-03-05 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
-
1998
- 1998-02-25 JP JP10043301A patent/JPH11243066A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261628A (ja) * | 2005-03-17 | 2006-09-28 | Hynix Semiconductor Inc | 半導体素子の製造のための局部的インプラント方法 |
| JP2008270419A (ja) * | 2007-04-18 | 2008-11-06 | Nec Electronics Corp | サンプルウェハの製造方法 |
| JP2009049167A (ja) * | 2007-08-20 | 2009-03-05 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Thompson | An introduction to lithography | |
| US8450122B2 (en) | Test structures and methods | |
| US7569309B2 (en) | Gate critical dimension variation by use of ghost features | |
| US5439764A (en) | Mask having multiple patterns | |
| US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
| US6878506B2 (en) | Method for manufacturing semiconductor device | |
| JP2001337440A (ja) | 半導体集積回路のパターン設計方法、フォトマスク、および半導体装置 | |
| JPH11243066A (ja) | 半導体装置 | |
| US6361907B1 (en) | Exposing method in which different kinds of aligning and exposing apparatuses are used | |
| CN1833205B (zh) | 测量耀斑对线宽的影响 | |
| CN113608409B (zh) | 接触结构的制作方法 | |
| JPH0620903A (ja) | 半導体装置の製造方法 | |
| CN114077166A (zh) | 获得光刻工艺关键尺寸摇摆曲线的方法 | |
| US5990540A (en) | Semiconductor device and method for manufacturing the same | |
| US6130173A (en) | Reticle based skew lots | |
| CN101504510A (zh) | 进行光刻工艺的方法 | |
| JPH06118622A (ja) | マスク及びそれを用いた半導体装置の製造方法 | |
| JP2000323372A (ja) | 近接効果補正方法及びそれを用いた半導体素子製造方法 | |
| JP3270359B2 (ja) | 半導体装置製造用フォトレチクル | |
| JP2001267229A (ja) | 位置合わせ方法及び位置合わせ装置 | |
| US20200409272A1 (en) | Fabricating Sub-Lithographic Devices | |
| CN115793413A (zh) | 基于对位差与双重光刻的超分辨率图案实现方法及装置 | |
| US20200409273A1 (en) | Fabricating Devices with Reduced Isolation Regions | |
| JPH09232249A (ja) | 半導体装置の製造方法 | |
| US6410350B1 (en) | Detecting die speed variations |