CN101504510A - 进行光刻工艺的方法 - Google Patents

Abstract

本发明提供一种利用具有多平台的光刻机台进行晶片光刻工艺的方法。首先，提供光刻机台，光刻机台包含有第一晶片承座与第二晶片承座。之后，提供晶舟至光刻机台，晶舟内包含有多个晶片，各晶片皆具有晶片编号。接着，设定第一晶片承座去承载晶片编号为奇数的晶片，并且设定第二晶片承座去承载晶片编号为偶数的晶片。其后，利用光刻机台分别对各晶片进行第一光刻工艺。

Description

进行光刻工艺的方法

技术领域

本发明提供一种进行光刻工艺的方法，尤指一种利用具有多平台的光刻机台进行晶片光刻工艺的方法。

背景技术

在半导体工艺中，光刻技术是影响线宽临界尺寸的关键技术；而叠对精准度(overlay accuracy)则为控制光刻技术的关键准则之一。由于每一层电路图案皆是利用光刻技术将光掩模图案转移至光致抗蚀剂上，再利用蚀刻工艺将光致抗蚀剂上的图案转移至半导体晶片表面的膜层上，因此在进行各层电路图案的光刻工艺时，光掩模图案都必须具有非常准确的相对位置，否则电路图案将可能无法与前层图案连贯，进而造成其所对应的电路失效。

以一般半导体集成电路为例，MOS晶体管的浅沟隔离、栅极与接触插塞之间的可容许叠对误差比较小。举例来说，对65纳米(nanometer，nm)工艺而言，浅沟隔离与栅极间的可容许叠对误差约小于15纳米，接触插塞与栅极间的可容许叠对误差约小于15纳米，而浅沟隔离与接触插塞间的可容许叠对误差约小于25纳米，因此其相对应的光刻工艺的叠对精准度格外重要。请参考图1，图1为传统MOS晶体管的示意图。以一N型(N-type)MOS晶体管为例，传统制作MOS晶体管20的方法是先在一半导体芯片的硅基底10表面上涂布一层光致抗蚀剂(photoresist)层(未示于图中)，并利用一光刻(lithography)工艺以于光致抗蚀剂层中定义出浅沟隔离(shallow trenchisolation，STI)30的图案(pattern)。随后进行一蚀刻工艺，以于硅基底10中蚀刻出浅沟隔离30的开口，再于硅基底10中填充绝缘材料，形成多个浅沟隔离30，其中浅沟隔离30可定义出MOS晶体管20的至少一有源区域(activearea，AA)32。接着植入P型杂质，再以高温趋入(drive in)方式于硅基底10内形成一P型阱(P-well)12。随后于硅基底10表面均匀形成一个二氧化硅层(silicon dioxide，SiO₂)与一掺杂多晶硅层(doped polysilicon)。

然后在硅基底10表面上涂布另一层光致抗蚀剂层(未示于图中)，并利用另一光刻工艺以于光致抗蚀剂层中定义出栅极26的图案(pattern)。随后进行一蚀刻工艺，以于硅基底10表面形成栅极26的栅极氧化层22与栅极导电层24，再剥除(strip)前述光致抗蚀剂层。接着于栅极26两侧形成MOS晶体管20的轻掺杂漏极(lightly doping drain，LDD)14，随后于硅基底10表面沉积一氮化硅(silicon nitride)层(未示于图中)，再进行一非等向性的干蚀刻工艺，向下蚀刻氮化硅层至P型阱12的表面，以于栅极26两侧形成一侧壁子(spacer)28。接着利用栅极26及侧壁子28作为硬掩模(hard mask)，于侧壁子28两侧的P型阱12内植入N型杂质，形成MOS晶体管20的源极16与漏极18。其后，于硅基底10上沉积一介电层34，再利用光刻及蚀刻工艺、沉积工艺与研磨工艺于介电层34中形成多个接触插塞36而通达至MOS晶体管20的源极16、漏极18与栅极26(电连接至栅极26的接触插塞并未示于图中)，以完成MOS晶体管20的工艺。

以MOS晶体管20的工艺为例，硅基底10上常需反复地进行多次光刻工艺，用来制作MOS晶体管20或其他元件。相对而言，由于MOS晶体管20的浅沟隔离30、栅极26与接触插塞间36之间对于叠对精确度(overlayaccuracy)的要求较高，倘若光刻工艺的机台具有叠对精确度偏差，MOS晶体管20的结构往往因此首当其冲而产生结构缺陷。请参考图2，图2绘示的是一个具有过大对准偏差的MOS晶体管的示意图。如图2所示，在形成接触插塞36的过程中，由于光刻工艺没有足够的定位准确度，因此接触插塞36实际上并未形成于其预定的位置上。例如图2所示的一个用以控制源极电压的接触插塞36实际上同时电连接到源极16与栅极26，而另一个用以控制漏极电压的接触插塞36实际上则没有接触到漏极18，如此一来，MOS晶体管20无法正常进行运作，进而影响整个半导体芯片的品质。

随着集成电路技术的提升与需求，其要求尺寸不断地缩小且集成度不断提升，对于叠对精准度的要求也日趋严苛，根据国际半导体进程(InternationalTechnology Roadmap for Semiconductor，ITRS)对于半导体相关技术发展的报告，对90纳米线宽工艺的叠对量测精准度由3.5纳米降为3.2纳米；而对65纳米线宽次世代半导体工艺的叠对精准度的要求则约达2.3纳米，因此叠对精准度亦可说攸关产品成品率高低的重要因子。换句话说，能准确地验证形成于晶片上的光致抗蚀剂图案的位置，才能确保芯片每一层图案相对位置的准确性。因此，如何提高光刻工艺的效率与准确度已成为一值得关注的议题。

发明内容

本发明主要目的之一在于提供一种利用具有多个平台的光刻机台进行光刻工艺的方法，以提升光刻工艺的产率与叠对精确度。

根据本发明的一较佳实施例，本发明提供一种进行光刻工艺的方法。首先，提供一光刻机台，光刻机台包含有一第一晶片承座(first wafer chuck)与一第二晶片承座(second wafer chuck)。之后，提供一晶舟(cassette)至光刻机台，晶舟内包含有多个晶片，各晶片皆具有一晶片编号(wafer identification，wafer ID)。接着，设定第一晶片承座去承载晶片编号为奇数的晶片，并且设定第二晶片承座去承载晶片编号为偶数的晶片。其后，利用光刻机台分别对各晶片进行一第一光刻工艺。

根据本发明的另一较佳实施例，本发明另提供一种进行光刻工艺的方法。首先提供一光刻机台与一晶片，光刻机台包含有一投影系统、一定位系统、一第一晶片承座与一第二晶片承座。之后，利用光刻机台对晶片进行多个光刻工艺，其中部分的前述光刻工艺为彼此之间具有高度叠对相关性的叠对相关光刻工艺(overlay related lithographic processes)，且各叠对相关光刻工艺皆利用第一晶片承座来承载晶片而进行操作。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施方式，并配合所附图式，作详细说明如下。然而如下的较佳实施方式与图式仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1为传统MOS晶体管的示意图。

图2绘示的是一个具有对准偏差的MOS晶体管的示意图。

图3所绘示的是一种具有多平台的光刻机台及其运作方式。

图4绘示的是利用图3所示操作方法进行光刻工艺的批次状况表。

图5绘示的是本发明的第一较佳实施例进行光刻工艺的批次状况表。

图6绘示的是图5所示的第二光刻工艺的虚拟批次状况表。

图7绘示的是图5所示的第二光刻工艺的流程示意图。

图8绘示的是本发明的第二较佳实施例进行光刻工艺的批次状况表。

图9绘示的是图8所示的第三光刻工艺的虚拟批次状况表。

主要元件符号说明

10            硅基底                  12             P型阱

14            轻掺杂漏极              16             源极

18            漏极                    20             MOS晶体管

22            栅极氧化层              24             栅极导电层

26            栅极                    28             侧壁子

30            浅沟隔离                32             有源区域

34            介电层                  36             接触插塞

100           光刻机台                101            支架

103           置换装置                105            投影系统

107           光掩模承载装置          109            辐射源

111           第一晶片承座            113            第二晶片承座

115           光源                    117            支撑面

119           第一晶片                121            支撑面

123           第二晶片                125            第一置换单元

127           第二置换单元            129            光学透镜系统

131           操作系统                133            支撑面

135           光掩模                  137            定位系统

139           步骤                    141            步骤

143           步骤                    145            步骤

A000          批次                    A001           批次

A002          批次                    A002V1         第一虚拟批次

A002V2        第二虚拟批次            A002V3         第三虚拟批次

A002V4        第四虚拟批次

具体实施方式

为了方便说明起见，以下先介绍一种可应用于本发明的具有多平台的光刻机台。请参阅图3，图3所绘示的是一种具有多平台的光刻机台及其运作方式。如图3所示，所提供的光刻机台100具有一个用于支撑的支架101、一置换装置103、一投影系统105、一定位系统137、一光掩模承载装置107，与一辐射源109。置换装置103包含有一第一晶片承座111与一第二晶片承座113。其中，图3所示的光刻机台100可为一光学光刻机台，而辐射源109可包含有一光源115。晶片承座111与113分别包含有一支撑面117与一支撑面121。支撑面117与支撑面121皆垂直于Z轴方向，可分别用以承载一第一晶片119与第二晶片123。

置换装置103的一第一置换单元125可以改变第一晶片承座111相对于支架101而言的相对位置，使第一晶片承座111可沿着X轴的方向移动、沿着Y轴的方向移动，且可垂直于Z轴的方向移动。另一方面，置换装置103的一第二置换单元127可以改变第二晶片承座113相对于支架101而言的相对位置，使第二晶片承座113可沿着X轴的方向移动，且可沿着Y轴的方向移动。投影系统105可为一成像系统或任何聚焦装置，包含有一具有光学缩小系数(optical reduction factor)的光学透镜系统129。

光掩模承载装置107包含有一支撑面133。支撑面133垂直于Z轴方向而设置，且支撑面133上可用以设置一光掩模135。光掩模135包含有一图案或一半导体集成电路的一个子图案。在操作时，光源115会产生一光束，光学透镜系统129导引穿过光掩模135的光束，而把光束聚焦在第一晶片119上。因此，光掩模135上所呈现的图案会被缩小而成像在第一晶片119上。第一晶片119包含有很多独立的区域(individual fields)，例如独立的芯片区域，且这些区域中可包含有许多相同的半导体电路。因此，这些位于第一晶片119上的独立区域会接连地透过光掩模135而逐次接受曝光。在曝光第一晶片119的一独立区域的过程中，相对于投影系统105而言，第一晶片119与光掩模135被固定于其各自的位置上。每当一个独立区域曝光之后，下一个独立区域就会被移入投影系统105下的对应位置，此时第一置换单元125可以移动第一晶片承座111的位置，使第一晶片承座111平行于X轴方向且/或平行于Y轴方向而移动。

这个光刻的工艺会被反复地进行许多次，每一次使用不同的光掩模，藉以制作出具有一复合层结构的精密半导体集成电路。一个第一晶片119会接连地接受多个不同的沉积、光刻、蚀刻等工艺，而这些光刻工艺在晶片119上所形成的图案都具有一个定位准确度。

于光刻工艺中，一批次的晶片会接连地于光刻机台100的中透过光掩模135进行曝光，接着这一批次的晶片再接连地利用下一个光掩模进行曝光。这个光刻工艺会被反复地进行许多次，每一次就使用不同的光掩模。这些要接受曝光的晶片会被存放于一晶片盒(magazine)或晶舟中。接着这些晶片会通过一输送设备(transport mechanism)接连地从晶片盒中被运送进入定位系统137的一量测位置。需注意的是，前述晶片盒与前述输送设备皆为常见的装置，为了简化说明而并未绘示于图3中，且图3中仅概略地绘示出各单元。

如图3所示，光刻机台100的第一晶片承座111位于投影系统105的操作位置中。于操作位置中，辐射源109可以透过投影系统105而照射至第一晶片承座111上的第一晶片119。此时，第二晶片承座113位于定位系统137置换装置103的前述量测位置中，而第二晶片123则设置于第二晶片承座113上。于前述量测位置中，光刻机台100的定位系统137可以沿着X轴方向与Y轴方向上测量出第二晶片123相对于第二晶片承座113而言的位置。需注意的是，输送设备把第二晶片123设置于第二晶片承座113上时至少需具有一定程度的准确度。

如图3所示，定位系统137也被固定于支架101上。在第一晶片119的曝光完成之后，置换装置103可以移动第一晶片承座111的位置，使第一晶片承座111从操作位置进入量测位置。接着第一晶片119会通过前述输送设备而从量测位置处被放回晶片盒中。同时，置换装置103可以移动第二晶片123的位置，使第二晶片123从量测位置进入操作位置。

由于第二晶片123与第二晶片承座113的相对位置已经于量测位置中量测而出，因此光刻机台100可以简单地推算得知第二晶片承座113于操作位置中的相对位置，亦即光刻机台100可通过量测位置中的测量结果推算出第二晶片承座113相对于支架101与投影系统105的相对位置。一般而言，要量测一晶片相对于晶片承座的相对位置需要花费较多的时间，且要把一晶片放置于晶片承座的特定位置也要花费不少时间。由于本发明具有两个晶片承座111与113分别进行量测步骤与曝光步骤，因此本发明的光刻机台100可以比仅具有一个晶片承座的光刻机台具有更大的产率。

在晶片119制作的过程中，某些特定的光刻工艺彼此之间具有叠对相关性，例如在前后二光刻工艺之间，或是用于制作晶体管浅沟隔离、栅极与接触插塞的光刻工艺之间，这些特定的光刻工艺可称为叠对相关光刻工艺。于叠对相关光刻工艺中，晶片119的设置位置必须具有一定的准确度，否则可能会使第一晶片119上的电路或装置受损。然而，第一晶片承座111与第二晶片承座113毕竟仍是两个独立的机械装置，因此第一晶片承座111与第二晶片承座113实际上并不是两个完全相同的元件，会存在机械精度等的差异，且其操作状况也不会完全相同。换句话说，由于第一晶片承座111与第二晶片承座113之间存在着难以消弭的差异，利用第一晶片承座111所进行的工艺步骤以及利用第二晶片承座113所进行的工艺步骤之间会存有些许误差。因此，当某一片晶片先后利用第一晶片承座111与第二晶片承座113分别进行了两个光刻工艺之后，前述光刻工艺所形成的两个光刻图案之间会具有较差的叠对精准度，而利用这两个光刻图案所形成的元件也会具有较差的叠对精准度。

尤其注意的是，MOS晶体管的浅沟隔离、栅极与接触插塞间的可容许叠对误差通常小于25纳米，但不同光刻机台或不同晶片承座本身所引起的定位误差往往就已经超过这些结构的可容许叠对误差或占用了大部分的可容许叠对误差，因此如何提升其相对应光刻工艺的叠对精确度尤其重要。

请参阅图4，其绘示的是利用图3所示操作方法进行光刻工艺的批次状况表。如图4的表中所示，首先提供一晶舟至前述光刻机台100中进行第一光刻工艺。晶舟包含有二十五个容置区域(slot)，且各容置区域皆具有一序列编号(slot number)。在第一光刻工艺中，各容置区域内皆设置有一晶片，且各晶片皆具有一晶片编号。每一个晶舟内的所有晶片可以被定义为同一批次的晶片，例如图4所示的第一批次晶片的批次编号(lot identification，lot ID)为A000。

由于光刻机台100会利用第一晶片承座111与第二晶片承座113轮流交替地依照晶片的排列顺序来处理各晶片，因此当第一晶片承座111去承载批次A000晶片编号第1号的晶片后，接着第二晶片承座113与第一晶片承座111会轮流交替地去承载批次A000晶片编号第2号、第3号、第4号...至第25号的晶片，直到这一批次A000的晶片都完成第一光刻工艺。

之后，再利用另一个满批的晶舟装载批次编号为A001的晶片至光刻机台100中接续进行第一光刻工艺。由于光刻机台100会利用第一晶片承座111与第二晶片承座113轮流交替地依照晶片的排列顺序来处理各晶片，且批次A001晶片编号第1号的晶片是接续在批次A000晶片编号第25号的晶片之后接受光刻工艺，因此第二晶片承座113会去承载批次A001晶片编号第1号的晶片，接着第一晶片承座111与第二晶片承座113会轮流交替地去承载批次A001晶片编号第2号、第3号、第4号...至第25号的晶片，直到这一批次A001的晶片都完成第一光刻工艺。

如此一来，在满批的状况下，一片晶片不一定是由第一晶片承座111亦或第二晶片承座113进行光刻工艺，所以批次的顺序可能会使得晶片所使用的晶片承座会与它们在其他光刻工艺中所使用的晶片承座不同，使得这些晶片具有较差的叠对精准度。

另一方面，批次A000的晶片完成第一光刻工艺之后，批次A000的晶片会被运送至其他机台中进行至少一个半导体工艺(未示于图中)，例如一蚀刻工艺、一沉积工艺或/与一光致抗蚀剂涂布工艺，然后再被运送回到光刻机台100进行第二光刻工艺。在第一光刻工艺与第二光刻工艺之间，部分的晶片可能会于显影后检测(After Development Inspection，ADI)、蚀刻后检测(After Etching Inspection，AEI)等检验步骤中遭到淘汰或是因其他因素而自晶舟中取出，使得部分的容置区域中并未设置晶片，而形成一个非满批状况。如图4的表中所示，在进行第二光刻工艺时，批次A000序列编号为10、14与18的容置区域皆不具有晶片(亦称为缺片)。由于光刻机台100根据晶片的排列顺序轮流交替地利用第一晶片承座111与第二晶片承座113处理各晶片，而不是判断每一个晶片的晶片编号之后再针对个别的晶片编号去控制晶片承座。因此，在第二光刻工艺中，当第一晶片承座111承载了批次A000晶片编号第9号的晶片之后，接着第二晶片承座113就会去承载批次A000晶片编号第11号的晶片。同理，当第一晶片承座111承载了晶片编号第17号的晶片之后，接着第二晶片承座113就会去承载晶片编号第19号的晶片。如此一来，批次A000晶片编号第11至13号的晶片与晶片编号第19至25号的晶片所使用的晶片承座会与它们在第一光刻工艺中所使用的晶片承座不同，使得这些晶片的第一光刻工艺与第二光刻工艺之间具有较差的叠对精准度。

有鉴于此，本发明进一步提出了一种进行光刻工艺的方法，可有效地提升光刻工艺的叠对精确度。根据本发明的操作方法，本发明可以指定特定的晶片承座来承载特定的晶片而进行某些需要具有高叠对精确度的叠对相关光刻工艺。举例来说，若要使MOS晶体管的浅沟隔离、栅极与接触插塞三个元件之间具有高叠对精确度，那么本发明可以指定特定的晶片承座来承载特定的晶片而进行这三个元件的光刻工艺。此外，本发明亦可应用于半导体基底上的前后两材料层的图案化工艺。

请参阅图5至图6，图5绘示的是本发明的第一较佳实施例进行光刻工艺的批次状况表，而图6绘示的是图5所示的第二光刻工艺的虚拟批次状况表。如图5与图6的表中所示，首先提供一晶舟至前述光刻机台100中进行第一光刻工艺。晶舟包含有二十五个容置区域，且各容置区域皆具有一序列编号。在第一光刻工艺中，各容置区域内皆设置有一晶片，且各晶片皆具有一晶片编号。每一个晶舟内的所有晶片可以被定义为同一批次的晶片，例如定义其批次编号为A002。

光刻机台100可另包含有一操作系统(如图3所示)131，例如一电脑程式，其操作系统131具有一个功能可以指定特定的晶片承座去承载某一批次中的第一片处理晶片。在进行光刻工艺之前，先设定操作系统131，当第一片处理晶片的晶片编号为奇数，操作系统131即设定第一晶片承座111去承载这个批次中的第一片处理晶片；当第一片处理晶片的晶片编号为偶数，操作系统131即设定第二晶片承座113去承载这个批次中的第一片处理晶片。

由于光刻机台100可以根据晶片的排列顺序(亦即，晶片于容置区域中的实际放置位置的顺序)轮流交替地利用第一晶片承座111与第二晶片承座113处理各晶片，因此在第一光刻工艺中，晶片编号第1号的晶片被定义为这一批次A002的第一片处理晶片。举例来说，当操作系统131指定第一晶片承座111去承载晶片编号第1号的晶片后，接着第二晶片承座113与第一晶片承座111会轮流交替地去承载晶片编号第2号、第3号、第4号...至第25号的晶片，直到这一批次的晶片都完成第一光刻工艺。

接着，这一批次A002的晶片会被运送至其他机台中进行至少一个半导体工艺(未示于图中)，例如一蚀刻工艺、一沉积工艺或/与一光致抗蚀剂涂布工艺，然后再被运送回到光刻机台100进行第二光刻工艺。在第一光刻工艺与第二光刻工艺之间，部分的晶片可能会于ADI、AEI等检验步骤中遭到淘汰或是因其他因素而自晶舟中取出，使得部分的容置区域中并未设置晶片，而形成一个非满批状况。如图5的表中所示，序列编号为10、14与18的容置区域于第二光刻工艺中皆不具有晶片。

为了指定特定的晶片承座来承载特定的晶片，本发明可以根据缺片的状况把单一晶舟内所包含的晶片分为至少两个虚拟批次(virtual lot)。举例来说，由于序列编号为10、14与18的容置区域皆不具有晶片，因此本发明的光刻机台100可以把晶舟内所包含的晶片分别设定为四个虚拟批次。其中，第一虚拟批次A002V1包含有晶片编号第1至9号的晶片，第二虚拟批次A002V2包含有晶片编号第11至13号的晶片，第三虚拟批次A002V3包含有晶片编号第15至17号的晶片，且第四虚拟批次A002V4包含有晶片编号第19至25号的晶片。在各个虚拟批次中，晶片的晶片编号以及其容置区域的序列编号都是连续的，亦即同一虚拟批次的任两个晶片之间并没有缺片状况。习知该领域者应可理解，四个虚拟批次是形式上的系统设定，批次A002的晶片实际上不需要被分开设置于不同的晶舟中。

同理，由于光刻机台100可以根据晶片的排列顺序轮流交替地利用第一晶片承座111与第二晶片承座113处理各晶片，因此晶片编号第1号、第11号、第15号与第19号的晶片分别被定义为第一虚拟批次A002V1、第二虚拟批次A002V2、第三虚拟批次A002V3与第四虚拟批次A002V4的第一片处理晶片。针对各虚拟批次而言，当第一片处理晶片的晶片编号为奇数，操作系统131即控制第一晶片承座111去承载这个批次中的第一片处理晶片；当第一片处理晶片的晶片编号为偶数，操作系统131即控制第二晶片承座113去承载这个批次中的第一片处理晶片。如此一来，晶片编号为奇数的晶片皆可利用第一晶片承座111进行第一与第二光刻工艺，而晶片编号为偶数的晶片皆可利用第二晶片承座113进行第一与第二光刻工艺，使得这些晶片具有较佳的叠对精准度。

举例来说，在第二光刻工艺中，当第一晶片承座111承载了晶片编号第9号的晶片之后，接着晶片编号第11至13号的晶片会被视为是另一个批次(第二虚拟批次)的晶片。由于第二虚拟批次的第一片处理晶片(晶片编号第11号的晶片)具有奇数的晶片编号，因此操作系统131会控制第一晶片承座111去承载晶片编号第11号的晶片。

需特别注意的是，由于光刻机台100会根据晶片于容置区域中的放置位置的排列顺序轮流交替地利用第一晶片承座111与第二晶片承座113来处理各晶片，因此于提供晶舟进入光刻机台100进行某些叠对相关光刻工艺之前，较佳是先利用晶片编号与序列编号进行排序(sort)处理，使各晶片能够被放置到对应的容置区域。如此一来，可确保各晶片能够利用其对应的晶片承座进行叠对相关光刻工艺。

另需注意的是，本发明的晶片编号与序列编号实际上不需受到第一实施例的局限，晶片编号与序列编号可以不用完全相同，本发明只要使特定的晶片可以被放置到其对应的容置区域即可。请参阅图7，其绘示的是图5所示的第二光刻工艺的流程示意图。如图7所示，本发明先于操作系统131中利用晶片编号与序列编号对某一晶舟内的晶片进行排序处理(步骤139)，之后根据缺片状况于操作系统131中设定出所需的虚拟批次以及所对应的晶片承座(步骤141)，接着再根据所设定的虚拟批次与所设定晶片承座依序对各晶片进行第二光刻工艺(步骤143)，其后再载出晶片(步骤145)，对晶片进行其他半导体工艺。

需注意的是，操作系统131实际上可于任何一个步骤的前后进行设定或调整设定。举例来说，若已知批次内的缺片状况，那么本发明可以于排序处理之前就先于操作系统131中设定出所需的虚拟批次。此外，本发明可以于任何一个步骤中设定第一晶片承座111去承载晶片编号为奇数的晶片，并且设定第二晶片承座113去承载晶片编号为偶数的晶片，例如可以于排序处理之前或之后进行此设定。举例来说，若本发明于第一光刻工艺之前先进行此设定，那么在不更改设定的情况下，接下来的第二光刻工艺即可直接承续此设定值，无须再次进行晶片承座的设定。

由于本发明可以利用设置虚拟批次的方式来进行光刻工艺，因此可以简易地利用操作系统131的设定而自动指定特定的晶片承座去承载特定的晶片，无须耗费额外的时间、工艺或能量，即可有效地提高光刻工艺的产率与叠对精确度，克服不同晶片承座所存在的机械精度与操作状况等的差异。再者，因为本发明可利用一系统化的处理流程与一自动化的操作系统131进行光刻工艺，所以本发明可广泛地应用于各式的光刻工艺的中，而不会受到光刻工艺类型、机台运作方式、晶舟类型、晶片放置状况或是晶片材料等等因素的局限。不论是在满批或非满批的状况下、不论是哪几个容置区域具有缺片状况、不论所处理的晶片是哪个批次的晶片，本发明的方法皆可以自动指定特定的晶片承座来承载特定的晶片而进行叠对相关光刻工艺，而不需要额外的步骤或时间。

请参阅图8与图9，其中图8绘示的是本发明的第二较佳实施例进行光刻工艺的批次状况表，而图9绘示的是图8所示的第三光刻工艺的虚拟批次状况表。如图8与图9的表中所示，批次编号为A002的晶片接受前述第二光刻工艺之后，这一批次的晶片再度被运送至其他机台中进行至少一个半导体工艺(未示于图中)，例如一蚀刻工艺、一沉积工艺或/与一光致抗蚀剂涂布工艺，然后再被运送回到光刻机台100进行第三光刻工艺。在第二光刻工艺与第三光刻工艺之间，部分的晶片可能会遭到各式检测步骤淘汰或是因其他因素而自晶舟中取出，使得更多的容置区域中并未设置晶片。如图8的表中所示，于第三光刻工艺中，序列编号为1、10、13、14、18与19的容置区域皆不具有晶片。

接着，本发明可以根据缺片的状况把晶舟内所包含的晶片分别设定为四个虚拟批次，使得在各个虚拟批次中，任两个晶片之间并没有缺片状况。如图9所示，第一虚拟批次A002V1包含有晶片编号第2至9号的晶片，第二虚拟批次A002V2包含有晶片编号第11至12号的晶片，第三虚拟批次A002V3包含有晶片编号第15至17号的晶片，且第四虚拟批次A002V4包含有晶片编号第20至25号的晶片。

同理，由于光刻机台100可以根据晶片的排列顺序轮流交替地利用第一晶片承座111与第二晶片承座113处理各晶片，因此晶片编号第2号、第11号、第15号与第20号的晶片分别被定义为第一虚拟批次A002V1、第二虚拟批次A002V2、第三虚拟批次A002V3与第四虚拟批次A002V4的第一片处理晶片，且操作系统131可分别设定第二晶片承座113、第一晶片承座111、第一晶片承座111与第二晶片承座113去承载这四个第一片处理晶片。

本发明的精神是利用系统化的处理流程与自动化的操作系统而指定特定的光刻装置来处理特定的晶片，因此本发明亦无须局限于指定晶片承座来进行操作。于本发明的其他实施例中，本发明亦可包含有至少两个同时运作的光刻装置与至少一个操作系统，而操作系统可以指定特定的光刻装置来处理特定的晶片，其中前述两个光刻装置可以是具有不同的晶片承座、支架、光源、定位系统或投影系统等等的光刻机台或设备。如此一来，本发明可同时提升光刻工艺的产率与叠对精确度，而无须耗费额外的时间、工艺或能量。另外需注意的是，本发明的概念亦可应用于其他工艺之中，藉以利用系统化的处理流程与自动化的操作系统而指定特定的半导体装置处理特定的晶片，进而减少因为装置的不同而引起的误差。

综上所述，制作晶体管浅沟隔离、栅极与接触插塞的光刻工艺(叠对相关光刻工艺)需要具有较准确的叠对精确度，而不同光刻机台或不同晶片承座本身所引起的定位误差往往就已经超过这些结构的可容许叠对误差。由于本发明可利用虚拟批次的方法使特定的晶片承座来承载特定的晶片而进行这些叠对相关光刻工艺，因此可提升叠对相关光刻工艺的叠对精确度，进而增加半导体工艺的成品率。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种进行光刻工艺的方法，包含有：

提供光刻机台，该光刻机台包含有第一晶片承座与一第二晶片承座；

提供晶舟至该光刻机台，该晶舟内包含有多个晶片，且各该晶片皆具有晶片编号；

设定该第一晶片承座去承载晶片编号为奇数的该晶片，并且设定该第二晶片承座去承载晶片编号为偶数的该晶片；以及

利用该光刻机台分别对各该晶片进行第一光刻工艺。

2.如权利要求1所述的方法，其中该晶舟包含有多个容置区域，用以容置该晶片。

3.如权利要求2所述的方法，其中各该容置区域皆具有序列编号。

4.如权利要求3所述的方法，其中于提供该晶舟进入该光刻机台之前，先利用该晶片编号与该序列编号进行排序处理，使各该晶片放置至对应的该容置区域。

5.如权利要求2所述的方法，其中于至少一个该容置区域中并未设置该晶片。

6.如权利要求1所述的方法，其中该光刻机台包含有定位系统与投影系统。

7.如权利要求6所述的方法，其中各该第一光刻工艺皆包含有定位步骤与投影步骤，当该第一晶片承座于该投影系统中进行该投影步骤时，该第二晶片承座于该定位系统中进行该定位步骤。

8.如权利要求6所述的方法，其中各该第一光刻工艺皆包含有定位步骤与投影步骤，当该第一晶片承座于该定位系统中进行该定位步骤时，该第二晶片承座于该投影系统中进行该投影步骤。

9.如权利要求1所述的方法，其中于该第一光刻工艺之后，利用该光刻机台分别对各该晶片进行第二光刻工艺，其中该晶片编号为奇数的该晶片利用该第一晶片承座进行该第二光刻工艺，而该晶片编号为偶数的该晶片利用该第二晶片承座进行该第二光刻工艺。

10.如权利要求1所述的方法，其中该晶舟所包含的该晶片被分为至少两个虚拟批次。

11.如权利要求10所述的方法，其中于各该虚拟批次所包含的该晶片中，该晶片编号最小的该晶片被定义为各该虚拟批次的第一片处理晶片。

12.如权利要求11所述的方法，其中该光刻机台另包含有操作系统，且该设定步骤设定该操作系统而去控制该第一晶片承座与该第二晶片承座。

13.如权利要求12所述的方法，其中该操作系统控制该第一晶片承座去承载该晶片编号为奇数的该第一片处理晶片，且该第一晶片承座与该第二晶片承座轮流交替地承载该晶片。

14.如权利要求12所述的方法，其中该操作系统控制该第二晶片承座去承载该晶片编号为偶数的该第一片处理晶片，且该第一晶片承座与该第二晶片承座轮流交替地承载该晶片。

15.一种进行光刻工艺的方法，包含有：

提供光刻机台与晶片，该光刻机台包含有投影系统、定位系统、第一晶片承座与第二晶片承座；以及

利用该光刻机台对该晶片进行多个光刻工艺，其中部分的该光刻工艺为彼此之间具有叠对相关性的叠对相关光刻工艺，且各该叠对相关光刻工艺皆利用该第一晶片承座来承载该晶片而进行操作。

16.如权利要求15所述的方法，其中各该叠对相关光刻工艺皆包含有一定位步骤与投影步骤。

17.如权利要求16所述的方法，其中当该第一晶片承座于该投影系统中进行该投影步骤时，该第二晶片承座于该定位系统中进行该定位步骤。

18.如权利要求16所述的方法，其中当该第一晶片承座于该定位系统中进行该定位步骤时，该第二晶片承座于该投影系统中进行该投影步骤。

19.如权利要求15所述的方法，其中该叠对相关光刻工艺分别用以形成浅沟隔离图案、栅极图案与接触插塞图案。

20.如权利要求15所述的方法，其中该晶片包含有重叠的两个材料层，而该叠对相关光刻工艺分别于该两个材料层中各形成一图案。

Images