JPH10256114A - フォトレジスト膜のパターン形成方法 - Google Patents

フォトレジスト膜のパターン形成方法

Info

Publication number
JPH10256114A
JPH10256114A JP5432397A JP5432397A JPH10256114A JP H10256114 A JPH10256114 A JP H10256114A JP 5432397 A JP5432397 A JP 5432397A JP 5432397 A JP5432397 A JP 5432397A JP H10256114 A JPH10256114 A JP H10256114A
Authority
JP
Japan
Prior art keywords
wafer
photoresist film
exposure
group
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5432397A
Other languages
English (en)
Inventor
Kazunari Ikeda
和斎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5432397A priority Critical patent/JPH10256114A/ja
Publication of JPH10256114A publication Critical patent/JPH10256114A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 フォトレジスト膜マスクを使用して加工した
際の加工後寸法及び加工後形状の面内均一性を向上させ
るように改良した、フォトレジスト膜のパターン形成方
法を提供する。 【解決手段】 本方法は、ウエハ面のフォトレジスト膜
をショット対象領域毎にステップ&リピート露光するフ
ォトリソグラフィ技法によってフォトレジスト膜のマス
クパターンを形成するパターン形成方法であって、ウエ
ハ面のショット対象領域の各々をウエハ中心から略同心
円状に位置する複数個のグループに区分するステップS
1 と、グループ毎に個別の露光条件を設定するステップ
2 と、各グループのショット対象領域をそのグループ
に対応する設定露光条件下で露光するステップS3 と、
ウエハ上に形成したパターンの加工後寸法及び加工後形
状のデータに基づいて、設定露光条件を修正するステッ
プS4 とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォトレジスト膜
のパターン形成方法に関し、更に詳細には、フォトレジ
スト膜のパターンをマスクとしてウエハを加工した際、
ウエハ面内均一性を向上させるように改良した、フォト
レジスト膜のパターン形成方法に関するものである。
【0002】
【従来の技術】半導体装置の製造過程では、半導体装置
の配線構造の形成工程を始めとして、種々の工程でウエ
ハ上の金属層、半導体層、絶縁膜等を所定のパターンに
パターニングしている。パターニングでは、一般に、フ
ォトリソグラフィ技術を利用して所定の回路パターンを
基板上に転写している。フォトリソグラフィ技術による
パターニングは、ウエハに成膜されたフォトレジスト膜
上に露光装置を使用してマスクのパターンを転写、現像
して、フォトレジスト膜のパターンを形成する工程と、
パターン形成されたフォトレジスト膜をマスクとして下
地層を加工する工程とから構成される。従来、フォトレ
ジスト膜上に露光装置を使用してマスクのパターンを露
光、転写する工程では、例えば縮小投影露光法によりウ
エハを露光する際、ウエハの全面にわたり、同一の露光
条件でステップ&リピート露光を繰り返している。
【0003】
【発明が解決しようとする課題】しかし、露光、現像後
のフォトレジスト膜のパターン寸法は、もとより、パタ
ーン形成したフォトレジスト膜をマスクにして加工した
下地層のパターン寸法は、ウエハ面内の下地層の段差の
バラツキ、フォトレジスト膜の膜厚のバラツキ、加工装
置の加工レート、例えばエッチングレートの面内依存性
等を含む面内特性の影響を強く受ける。そのために、ウ
エハ面内バラツキが、加工後の下地層の加工後寸法及び
加工後形状に生じ、その結果、半導体装置の特性がウエ
ハ面内でばらつくことになり、品質管理上で問題となっ
ている。下地層の加工後寸法及び加工後形状のウエハ面
内バラツキは、半導体装置の微細化、特にMOSトラン
ジスタの微細化に伴って益々大きな問題になっている。
特に、MOSトランジスタのゲート電極の線幅について
は、その加工後寸法の規格が、半導体装置の微細化の要
求から益々狭く厳しくなり、その結果、ウエハ面内バラ
ツキが発生し易く、各チップ領域の回路チェックをする
ペレットチェック時の製品歩留りが低下するおそれが大
きくなっている。しかも、ウエハの大口径化が進み、直
径150mmの現行ウエハから直径φ200mmないし3
00mmの大口径ウエハになるにつれて、ウエハ面内バ
ラツキの製品歩留りに対する影響が益々大きくなる。
【0004】そこで、本発明の目的は、フォトレジスト
膜マスクを使用して加工した際の加工後寸法及び加工後
形状の面内均一性を向上させるように改良した、フォト
レジスト膜のパターン形成方法を提供することである。
【0005】
【課題を解決するための手段】本発明者は、ウエハ面内
バラツキが、一般的に言って、ウエハ中心からウエハ周
縁部に向かう同心円状にバラツキ程度が大きくなる傾向
があるので、フォトレジスト膜のパターンを形成する
際、フォトレジスト膜の露光条件をウエハ中心からウエ
ハ周縁部に向かう幾つかの同心円環毎に変更することに
より、バラツキの程度を相殺できることに着目し、研究
の末に、本発明を完成するに到った。
【0006】上記目的を達成するために、上記知見に基
づいて、本発明に係るフォトレジスト膜のパターン形成
方法は、ウエハ面のフォトレジスト膜をショット対象領
域毎にステップ&リピート露光するフォトリソグラフィ
技法によってフォトレジスト膜のマスクパターンを形成
するパターン形成方法において、各ショット対象領域の
ショット中心とウエハ中心との距離を基準にして、ウエ
ハ面のショット対象領域の各々をウエハ中心から略同心
円状に位置する複数個のグループに区分するステップ
と、グループ毎に個別の露光条件を設定するステップ
と、各グループのショット対象領域をそのグループに対
応して設定された露光条件下で露光するステップとを有
することを特徴としている。
【0007】本発明方法で、ショット対象領域とは、投
影縮小露光法によって露光する際にワン・ショットで露
光できる対象領域であって、通常、各ショット対象領域
の露光面積は全て同じである。本発明では、各ショット
対象領域のショット中心とウエハ中心との距離を基準に
して、ウエハ面のショット対象領域の各々をウエハ中心
から略同心円状に位置する複数個のグループに区分し、
グループ毎に個別の露光条件を設定し、設定露光条件下
で各グループのショット対象領域を露光することによ
り、フォトレジスト膜に対する露光効果、従ってパター
ン寸法をウエハ中心からウエハ周縁部に向かう同心円状
に変更している。グループの個数は、制約はなく、半導
体装置の製品規格、性能仕様、ウエハの寸法、ショット
対象領域の大きさに応じて決める。例えば、各ショット
対象領域のショット中心とウエハ中心との距離を短い距
離区分で区分すれば、多数のグループに区分でき、逆
に、各ショット対象領域のショット中心とウエハ中心と
の距離を長い距離区分で区分すれば、少数のグループに
区分することができる。
【0008】本発明の好適な実施態様では、形成したフ
ォトレジスト膜のマスクを使用して、ウエハを加工した
後に、ウエハ上に形成されたパターンの寸法データ及び
形状データを収集し、収集した寸法データ及び形状デー
タに基づいて、グループ毎に設定した露光条件を修正す
るステップを有する。データをフィードバックして露光
条件を修正することにより、更に一層グループ毎の設定
露光条件を最適化できる。また、露光条件を設定するス
テップでは、露光条件として設定する露光因子には制約
はないが、実用的には、露光量と焦点深度とを設定す
る。
【0009】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて、本発明の実施の形態を具体的かつ詳細に説
明する。実施例 本実施例は、本発明に係るフォトレジスト膜のパターン
形成方法の実施例である。図1は本発明方法を実施する
際に使用するパターン形成装置の構成を示すブロック図
及び図2は本発明の各ステップの流れを示すフローチャ
ートである。本実施例のパターン形成方法を実施する際
のパターン形成装置10は、従来の装置と変わるところ
はなく、図1に示すように、ウエハ上にフォトレジスト
を塗布するコーター部12と、フォトレジスト膜上にマ
スクパターンをステップ&リピート露光するステッパー
部14と、フォトレジスト膜を現像してパターンを形成
するディベロッパー部16とを備えている。
【0010】以下に、パターン形成装置10を使用し
て、フォトレジスト膜のパターンを形成する方法を、図
2を参照しながら、説明する。(1)第1ステップS1 −ウエハ面の各ショット対象領
域をグループに区分 先ず、各ショット対象領域のショット中心とウエハ中心
との距離を基準にして、ウエハ面のショット対象領域の
各々をウエハ中心から略同心円状に位置する複数のグル
ープに区分する。例えば、ウエハが直径200mmの場合
には、一つの例として、各ショット対象領域のショット
中心とウエハ中心との距離を25mm刻みにして各ショッ
ト対象領域をグループに区分する。即ち、25mmより小
さいショット対象領域、25mmと50mmとの間にあるシ
ョット対象領域、50mmと75mmの間にあるショット対
象領域、及び75mmと100mmの間にあるショット対象
領域のグループに区分する。グループに分ける際の区分
は、自由に決めることができる。例えば、上述の例の2
5mm刻みに代えて、10mm刻みにしてグループ数を多く
することも、30mm刻みにしてグループ数を少なくする
こともできる。また、ショット対象領域の大きさは、半
導体装置の種類、品目毎に異なるので、半導体装置の種
類、品目毎にグループの数を変更しても良い。(2)第2ステップS2 −グループ毎の露光条件の設定 グループ毎に個別の露光条件を設定する。露光条件の変
更パラメータは、露光量と焦点深度である。(3)第3ステップS3 −グループ毎に設定露光条件で
露光 設定した条件でフォトレジスト膜を各グループ毎に露光
する。次いで、露光したフォトレジスト膜を現像し、フ
ォトレジスト膜のパターンをマスクにしてウエハを加工
する。尚、ウエハの加工条件も、各グループにより異な
るようにしても良い。(4)第4ステップS4 −加工後のデータに基づく設定
露光条件の修正 ウエハを加工して得たパターンの寸法データ及び形状デ
ータを収集し、ウエハ面内寸法バラツキ及び形状バラツ
キと露光条件との関係を解析して、第2ステップS2
露光条件の設定にフィードバックし、設定露光条件を修
正して最適化する。従来、加工後寸法及び加工後形状の
データ収集は、図3(a)又は(b)に示すように、ウ
エハ面内で全面に均等に分散した5又は9ポイントで寸
法を測定していた。一方、本発明方法では、半径方向の
加工後寸法バラツキの補正を目的としているため、ウエ
ハ中心から同心円状にパターン寸法のモニターを行うこ
とが必要であって、外縁から中心に向けてグループ毎
に、例えばグループが5の場合には、図3(c)に示す
ように5ポイントで、ショット対象領域のパターン寸法
を測定する。また、ウエハ面内バラツキが所定の値に収
斂するまで、第2ステップS2 と第4ステップS4 とを
繰り返すようにしても良い。
【0011】露光条件設定の例 直径200mmのウエハ上にMOSトランジスタのゲート
電極をポリサイド等の材料で形成するとき、各ショット
のショット対象領域の大きさを40mm×40mmとして露
光する場合の露光条件の設定例を説明する。ウエハのゲ
ート電極層上には、フォトレジスト膜が塗布されてい
る。尚、ショット対象領域の大きさは、実際には、25
mm×25mm程度であるが、本例では、簡単にするために
40mm×40mmとしている。
【0012】第1ステップS1 先ず、図4(a)に示すように、ウエハ面18を12個
のショット対象領域201 〜2012に区画する。次い
で、図4(a)に示すように、各ショット対象領域20
1 〜2012のショット中心とウエハ中心Cとの距離r1
及びr2 を基準にして、各ショット対象領域201 〜2
12をウエハ中心Cから略同心円状に位置する2個のグ
ループG1とG2 とに区分する。その結果、本例では、
各ショット対象領域201 〜2012は、図4(b)に示
すように、ウエハ中心Cとショット中心の距離r1 が2
8mm(25<28≦50mm)になる第1グループG1
属するウエハ中心周りの4個のショット対象領域201
〜204 と、ウエハ中心Cとショット中心の距離r2
63mm(50<63≦75mm)になる第2グループG2
のウエハ外周の8個のショット対象領域205 〜2012
とに区分される。第2ステップS2 エッチングレートがウエハ中心に近い程速くなるという
エッチング特性を有するエッチング装置を使用するとす
ると、エッチングした後のゲート電極の寸法は、ウエハ
中心近傍では目標の寸法より太く、ウエハ周縁部では細
くなる。そこで、所定寸法のゲート電極にする標準の露
光時間が400msecであるとすれば、本例では、第1グ
ループG1 の4個のショット対象領域201 〜204
露光時間を410msecに、第2グループG2 の8個のシ
ョット対象領域205 〜2012の露光時間を390msec
に設定する。このような露光条件で露光した得たフォト
レジスト膜のパターンをマスクにしてゲート電極層をエ
ッチングすると、エッチングした後のゲート電極の寸法
は、従来のパターン形成方法に比べて、ウエハ面内均一
性が向上する。更に、ゲート電極層をエッチングしてゲ
ート電極に加工した後の寸法データを収集し、第2ステ
ップS2 で設定した露光時間を修正することにより、更
にウエハ面内均一性を向上させることができる。
【0013】本例では、各ショット対象領域の面積を実
際の面積よりも大きく設定したために、G1 とG2 の2
グループの区分になったが、実際には、より細かい区分
設定が可能である。また、本例の露光条件設定では、変
更パラメータとして露光量、即ち露光時間を選択した
が、併せて焦点深度も選択して最適化することにより、
加工後の断面形状のウエハ面内バラツキを抑制すること
もできる。
【0014】前述したように、CVD成膜装置等の成膜
装置やエッチング装置等の加工装置では、その装置の構
造上の理由から、通常、ウエハ中心からの同心円状にウ
エハ面内不均一性が発生する。従って、露光条件をウエ
ハ中心から同心円状に異なるようにした本実施例方法を
適用することによって、ウエハ面内不均一性の発生を抑
制することができる。成膜装置及び加工装置では、構造
上の理由から、ウエハ面内のバラツキは、大なり小なり
発生する。よって、成膜装置及び加工装置を構成する際
に、ウエハ面内不均一性がウエハ中心から同心円状に発
生するように成膜装置及び加工装置の構造を構成し、か
つ本実施例方法を適用することにより、加工のウエハ面
内均一性を向上させることができる。
【0015】
【発明の効果】本発明方法によれば、ウエハ面をウエハ
中心から略同心円状のグループに区分し、グループ毎に
露光条件を設定し、設定露光条件で露光してフォトレジ
スト膜のパターンを形成する。更に、フォトレジスト膜
のパターンをマスクにして下地層を加工し、下地層に形
成したパターンの加工後寸法、加工後形状のデータに基
づいて設定露光条件を修正している。これにより、下地
層に形成したパターンのウエハ面内均一性を向上させる
ことができる。更に、説明すると、本発明方法を適用す
ることにより、下地層の膜厚又はフォトレジスト膜の膜
厚がウエハ面内でウエハ中心から同心円状にばらついて
いる場合でも、更には、加工装置が同心円状にばらつく
加工特性を有する場合でも、加工した配線、電極等の
幅、長さ、間隔、形状等についてウエハ面内均一性を向
上させることができる。
【図面の簡単な説明】
【図1】本発明方法を実施するパターン形成装置の構成
を示すブロック図である。
【図2】本発明方法の実施の際の各ステップの流れを示
すフローチャートである。
【図3】図3(a)から(c)は、それぞれ、加工後寸
法の測定点を示す模式的ウエハ平面図である。
【図4】図4(a)及び(b)は、それぞれ、グループ
区分の例を説明するウエハ平面図である。
【符号の説明】
10……フォトレジスト膜のパターン形成装置、12…
…コーター部、14……ステッパー部、16……ディベ
ロッパー部、18……ウエハ面、201 〜2012……シ
ョット対象領域。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ウエハ面のフォトレジスト膜をショット
    対象領域毎にステップ&リピート露光するフォトリソグ
    ラフィ技法によってフォトレジスト膜のマスクパターン
    を形成するパターン形成方法において、 各ショット対象領域のショット中心とウエハ中心との距
    離を基準にして、ウエハ面のショット対象領域の各々を
    ウエハ中心から略同心円状に位置する複数個のグループ
    に区分するステップと、 グループ毎に個別の露光条件を設定するステップと、 各グループのショット対象領域をそのグループに対応し
    て設定された露光条件下で露光するステップとを有する
    ことを特徴とするフォトレジスト膜のパターン形成方
    法。
  2. 【請求項2】 形成したフォトレジスト膜のマスクを使
    用して、ウエハを加工した後に、ウエハ上に形成された
    パターンの寸法データ及び形状データを収集し、収集し
    た寸法データ及び形状データに基づいて、グループ毎に
    設定した露光条件を修正するステップを有することを特
    徴とする請求項1に記載のフォトレジスト膜のパターン
    形成方法。
  3. 【請求項3】 露光条件を設定するステップでは、露光
    条件として露光量と焦点深度とを設定することを特徴と
    する請求項1又は2に記載のフォトレジスト膜のパター
    ン形成方法。
JP5432397A 1997-03-10 1997-03-10 フォトレジスト膜のパターン形成方法 Pending JPH10256114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5432397A JPH10256114A (ja) 1997-03-10 1997-03-10 フォトレジスト膜のパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5432397A JPH10256114A (ja) 1997-03-10 1997-03-10 フォトレジスト膜のパターン形成方法

Publications (1)

Publication Number Publication Date
JPH10256114A true JPH10256114A (ja) 1998-09-25

Family

ID=12967389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5432397A Pending JPH10256114A (ja) 1997-03-10 1997-03-10 フォトレジスト膜のパターン形成方法

Country Status (1)

Country Link
JP (1) JPH10256114A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376139B1 (en) * 1999-09-28 2002-04-23 Kabushiki Kaisha Toshiba Control method for exposure apparatus and control method for semiconductor manufacturing apparatus
JP2003203837A (ja) * 2001-12-28 2003-07-18 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US6667139B2 (en) 2001-03-29 2003-12-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR100429879B1 (ko) * 2001-09-19 2004-05-03 삼성전자주식회사 포토마스크 제조시 현상 단계에서 발생하는 선폭 변화를보정하여 노광하는 방법 및 이를 기록한 기록매체
JP2008071838A (ja) * 2006-09-12 2008-03-27 Nec Electronics Corp 半導体装置の製造方法
JP2015065360A (ja) * 2013-09-26 2015-04-09 株式会社Screenホールディングス 露光装置用のgui装置、露光システム、露光条件設定方法およびプログラム
JP2015222773A (ja) * 2014-05-22 2015-12-10 キヤノン株式会社 露光装置、露光方法及びデバイスの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376139B1 (en) * 1999-09-28 2002-04-23 Kabushiki Kaisha Toshiba Control method for exposure apparatus and control method for semiconductor manufacturing apparatus
US6667139B2 (en) 2001-03-29 2003-12-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR100429879B1 (ko) * 2001-09-19 2004-05-03 삼성전자주식회사 포토마스크 제조시 현상 단계에서 발생하는 선폭 변화를보정하여 노광하는 방법 및 이를 기록한 기록매체
JP2003203837A (ja) * 2001-12-28 2003-07-18 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2008071838A (ja) * 2006-09-12 2008-03-27 Nec Electronics Corp 半導体装置の製造方法
JP2015065360A (ja) * 2013-09-26 2015-04-09 株式会社Screenホールディングス 露光装置用のgui装置、露光システム、露光条件設定方法およびプログラム
JP2015222773A (ja) * 2014-05-22 2015-12-10 キヤノン株式会社 露光装置、露光方法及びデバイスの製造方法

Similar Documents

Publication Publication Date Title
JP4559719B2 (ja) マスク設計における基板トポグラフィ補償:アンカー付きトポグラフィによる3dopc
US6319644B2 (en) Methods of reducing proximity effects in lithographic processes
US6689625B2 (en) Method for correcting a design data of a layout pattern of a photomask, photomask manufactured by said method, and semiconductor device method using said photomask
US6420077B1 (en) Contact hole model-based optical proximity correction method
US7566181B2 (en) Controlling critical dimensions of structures formed on a wafer in semiconductor processing
CN110568726B (zh) 一种曝光聚焦补偿方法
JPH10256114A (ja) フォトレジスト膜のパターン形成方法
KR100403933B1 (ko) 마스크의 형성방법
JPH11186132A (ja) 半導体装置の製造工程のフィードバック方法
US6866974B2 (en) Semiconductor process using delay-compensated exposure
JPH04282820A (ja) パタン形成方法
JPH0620903A (ja) 半導体装置の製造方法
JPS6347924A (ja) 半導体装置の製造方法
JPH1064801A (ja) 露光装置及び露光方法
JP2002072439A (ja) 半導体装置の製造方法、フォトマスクおよび半導体装置の製造装置
JPH09199391A (ja) 電子ビーム露光方法
JPH07135136A (ja) 半導体装置の製造方法
JP4121770B2 (ja) フォトマスク製造用べーキング装置
CN107783377B (zh) 曝光方法、光刻方法及半导体制造方法
CN117270329A (zh) OPC建模过程中resist参数的选择方法
KR100420126B1 (ko) 반도체 장치의 제조를 위한 패터닝 방법
JP2003059787A (ja) シミュレーション方法および回路パターンの形成方法
JP2003173012A (ja) マスクパターン補正方法及びフォトマスク
JPH09306805A (ja) パターン形成方法
JPS58178359A (ja) 密着露光方法