JP2003173012A - マスクパターン補正方法及びフォトマスク - Google Patents
マスクパターン補正方法及びフォトマスクInfo
- Publication number
- JP2003173012A JP2003173012A JP2001371538A JP2001371538A JP2003173012A JP 2003173012 A JP2003173012 A JP 2003173012A JP 2001371538 A JP2001371538 A JP 2001371538A JP 2001371538 A JP2001371538 A JP 2001371538A JP 2003173012 A JP2003173012 A JP 2003173012A
- Authority
- JP
- Japan
- Prior art keywords
- photomask
- pattern
- correction
- mask pattern
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 微細な回路パターンを有する導体集積回路等
を製造する際のフォトリソグラフィ工程において使用す
るフォトマスクについて、転写パターンの寸法均一性を
向上させて所望の設計パターンに近い転写パターンが得
られるようにマスクパターンを補正する方法を提供す
る。 【解決手段】 フォトリソグラフィ工程により配線パタ
ーンをパターニングする際に使用するフォトマスクのマ
スクパターンについては、フォトマスクを２以上の領域
に分割し、各領域毎に補正パラメータを求めてマスクパ
ターンの補正を行う。フォトマスクを２以上の領域に分
割する際に、使用する露光装置のパターン転写特性に応
じて分割することが好ましい。マスクパターンの補正
は、光近接効果補正により行うことが好ましい。
を製造する際のフォトリソグラフィ工程において使用す
るフォトマスクについて、転写パターンの寸法均一性を
向上させて所望の設計パターンに近い転写パターンが得
られるようにマスクパターンを補正する方法を提供す
る。 【解決手段】 フォトリソグラフィ工程により配線パタ
ーンをパターニングする際に使用するフォトマスクのマ
スクパターンについては、フォトマスクを２以上の領域
に分割し、各領域毎に補正パラメータを求めてマスクパ
ターンの補正を行う。フォトマスクを２以上の領域に分
割する際に、使用する露光装置のパターン転写特性に応
じて分割することが好ましい。マスクパターンの補正
は、光近接効果補正により行うことが好ましい。
Description
【０００１】
【発明が属する技術分野】本発明は、微細な回路パター
ンを有する導体集積回路等を製造する際のフォトリソグ
ラフィ工程において使用するフォトマスクについて、転
写パターンの寸法均一性を向上させて所望の設計パター
ンに近い転写パターンが得られるように、そのマスクパ
ターンを補正する方法に関する。
ンを有する導体集積回路等を製造する際のフォトリソグ
ラフィ工程において使用するフォトマスクについて、転
写パターンの寸法均一性を向上させて所望の設計パター
ンに近い転写パターンが得られるように、そのマスクパ
ターンを補正する方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの集積度や性能の向上を目
的に、半導体装置の回路パターンの微細化が急ピッチで
進められている。パターンの微細化に伴い、リソグラフ
ィ工程においては、理論的な解像度の限界近辺でのパタ
ーン形成が行われるようになっている。そのため、光近
接効果の増大やプロセスマージンの低下により、フォト
マスクのマスクパターンと露光装置でフォトマスクを使
用して転写されたレジストパターンとの差異が大きくな
る問題が生じている。
的に、半導体装置の回路パターンの微細化が急ピッチで
進められている。パターンの微細化に伴い、リソグラフ
ィ工程においては、理論的な解像度の限界近辺でのパタ
ーン形成が行われるようになっている。そのため、光近
接効果の増大やプロセスマージンの低下により、フォト
マスクのマスクパターンと露光装置でフォトマスクを使
用して転写されたレジストパターンとの差異が大きくな
る問題が生じている。
【０００３】この問題に対応する方法の一つとして、マ
スク作成時にマスクパターンと転写パターンとの差異を
補正する、光近接効果補正（以下ＯＰＣ）がある。ＯＰ
Ｃには幾つかの方法が存在するが、現在一般的に半導体
装置製造に用いられている方法は、パターン寸法とパタ
ーンピッチとに依存するパターン寸法バラツキ（以下、
疎密寸法差）を補正するものである。即ち、この方法
は、フォトリソグラフィ及びエッチング処理を行い半導
体基板上に様々な寸法とピッチのパターンを形成し、所
望するパターン寸法と実際に形成されたパターン寸法の
差異を測定し、そして、この測定結果に基づいて、種々
のスペース幅におけるパターン寸法に対する補正値を示
すＯＰＣテーブルを作成し、各パターン毎のマスク寸法
補正を行うことで疎密寸法差を補正するものである。こ
の場合、測定により求めたＯＰＣテーブルの補正値を、
フォトマスク内の全像高に適用し、全像高で同一の補正
を行っている。
スク作成時にマスクパターンと転写パターンとの差異を
補正する、光近接効果補正（以下ＯＰＣ）がある。ＯＰ
Ｃには幾つかの方法が存在するが、現在一般的に半導体
装置製造に用いられている方法は、パターン寸法とパタ
ーンピッチとに依存するパターン寸法バラツキ（以下、
疎密寸法差）を補正するものである。即ち、この方法
は、フォトリソグラフィ及びエッチング処理を行い半導
体基板上に様々な寸法とピッチのパターンを形成し、所
望するパターン寸法と実際に形成されたパターン寸法の
差異を測定し、そして、この測定結果に基づいて、種々
のスペース幅におけるパターン寸法に対する補正値を示
すＯＰＣテーブルを作成し、各パターン毎のマスク寸法
補正を行うことで疎密寸法差を補正するものである。こ
の場合、測定により求めたＯＰＣテーブルの補正値を、
フォトマスク内の全像高に適用し、全像高で同一の補正
を行っている。
【０００４】
【発明が解決すべき課題】しかしながら、実際には、レ
ンズ収差等の影響により像高毎にパターン転写特性は変
化するため、全像高で同一の補正を行っていたのでは、
疎密寸法差を補正しきれなくなってしまうという問題が
ある。このため、微細なマスクパターンを有するフォト
マスクを使用するフォトリソグラフィ工程を利用して製
造する半導体装置などの種々の製品については、その歩
留まりが低下するだけでなく、製品の導通信頼性も低下
し、意図した性能を実現できないことが懸念される。
ンズ収差等の影響により像高毎にパターン転写特性は変
化するため、全像高で同一の補正を行っていたのでは、
疎密寸法差を補正しきれなくなってしまうという問題が
ある。このため、微細なマスクパターンを有するフォト
マスクを使用するフォトリソグラフィ工程を利用して製
造する半導体装置などの種々の製品については、その歩
留まりが低下するだけでなく、製品の導通信頼性も低下
し、意図した性能を実現できないことが懸念される。
【０００５】本発明は、以上の従来の技術の課題を解決
しようとするものであり、微細な回路パターンを有する
導体集積回路等を製造する際のフォトリソグラフィ工程
において使用するフォトマスクについて、転写パターン
の寸法均一性を向上させて所望の設計パターンに近い転
写パターンが得られるようにマスクパターンを補正する
方法を提供することである。
しようとするものであり、微細な回路パターンを有する
導体集積回路等を製造する際のフォトリソグラフィ工程
において使用するフォトマスクについて、転写パターン
の寸法均一性を向上させて所望の設計パターンに近い転
写パターンが得られるようにマスクパターンを補正する
方法を提供することである。
【０００６】
【課題を解決するための手段】本発明者は、露光装置の
パターン転写特性を考慮してフォトマスクを２以上の領
域に分割し、各領域毎に補正パラメータを求めてマスク
パターンの補正を行うことにより本発明の目的を達成で
きることを見出し、本発明を完成させた。
パターン転写特性を考慮してフォトマスクを２以上の領
域に分割し、各領域毎に補正パラメータを求めてマスク
パターンの補正を行うことにより本発明の目的を達成で
きることを見出し、本発明を完成させた。
【０００７】即ち、本発明は、フォトリソグラフィ工程
により配線パターンをパターニングする際に使用するフ
ォトマスクのマスクパターン補正方法であって、フォト
マスクを２以上の領域に分割し、各領域毎に補正パラメ
ータを求めてマスクパターンの補正を行うことを特徴と
するマスクパターン補正方法を提供する。
により配線パターンをパターニングする際に使用するフ
ォトマスクのマスクパターン補正方法であって、フォト
マスクを２以上の領域に分割し、各領域毎に補正パラメ
ータを求めてマスクパターンの補正を行うことを特徴と
するマスクパターン補正方法を提供する。
【０００８】また、本発明は、このマスクパターン補正
方法を利用して作製したフォトマスクを提供する。
方法を利用して作製したフォトマスクを提供する。
【０００９】
【発明の実施の形態】以下、本発明を詳細に説明する。
【００１０】本発明のマスクパターン補正方法は、フォ
トリソグラフィ工程により配線パターンをパターニング
する際に使用するフォトマスクのマスクパターン補正方
法であって、フォトマスクを２以上の領域に分割し、各
領域毎に補正パラメータを求めてマスクパターンの補正
を行うことを特徴とする。このようにフォトマスクを２
以上の領域に分割し、各領域毎に補正パラメータを求め
てマスクパターンの補正を行うことにより、転写パター
ンの寸法均一性を向上させることができる。従って、所
期の設計パターンに近い転写パターンを得ることが可能
となる。ここで、補正パラメータとしては、パターン幅
の増減量、スペース幅の増減量等が挙げられる。
トリソグラフィ工程により配線パターンをパターニング
する際に使用するフォトマスクのマスクパターン補正方
法であって、フォトマスクを２以上の領域に分割し、各
領域毎に補正パラメータを求めてマスクパターンの補正
を行うことを特徴とする。このようにフォトマスクを２
以上の領域に分割し、各領域毎に補正パラメータを求め
てマスクパターンの補正を行うことにより、転写パター
ンの寸法均一性を向上させることができる。従って、所
期の設計パターンに近い転写パターンを得ることが可能
となる。ここで、補正パラメータとしては、パターン幅
の増減量、スペース幅の増減量等が挙げられる。
【００１１】なお、フォトマスクの分割領域数や分割領
域形状は、使用する露光装置により変動するものであ
り、実験により決定する。
域形状は、使用する露光装置により変動するものであ
り、実験により決定する。
【００１２】本発明において、フォトマスクを２以上の
領域に分割する際、使用する露光装置のパターン転写特
性に応じて分割することが好ましい。ここで、露光装置
のパターン転写特性とは、ある像高のパターンについ
て、所期の設計パターンからのズレの度合いを意味す
る。従って、このように分割することにより、意味のな
い分割操作を省くことができ、より簡単且つ正確にマス
クパターンの補正が可能となる。
領域に分割する際、使用する露光装置のパターン転写特
性に応じて分割することが好ましい。ここで、露光装置
のパターン転写特性とは、ある像高のパターンについ
て、所期の設計パターンからのズレの度合いを意味す
る。従って、このように分割することにより、意味のな
い分割操作を省くことができ、より簡単且つ正確にマス
クパターンの補正が可能となる。
【００１３】本発明において、マスクパターンの補正の
具体的手法としては、公知の光近接効果補正（特開平１
０−１０４８１８号公報、特開２０００−４９０７２号
公報、特開２００１−１２５２５１号公報等）を好まし
く採用することができる。本発明のマスクパターン補正
方法を適用する以外は、公知の手法を利用することによ
りフォトマスクを製造することが可能であり、得られる
フォトマスクを使用することにより、転写パターンの寸
法均一性を向上させて所望の設計パターンに近い転写パ
ターンが得られる。従って、このフォトマスクを使用す
るフォトリソグラフィ工程を利用して製造する半導体装
置などの種々の製品については、その歩留まりが低下せ
ず、製品の導通信頼性も低下しない。
具体的手法としては、公知の光近接効果補正（特開平１
０−１０４８１８号公報、特開２０００−４９０７２号
公報、特開２００１−１２５２５１号公報等）を好まし
く採用することができる。本発明のマスクパターン補正
方法を適用する以外は、公知の手法を利用することによ
りフォトマスクを製造することが可能であり、得られる
フォトマスクを使用することにより、転写パターンの寸
法均一性を向上させて所望の設計パターンに近い転写パ
ターンが得られる。従って、このフォトマスクを使用す
るフォトリソグラフィ工程を利用して製造する半導体装
置などの種々の製品については、その歩留まりが低下せ
ず、製品の導通信頼性も低下しない。
【００１４】
【実施例】以下、比較例と実施例とにより本発明を具体
的に説明する。
的に説明する。
【００１５】（比較例１）まず、フォトリソグラフィ及
びエッチング処理を行い半導体基板上に様々な寸法とピ
ッチのパターンを形成し、所望するパターン寸法と実際
に形成されたパターン寸法の差異を測定する。そして、
この測定結果に基づいて、種々のスペース幅におけるパ
ターン寸法に対する補正値を示すＯＰＣテーブルを作成
した。そのＯＰＣテーブルを表１に示す。
びエッチング処理を行い半導体基板上に様々な寸法とピ
ッチのパターンを形成し、所望するパターン寸法と実際
に形成されたパターン寸法の差異を測定する。そして、
この測定結果に基づいて、種々のスペース幅におけるパ
ターン寸法に対する補正値を示すＯＰＣテーブルを作成
した。そのＯＰＣテーブルを表１に示す。
【００１６】
【表１】 従来法によるＯＰＣテーブル（補正量（ｎｍ））
スペース幅（ｎｍ） ライン幅 220 240 270 480 600 750 1120 1280 2220
１４０ 5 5 5 10 10 5 0 0 -5
１６０ 0 5 5 10 10 10 5 5 5
・ - - - - - - - - -
２２０ 0 0 5 5 5 0 -5 -5 -5
２８０ -10 -5 0 0 0 -5 -10 -10 -10
・ - - - - - - - - - ５００ -10 -5 -5 0 -5 -5 -10 -10 -10
【００１７】次に、１４０ｎｍ孤立ラインと１４０／２
２０ｎｍＬ／Ｓ（ライン／スペース）のマスクパターン
が電子線描画法により形成されたフォトマスクを使用
し、露光装置（ＮＳＲ−Ｓ２０３Ｂ、ニコン社製）でシ
リコンチップ上の感光性レジスト層（シプレイ社製）に
対してマスクパターンの転写を行った。
２０ｎｍＬ／Ｓ（ライン／スペース）のマスクパターン
が電子線描画法により形成されたフォトマスクを使用
し、露光装置（ＮＳＲ−Ｓ２０３Ｂ、ニコン社製）でシ
リコンチップ上の感光性レジスト層（シプレイ社製）に
対してマスクパターンの転写を行った。
【００１８】得られたシリコンチップのチップ内５像高
（ＣＥ：中心、ＵＬ：左上、ＵＲ：右上、ＬＬ：左下、
ＬＲ：右下（図１））における、１４０ｎｍ孤立ライン
と１４０／２２０ｎｍＬ／Ｓ（ライン／スペース）のパ
ターン転写寸法を測長ＳＥＭ（Ｓ−９２００、日立製作
所製）により実測した。得られた結果を表２に示す。
（ＣＥ：中心、ＵＬ：左上、ＵＲ：右上、ＬＬ：左下、
ＬＲ：右下（図１））における、１４０ｎｍ孤立ライン
と１４０／２２０ｎｍＬ／Ｓ（ライン／スペース）のパ
ターン転写寸法を測長ＳＥＭ（Ｓ−９２００、日立製作
所製）により実測した。得られた結果を表２に示す。
【００１９】
【表２】
【００２０】表２から、１４０ｎｍ孤立ラインでは、Ｃ
Ｅ以外の４像高においてＣＥよりも３〜４ｍｍ細く転写
されていることがわかった。また、１４０ｎｍ孤立ライ
ンと１４０／２２０ｎｍＬ／Ｓの寸法差を像高毎に比較
すると、ＣＥ，ＵＬ，ＬＬの３像高は約１２ｎｍなのに
対してＵＲ，ＬＲでは約７ｎｍで、像高によって疎密寸
法差も変化していることがわかった。
Ｅ以外の４像高においてＣＥよりも３〜４ｍｍ細く転写
されていることがわかった。また、１４０ｎｍ孤立ライ
ンと１４０／２２０ｎｍＬ／Ｓの寸法差を像高毎に比較
すると、ＣＥ，ＵＬ，ＬＬの３像高は約１２ｎｍなのに
対してＵＲ，ＬＲでは約７ｎｍで、像高によって疎密寸
法差も変化していることがわかった。
【００２１】次に、表２のチップ実測長を与えるフォト
マスクのマスクパターンに対し、表１に示す従来ＯＰＣ
テーブルよりチップの中央の像高ＣＥを基準として、１
４０ｎｍ孤立ラインに−５ｎｍ、１４０／２２０ｎｍＬ
／Ｓに＋５ｎｍの補正を行った。補正が加えられたフォ
トマスクを使用して上述と同様にシリコンチップ上の感
光性レジスト層に対してマスクパターンの転写を行っ
た。得られたシリコンチップのチップ内像高（ＣＥ：中
心、ＵＬ：左上、ＵＲ：右上、ＬＬ：左下、ＬＲ：右
下）における、１４０ｎｍ孤立ラインと１４０／２２０
ｎｍＬ／Ｓ（ライン／スペース）のパターン転写寸法を
上述と同様に実測した。得られた結果を表３に示す。
マスクのマスクパターンに対し、表１に示す従来ＯＰＣ
テーブルよりチップの中央の像高ＣＥを基準として、１
４０ｎｍ孤立ラインに−５ｎｍ、１４０／２２０ｎｍＬ
／Ｓに＋５ｎｍの補正を行った。補正が加えられたフォ
トマスクを使用して上述と同様にシリコンチップ上の感
光性レジスト層に対してマスクパターンの転写を行っ
た。得られたシリコンチップのチップ内像高（ＣＥ：中
心、ＵＬ：左上、ＵＲ：右上、ＬＬ：左下、ＬＲ：右
下）における、１４０ｎｍ孤立ラインと１４０／２２０
ｎｍＬ／Ｓ（ライン／スペース）のパターン転写寸法を
上述と同様に実測した。得られた結果を表３に示す。
【００２２】
【表３】
【００２３】表３から、従来と同様に補正を行った場合
には、５．８ｎｍの最大寸法差（ＣＥ（孤立ライン）と
ＵＬ（Ｌ／Ｓ）との間の寸法差）が発生していることが
わかった。従って、従来のＯＰＣを行った場合には、像
高による転写寸法の差異は補正されないことがわかっ
た。よって、疎密寸法差は、像高により疎密寸法差が変
化するため完全に補正することはできなかった。
には、５．８ｎｍの最大寸法差（ＣＥ（孤立ライン）と
ＵＬ（Ｌ／Ｓ）との間の寸法差）が発生していることが
わかった。従って、従来のＯＰＣを行った場合には、像
高による転写寸法の差異は補正されないことがわかっ
た。よって、疎密寸法差は、像高により疎密寸法差が変
化するため完全に補正することはできなかった。
【００２４】実施例１
図１に示す５像高の各像高について、表２に示すチップ
実測長（パターン転写特性）を反映させたＯＰＣテーブ
ルを作成した。
実測長（パターン転写特性）を反映させたＯＰＣテーブ
ルを作成した。
【００２５】
【表４】
【００２６】次に、表２のチップ実測長を与えるフォト
マスクのマスクパターンに対し、表４に示す実施例１の
ＯＰＣテーブルより各像高領域の１４０ｎｍ孤立ライン
及び１４０／２２０ｎｍＬ／Ｓに対し、表４の補正量で
補正を行った。
マスクのマスクパターンに対し、表４に示す実施例１の
ＯＰＣテーブルより各像高領域の１４０ｎｍ孤立ライン
及び１４０／２２０ｎｍＬ／Ｓに対し、表４の補正量で
補正を行った。
【００２７】このように補正が加えられたフォトマスク
を使用して上述と同様にシリコンチップ上の感光性レジ
スト層に対してマスクパターンの転写を行った。得られ
たシリコンチップのチップ内像高（ＣＥ：中心、ＵＬ：
左上、ＵＲ：右上、ＬＬ：左下、ＬＲ：右下）におけ
る、１４０ｎｍ孤立ラインと１４０／２２０ｎｍＬ／Ｓ
（ライン／スペース）のパターン転写寸法を上述と同様
に実測した。得られた結果を表５に示す。
を使用して上述と同様にシリコンチップ上の感光性レジ
スト層に対してマスクパターンの転写を行った。得られ
たシリコンチップのチップ内像高（ＣＥ：中心、ＵＬ：
左上、ＵＲ：右上、ＬＬ：左下、ＬＲ：右下）におけ
る、１４０ｎｍ孤立ラインと１４０／２２０ｎｍＬ／Ｓ
（ライン／スペース）のパターン転写寸法を上述と同様
に実測した。得られた結果を表５に示す。
【００２８】
【表５】
【００２９】表５から、本発明のマスクパターン補正方
法を適用した場合には、最大寸法差（ＬＬ（孤立ライ
ン）とＬＬ（Ｌ／Ｓ）との間の寸法差）が２．７ｎｍと
なったことがわかる。この数値は、従来のＯＰＣテーブ
ルを適用した比較例１の場合の最大寸法差５．８ｎｍ
（ＣＥ（孤立ライン）とＵＬ（Ｌ／Ｓ）との間の寸法
差）の約半分である。従って、本発明のマスクパターン
補正方法を適用することにより、転写パターンの寸法均
一性を向上させて所望の設計パターンに近い転写パター
ンが得られることが確認できた。
法を適用した場合には、最大寸法差（ＬＬ（孤立ライ
ン）とＬＬ（Ｌ／Ｓ）との間の寸法差）が２．７ｎｍと
なったことがわかる。この数値は、従来のＯＰＣテーブ
ルを適用した比較例１の場合の最大寸法差５．８ｎｍ
（ＣＥ（孤立ライン）とＵＬ（Ｌ／Ｓ）との間の寸法
差）の約半分である。従って、本発明のマスクパターン
補正方法を適用することにより、転写パターンの寸法均
一性を向上させて所望の設計パターンに近い転写パター
ンが得られることが確認できた。
【００３０】
【発明の効果】本発明によれば、微細な回路パターンを
有する導体集積回路等を製造する際のフォトリソグラフ
ィ工程において使用するフォトマスクについて、転写パ
ターンの寸法均一性を向上させて所望の設計パターンに
近い転写パターンが得られるようにマスクパターンを補
正することができる。
有する導体集積回路等を製造する際のフォトリソグラフ
ィ工程において使用するフォトマスクについて、転写パ
ターンの寸法均一性を向上させて所望の設計パターンに
近い転写パターンが得られるようにマスクパターンを補
正することができる。
【図１】本発明を適用したフォトマスクの分割例の説明
図である。
図である。
Claims (4)
- 【請求項１】 フォトリソグラフィ工程により配線パタ
ーンをパターニングする際に使用するフォトマスクのマ
スクパターン補正方法であって、フォトマスクを２以上
の領域に分割し、各領域毎に補正パラメータを求めてマ
スクパターンの補正を行うことを特徴とするマスクパタ
ーン補正方法。 - 【請求項２】 フォトマスクを２以上の領域に分割する
際に、使用する露光装置のパターン転写特性に応じて分
割する請求項１記載のマスクパターン補正方法。 - 【請求項３】 マスクパターンの補正を光近接効果補正
により行う請求項１記載のマスクパターン補正方法。 - 【請求項４】 請求項１のマスクパターン補正方法を利
用して作製したフォトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371538A JP2003173012A (ja) | 2001-12-05 | 2001-12-05 | マスクパターン補正方法及びフォトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371538A JP2003173012A (ja) | 2001-12-05 | 2001-12-05 | マスクパターン補正方法及びフォトマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003173012A true JP2003173012A (ja) | 2003-06-20 |
Family
ID=19180566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371538A Pending JP2003173012A (ja) | 2001-12-05 | 2001-12-05 | マスクパターン補正方法及びフォトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003173012A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8103977B2 (en) | 2005-04-26 | 2012-01-24 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method |
-
2001
- 2001-12-05 JP JP2001371538A patent/JP2003173012A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8103977B2 (en) | 2005-04-26 | 2012-01-24 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method |
| US8458627B2 (en) | 2005-04-26 | 2013-06-04 | Renesas Electronics Corporation | Semiconductor device including logic circuit having areas of different optical proximity accuracy |
| US8719740B2 (en) | 2005-04-26 | 2014-05-06 | Renesas Electronics Corporation | Semiconductor device which is subjected to optical proximity correction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI236574B (en) | Forming method of exposure mask pattern, exposure mask pattern and manufacturing method of semiconductor device | |
| JP3371852B2 (ja) | レチクル | |
| JPH10133358A (ja) | 露光パターンの補正方法および露光パターンの補正装置および露光マスクおよび露光方法並びに半導体装置 | |
| US8065637B2 (en) | Semiconductor device | |
| JPH07134395A (ja) | マスクパターン及びこれを使用した微細パターンの形成方法 | |
| US20020142233A1 (en) | Photomask manufacturing mehtod, photomask manufactured by said manufacturing mehtod, and semiconductor device method using said photomask | |
| JP2002323748A (ja) | マスクおよびその形成方法 | |
| US8129078B2 (en) | Mask, method for manufacturing the same, and method for manufacturing semiconductor device | |
| JP2004333529A (ja) | 露光マスクの作製方法 | |
| JP2004363390A (ja) | フォトマスクの補正方法、及び半導体装置の製造方法 | |
| CN116203808B (zh) | 套刻误差的量测方法及套刻标记 | |
| JP2001312045A (ja) | マスクの形成方法 | |
| US6563127B2 (en) | Optical proximity correction with rectangular contact | |
| JP2007123342A (ja) | 半導体装置の製造方法。 | |
| JP2009271174A (ja) | マスクパターン作成方法及びパターン形成方法 | |
| JP2003173012A (ja) | マスクパターン補正方法及びフォトマスク | |
| JP2010251500A (ja) | 半導体デバイスの製造方法及び露光条件決定プログラム | |
| JP2002116529A (ja) | 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク | |
| JP2004012722A (ja) | フォトマスク及びパターン作製方法及び半導体装置 | |
| JP2005003996A (ja) | フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法 | |
| KR20040007944A (ko) | 무크롬 위상 반전 마스크의 제조방법 | |
| JPH1115139A (ja) | マスクパターン作成方法およびこの方法により形成されたマスク | |
| JP2004296930A (ja) | パターン形成方法 | |
| US20160125121A1 (en) | Achieving a critical dimension target based on resist characteristics | |
| JP2008058961A (ja) | リソグラフィプロセスにおけるレジストの限界寸法の変動の修正 |