JP2009271174A - マスクパターン作成方法及びパターン形成方法 - Google Patents

マスクパターン作成方法及びパターン形成方法 Download PDF

Info

Publication number
JP2009271174A
JP2009271174A JP2008119650A JP2008119650A JP2009271174A JP 2009271174 A JP2009271174 A JP 2009271174A JP 2008119650 A JP2008119650 A JP 2008119650A JP 2008119650 A JP2008119650 A JP 2008119650A JP 2009271174 A JP2009271174 A JP 2009271174A
Authority
JP
Japan
Prior art keywords
pattern
correction
transfer
mask
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008119650A
Other languages
English (en)
Inventor
Yasuko Tabata
康子 田端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008119650A priority Critical patent/JP2009271174A/ja
Publication of JP2009271174A publication Critical patent/JP2009271174A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】適正なマスクデータ量や処理時間で所望の素子特性を実現できるマスクパターン作成方法を提供する。
【解決手段】設計パターンのパターンエッジを補正対象となる複数の部分に分割して当該各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターンを得る。前記補正パターンを用いて所定の条件で露光を行った場合に得られる転写パターンをシミュレーションにより求める。前記転写パターンを用いて、素子特性に影響を及ぼすパラメータを求める。前記パラメータが許容範囲内にあるかどうかを判定する。前記パラメータが前記許容範囲内にないと判定された場合、当該パラメータの値に基づいて、隣接する少なくとも2つ以上の前記補正エッジを同一方向に同一距離移動させることにより、前記補正パターンを変形する。
【選択図】図2

Description

本発明は、半導体装置の製造等に使用されるマスクパターン作成方法及びその方法により作成されたマスクパターンを有するフォトマスクを用いたパターン形成方法に関する。
近年、半導体集積回路装置の高集積化に伴って、設計パターンの微細化が進み、最小加工寸法が65nmの装置が量産化されている。この微細化は、マスク技術、光リソグラフィ技術及びエッチング技術等の微細パターン加工技術の進歩により実現されている。
リソグラフィの露光波長に比べてパターンサイズが十分に大きいデバイス世代においては、設計パターンをそのまま補正することなくマスクパターンとして描画し、そのマスクパターンをリソグラフィによりシリコン基板などのウェハ上に転写することができた。
しかし、設計パターンの微細化が進み、設計パターン寸法がリソグラフィの露光波長に比べて小さくなるにつれて、マスクパターンをそのまま忠実にウェハ上に転写することが難しくなってきた。その理由は、マスクパターンの粗密に応じて、露光装置により転写されるパターン寸法が変動する光近接効果や、ドライエッチング工程におけるマイクロローディング効果が生じるためである。
このような問題を解決するために、設計パターンと加工パターンとの乖離が無くなるようにマスクパターンを修正する技術(近接効果補正技術)が重要になっている。
従来の近接効果補正技術(以下、OPC技術という)としては、(1)設計パターンの幅や間隔といったパラメータに応じて補正テーブルを準備し、その補正テーブルに従って設計パターン(設計データ)をマスクパターンに変換するルールベースOPCと、(2)リソグラフィシミュレーションの結果に基づいて、設計パターンをマスクパターンに変換するモデルベースOPCとがある。
モデルベースOPCにおいては、一般的に、設計パターンのパターンエッジをあらかじめ準備されたルールに従って分割し、その分割された断片毎にリソグラフィシミュレーション結果と設計パターンとの差分を計算し、計算された差分に応じて個々の断片をそれぞれの差分が減少する方向に移動させ、最終的に各断片におけるリソグラフィシミュレーション結果と設計パターンとの差分が許容範囲内に収まるまで、差分計算と断片の移動とを繰り返し行う。
一般的に、ルールベースOPCについては、補正が単純でマスクパターン生成のためのマスクデータ処理にかかる処理時間が短く、補正後のマスクパターン図形数も少なくてすむという利点がある一方、十分な補正ができないために補正精度が悪く、その結果、加工パターン精度が悪いという欠点がある。
それに対して、モデルベースOPCについては、リソグラフィシミュレーションにより補正値を決定するため、ルールベースOPCと比べて物理現象を反映することができ、種々の設計パターンの全体を精度良く補正することができるという利点を持つ一方、設計パターン全体(チップ全体)に対してリソグラフィシミュレーションを行うために非常に大規模で複雑な計算処理を行う必要があり、マスクデータ処理時間が長く、補正後のマスクパターン図形数も多いという欠点がある。
そこで、モデルベースOPCにおいて、デバイス特性を反映する設計パターンを規定し、該当するパターンの一部分に対してのみ補正を繰り返し行う技術が提案されている(特許文献1参照)。図13(a)〜(c)は、特許文献1に開示されたマスクパターン補正方法を説明するための図である。
まず、図13(a)に示す設計パターン(ゲートパターン)102に対して光近接効果補正を行う。図13(b)は、光近接効果補正手段、具体的にはルールベースOPC又はモデルベースOPCにより得られた、設計パターン102の補正パタ−ン103を示している。次に、図13(b)に示す補正パタ−ン103を用いて所定の転写条件で露光を行った場合に得られる転写パターンをリソグラフィシミュレーションにより求める。図13(c)は、リソグラフィシミュレーションにより得られた、補正パタ−ン103の転写パターン104を示している。尚、図13(a)〜(c)において、活性領域パターン101を合わせて示している。次に、求められた転写パターン104のうち、予め決められた素子特性に機能的に関連する部分の寸法又は位置を測定し、測定された寸法又は位置が許容範囲内にあるかどうか判断する。そして、当該寸法又は位置が許容範囲内に収まるまで、補正パタ−ン103の変形、リソグラフィシミュレーション、寸法又は位置の測定、及び測定結果の判定を繰り返し行う。
国際公開第03/052512号パンフレット
図13(a)〜(c)に示す従来例においては、素子特性に機能的に関連するゲート長を例として、例えば、図13(c)に示す活性領域パターン101内のゲート長の測定値A、B、Cのような、活性領域パターン101の中央での測定値や測定値の最大値、最小値を代表値として補正量のフィードバックを行い、補正パターン103の該当する箇所を個々のズレ量分移動させる。そのため、代表値を選んだ箇所でシミュレーション結果と設計パターンとが一致したとしても、当該箇所を含む断片を動かした影響により、当該箇所以外の他の箇所で設計パターンからの誤差が生じる可能性が高い。また、このような他の場所での補正誤差を小さくするために、移動対象の断片への分割を細かくすると、補正後のマスクデータ量が膨大になると共にマスクパターン形状も複雑になる結果、マスク作製の難易度が上がってしまう。
すなわち、従来例においては、処理時間やマスクデータ量を考慮した現実的な断片サイズを用いた場合には、近接効果補正において補正を繰り返し行うことによって特定箇所について補正精度を上げたとしても、特定箇所以外の他の箇所での補正誤差を許容せざるを得ない一方、それを避けるために移動対象の断片を増やすことは、マスクデータ量や処理時間の観点から現実的ではない。
ところで、従来例において、素子特性に機能的に関連する部分の例とされているトランジスタのゲート長の加工寸法が目標寸法から乖離すると、それはそのままチップの性能を劣化させることに直結する。一方、実際にトランジスタの電気特性に対応するゲート長としては、一般的に、チャネル幅内で個々のゲート長を積分した値をチャネル幅で除した寸法である有効ゲート長近似値が用いられている。従って、従来例のように、離散的に設定されたシミュレーションポイントで転写パターン寸法を設計値通りに仕上げることができたとしても、シミュレーションポイント以外でのゲート長の設計値からのズレ量が大きければ、結果として、設計値通りの有効ゲート長が得られず、素子特性が劣化してしまう。
前記に鑑み、本発明は、適正なマスクデータ量や処理時間で所望の素子特性を実現できるマスクパターン作成方法を提供することを目的とする。
前記の目的を達成するために、本発明に係るマスクパターン作成方法は、設計パターンのパターンエッジを補正対象となる複数の部分に分割して当該各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターンを得る工程(a)と、前記補正パターンを用いて所定の条件で露光を行った場合に得られる転写パターンをシミュレーションにより求める工程(b)と、前記転写パターンを用いて、素子特性に影響を及ぼすパラメータを求める工程(c)と、前記パラメータが許容範囲内にあるかどうかを判定する工程(d)と、前記工程(d)で前記パラメータが前記許容範囲内にないと判定された場合、当該パラメータの値に基づいて、隣接する少なくとも2つ以上の前記補正エッジを同一方向に同一距離移動させることにより、前記補正パターンを変形する工程(e)とを備えている。
また、本発明に係るパターン形成方法は、前記の本発明に係るマスクパターン作成方法により得られた前記補正パターンをマスクパターンとするフォトマスクを用いて、基板の上にレジストパターンを形成する。
本発明によると、光近接効果補正により得られた補正パターンを用いて転写パターンをシミュレーションにより求めた後、当該転写パターンを用いて、素子特性に影響を及ぼすパラメータを求め、当該パラメータが許容範囲内にない場合、隣接する2つ以上の補正エッジを同一方向に同一距離移動させることにより、補正パターンを変形する。すなわち、素子特性に影響を及ぼすパラメータに基づいて、複数の補正エッジをグループ化して補正パターンの変形を行うため、マスクデータ量や処理時間を抑制しながら、所望の素子特性を実現できるマスクパターンを作成することができる。
(第1の実施形態)
以下、本発明の第1の実施形態に係るマスクパターン作成方法について、図面を参照しながら説明する。
図1は、本実施形態に係るマスクパターン作成方法を実施するためのマスクパターン作成装置の構成の一例を示すブロック図である。図1に示すように、本実施形態に係るマスクパターン作成装置は、入力部1と、光近接効果補正手段2と、シミュレーション手段3と、第一の転写パターン測定手段4と、第一の判定手段5と、第二の転写パターン測定手段6と、第二の判定手段7と、パターン変形手段8と、出力部9とを備えている。尚、前記の各手段の機能については、以下のマスクパターン作成方法の説明において合わせて説明する。
図2は、図1に示すマスクパターン作成装置を用いた、本実施形態に係るマスクパターン作成方法のフロー図である。
まず、ステップST1において、入力部1に、レイアウト設計された半導体設計パターン、パターン転写条件、近接効果補正又はリソグラフィシミュレーションのためのモデルなどの情報が入力される。入力部1に入力された半導体設計パターンやパターン転写条件等は光近接効果補正手段2に出力される。図3(a)は半導体設計パターンの一例を示している。
図3(a)に示すように、半導体設計パターンは、マスクパターンを形成する対象、例えば、パターン補正対象となるゲート電極のパターン12(設計パターン)と、拡散層等により構成される活性領域のパターン11(素子特性に影響を及ぼすパラメータを求めるために必要な他の設計パターン)とを有する。すなわち、入力部1に入力される半導体設計パターンは、補正対象レイヤであるゲート形成レイヤの情報と下層の活性領域形成レイヤの情報とを含む少なくとも2層以上のレイヤの情報を有する。
尚、設計パターンとして、レジストパターンの寸法測長を行うときに生じるレジストパターンの本来の寸法と測長SEM(Scanning Electron Microscope)によるレジストパターンの測長結果との差や、被加工膜をエッチングする時に生じるレジストパターン寸法と被加工膜のエッチング後の寸法との差などのプロセス変動分をパターン線幅やパターン間隔に応じて変換したデータを入力してもよい。
また、パターン転写条件としては、例えば、露光に用いられる光の波長λ、開口数NA、光源の大きさσ(コヒーレンスファクター)又は光源の透過率分布、射出瞳の位相・透過率分布、及びデフォーカス等に関する条件が入力される。
また、近接効果補正又はリソグラフィシミュレーションのためのモデルは、近接効果補正手段2又はシミュレーション手段3に出力される。リソグラフィシミュレーションのためのモデルは、パターン転写後のレジストパターン寸法又は被加工膜のドライエッチング後の仕上がり寸法と、マスクパターンのリソグラフィシミュレーション結果である光強度分布から得られるパターン寸法とが一致するように光強度分布を変形させる関数で表現されている。尚、近接効果補正のためのモデルと、リソグラフィシミュレーションのためのモデルとは同じであってもよいし、異なっていてもよい。
次に、ステップST2において、光近接効果補正手段2は、入力部1から入力された設計パターン、パターン転写条件、及び近接効果補正のためのモデル等を用いて光近接効果補正を行い、光近接効果補正後の補正パターンをシミュレーション手段3に出力する。
光近接効果補正手段2においては、近接効果補正のためのモデルを用いてリソグラフィシミュレーション(後述するシミュレーション手段3ではより詳細なリソグラフィシミュレーションを行う)により予想されるシミュレーション像と設計パターンとの差分をマスク変形にフィードバックすることにより、シミュレーション像と設計パターンとのずれが無くなるまで補正を繰り返すモデルベース手法を用いても良いし、又は、予め準備された補正ルール、例えばパターンの幅及び間隔に応じた補正テーブルに従って設計パターンを変形させるルールベース手法を用いても良い。
図3(b)は、図3(a)に示す設計パターンに対して光近接効果補正を行うことにより得られた補正パターンの一例を示している。すなわち、図3(b)に示すように、光近接効果補正手段2に、例えば図3(a)に示すゲート電極のパターン12を有する設計パターンを入力すると、転写条件等に基づいて、光近接効果補正後のゲート電極の補正パターン13が生成される。具体的には、光近接効果補正手段2において、予め準備されたルールに従ってゲート電極の設計パターンであるパターン12のパターンエッジを補正対象となる複数の部分に分割し、当該分割された各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターン13が得られる。
次に、ステップST3において、シミュレーション手段3は、光近接効果補正手段2により得られた補正パターン13と共に、入力部1から入力されたパターン転写条件及びリソグラフィシミュレーションモデル等を用いて、レジスト等への転写パターン(転写イメージ)をシミュレーションにより求めた後、当該転写パターンを第一の転写パターン測定手段4に出力する。
図3(c)は、図3(b)に示す補正パターン13を用いて所定の条件で露光シミュレーションを行った場合に得られる転写パターンの一例を示している。すなわち、図3(c)に示すように、シミュレーション手段3に、例えば図3(b)に示す光近接効果補正後のゲート電極の補正パターン13を入力すると、転写条件等に基づいて、シミュレーション後のゲート電極の転写パターン14が生成される。
次に、ステップST4において、第一の転写パターン測定手段4は、シミュレーション手段4により生成された転写パターン14の寸法や位置等を測定し、測定結果を第一の判定手段5へ出力する。
具体的には、第一の転写パターン測定手段4は、シミュレーション手段3から例えば図3(c)に示すようなゲート電極の転写パターン14が入力されると、当該ゲート電極の転写パターン14について、補正エッジ毎に設計パターン12との差分を測定する。差分としては、例えば、各補正エッジの中央での差分、各補正エッジ上の複数点での差分の平均値、又は、各補正エッジ上での差分の最大値若しくは最小値等を測定する。
次に、ステップST5において、第一の判定手段5は、第一の転写パターン測定手段4により出力された転写パターン14の寸法等の測定値が許容範囲内にあるかどうかを判定する。ステップST5は、近接効果補正手段2による設計パターン11の補正が概ね適切に行われたかどうかを判定するものであり、例えば、設計パターン11の寸法に対する転写パターン14の寸法の差分が設計パターン11の寸法の±5%以内であれば許容範囲内にあると判定する。この許容範囲は、デバイスに要求される性能等に基づいて設定される。転写パターン14の寸法等の測定値が許容範囲を超えていると第一の判定手段5により判定された場合には、再度、ステップST2に戻り、例えば、許容範囲を超えたパターンエッジ部分(必要があればその周辺のエッジ部分)に対して近接効果補正手段2により追加的に光近接効果補正を行う。また、転写パターン14の寸法等の測定値が許容範囲を超えた理由が、近接効果補正のモデルやルールの設定が適正ではないことであると考えられる場合には、処理を中断して、近接効果補正の条件を再設定してから各パターンエッジ部分に対して光近接効果補正を行う。
このように、ステップST5において、転写パターン14の寸法等の測定値が許容範囲内にあると判定されるまで、近接効果補正手段2による再度の近接効果補正により得られた新たな補正パターンを用いて、ステップST3〜ステップST5を繰り返し行い、ステップST5において、転写パターン14の寸法等の測定値が許容範囲内にあると判定されれば、ステップST6に進む。
次に、ステップST6において、第二の転写パターン測定手段6は、シミュレーション手段3により生成された転写パターン14を入力して、素子特性に影響を及ぼすパラメータを求め、当該パラメータを第二の判定手段7に出力する。
具体的には、第二の転写パターン測定手段6は、図4に示すように、活性領域のパターン11のチャネル幅をwとし、転写パターン14であるゲートパターンのゲート長をL(x)(但し、xはゲート幅方向座標である)とした場合に、素子特性に影響を及ぼすパラメータとして、w/∫(1/L(x))・dx(但し、積分範囲は0からwまで)で表される有効ゲート長を算出する。
次に、ステップST7において、第二の判定手段7は、第二の転写パターン測定手段6により出力された有効ゲート長が許容範囲内にあるかどうかを判定し、許容範囲内にあると判定した場合には、ステップST9に進み、マスクデータとして補正パターン13が出力部9に出力され、許容範囲内にないと判定した場合には、ステップST8に進み、補正パターン13を構成する複数の補正エッジに対して同時に補正を行う。
次に、ステップST8において、パターン変形手段8は、第二の転写パターン測定手段6により出力された有効ゲート長の値に基づいて、隣接する少なくとも2つ以上の補正エッジを1グループとして同一方向に同一距離移動させることにより、補正パターン13を変形する。
具体的には、パターン変形手段8は、第二の転写パターン測定手段6により出力された有効ゲート長の所望値(例えばゲート電極の設計パターンであるパターン12の有効ゲート長)からのズレ量に基づいて、補正パターン13を構成する各補正エッジの移動方向及び移動距離を決定し、ズレ量がより小さくなるように各補正エッジを同時に補正する。例えば、第二の転写パターン測定手段6により出力された有効ゲート長が所望値と比較して0.005μm大きかった場合、活性領域のパターン11上の補正パターン13(ゲートパターン)の両側をそれぞれゲート中央に向けて0.0025μmずつ移動させるか、又はいずれか一方の側のみをゲート中央に向けて0.005μm移動させる。
また、パターン変形手段8における補正量については、例えば図5に示すような補正量テーブルを予め準備しておくことによって決めることができる。図5は、MEF(Mask Enhanced Factor:マスク幅が1nm増減したときの転写寸法の増減量への影響を表す係数)を考慮した補正量テーブルの一例である。図5に示すように、例えばMEFが1.4であり、第二の転写パターン測定手段6により出力された有効ゲート長が所望値と比較して0.003μm大きかった場合、活性領域のパターン11上の補正パターン13(ゲートパターン)の両側をそれぞれゲート中央に向けて0.001μm(≒(0.003μm/2)/1.4)ずつ移動させる。尚、図5において、ズレ量ΔLの+は所望値よりも大きいことを、ズレ量ΔLの−は所望値よりも小さいことを示し、片側補正量δの+はゲート外側に向けての補正を、片側補正量δの−はゲート中央に向けての補正を表す。
図6(a)及び(b)は、ステップST8における補正パターン13を構成する各補正エッジの移動例を示している。尚、図6(a)及び(b)において、太線で移動対象の補正エッジを示すと共に、一点鎖線で移動後の補正エッジを示している。図6(a)及び(b)に示すように、補正パターン13の有効ゲート長と所望値(ゲート電極の設計パターンの有効ゲート長)とのズレ量が許容範囲内に収まるように、活性領域のパターン11と重なる補正エッジを一括選択し、補正パターン13の両側のそれぞれにおいて選択した補正エッジ(互いに隣接するエッジ群)を同一方向に同一距離(例えば距離δ)だけ移動させる。このとき、活性領域のパターン11の内部に含まれる補正エッジと、活性領域のパターン11の内外に跨る(つまりパターン11の端部を跨ぐ)補正エッジのうちパターン11の内部に含まれる部分とを、移動対象の補正エッジとして選択する。
より詳細には、図6(a)及び(b)に示す場合のように、第二の転写パターン測定手段6により出力された有効ゲート長が所望値と比較して小さい場合、活性領域のパターン11の内部に含まれる補正エッジと、活性領域のパターン11の内外に跨る補正エッジのうちパターン11の内部に含まれる部分とを再補正エッジとして選択してグループ化する。次に、グループ化した再補正エッジ全体を補正パターン13の両外側に向かって片側につき補正量δだけ移動させる。ここで、再補正エッジのグループ化は、隣接する補正エッジ(補正パターン13の片側のパターンエッジ)毎に行うため、対向する補正エッジは別々にグループ化されることになる。
尚、図7(a)及び(b)に示すように、マスクパターンの頂点数(つまりマスクデータ数)が増加することを避けるために、活性領域のパターン11の内部に含まれる補正エッジと、活性領域のパターン11の内外に跨る(つまりパターン11の端部を跨ぐ)補正エッジとを再補正エッジとして選択してもよい。すなわち、活性領域のパターン11の内外に跨る補正エッジを分割しなくてもよい。より詳細には、図7(a)及び(b)に示す場合のように、第二の転写パターン測定手段6により出力された有効ゲート長が所望値と比較して小さい場合、補正パターン13の両側のそれぞれにおいて選択した再補正エッジ全体を同一方向に同一距離(例えば片側について距離δ)だけ補正パターン13の外側に向かって移動させる。
以上のように、ステップST8において、補正パターン13の変形を行った後、パターン変形手段8は、当該変形後の補正パターン13をシミュレーション手段3に出力し、その後、再び、ステップST3〜ステップST7を行う。これらの処理は、ステップST7において、第二の判定手段7が、第二の転写パターン測定手段6により出力された有効ゲート長が許容範囲内にあると判定するまで繰り返される。第二の判定手段7が、第二の転写パターン測定手段6により出力された有効ゲート長が許容範囲内にあると判定した場合には、ステップST9に進み、出力部9は、出力パターン変形手段8により変形された補正パターン13をマスクデータとして外部に出力する。
第1の実施形態によると、光近接効果補正により得られた補正パターン13を用いて転写パターン14をシミュレーションにより求めた後、当該転写パターン14を用いて、素子特性に影響を及ぼすパラメータ(具体的には実効ゲート長)を求め、当該パラメータが許容範囲内にない場合、隣接する2つ以上の補正エッジを同一方向に同一距離移動させることにより、補正パターン13を変形する。すなわち、素子特性に影響を及ぼすパラメータに基づいて、複数の補正エッジをグループ化して補正パターン13の変形を行うため、マスクデータ量や処理時間を抑制しながら、所望の素子特性を実現できるマスクパターンを作成することができる。また、このように作成したマスクパターンをマスクデータとして、通常のマスク作成工程を行ってフォトマスクを作成すると、所望の素子特性を得られるように(具体的には所望の有効ゲート長を得られるように)マスクデータの補正を行っているので、当該フォトマスクを用いて形成される半導体装置においては非常に安定した特性(具体的にはトランジスタ特性)が得られる。
尚、第1の実施形態において、補正パターン13の変形(再補正)を行うに際して、活性領域のパターン11の内部に含まれる全ての補正エッジ、又はそれらの補正エッジに活性領域のパターン11の内外に跨る補正エッジを加えたものを一括選択してグループ化した後、グループ化したエッジ全体を設計パターンとの寸法差が小さくなるように、同一方向に同一距離だけ移動させた。しかし、これに代えて、データ処理時間が許容範囲内にあれば、隣接する少なくとも2つ以上の補正エッジからそれぞれ構成される複数のグループを選択して、各グループ毎に同一方向に同一距離だけ移動させてもよい。
また、第1の実施形態において、第二の転写パターン測定手段6が、素子特性に影響を及ぼすパラメータとして、w/∫(1/L(x))・dx(但し、積分範囲は0からwまで)で表される有効ゲート長を算出した。しかし、これに代えて、素子特性に影響を及ぼすパラメータとして、(∫L(x)・dx)/W(但し、積分範囲は0からwまで)で表される有効ゲート長近似値を算出してもよい。また、有効ゲート長の算出において、チャネル幅wとして、設計パターンである活性領域のパターン11のチャネル幅を用いたが、活性領域が屈曲部を持つような場合、活性領域のパターン11に対して光近接効果補正及びシミュレーションを行うことにより得られた活性領域の転写パターンのチャネル幅を用いてもよい。
また、第1の実施形態において、トランジスタ等のゲート電極となる部分を有する設計パターンを例として、マスクパターン作成方法について説明したが、本発明はこれに限定されるものではなく、種々の設計パターンについても本実施形態と同様のマスクパターン作成が可能であることは言うまでもない。すなわち、他の設計パターン(他のレイヤの設計パターン)についても、素子特性に影響を及ぼすパラメータを予め選んでおき、当該パラメータの計算値に基づいて、光近接効果補正により得られた補正パターンを変形すればよい。
以下、本実施形態の変形例として、コンタクトのマスクパターン作成について、図8(a)〜(c)を参照しながら説明する。図8(a)に示すように、本変形例の設計パターンは、コンタクトのパターン21である。すなわち、設計パターンは、補正対象レイヤであるコンタクト形成レイヤの情報を有する。まず、本変形例では、コンタクトのパターン21のパターンエッジを補正対象となる複数の部分に分割し、当該分割された各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターン22を得る。次に、本変形例では、図8(b)に示すように、補正パターン22を用いて所定の条件で露光を行った場合に得られる転写パターン23をシミュレーションにより求めた後、転写パターン23を用いて、素子特性に影響を及ぼすパラメータとしてコンタクト面積(転写パターン23の面積)を求める。その後、コンタクト面積の計算値が許容範囲内にあるかどうかを判定し、コンタクト面積の計算値が許容範囲内にないと判定された場合、コンタクト面積の所望値からのズレ量に基づいて、コンタクト各辺において隣接する補正エッジを同一方向に同一距離移動させることにより、補正パターン22を変形し、変形後補正パターン24を得る。
(第2の実施形態)
以下、本発明の第2の実施形態に係るマスクパターン作成方法について、図面を参照しながら説明する。
本実施形態に係るマスクパターン作成方法を実施するためのマスクパターン作成装置の構成は、例えば図1に示す第1の実施形態の装置構成と同様であり、本実施形態に係るマスクパターン作成方法の基本的な処理フローも、例えば図2に示す第1の実施形態の処理フローと同様である。
具体的には、まず、本実施形態においては、第1の実施形態のステップST1〜ステップST5と同様の処理を行う。
次に、ステップST6において、第二の転写パターン測定手段6は、シミュレーション手段3により生成された転写パターン14を入力して、特に歪み(設計パターンからの歪み)が大きい領域を抽出し、当該領域において、素子特性に影響を及ぼすパラメータを求め、当該パラメータを第二の判定手段7に出力する。ここで、特に歪みが大きい領域とは、例えばパターンコーナーからの影響を受ける領域を言う。図9(a)及び(b)は、パターンコーナーからの影響を説明するための図であり、図9(a)はコーナー部20aを有する串状パターン20の平面構成を示しており、図9(b)は図9(a)に示す串状パターン20の転写パターンにおける歪みを様々なパターンの長さについて測定した結果を示している。尚、図9(a)及び(b)において、Dはコーナー部20a(屈曲部)からのパターンの長さ(単位:nm)を示しており、図9(b)において、横軸は、コーナー部20a(屈曲部)からの距離をλ/NA(但し、λは露光光の波長であり、NAは露光光学系の開口数である)で規格化した値を示しており、縦軸は、転写パターンのズレ量(ゲート寸法の変化量)を示している。図9(b)に示すように、屈曲部の近傍において転写パターンのズレ量は大きく、屈曲部から離れるに従って転写パターンのズレ量は小さくなっていく。ここで、転写パターンのズレ量がほぼ0になるまでの距離(屈曲部からの距離)は、パターンの長さDに依存せず、ほぼ2×λ/NAであることが分かる。
そこで、本実施形態においては、図10に示すように、ゲート電極の設計パターンであるパターン12の屈曲部から2×λ/NAの範囲と活性領域のパターン11との重複領域(例えば重複領域16A)のチャネル幅をw2とし、転写パターン14であるゲートパターンのうち当該重複領域に対応する部分のゲート長をL(x)(但し、xはゲート幅方向座標である)とした場合に、素子特性に影響を及ぼすパラメータとして、w2/∫(1/L(x))・dx(但し、積分範囲は0からw2まで)で表される有効ゲート長を算出する。尚、図10に示すように、パターン端部についても、図9で説明した屈曲部と同様の影響を有するので、屈曲部として取り扱う。その結果、重複領域が複数存在するような場合には、各重複領域(重複領域16A及び16B)毎に前述のように有効ゲート長を算出する。
次に、ステップST7において、第二の判定手段7は、第二の転写パターン測定手段6により出力された有効ゲート長が許容範囲内にあるかどうかを判定し、許容範囲内にあると判定した場合には、ステップST9に進み、マスクデータとして補正パターン13が出力部9に出力され、許容範囲内にないと判定した場合には、ステップST8に進み、補正パターン13を構成する複数の補正エッジ(具体的には重複領域16A及び16Bに対応する補正エッジ)に対して同時に補正を行う。
次に、ステップST8において、パターン変形手段8は、第二の転写パターン測定手段6により出力された有効ゲート長の値に基づいて、隣接する少なくとも2つ以上の補正エッジを1グループとして同一方向に同一距離移動させることにより、補正パターン13を変形する。
具体的には、パターン変形手段8は、第二の転写パターン測定手段6により出力された有効ゲート長の所望値(例えばゲート電極の設計パターンであるパターン12の有効ゲート長)からのズレ量に基づいて、補正パターン13を構成する各補正エッジ(具体的には重複領域16A及び16Bに対応する補正エッジ)の移動方向及び移動距離を決定し、ズレ量がより小さくなるように各補正エッジを同時に補正する。パターン変形手段8における補正量については、第1の実施形態と同様に、例えば補正量テーブルを予め準備しておくことによって決めることができる。
図11(a)及び(b)は、ステップST8における補正パターン13を構成する各補正エッジの移動例を示している。尚、図11(a)及び(b)において、太線で移動対象の補正エッジを示すと共に、一点鎖線で移動後の補正エッジを示している。図11(a)及び(b)に示すように、補正パターン13の有効ゲート長と所望値(ゲート電極の設計パターンの有効ゲート長)とのズレ量が許容範囲内に収まるように、活性領域のパターン11のうちの重複領域16A及び16Bに対応する補正エッジを一括選択し、補正パターン13の両側のそれぞれにおいて選択した補正エッジ(互いに隣接するエッジ群)を同一方向に同一距離(例えば距離δ)だけ移動させる。
より詳細には、図11(a)及び(b)に示す場合のように、第二の転写パターン測定手段6により出力された有効ゲート長が所望値と比較して小さい場合、重複領域16A及び16Bに対応する補正エッジを再補正エッジとして選択してグループ化する。次に、グループ化した再補正エッジ全体を補正パターン13の両外側に向かって片側につき補正量δだけ移動させる。ここで、活性領域のパターン11内には、4つの再補正エッジグループが存在するが、対向する再補正エッジグループの移動距離は同一に設定する。但し、パターン屈曲部側の再補正エッジグループの移動距離とパターン端部側の再補正エッジグループの移動距離とは互いに異なっていてもよい。尚、図11(a)及び(b)に示す場合のように、第二の転写パターン測定手段6により出力された有効ゲート長が所望値と比較して小さい場合には、対向するパターンエッジが互いに遠ざかる方向に移動を行うが、第二の転写パターン測定手段6により出力された有効ゲート長が所望値と比較して大きい場合には、対向するパターンエッジが互いに近づく方向に移動を行う。
以上のように、ステップST8において、補正パターン13の変形を行った後、パターン変形手段8は、当該変形後の補正パターン13をシミュレーション手段3に出力し、その後、再び、ステップST3〜ステップST7を行う。これらの処理は、ステップST7において、第二の判定手段7が、第二の転写パターン測定手段6により出力された有効ゲート長が許容範囲内にあると判定するまで繰り返される。第二の判定手段7が、第二の転写パターン測定手段6により出力された有効ゲート長が許容範囲内にあると判定した場合には、ステップST9に進み、出力部9は、出力パターン変形手段8により変形された補正パターン13をマスクデータとして外部に出力する。
第2の実施形態によると、光近接効果補正により得られた補正パターン13を用いて転写パターン14をシミュレーションにより求めた後、当該転写パターン14を用いて、素子特性に影響を及ぼすパラメータ(具体的には実効ゲート長)を求め、当該パラメータが許容範囲内にない場合、隣接する2つ以上の補正エッジを同一方向に同一距離移動させることにより、補正パターン13を変形する。すなわち、素子特性に影響を及ぼすパラメータに基づいて、複数の補正エッジをグループ化して補正パターン13の変形を行うため、マスクデータ量や処理時間を抑制しながら、所望の素子特性を実現できるマスクパターンを作成することができる。また、このように作成したマスクパターンをマスクデータとして、通常のマスク作成工程を行ってフォトマスクを作成すると、所望の素子特性を得られるように(具体的には所望の有効ゲート長を得られるように)マスクデータの補正を行っているので、当該フォトマスクを用いて形成される半導体装置においては非常に安定した特性(具体的にはトランジスタ特性)が得られる。
尚、第2の実施形態において、第二の転写パターン測定手段6が、素子特性に影響を及ぼすパラメータとして、w2/∫(1/L(x))・dx(但し、積分範囲は0からw2まで)で表される有効ゲート長を算出した。しかし、これに代えて、素子特性に影響を及ぼすパラメータとして、(∫L(x)・dx)/w2(但し、積分範囲は0からw2まで)で表される有効ゲート長近似値を算出してもよい。また、有効ゲート長の算出において、チャネル幅w2として、ゲート電極の設計パターンであるパターン12の屈曲部から2×λ/NAの範囲と設計パターンである活性領域のパターン11との重複領域のチャネル幅を用いたが、活性領域が屈曲部を持つような場合、設計パターンである活性領域のパターン11に代えて、活性領域のパターン11に対して光近接効果補正及びシミュレーションを行うことにより得られた活性領域の転写パターンを用いてもよい。
(第3の実施形態)
以下、本発明の第3の実施形態に係るパターン形成方法、具体的には、本発明の第1又は第2の実施形態に係るマスクパターン作成方法により得られたマスクパターンを有するフォトマスクを用いたパターン形成方法について、図面を参照しながら説明する。
図12(a)〜(e)は、第3の実施形態に係るパターン形成方法の各工程を示す断面図である。
まず、図12(a)に示すように、シリコン基板50上において、活性領域形成レイヤのマスクパターンを有するフォトマスクを用いて通常のSTI(shallow trench isolation)形成工程を行うことにより、素子分離膜51で囲まれた活性領域50aを形成する。
その後、図12(b)に示すように、シリコン基板50上に、被加工膜となるゲート絶縁膜52及びゲート電極材料膜53を形成した後、ゲート電極材料膜53上に例えばポジ型のレジスト膜54を形成する。ここで、液浸露光を用いる場合には、レジスト膜54上にさらにトップコートを形成しても良い。これにより、レジスト膜54をコーティングすることができる。
次に、本発明の第1又は第2の実施形態に係るマスクパターン作成方法により得られたゲート形成レイヤのマスクパターンを有するフォトマスクを通して、例えばArFエキシマレーザーを光源とする露光光をレジスト膜54に照射する。
次に、レジスト膜54に対して(トップコートを形成している場合にはトップコートに対しても)現像を行って、レジスト膜54の露光領域を除去する(トップコートを形成している場合にはトップコートの露光領域も除去する)ことにより、図12(c)に示すように、レジストパターン54Aを形成する。ここて、レジストパターン54Aを形成するためのパターン転写条件として、本発明の第1又は第2の実施形態に係るマスクパターン作成方法におけるシミュレーションに用いたパターン転写条件と同一の条件を適用する。
その後、図12(d)に示すように、レジストパターン54Aをエッチングマスクとして、ゲート電極材料膜53及びゲート絶縁膜52をエッチングすることによって、所望寸法のゲート電極53Aを形成する。最後に、図12(e)に示すように、レジストパターン54Aを除去する。
第3の実施形態によると、所望の素子特性を得られるように(具体的には所望の有効ゲート長を得られるように)補正したマスクパターンを有するフォトマスクを用いてレジストパターン54Aを形成し、レジストパターン54Aをエッチングマスクとして、ゲート電極53Aを形成しているので、非常に安定した特性(具体的にはトランジスタ特性)を発揮できる半導体装置を実現することができる。
尚、本実施形態において、光源としてArFエキシマーレーザーを用いたが、光源の種類はこれに限られない。また、ドライ露光、液浸露光のいずれも適用可能である。さらに液浸露光を行う場合、露光光学系の先端と基板との間に液浸液を満たすことによって見かけ上のNAを向上させるが、転写パターンのシミュレーションや素子特性に影響を及ぼすパラメータの算出において向上後のNAを使用することは言うまでもない。
以上に説明したように、半導体装置製造等のリソグラフィ工程で使用されるマスクの作製に本発明を適用することによって、安定した電気特性を有する半導体装置を製造することができ、非常に有用である。
図1は、本発明の第1の実施形態に係るマスクパターン作成方法を実施するためのマスクパターン作成装置の構成の一例を示すブロック図である。 図2は、本発明の第1の実施形態に係るマスクパターン作成方法のフロー図である。 図3(a)〜(c)は、本発明の第1の実施形態に係るマスクパターン作成方法を説明する図である。 図4は、本発明の第1の実施形態に係るマスクパターン作成方法における有効ゲート長の算出方法を説明する図である。 図5は、本発明の第1の実施形態に係るマスクパターン作成方法において使用する補正量テーブルの一例を示す図である。 図6(a)及び(b)は、本発明の第1の実施形態に係るマスクパターン作成方法における補正エッジの移動例を示す図である。 図7(a)及び(b)は、本発明の第1の実施形態に係るマスクパターン作成方法における補正エッジの移動例を示す図である。 図8(a)〜(c)は、本発明の第1の実施形態の変形例に係るマスクパターン作成方法を説明する図である。 図9(a)及び(b)は、パターンコーナーからの影響を説明するための図である。 図10は、本発明の第2の実施形態に係るマスクパターン作成方法における有効ゲート長の算出方法を説明する図である。 図11(a)及び(b)は、本発明の第2の実施形態に係るマスクパターン作成方法における補正エッジの移動例を示す図である。 図12(a)〜(e)は、本発明の第3の実施形態に係るパターン形成方法の各工程を示す断面図である。 図13(a)〜(c)は、従来のマスクパターン補正方法を説明するための図である。
符号の説明
1 入力部
2 光近接効果補正手段
3 シミュレーション手段
4 第一の転写パターン測定手段
5 第一の判定手段
6 第二の転写パターン測定手段
7 第二の判定手段
8 パターン変形手段
9 出力部
11 活性領域のパターン
12 ゲート電極のパターン
13 光近接効果補正後のゲート電極の補正パターン
14 シミュレーション後のゲート電極の転写パターン
16A、16B 重複領域
20 串状パターン
20a コーナー部
21 コンタクトのパターン
22 光近接効果補正後のコンタクトの補正パターン
23 シミュレーション後のコンタクトの転写パターン
24 変形後のコンタクトの補正パターン
50 シリコン基板
50a 活性領域
51 素子分離膜
52 ゲート絶縁膜
53 ゲート電極材料膜
53A ゲート電極
54 レジスト膜
54A レジストパターン

Claims (13)

  1. 設計パターンのパターンエッジを補正対象となる複数の部分に分割して当該各部分に対して光近接効果補正を行うことにより、複数の補正エッジからなる補正パターンを得る工程(a)と、
    前記補正パターンを用いて所定の条件で露光を行った場合に得られる転写パターンをシミュレーションにより求める工程(b)と、
    前記転写パターンを用いて、素子特性に影響を及ぼすパラメータを求める工程(c)と、
    前記パラメータが許容範囲内にあるかどうかを判定する工程(d)と、
    前記工程(d)で前記パラメータが前記許容範囲内にないと判定された場合、当該パラメータの値に基づいて、隣接する少なくとも2つ以上の前記補正エッジを同一方向に同一距離移動させることにより、前記補正パターンを変形する工程(e)とを備えていることを特徴とするマスクパターン作成方法。
  2. 請求項1に記載のマスクパターン作成方法において、
    前記工程(e)は、所定領域内に位置する全ての前記補正エッジを同一方向に同一距離移動させることにより、前記補正パターンを変形する工程を含むことを特徴とするマスクパターン作成方法。
  3. 請求項1又は2に記載のマスクパターン作成方法において、
    前記工程(e)は、前記パラメータの所定値からのズレ量に基づいて、前記補正エッジの移動方向及び移動距離を決定する工程を含むことを特徴とするマスクパターン作成方法。
  4. 請求項1〜3のいずれか1項に記載のマスクパターン作成方法において、
    前記工程(d)で前記パラメータが前記許容範囲内にあると判定されるまで、前記工程(e)で変形された前記補正パターンを用いて、前記工程(b)、前記工程(c)及び前記工程(d)を繰り返し行うことを特徴とするマスクパターン作成方法。
  5. 請求項1〜4のいずれか1項に記載のマスクパターン作成方法において、
    前記工程(b)と前記工程(c)との間に、
    前記転写パターンの寸法を測定する工程(f)と、
    前記転写パターンの寸法が許容範囲内にあるかどうかを判定する工程(g)とをさらに備え、
    前記工程(g)で前記転写パターンの寸法が許容範囲内にないと判定された場合、前記工程(a)に戻り、前記複数の部分のうちの少なくとも1つについて追加的に光近接効果補正を行い、又は前記複数の部分に対して条件を変更して光近接効果補正を行うことにより、新たな補正エッジからなる補正パターンを得た後、前記工程(g)で前記転写パターンの寸法が許容範囲内にあると判定されるまで、当該補正パターンを用いて、前記工程(b)、前記工程(f)及び前記工程(g)を繰り返し行うことを特徴とするマスクパターン作成方法。
  6. 請求項1〜5のいずれか1項に記載のマスクパターン作成方法において、
    前記工程(c)において、前記転写パターンと、当該転写パターンと異なる少なくとも1つのレイヤの他の設計パターン又は他の転写パターンのいずれかとを用いて、前記パラメータを求めることを特徴とするマスクパターン作成方法。
  7. 請求項6に記載のマスクパターン作成方法において、
    前記設計パターン及び前記転写パターンはそれぞれ、ゲート形成レイヤの設計パターン及び転写パターンであり、
    前記他の設計パターン又は前記他の転写パターンは、活性領域形成レイヤの設計パターン又は転写パターンであることを特徴とするマスクパターン作成方法。
  8. 請求項7に記載のマスクパターン作成方法において、
    前記他の設計パターン又は前記他の転写パターンである活性領域パターンのチャネル幅をwとし、前記転写パターンであるゲートパターンのゲート長をL(x)(但し、xはチャネル幅方向座標である)とした場合に、
    前記パラメータは、w/∫(1/L(x))・dx(但し、積分範囲は0からwまで)で表される有効ゲート長であることを特徴とするマスクパターン作成方法。
  9. 請求項7に記載のマスクパターン作成方法において、
    前記設計パターンの屈曲部から2×λ/NA(但し、λは露光光の波長であり、NAは露光光学系の開口数である)の範囲と、前記他の設計パターン又は前記他の転写パターンである活性領域パターンとの重複領域のチャネル幅をw2とし、前記転写パターンであるゲートパターンのうち前記重複領域に対応する部分のゲート長をL(x)(但し、xはチャネル幅方向座標である)とした場合に、
    前記パラメータは、w2/∫(1/L(x))・dx(但し、積分範囲は0からw2まで)で表される有効ゲート長であることを特徴とするマスクパターン作成方法。
  10. 請求項7〜9のいずれか1項に記載のマスクパターン作成方法において、
    前記工程(e)は、前記他の設計パターン又は前記他の転写パターンである活性領域パターンの内部に含まれる前記補正エッジと、前記活性領域パターンの端部を跨ぐ前記補正エッジのうち前記活性領域パターンの内部に含まれる部分とを移動させる工程を含むことを特徴とするマスクパターン作成方法。
  11. 請求項7〜9のいずれか1項に記載のマスクパターン作成方法において、
    前記工程(e)は、前記他の設計パターン又は前記他の転写パターンである活性領域パターンの内部に含まれる前記補正エッジと、前記活性領域パターンの端部を跨ぐ前記補正エッジとを移動させる工程を含むことを特徴とするマスクパターン作成方法。
  12. 請求項1〜5のいずれか1項に記載のマスクパターン作成方法において、
    前記設計パターン及び前記転写パターンはそれぞれ、コンタクト形成レイヤの設計パターン及び転写パターンであり、
    前記工程(c)において、前記転写パターンであるコンタクトパターンを用いて、前記パラメータとしてコンタクト面積を求めることを特徴とするマスクパターン作成方法。
  13. 請求項1〜12のいずれか1項に記載のマスクパターン作成方法により得られた前記補正パターンをマスクパターンとするフォトマスクを用いて、基板の上にレジストパターンを形成することを特徴とするパターン形成方法。
JP2008119650A 2008-05-01 2008-05-01 マスクパターン作成方法及びパターン形成方法 Withdrawn JP2009271174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008119650A JP2009271174A (ja) 2008-05-01 2008-05-01 マスクパターン作成方法及びパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008119650A JP2009271174A (ja) 2008-05-01 2008-05-01 マスクパターン作成方法及びパターン形成方法

Publications (1)

Publication Number Publication Date
JP2009271174A true JP2009271174A (ja) 2009-11-19

Family

ID=41437802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008119650A Withdrawn JP2009271174A (ja) 2008-05-01 2008-05-01 マスクパターン作成方法及びパターン形成方法

Country Status (1)

Country Link
JP (1) JP2009271174A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104423178A (zh) * 2013-08-28 2015-03-18 旺宏电子股份有限公司 进阶修正方法
CN111948900A (zh) * 2020-08-18 2020-11-17 上海华力微电子有限公司 版图的特征图形的识别方法
CN112824972A (zh) * 2019-11-21 2021-05-21 中芯国际集成电路制造(上海)有限公司 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构
CN113075855A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、掩膜版的制作方法及半导体结构的形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104423178A (zh) * 2013-08-28 2015-03-18 旺宏电子股份有限公司 进阶修正方法
CN112824972A (zh) * 2019-11-21 2021-05-21 中芯国际集成电路制造(上海)有限公司 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构
CN113075855A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、掩膜版的制作方法及半导体结构的形成方法
CN113075855B (zh) * 2020-01-06 2024-04-19 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、掩膜版的制作方法及半导体结构的形成方法
CN111948900A (zh) * 2020-08-18 2020-11-17 上海华力微电子有限公司 版图的特征图形的识别方法
CN111948900B (zh) * 2020-08-18 2024-01-23 上海华力微电子有限公司 版图的特征图形的识别方法

Similar Documents

Publication Publication Date Title
JP3551660B2 (ja) 露光パターンの補正方法および露光パターンの補正装置および露光方法
JP5567248B2 (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
US6689625B2 (en) Method for correcting a design data of a layout pattern of a photomask, photomask manufactured by said method, and semiconductor device method using said photomask
KR100470375B1 (ko) 노광 마스크의 패턴 보정 방법, 패턴 형성 공정을포함하는 반도체 장치의 제조 방법 및 컴퓨터 판독 가능기록 매체
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
JP2000098584A (ja) マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体
JP2010016044A (ja) 設計レイアウトデータ作成方法および半導体装置の製造方法
US20090286185A1 (en) Method of Manufacturing Semiconductor Device
JP4115615B2 (ja) マスクパターン設計方法
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
JP4790350B2 (ja) 露光用マスク及び露光用マスクの製造方法
JP2011028120A (ja) パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法
JP2009210707A (ja) フォトマスク及びその設計方法と設計プログラム
JP2013207182A (ja) 荷電ビーム投影露光用マスクの製造方法及び荷電ビーム投影露光用マスク
JP4580529B2 (ja) 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法
US8048592B2 (en) Photomask
JP2005003996A (ja) フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法
JP4876299B2 (ja) フォトマスクパタンデータ作成方法
JP2002116529A (ja) 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
JP2005316135A (ja) 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法
JP2010054710A (ja) フォトマスク及び半導体装置の製造方法
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
WO2009125529A1 (ja) マスクパターンの生成方法及びパターン形成方法
JP5087413B2 (ja) マスクパターンデータ作成方法および半導体装置の製造方法
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110228

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110914