JP4580529B2 - 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 - Google Patents
半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 Download PDFInfo
- Publication number
- JP4580529B2 JP4580529B2 JP2000292296A JP2000292296A JP4580529B2 JP 4580529 B2 JP4580529 B2 JP 4580529B2 JP 2000292296 A JP2000292296 A JP 2000292296A JP 2000292296 A JP2000292296 A JP 2000292296A JP 4580529 B2 JP4580529 B2 JP 4580529B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- pattern data
- data
- photomask
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体の微細化、高密度化に伴なう、フォトマスク製造用の設計パタンデータの補正処理に関し、詳しくは、フォトマスクのパタンを作成するために用いられる設計パタンデータを、ウエハ上に目的とする図形パタン形状を得るために、補正する、設計パタンデータの補正方法、および補正されたフォトマスクに関する。
【０００２】
【従来の技術】
近年、電子機器の高機能化と軽薄短小の傾向から、ＡＳＩＣに代表される種々のＬＳｌには、ますます高集積化、高機能化が求められるようになってきた。
即ち、できるだけチップサイズを小さくして、高機能を実現することがＡＳＩＣ等のＬＳＩには求められている。
上記ＡＳＩＣ等のＬＳＩは、機能、論理設計、回路設計、レイアウト設計等を経て、フォトマスクパタン作製用の図形データ（パタンデータとも言う）を作製し、これを用いてフォトマスクを作製した後、フォトマスクのパタンをウエハ上に縮小投影露光等により転写して、半導体素子作製のプロセスを行うという数々の工程を経て作製されるものである。
フォトマスクは、一般には、上記図形データ（パタンデータ）を用い、電子ビーム露光装置あるいはエキシマ波長等のフォト露光装置を用いて、フォトマスク用基板（フォトマスクブランクスとも言う）の遮光膜上に配設された感光性レジストに露光描画を行い、現像、エッチング工程等を経て、作製される。
即ち、ガラス基板の一面に遮光性の金属薄膜を設けたフォトマスク用基板の金属薄膜上に塗布、乾燥された感光性のレジスト上に、露光装置により電離放射線を所定の領域のみに照射して潜像を形成し、感光性のレジストを現像して、電離放射線の照射領域に対応した、所望の形状のレジストパターン得た後、更に、レジストパターンを耐エッチングレジストとして、金属薄膜をレジストパターン形状に加工して、所望の金属薄膜パターンを有するフォトマスクを得る。
尚、フォトマスクのパタンをウエハ上に縮小投影露光して、その絵柄を転写する場合は、フォトマスクをレチクルマスクとも言う。
【０００３】
このように、フォトマスクのパタンをウエハ上に縮小投影露光等により転写して、ウエハ上に回路パタンが形成されるが、ＬＳｌのますますの高集積化に伴い、最近では、露光形状のサイズ（ウエハ上の露光サイズ）が更に微細化し、露光光の波長に近づく、あるいは光の波長よりも小さくなってきため、フォトマスクのパタンをウエハ上に縮小投影露光等により転写する際、光近接効果と呼ばれる露光形状の歪みが発生するようになり、設計条件により、フォトマスク上で同じ寸法のパタンでも同じ寸法でウエハ上に形成されないことがある。
このように、フォトマスクの図形パタンとこれに対応したウエハ上に作製されるパタン（回路パタン）とに差異が生じるようになってきたため、目的とするウエハ上の図形形状に合せ、フォトマスクの形状を変化させておくことも必要になってきた。
フォトマスク作製用の元の図形データ（設計パタンデータと以下言う）に補正を加えた図形データを用いることが必要になってきた。
また、通常のフォトマスク作製プロセスでは、用いられる図形データとフォトマスク上の対応する図形との差異も、問題になりはじめてきた。
このように、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正、フォトマスク製造に係わる設計パタンの補正が採られるようになってきた。
【０００４】
先ず、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正技術について、具体的に、図に基づいて説明しておく。
図３（ａ）は設計パタンデータを図示したもので、図３（ｂ）は半導体製造露光機の光源波長よりも小さいときの、と半導体ウエハ上に形成されるパタンの例を示している。
これは、光の回折現象などにより、設計パタンの角や線幅に違いが出現するものである。
１９９０年代後半から、この違いを少なくする技術が盛んに行われている。
図６（ａ）は、従来から適用されている設計パタンを補正した補正パタンデータを図示しており、図３（ａ）に示す設計パタンに対し、図６の（ａ）のように補正を加えて補正設計パタンデータとしたものである。
この補正設計パタンデータを用いることにより、半導体ウエハ上のパタン形状は、図６（ｂ）に示させるようなウエハ上の図形パタンのように所望の形状に近い形となる。
更に、半導体ウエハ上に設計パタンを形成させようとする際に、半導体露光単位である個々のチップ内では、製造方法の要因により、チップ内の位置により形成されるパタン形状にばらつきが発生する。
図３（ｂ）では図形１５３が位置の影響により細くなっている例を示している。
半導体露光単位であるチップ内で発生するチツプの位置によるパタン形状のばらつきに関しては、設計パタンの補正が難しいため、このばらつきを押さえるための設計パタンの補正が適用されないことが一般的である。
【０００５】
次いで、フォトマスク製造に係わる設計パタンの補正について、図に基づいて説明しておく。
図４（ａ）は設計パタンデータを図示したもので、図４（ｂ）は、これに対応したフォトマスク上に形成される図形パタンの形状を示している。
図４（ｂ）に示されるフォトマスク上のパタン形状の丸みや線幅のばらつきは、設計パタンの図形配置やフォトマスク製造工程に依存する。
このため、このようなフォトマスク上に形成されるパタン形状を設計パタン形状に近づけるため、図７（ａ）に示されるように設計パタンを補正した補正設計パタンデータの使用も提案されている。
図７（ｂ）はこれに対応するフォトマスク上に形成される図形パタンの形状を示している。
更に、図４（ｂ）に示すように、フォトマスク内では、製造方法の要因により、フォトマスクの位置により形成されるパタン形状にばらつきが発生するという課題が残る。
フォトマスク製造で発生するフォトマスクの位置によるパタン形状のばらつきに関しては、設計パタンの補正が難しいため、半導体ウエハと同様、このばらつきを押さえるための設計パタンの補正が適用されないことが一般的である。
【０００６】
目的のパタン形状に近いフォトマスクパタン形状と目的に近い半導体ウエハパタン形状の両方を得るためには、フォトマスク製造に係わる設計パタンの補正技術と、半導体ウエハに係わる設計パタンの補正技術の、両方の技術の適用が必要になるが、従来は、半導体ウエハに係わる設計パタンの補正量が大きいことが一般的であるため、先ず半導体ウエハに係わる設計パタンの補正を適用し、続いてフォトマスクに係わる設計パタンの補正を施していた。
例えば、もともとの設計パタンを図８（ａ）としたときに、半導体ウエハに係わる補正を適用すると、図８（ｂ）のようになり、続いて、フォトマスクに係わる補正を適用すると、図８（ｃ）のようになる。
この場合、もともとの設計パタンを４辺で囲まれたひとつの矩形と想定しただけでも、半導体ウエハに係わる補正を適用すると図８（ｂ）のように２０辺の図形となり、フォトマスクに係わる補正を適用すると、図８（ｃ）のように１００辺の図形となる。
しかし、このような補正は現実的でなく、実際の補正処理時間や補正後のデータ量は莫大となることが想像でき、半導体ウエハに係わる補正とフォトマスクに係わる補正の両方を関連つけた補正技術に関する報告すらない。
しかし、今後は、半導体ウエハ上に形成されるパタンがより微細化し、従来の技術の延長線上で補正を施そうとする場合には、上記両方の補正がどうしても必要になってくる。
【０００７】
【発明が解決しようとする課題】
最近では、マスクパタンの微細化、高密度化が更に進み、元図形データと、フォトマスク上に形成されるパタンとの違い、ウエハ上に形成するウエハパタンとの違いを考慮する必要性が出てきたため、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正とフォトマスク製造に係わる設計パタンの補正の両方を関連つけた補正技術の実用化が求められていた。
本発明は、これに対応するもので、最近の、マスクパタンの微細化、高密度化が進む中、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正とフォトマスク製造に係わる設計パタンの補正の両方を関連つけた補正技術の実用レベルでを採り入れた半導体回路の設計パタンデータ補正方法を提供しようとするものである。
即ち、扱うデータ量が膨大とならず、処理時間が実用的となる処理ができる半導体回路の設計パタンデータ補正方法を提供しようとするものである。
同時に、このようなデータ補正が施された図形データ（パタンデータ）を用いたフォトマスクとその検査方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】
本発明の半導体回路の設計パタンデータ補正方法は、半導体回路用に設計された設計パタンデータを第１のパタンデータとして用いて、これに対応する第１の図形パタンが形成されたフォトマスクから、フォトマスクの第１の図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に第２の図形パタンを形成する半導体製造における、前記第１のパタンデータを補正する設計パタンデータの補正方法であって、（ａ）パタンデータに対して違いの発生しない、あるいは違いの非常に小さい忠実度の高いフォトマスクを用いて、特定の半導体製造方法により、テストパタンデータ、あるいは、テストパタンデータと設計パタンデータからなる第２のパタンデータに対応する第３の図形パタンを半導体ウエハ上に形成し、半導体ウエハ上に形成された前記第３の図形パタンを測定することにより、前記第２のパタンデータと前記第３の図形パタンの違いを抽出する、データ・ウエハ差異抽出ステップと、（ｂ）前記第２のパタンデータを用い、特定のフォトマスク製造方法により前記第２のパタンデータに対応する第４の図形パタンをフォトマスク上に形成し、フォトマスク上に形成された前記第４の図形パタンを測定することにより、前記第２のパタンデータと前記第４の図形パタンの違いを抽出する、データ・マスク差異抽出ステップと、（ｃ）データ・マスク差異抽出ステップと、データ・ウエハ差異抽出ステップとから抽出される差異情報を元に、前記第２のパタンデータと、前記第３の図形パタンとの差異が小さくなるように、前記第２のパタンデータの形状を変形する補正量を導き出す、補正量導出ステップと、（ｄ）補正量導出ステップから導き出された補正量を用いて、前記第１のパタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップと、を備えたもので、前記補正量導出ステップは、第２のパタンデータとフォトマスク上の対応する前記第４の図形パタンとの差異と、第２のパタンデータと半導体ウエハ上の前記第３の図形パタンとの差異との、合せ込みを行って合わせ込み図形データと、重複情報を合わせ込み処理情報として得て、補正が必要な箇所の補正量を求めるもので、前記補正適用ステップは、前記補正量導出ステップにて導き出された補正量を用いて、予め決められたルールに従い、前記第１のパタンデータに対して、必要な箇所に、補正を行い、補正された補正設計パタンデータを求めるものであることを特徴とするものである。
尚、パタンデータに対して違いの発生しない、あるいは違いの非常に小さい忠実度の高いフォトマスクとは、理想的に製造されたものであり、実際には、通常の作業とは異なる方法にて、非常に高精細にフォトマスクを製造して得ることができる、理想的なフォトマスクを想定している。
【０００９】
あるいは、本発明の半導体回路の設計パタンデータ補正方法は、半導体回路用に設計された設計パタンデータを第１のパタンデータとして用いて、これに対応する第１の図形パタンが形成されたフォトマスクから、フォトマスクの第１の図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に第２の図形パタンを形成する半導体製造における、前記第１のパタンデータを補正する設計パタンデータの補正方法であって、（Ａ）テストパタンデータ、あるいは、テストパタンデータと設計パタンデータからなる第２のパタンデータに対応する半導体ウエハ上の第３の図形パタンを、フォトマスクが第２のパタンデータに忠実に製造されるという想定の、シミュレーションにより求め、前記第２のパタンデータと、これに対応するシミュレーション結果の第３の図形パタンとの違いを抽出する、データ・ウエハ差異抽出ステップと、（Ｂ）前記第２のパタンデータを用い、特定のフォトマスク製造方法により、前記第２のパタンデータに対応する第４の図形パタンをフォトマスク上に形成し、フォトマスク上に形成された第４の図形パタンを測定することにより、前記第２のパタンデータと前記第４の図形パタンの違いを抽出する、データ・マスク差異抽出ステップと、（Ｃ）データ・マスク差異抽出ステップと、データ・ウエハ差異抽出ステップとから抽出される差異情報を元に、前記第２のパタンデータと、前記第３の図形パタンとの差異が小さくなるように、前記第２のパタンデータの形状を変形する補正量を導き出す、補正量導出ステップと、（Ｄ）補正量導出ステップから導き出された補正量を用いて、前記第１のパタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップと、を備えたもので、前記補正量導出ステップは、第２のパタンデータとフォトマスク上の対応する前記第４の図形パタンとの差異と、第２のパタンデータと半導体ウエハ上の前記第３の図形パタンとの差異との、合せ込みを行って合わせ込み図形データと、重複情報を合わせ込み処理情報として得て、補正が必要な箇所の補正量を求めるもので、前記補正適用ステップは、前記補正量導出ステップにて導き出された補正量を用いて、予め決められたルールに従い、前記第１のパタンデータに対して、必要な箇所に、補正を行い、補正された補正設計パタンデータを求めるものであることを特徴とするものである。
【００１０】
本発明のフォトマスクは、上記補正適用ステップにおいて作成された補正設計パタンデータを用いて、作製されたことを特徴とするものである。
【００１１】
本発明のフォトマスク検査用パタンデータ作製方法は、上記における補正適用ステップにおいて作成された補正設計パタンデータを用いて、作製されたフォトマスクを検査するための、検査用パタンデータ作製方法であって、（ｅ）請求項１ないし２の、データ・マスク差異抽出ステップから抽出された情報から、フォトマスクパタンのパタンデータに対する変形量を抽出するフォトマスクパタン変形量抽出ステップと、（ｆ）請求項１ないし２の、補正適用ステップにおいて、作成された補正設計パタンデータに対して、フォトマスクパタン変形量抽出ステップにより抽出された変形量を基に、前記第１のパタンデータを変形させた、変形設計パタンデータを作成する変形パタンデータ作成ステップと、（ｇ）変形パタンデータ作成ステップにより作成された、変形設計パタン（データ）から、補正設計パタンデータを用いて、作製されたフォトマスクを検査するための、検査データを作成する検査データ作成ステップとを有することを特徴とするものである。
【００１２】
本発明のフォトマスク検査方法は、上記により作成された、フォトマスク検査用パタンデータを用い、これと比較することにより、上記における補正適用ステップにおいて、作成された補正設計パタンデータを用いて作製されたフォトマスクを検査することを特徴とするものである。
【００１３】
【作用】
本発明の半導体回路の設計パタン（データ）補正方法は、このような構成にすることにより、最近の、マスクパタンの微細化、高密度化が進む中、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正とフォトマスク製造に係わる設計パタンの補正の両方を関連つけた補正技術を、実用レベルで採り入れた半導体回路の設計パタンデータ補正方法の提供を可能とするものである。
即ち、扱うデータ量が膨大とならず、処理時間が実用的となる処理ができる半導体回路の設計パタンデータ補正方法の提供とするものである。
詳しくは、設計パタンデータと半導体ウエハ上に形成される図形パタンの違いと、設計パタンデータとフォトマスク上に形成される図形パタンの違いを合わせ込むため、シミュレーションなどによる設計パタンデータとフォトマスク上に形成される図形パタンの違いの無い理想フォトマスクを前提としないため、フォトマスク製造負荷が軽減する。
また、理想フォトマスクを製造するための補正を施す必要が無くなり、現実的なデータ容量と処理時間で実現できうる。
【００１４】
本発明のフォトマスク検査用パタンデータ作製方法は、このような構成にすることにより、設計パタンデータの補正を盛り込んだ、上記本発明の半導体回路の設計パタンデータ補正方法により作成された補正設計パタンデータにより、作製されるフォトマスクの検査用データの提供を可能とし、結局、元の設計パタンデータに忠実な目的とするウエハ上の図形パタンを形成できる、フォトマスクの作製とその検査工程を確立でき、このようなフォトマスクの製造を実用レベルのものとしている。
【００１５】
【発明の実施の形態】
本発明の半導体回路の設計パタン（データ）補正方法の実施の形態の１例を、図に基づいて説明する。
図１は、本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第１の例のフローと、フォトマスクの検査データ作製工程例を示した図で、図２は、本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第２の例のフローと、フォトマスクの検査データ作製工程例を示した図で、図３はパタンデータとウエハ図形パタンの差異を説明するための図で、図４はパタンデータとフォトマスク図形パタンの差異を説明するための図で、図５はデータ・ウエハの差異とデータ・マスクの差異の合せ込み、および補正設計パタンデータ、検査用データを説明するための図である。
図１、図２中、Ｓ１１０〜Ｓ１８０、Ｓ２１０〜Ｓ２８０は、処理ステップを示す。
図１〜図５中、１４１〜１４３は個別のパタンデータを図示したもので、１５１〜１５３は（ウエハ上の）図形パタン、１６１〜１６３は個別パタンデータと対応するウエハ図形パタンの差異を示したもので、１７１〜１７３は（フォトマスク上の）図形パタン、１８１〜１８３は個別パタンデータと対応するフォトマスクの図形パタンの差異を示したもので、１９１〜１９３は個別パタンデータと対応するデータ・ウエハの差異とデータ・マスクの差異の合せ込みを示したもので、２２１〜２２３、２３１〜２３３は個別の補正されたパタンデータを図示したもの２５０は補助パタン部である。
【００１６】
はじめに、本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第１の例を図１に基づいて説明する。
本例は、半導体回路用に設計された設計パタンデータを用いて、これに対応する図形パタンが形成されたフォトマスクから、フォトマスクの図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に図形パタンを形成する半導体製造における、前記設計パタンデータの補正方法である。
そして、パタンデータに対して違いの発生しない、あるいは違いの非常に小さい忠実度の高いフォトマスクである理想フォトマスクを用いて、特定の半導体製造方法により、テストパタンデータ、あるいは、テストパタンデータと設計パタンデータからなる所定のパタンデータに対応する図形パタンを半導体ウエハ上に形成し、半導体ウエハ上に形成された半導体ウエハ図形パタンを測定することにより、前記所定のパタンデータと前記半導体ウエハ図形パタンの違いを抽出する、データ・ウエハ差異抽出ステップ（Ｓ１１０）と、前記所定のパタンデータを用い、特定のフォトマスク製造方法により前記所定のパタンデータに対応する図形パタンをフォトマスク上に形成し、フォトマスク上に形成されたフォトマスク図形パタンを測定することにより、前記所定のパタンデータと前記フォトマスク図形パタンの違いを抽出する、データ・マスク差異抽出ステップ（Ｓ１２０）と、データ・マスク差異抽出ステップと、データ・ウエハ差異抽出ステップとから抽出される差異情報を元に、前記所定のパタンデータと、対応する半導体ウエハ図形パタンとの差異が小さくなるように、所定パタンデータの形状を変形する補正量を導き出す、補正量導出ステップ（Ｓ１３０）と、補正量導出ステップから導き出された補正量を用いて、設計パタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップ（Ｓ１４０）と、を備えている。
【００１７】
説明を分かり易くするため、図３（ａ）に図示されるパタンデータを設計データとし、これを補正した補正設計パタンデータを作製し、作製された補正設計パタンデータを用いて、フォトマスク上に図形パタンを形成する場合について、本例を更に説明する。
先ず、データ・ウエハ差異抽出ステップ（Ｓ１１０）を行なう。
パタンデータと対応するウエハ図形パタンとの差異を抽出する。
ここでは、半導体ウエハ製造に用いられるフォトマスクは、理想的に製造されたものであり、実際には非常に高精細にフォトマスクを製造して得ることができ、理想的なフォトマスクを想定している。
このようなフォトマスクは、通常の作業とは異なる方法にて作製される。
図３（ａ）に示すパタンデータを用いた場合、ウエハ上の対応する図形データは図３（ｂ）のようになる。
それぞれ角が丸まり、長さが縮み、場所あるいは図形配置構成によっては図形１５３のようにパタン幅に違いが発生する。
理想的なフォトマスクを想定し、図３（ａ）に示すパタンデータと図３（ｂ）に示すウエハ上の対応する図形データとの差異は、図３（ｃ）のようになる。
【００１８】
一方、データ・マスク差異抽出ステップ（Ｓ１２０）を行なう。
パタンデータと対応するフォトマスク図形パタンとの差異を抽出する。
ここでは、図４（ａ）に示すパタンデータ（図３（ａ）と同じ）を用い、特定のフォトマスク製造方法により、これに対応する図形パタンをフォトマスク上に形成し、フォトマスク上に形成されたフォトマスク図形パタンを測定することにより、パタンデータとフォトマスク図形パタンの違いを抽出する。
図４（ａ）に示すパタンデータを用いた場合、フォトマスク上の対応する図形データは図４（ｂ）のようになる。
それぞれ、角の丸みが発生し、場所あるいは図形配置構成によっては、図形パタンの幅に違いが生じる。
そして、図４（ａ）に示すパタンデータと図４（ｂ）に示すフォトマスク上の対応する図形データとの差異は、図４（ｃ）のようになる。
【００１９】
次いで、図３（ａ）に示す（図４（ａ）と同じ）パタンデータと、対応する半導体ウエハ図形パタンとの差異が小さくなるように、図３（ａ）に示す（図４（ａ）と同じ）パタンデータの形状を変形する補正量を導き出す、補正量導出ステップ（Ｓ１３０）を行なう。
データ・マスク差異抽出ステップ（Ｓ１２０）により得られた図５（ｂ）（図４（ｃ）と同じ）に示す、パタンデータとフォトマスク上の対応する図形データとの差異と、図５（ａ）（図３（ｃ）と同じ）に示す、パタンデータとウエハ上の対応する図形データとの差異との、合せ込みを行い、図５（ｃ）に示す図形データ（合せ込み図形データと言う）と、重複情報を合せ込み処理情報として得る。
図５（ｃ）における各図は、図５（ａ）、図５（ｂ）のＯＲ表示である。
図５（ａ）の図形パタンと図５（ｂ）の図形パタンとが重複する箇所も得る。
１９１は設計パタンデータの１４１の長手方向に沿う両端部が、ウエハ上で細り、角部が丸まることを示している。
１９３は設計パタンデータの１４３の長手方向に沿う端部の一方（図５（ｃ）のｐ１側）が細り、角部が丸まることを示している。
１９２、１９３の角部では、図５（ａ）の図形パタンと図５（ｂ）の図形パタンとが重複しており、これらの角部は１９１の角部に比べより丸まることが、重複情報より分かる。
ＯＲ表示の図形情報、重複情報より、予め決められたルールに従い、補正が必要な各箇所に補正量を決める。
実際には、データ・ウエハ差異とデータ・マスク差異の重み付けが１：１ではなく、半導体ウエハ上に形成されるパタン寸法への影響などを考慮して重み付けを設定する必要がある。
【００２０】
次いで、設計パタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップ（Ｓ１４０）を行なう。
補正量導出ステップ（Ｓ１３０）にて導き出された補正量を用いて、設計パタンデータの補正が必要な各箇所に補正を施し、補正された補正設計パタンデータを得る。
補正設計パタンデータは、図５（ｄ）のようになる。
尚、図５（ｄ）では、図５の（ｃ）に示す差異の合わせ込みにより、求められた面積を元に、設計パタンの頂点の丸みについては、頂点方向に矩形を付加し、設計パタンの長辺の位置が移動して細くなる差異については、長辺の位置を太くなる補正を加えている。
実際には、補正方法は補正方法と補正効果の関係により決定するもので、設計規則やフォトマスク製造方法や半導体ウエハ製造方法に依存する。
このようにして得られた補正設計パタンデータを用い、フォトマスクを作製し（Ｓ１５０）、更に作製されたフォトマスクを用い、ウエハ上に所望の図形パタンを得る（Ｓ１６０）ことができる。
【００２１】
上記のように、補正設計パタンデータを得ることができるが、作製するウエハ上図形パタンは、種々雑多で、その設計パタンデータのデータ量も多い。
このため、ウエハ上に種々の図形パタンに形成することを想定した、テストパタンデータを用い、これより補正量を求め、設計パタンデータと、テストパタンデータ使用により得られた補正量から、設計パタンデータを補正した補正設計パタンデータを得ることが、実用レベルでは好ましい。
【００２２】
次に、本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第２の例を図２に基づいて簡単に説明する。
本例も、第１の例と同様、半導体回路用に設計された設計パタンデータを用いて、これに対応する図形パタンが形成されたフォトマスクから、フォトマスクの図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に図形パタンを形成する半導体製造における、前記設計パタンデータの補正方法であるが、本例は、第１の例と、データ・ウエハ差異抽出ステップの内容が異なる。
それ以外は、第１の例と同じである。
本例におけるデータ・ウエハ差異抽出ステップは、所定の（パタンデータに対応する半導体ウエハ図形パタンを、フォトマスクがパタンデータに忠実に製造されるという想定の、シミュレーションにより求める。
そして、所定のパタンデータと、これに対応するシミュレーション結果の半導体ウエハ図形パタンとの違いを抽出する。
本例においても、第１の例と同様、所定のパタンデータとしては、データ・ウエハ差異抽出ステップ（Ｓ２１０）、データ・マスク差異抽出ステップ（Ｓ２２０）において、テストパタンデータを用い、これより、補正量を導き出し、設計パタンデータに補正を施す方法が、実用レベルで好ましい。
他は、第１の例と同じで、説明を省く。
【００２３】
次に、第１の例あるいは第２の例における補正設計パタンデータにより作製されたフォトマスクを比較検査するための検査データ工程を図１に基づいて、簡単に説明しておく。
上記のようにして、補正設計パタンデータ（Ｓ１４２あるいはＳ２４２）が作製され、作製された補正設計パタンデータを用いて、フォトマスク（Ｓ１５０あるいはＳ２５０）が作製されるが、検査データ（Ｓ１７３あるいはＳ２７３）は以下のようにして、作製される。
先ず、第１の例あるいは第２の例におけるデータ・マスク差異抽出ステップ（Ｓ１２０あるいはＳ２２０）から抽出された情報から、フォトマスクパタンのパタンデータに対する変形量を抽出する。（Ｓ１７１、Ｓ２７１）
次いで、第１の例あるいは第２の例における補正適用ステップ（Ｓ１４０あるいはＳ２４０）において、作成された補正設計パタンデータに対して、フォトマスクパタン変形量抽出ステップにより抽出された変形量を基に、設計パタンデータを変形させた、変形設計パタンデータを作成する。（Ｓ１７２、Ｓ２７２）
次いで、作成された、変形設計パタン（データ）から、補正設計パタンデータを用いて、作製されたフォトマスクを検査するための、検査データを作成することができる。
上述したように、フォトマスクと半導体ウェーハに出現する差異を考慮した形で設計パタンを補正しているため、フォトマスクを検査をするための比較パタンは補正設計パタンではなく、データ・ウエハ差異のみを考慮したパタンとする必要がある。
図５（ｅ）は、図５（ｄ）の補正設計パタンに対応した、フォトマスクを検査するためのパタン例を示している。
図５（ｅ）のパタンは、図５（ｄ）と比較して２３１のようにフォトマスクに形成されるパタンが細くなる場合、図５（ｄ）の２２１に示されるように補正設計パタンは太くしてフォトマスク上に形成されるパタンを補正しているため、補正前の太さと比較する必要がある。
尚、図５（ｂ）（図４（ｃ））に示される設計パタンとフォトマスクパタンの差異として現れる角のわずかな丸まりに関しては、検査を行う場合、検査装置のアルゴリズムにより吸収されるため、問題は発生しない。
【００２４】
【発明の効果】
本発明は、上記のように、最近の、マスクパタンの微細化、高密度化が進む中、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正とフォトマスク製造に係わる設計パタンの補正の両方を関連つけた補正技術の実用レベルでを採り入れた半導体回路の設計パタンデータ補正方法の提供を可能とした。
即ち、扱うデータ量が膨大とならず、処理時間が実用的となる処理ができる半導体回路の設計パタンデータ補正方法の提供を可能とした。
同時に、このようなデータ補正が施された図形データ（パタンデータ）を用いたフォトマスクとその検査方法の提供を可能とした。
これにより、元の設計パタンデータに忠実な目的とするウエハ上の図形パタンを形成できる、フォトマスクの作製とその検査工程を確立でき、このようなフォトマスクの製造を実用レベルのものとした。
【図面の簡単な説明】
【図１】本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第１の例のフローと、フォトマスクの検査データ作製工程例を示した図
【図２】本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第２の例のフローと、フォトマスクの検査データ作製工程例を示した図
【図３】パタンデータとウエハ図形パタンの差異を説明するための図
【図４】パタンデータとフォトマスク図形パタンの差異を説明するための図
【図５】データ・ウエハの差異とデータ・マスクの差異の合せ込み、および補正設計パタンデータ、検査用データを説明するための図
【図６】補正された設計パタンデータとウエハ上に形成される対応する図形パタンを説明するための図
【図７】補正された設計パタンデータとフォトマスク上に形成される対応する図形パタンを説明するための図
【図８】設計パタンデータと、データ・ウエハ差異による補正、データ・マスク差異による補正を関連付けて説明するための図
【符号の説明】
１４１〜１４３ 個別のパタンデータを図示したもの
１５１〜１５３ （ウエハ上の）図形パタン
１６１〜１６３ 個別パタンデータと対応するウエハ図形パタンの差異を示したもの
１７１〜１７３ （フォトマスク上の）図形パタン
１８１〜１８３ 個別パタンデータと対応するフォトマスクの図形パタンの差異を示したもの
１９１〜１９３ 個別パタンデータと対応するデータ・ウエハの差異とデータ・マスクの差異の合せ込みを示したもの
２２１〜２２３、２３１〜２３３ 個別の補正されたパタンデータを図示したもの
２５０ 補助パタン部
【発明の属する技術分野】
本発明は、半導体の微細化、高密度化に伴なう、フォトマスク製造用の設計パタンデータの補正処理に関し、詳しくは、フォトマスクのパタンを作成するために用いられる設計パタンデータを、ウエハ上に目的とする図形パタン形状を得るために、補正する、設計パタンデータの補正方法、および補正されたフォトマスクに関する。
【０００２】
【従来の技術】
近年、電子機器の高機能化と軽薄短小の傾向から、ＡＳＩＣに代表される種々のＬＳｌには、ますます高集積化、高機能化が求められるようになってきた。
即ち、できるだけチップサイズを小さくして、高機能を実現することがＡＳＩＣ等のＬＳＩには求められている。
上記ＡＳＩＣ等のＬＳＩは、機能、論理設計、回路設計、レイアウト設計等を経て、フォトマスクパタン作製用の図形データ（パタンデータとも言う）を作製し、これを用いてフォトマスクを作製した後、フォトマスクのパタンをウエハ上に縮小投影露光等により転写して、半導体素子作製のプロセスを行うという数々の工程を経て作製されるものである。
フォトマスクは、一般には、上記図形データ（パタンデータ）を用い、電子ビーム露光装置あるいはエキシマ波長等のフォト露光装置を用いて、フォトマスク用基板（フォトマスクブランクスとも言う）の遮光膜上に配設された感光性レジストに露光描画を行い、現像、エッチング工程等を経て、作製される。
即ち、ガラス基板の一面に遮光性の金属薄膜を設けたフォトマスク用基板の金属薄膜上に塗布、乾燥された感光性のレジスト上に、露光装置により電離放射線を所定の領域のみに照射して潜像を形成し、感光性のレジストを現像して、電離放射線の照射領域に対応した、所望の形状のレジストパターン得た後、更に、レジストパターンを耐エッチングレジストとして、金属薄膜をレジストパターン形状に加工して、所望の金属薄膜パターンを有するフォトマスクを得る。
尚、フォトマスクのパタンをウエハ上に縮小投影露光して、その絵柄を転写する場合は、フォトマスクをレチクルマスクとも言う。
【０００３】
このように、フォトマスクのパタンをウエハ上に縮小投影露光等により転写して、ウエハ上に回路パタンが形成されるが、ＬＳｌのますますの高集積化に伴い、最近では、露光形状のサイズ（ウエハ上の露光サイズ）が更に微細化し、露光光の波長に近づく、あるいは光の波長よりも小さくなってきため、フォトマスクのパタンをウエハ上に縮小投影露光等により転写する際、光近接効果と呼ばれる露光形状の歪みが発生するようになり、設計条件により、フォトマスク上で同じ寸法のパタンでも同じ寸法でウエハ上に形成されないことがある。
このように、フォトマスクの図形パタンとこれに対応したウエハ上に作製されるパタン（回路パタン）とに差異が生じるようになってきたため、目的とするウエハ上の図形形状に合せ、フォトマスクの形状を変化させておくことも必要になってきた。
フォトマスク作製用の元の図形データ（設計パタンデータと以下言う）に補正を加えた図形データを用いることが必要になってきた。
また、通常のフォトマスク作製プロセスでは、用いられる図形データとフォトマスク上の対応する図形との差異も、問題になりはじめてきた。
このように、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正、フォトマスク製造に係わる設計パタンの補正が採られるようになってきた。
【０００４】
先ず、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正技術について、具体的に、図に基づいて説明しておく。
図３（ａ）は設計パタンデータを図示したもので、図３（ｂ）は半導体製造露光機の光源波長よりも小さいときの、と半導体ウエハ上に形成されるパタンの例を示している。
これは、光の回折現象などにより、設計パタンの角や線幅に違いが出現するものである。
１９９０年代後半から、この違いを少なくする技術が盛んに行われている。
図６（ａ）は、従来から適用されている設計パタンを補正した補正パタンデータを図示しており、図３（ａ）に示す設計パタンに対し、図６の（ａ）のように補正を加えて補正設計パタンデータとしたものである。
この補正設計パタンデータを用いることにより、半導体ウエハ上のパタン形状は、図６（ｂ）に示させるようなウエハ上の図形パタンのように所望の形状に近い形となる。
更に、半導体ウエハ上に設計パタンを形成させようとする際に、半導体露光単位である個々のチップ内では、製造方法の要因により、チップ内の位置により形成されるパタン形状にばらつきが発生する。
図３（ｂ）では図形１５３が位置の影響により細くなっている例を示している。
半導体露光単位であるチップ内で発生するチツプの位置によるパタン形状のばらつきに関しては、設計パタンの補正が難しいため、このばらつきを押さえるための設計パタンの補正が適用されないことが一般的である。
【０００５】
次いで、フォトマスク製造に係わる設計パタンの補正について、図に基づいて説明しておく。
図４（ａ）は設計パタンデータを図示したもので、図４（ｂ）は、これに対応したフォトマスク上に形成される図形パタンの形状を示している。
図４（ｂ）に示されるフォトマスク上のパタン形状の丸みや線幅のばらつきは、設計パタンの図形配置やフォトマスク製造工程に依存する。
このため、このようなフォトマスク上に形成されるパタン形状を設計パタン形状に近づけるため、図７（ａ）に示されるように設計パタンを補正した補正設計パタンデータの使用も提案されている。
図７（ｂ）はこれに対応するフォトマスク上に形成される図形パタンの形状を示している。
更に、図４（ｂ）に示すように、フォトマスク内では、製造方法の要因により、フォトマスクの位置により形成されるパタン形状にばらつきが発生するという課題が残る。
フォトマスク製造で発生するフォトマスクの位置によるパタン形状のばらつきに関しては、設計パタンの補正が難しいため、半導体ウエハと同様、このばらつきを押さえるための設計パタンの補正が適用されないことが一般的である。
【０００６】
目的のパタン形状に近いフォトマスクパタン形状と目的に近い半導体ウエハパタン形状の両方を得るためには、フォトマスク製造に係わる設計パタンの補正技術と、半導体ウエハに係わる設計パタンの補正技術の、両方の技術の適用が必要になるが、従来は、半導体ウエハに係わる設計パタンの補正量が大きいことが一般的であるため、先ず半導体ウエハに係わる設計パタンの補正を適用し、続いてフォトマスクに係わる設計パタンの補正を施していた。
例えば、もともとの設計パタンを図８（ａ）としたときに、半導体ウエハに係わる補正を適用すると、図８（ｂ）のようになり、続いて、フォトマスクに係わる補正を適用すると、図８（ｃ）のようになる。
この場合、もともとの設計パタンを４辺で囲まれたひとつの矩形と想定しただけでも、半導体ウエハに係わる補正を適用すると図８（ｂ）のように２０辺の図形となり、フォトマスクに係わる補正を適用すると、図８（ｃ）のように１００辺の図形となる。
しかし、このような補正は現実的でなく、実際の補正処理時間や補正後のデータ量は莫大となることが想像でき、半導体ウエハに係わる補正とフォトマスクに係わる補正の両方を関連つけた補正技術に関する報告すらない。
しかし、今後は、半導体ウエハ上に形成されるパタンがより微細化し、従来の技術の延長線上で補正を施そうとする場合には、上記両方の補正がどうしても必要になってくる。
【０００７】
【発明が解決しようとする課題】
最近では、マスクパタンの微細化、高密度化が更に進み、元図形データと、フォトマスク上に形成されるパタンとの違い、ウエハ上に形成するウエハパタンとの違いを考慮する必要性が出てきたため、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正とフォトマスク製造に係わる設計パタンの補正の両方を関連つけた補正技術の実用化が求められていた。
本発明は、これに対応するもので、最近の、マスクパタンの微細化、高密度化が進む中、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正とフォトマスク製造に係わる設計パタンの補正の両方を関連つけた補正技術の実用レベルでを採り入れた半導体回路の設計パタンデータ補正方法を提供しようとするものである。
即ち、扱うデータ量が膨大とならず、処理時間が実用的となる処理ができる半導体回路の設計パタンデータ補正方法を提供しようとするものである。
同時に、このようなデータ補正が施された図形データ（パタンデータ）を用いたフォトマスクとその検査方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】
本発明の半導体回路の設計パタンデータ補正方法は、半導体回路用に設計された設計パタンデータを第１のパタンデータとして用いて、これに対応する第１の図形パタンが形成されたフォトマスクから、フォトマスクの第１の図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に第２の図形パタンを形成する半導体製造における、前記第１のパタンデータを補正する設計パタンデータの補正方法であって、（ａ）パタンデータに対して違いの発生しない、あるいは違いの非常に小さい忠実度の高いフォトマスクを用いて、特定の半導体製造方法により、テストパタンデータ、あるいは、テストパタンデータと設計パタンデータからなる第２のパタンデータに対応する第３の図形パタンを半導体ウエハ上に形成し、半導体ウエハ上に形成された前記第３の図形パタンを測定することにより、前記第２のパタンデータと前記第３の図形パタンの違いを抽出する、データ・ウエハ差異抽出ステップと、（ｂ）前記第２のパタンデータを用い、特定のフォトマスク製造方法により前記第２のパタンデータに対応する第４の図形パタンをフォトマスク上に形成し、フォトマスク上に形成された前記第４の図形パタンを測定することにより、前記第２のパタンデータと前記第４の図形パタンの違いを抽出する、データ・マスク差異抽出ステップと、（ｃ）データ・マスク差異抽出ステップと、データ・ウエハ差異抽出ステップとから抽出される差異情報を元に、前記第２のパタンデータと、前記第３の図形パタンとの差異が小さくなるように、前記第２のパタンデータの形状を変形する補正量を導き出す、補正量導出ステップと、（ｄ）補正量導出ステップから導き出された補正量を用いて、前記第１のパタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップと、を備えたもので、前記補正量導出ステップは、第２のパタンデータとフォトマスク上の対応する前記第４の図形パタンとの差異と、第２のパタンデータと半導体ウエハ上の前記第３の図形パタンとの差異との、合せ込みを行って合わせ込み図形データと、重複情報を合わせ込み処理情報として得て、補正が必要な箇所の補正量を求めるもので、前記補正適用ステップは、前記補正量導出ステップにて導き出された補正量を用いて、予め決められたルールに従い、前記第１のパタンデータに対して、必要な箇所に、補正を行い、補正された補正設計パタンデータを求めるものであることを特徴とするものである。
尚、パタンデータに対して違いの発生しない、あるいは違いの非常に小さい忠実度の高いフォトマスクとは、理想的に製造されたものであり、実際には、通常の作業とは異なる方法にて、非常に高精細にフォトマスクを製造して得ることができる、理想的なフォトマスクを想定している。
【０００９】
あるいは、本発明の半導体回路の設計パタンデータ補正方法は、半導体回路用に設計された設計パタンデータを第１のパタンデータとして用いて、これに対応する第１の図形パタンが形成されたフォトマスクから、フォトマスクの第１の図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に第２の図形パタンを形成する半導体製造における、前記第１のパタンデータを補正する設計パタンデータの補正方法であって、（Ａ）テストパタンデータ、あるいは、テストパタンデータと設計パタンデータからなる第２のパタンデータに対応する半導体ウエハ上の第３の図形パタンを、フォトマスクが第２のパタンデータに忠実に製造されるという想定の、シミュレーションにより求め、前記第２のパタンデータと、これに対応するシミュレーション結果の第３の図形パタンとの違いを抽出する、データ・ウエハ差異抽出ステップと、（Ｂ）前記第２のパタンデータを用い、特定のフォトマスク製造方法により、前記第２のパタンデータに対応する第４の図形パタンをフォトマスク上に形成し、フォトマスク上に形成された第４の図形パタンを測定することにより、前記第２のパタンデータと前記第４の図形パタンの違いを抽出する、データ・マスク差異抽出ステップと、（Ｃ）データ・マスク差異抽出ステップと、データ・ウエハ差異抽出ステップとから抽出される差異情報を元に、前記第２のパタンデータと、前記第３の図形パタンとの差異が小さくなるように、前記第２のパタンデータの形状を変形する補正量を導き出す、補正量導出ステップと、（Ｄ）補正量導出ステップから導き出された補正量を用いて、前記第１のパタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップと、を備えたもので、前記補正量導出ステップは、第２のパタンデータとフォトマスク上の対応する前記第４の図形パタンとの差異と、第２のパタンデータと半導体ウエハ上の前記第３の図形パタンとの差異との、合せ込みを行って合わせ込み図形データと、重複情報を合わせ込み処理情報として得て、補正が必要な箇所の補正量を求めるもので、前記補正適用ステップは、前記補正量導出ステップにて導き出された補正量を用いて、予め決められたルールに従い、前記第１のパタンデータに対して、必要な箇所に、補正を行い、補正された補正設計パタンデータを求めるものであることを特徴とするものである。
【００１０】
本発明のフォトマスクは、上記補正適用ステップにおいて作成された補正設計パタンデータを用いて、作製されたことを特徴とするものである。
【００１１】
本発明のフォトマスク検査用パタンデータ作製方法は、上記における補正適用ステップにおいて作成された補正設計パタンデータを用いて、作製されたフォトマスクを検査するための、検査用パタンデータ作製方法であって、（ｅ）請求項１ないし２の、データ・マスク差異抽出ステップから抽出された情報から、フォトマスクパタンのパタンデータに対する変形量を抽出するフォトマスクパタン変形量抽出ステップと、（ｆ）請求項１ないし２の、補正適用ステップにおいて、作成された補正設計パタンデータに対して、フォトマスクパタン変形量抽出ステップにより抽出された変形量を基に、前記第１のパタンデータを変形させた、変形設計パタンデータを作成する変形パタンデータ作成ステップと、（ｇ）変形パタンデータ作成ステップにより作成された、変形設計パタン（データ）から、補正設計パタンデータを用いて、作製されたフォトマスクを検査するための、検査データを作成する検査データ作成ステップとを有することを特徴とするものである。
【００１２】
本発明のフォトマスク検査方法は、上記により作成された、フォトマスク検査用パタンデータを用い、これと比較することにより、上記における補正適用ステップにおいて、作成された補正設計パタンデータを用いて作製されたフォトマスクを検査することを特徴とするものである。
【００１３】
【作用】
本発明の半導体回路の設計パタン（データ）補正方法は、このような構成にすることにより、最近の、マスクパタンの微細化、高密度化が進む中、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正とフォトマスク製造に係わる設計パタンの補正の両方を関連つけた補正技術を、実用レベルで採り入れた半導体回路の設計パタンデータ補正方法の提供を可能とするものである。
即ち、扱うデータ量が膨大とならず、処理時間が実用的となる処理ができる半導体回路の設計パタンデータ補正方法の提供とするものである。
詳しくは、設計パタンデータと半導体ウエハ上に形成される図形パタンの違いと、設計パタンデータとフォトマスク上に形成される図形パタンの違いを合わせ込むため、シミュレーションなどによる設計パタンデータとフォトマスク上に形成される図形パタンの違いの無い理想フォトマスクを前提としないため、フォトマスク製造負荷が軽減する。
また、理想フォトマスクを製造するための補正を施す必要が無くなり、現実的なデータ容量と処理時間で実現できうる。
【００１４】
本発明のフォトマスク検査用パタンデータ作製方法は、このような構成にすることにより、設計パタンデータの補正を盛り込んだ、上記本発明の半導体回路の設計パタンデータ補正方法により作成された補正設計パタンデータにより、作製されるフォトマスクの検査用データの提供を可能とし、結局、元の設計パタンデータに忠実な目的とするウエハ上の図形パタンを形成できる、フォトマスクの作製とその検査工程を確立でき、このようなフォトマスクの製造を実用レベルのものとしている。
【００１５】
【発明の実施の形態】
本発明の半導体回路の設計パタン（データ）補正方法の実施の形態の１例を、図に基づいて説明する。
図１は、本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第１の例のフローと、フォトマスクの検査データ作製工程例を示した図で、図２は、本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第２の例のフローと、フォトマスクの検査データ作製工程例を示した図で、図３はパタンデータとウエハ図形パタンの差異を説明するための図で、図４はパタンデータとフォトマスク図形パタンの差異を説明するための図で、図５はデータ・ウエハの差異とデータ・マスクの差異の合せ込み、および補正設計パタンデータ、検査用データを説明するための図である。
図１、図２中、Ｓ１１０〜Ｓ１８０、Ｓ２１０〜Ｓ２８０は、処理ステップを示す。
図１〜図５中、１４１〜１４３は個別のパタンデータを図示したもので、１５１〜１５３は（ウエハ上の）図形パタン、１６１〜１６３は個別パタンデータと対応するウエハ図形パタンの差異を示したもので、１７１〜１７３は（フォトマスク上の）図形パタン、１８１〜１８３は個別パタンデータと対応するフォトマスクの図形パタンの差異を示したもので、１９１〜１９３は個別パタンデータと対応するデータ・ウエハの差異とデータ・マスクの差異の合せ込みを示したもので、２２１〜２２３、２３１〜２３３は個別の補正されたパタンデータを図示したもの２５０は補助パタン部である。
【００１６】
はじめに、本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第１の例を図１に基づいて説明する。
本例は、半導体回路用に設計された設計パタンデータを用いて、これに対応する図形パタンが形成されたフォトマスクから、フォトマスクの図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に図形パタンを形成する半導体製造における、前記設計パタンデータの補正方法である。
そして、パタンデータに対して違いの発生しない、あるいは違いの非常に小さい忠実度の高いフォトマスクである理想フォトマスクを用いて、特定の半導体製造方法により、テストパタンデータ、あるいは、テストパタンデータと設計パタンデータからなる所定のパタンデータに対応する図形パタンを半導体ウエハ上に形成し、半導体ウエハ上に形成された半導体ウエハ図形パタンを測定することにより、前記所定のパタンデータと前記半導体ウエハ図形パタンの違いを抽出する、データ・ウエハ差異抽出ステップ（Ｓ１１０）と、前記所定のパタンデータを用い、特定のフォトマスク製造方法により前記所定のパタンデータに対応する図形パタンをフォトマスク上に形成し、フォトマスク上に形成されたフォトマスク図形パタンを測定することにより、前記所定のパタンデータと前記フォトマスク図形パタンの違いを抽出する、データ・マスク差異抽出ステップ（Ｓ１２０）と、データ・マスク差異抽出ステップと、データ・ウエハ差異抽出ステップとから抽出される差異情報を元に、前記所定のパタンデータと、対応する半導体ウエハ図形パタンとの差異が小さくなるように、所定パタンデータの形状を変形する補正量を導き出す、補正量導出ステップ（Ｓ１３０）と、補正量導出ステップから導き出された補正量を用いて、設計パタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップ（Ｓ１４０）と、を備えている。
【００１７】
説明を分かり易くするため、図３（ａ）に図示されるパタンデータを設計データとし、これを補正した補正設計パタンデータを作製し、作製された補正設計パタンデータを用いて、フォトマスク上に図形パタンを形成する場合について、本例を更に説明する。
先ず、データ・ウエハ差異抽出ステップ（Ｓ１１０）を行なう。
パタンデータと対応するウエハ図形パタンとの差異を抽出する。
ここでは、半導体ウエハ製造に用いられるフォトマスクは、理想的に製造されたものであり、実際には非常に高精細にフォトマスクを製造して得ることができ、理想的なフォトマスクを想定している。
このようなフォトマスクは、通常の作業とは異なる方法にて作製される。
図３（ａ）に示すパタンデータを用いた場合、ウエハ上の対応する図形データは図３（ｂ）のようになる。
それぞれ角が丸まり、長さが縮み、場所あるいは図形配置構成によっては図形１５３のようにパタン幅に違いが発生する。
理想的なフォトマスクを想定し、図３（ａ）に示すパタンデータと図３（ｂ）に示すウエハ上の対応する図形データとの差異は、図３（ｃ）のようになる。
【００１８】
一方、データ・マスク差異抽出ステップ（Ｓ１２０）を行なう。
パタンデータと対応するフォトマスク図形パタンとの差異を抽出する。
ここでは、図４（ａ）に示すパタンデータ（図３（ａ）と同じ）を用い、特定のフォトマスク製造方法により、これに対応する図形パタンをフォトマスク上に形成し、フォトマスク上に形成されたフォトマスク図形パタンを測定することにより、パタンデータとフォトマスク図形パタンの違いを抽出する。
図４（ａ）に示すパタンデータを用いた場合、フォトマスク上の対応する図形データは図４（ｂ）のようになる。
それぞれ、角の丸みが発生し、場所あるいは図形配置構成によっては、図形パタンの幅に違いが生じる。
そして、図４（ａ）に示すパタンデータと図４（ｂ）に示すフォトマスク上の対応する図形データとの差異は、図４（ｃ）のようになる。
【００１９】
次いで、図３（ａ）に示す（図４（ａ）と同じ）パタンデータと、対応する半導体ウエハ図形パタンとの差異が小さくなるように、図３（ａ）に示す（図４（ａ）と同じ）パタンデータの形状を変形する補正量を導き出す、補正量導出ステップ（Ｓ１３０）を行なう。
データ・マスク差異抽出ステップ（Ｓ１２０）により得られた図５（ｂ）（図４（ｃ）と同じ）に示す、パタンデータとフォトマスク上の対応する図形データとの差異と、図５（ａ）（図３（ｃ）と同じ）に示す、パタンデータとウエハ上の対応する図形データとの差異との、合せ込みを行い、図５（ｃ）に示す図形データ（合せ込み図形データと言う）と、重複情報を合せ込み処理情報として得る。
図５（ｃ）における各図は、図５（ａ）、図５（ｂ）のＯＲ表示である。
図５（ａ）の図形パタンと図５（ｂ）の図形パタンとが重複する箇所も得る。
１９１は設計パタンデータの１４１の長手方向に沿う両端部が、ウエハ上で細り、角部が丸まることを示している。
１９３は設計パタンデータの１４３の長手方向に沿う端部の一方（図５（ｃ）のｐ１側）が細り、角部が丸まることを示している。
１９２、１９３の角部では、図５（ａ）の図形パタンと図５（ｂ）の図形パタンとが重複しており、これらの角部は１９１の角部に比べより丸まることが、重複情報より分かる。
ＯＲ表示の図形情報、重複情報より、予め決められたルールに従い、補正が必要な各箇所に補正量を決める。
実際には、データ・ウエハ差異とデータ・マスク差異の重み付けが１：１ではなく、半導体ウエハ上に形成されるパタン寸法への影響などを考慮して重み付けを設定する必要がある。
【００２０】
次いで、設計パタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップ（Ｓ１４０）を行なう。
補正量導出ステップ（Ｓ１３０）にて導き出された補正量を用いて、設計パタンデータの補正が必要な各箇所に補正を施し、補正された補正設計パタンデータを得る。
補正設計パタンデータは、図５（ｄ）のようになる。
尚、図５（ｄ）では、図５の（ｃ）に示す差異の合わせ込みにより、求められた面積を元に、設計パタンの頂点の丸みについては、頂点方向に矩形を付加し、設計パタンの長辺の位置が移動して細くなる差異については、長辺の位置を太くなる補正を加えている。
実際には、補正方法は補正方法と補正効果の関係により決定するもので、設計規則やフォトマスク製造方法や半導体ウエハ製造方法に依存する。
このようにして得られた補正設計パタンデータを用い、フォトマスクを作製し（Ｓ１５０）、更に作製されたフォトマスクを用い、ウエハ上に所望の図形パタンを得る（Ｓ１６０）ことができる。
【００２１】
上記のように、補正設計パタンデータを得ることができるが、作製するウエハ上図形パタンは、種々雑多で、その設計パタンデータのデータ量も多い。
このため、ウエハ上に種々の図形パタンに形成することを想定した、テストパタンデータを用い、これより補正量を求め、設計パタンデータと、テストパタンデータ使用により得られた補正量から、設計パタンデータを補正した補正設計パタンデータを得ることが、実用レベルでは好ましい。
【００２２】
次に、本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第２の例を図２に基づいて簡単に説明する。
本例も、第１の例と同様、半導体回路用に設計された設計パタンデータを用いて、これに対応する図形パタンが形成されたフォトマスクから、フォトマスクの図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に図形パタンを形成する半導体製造における、前記設計パタンデータの補正方法であるが、本例は、第１の例と、データ・ウエハ差異抽出ステップの内容が異なる。
それ以外は、第１の例と同じである。
本例におけるデータ・ウエハ差異抽出ステップは、所定の（パタンデータに対応する半導体ウエハ図形パタンを、フォトマスクがパタンデータに忠実に製造されるという想定の、シミュレーションにより求める。
そして、所定のパタンデータと、これに対応するシミュレーション結果の半導体ウエハ図形パタンとの違いを抽出する。
本例においても、第１の例と同様、所定のパタンデータとしては、データ・ウエハ差異抽出ステップ（Ｓ２１０）、データ・マスク差異抽出ステップ（Ｓ２２０）において、テストパタンデータを用い、これより、補正量を導き出し、設計パタンデータに補正を施す方法が、実用レベルで好ましい。
他は、第１の例と同じで、説明を省く。
【００２３】
次に、第１の例あるいは第２の例における補正設計パタンデータにより作製されたフォトマスクを比較検査するための検査データ工程を図１に基づいて、簡単に説明しておく。
上記のようにして、補正設計パタンデータ（Ｓ１４２あるいはＳ２４２）が作製され、作製された補正設計パタンデータを用いて、フォトマスク（Ｓ１５０あるいはＳ２５０）が作製されるが、検査データ（Ｓ１７３あるいはＳ２７３）は以下のようにして、作製される。
先ず、第１の例あるいは第２の例におけるデータ・マスク差異抽出ステップ（Ｓ１２０あるいはＳ２２０）から抽出された情報から、フォトマスクパタンのパタンデータに対する変形量を抽出する。（Ｓ１７１、Ｓ２７１）
次いで、第１の例あるいは第２の例における補正適用ステップ（Ｓ１４０あるいはＳ２４０）において、作成された補正設計パタンデータに対して、フォトマスクパタン変形量抽出ステップにより抽出された変形量を基に、設計パタンデータを変形させた、変形設計パタンデータを作成する。（Ｓ１７２、Ｓ２７２）
次いで、作成された、変形設計パタン（データ）から、補正設計パタンデータを用いて、作製されたフォトマスクを検査するための、検査データを作成することができる。
上述したように、フォトマスクと半導体ウェーハに出現する差異を考慮した形で設計パタンを補正しているため、フォトマスクを検査をするための比較パタンは補正設計パタンではなく、データ・ウエハ差異のみを考慮したパタンとする必要がある。
図５（ｅ）は、図５（ｄ）の補正設計パタンに対応した、フォトマスクを検査するためのパタン例を示している。
図５（ｅ）のパタンは、図５（ｄ）と比較して２３１のようにフォトマスクに形成されるパタンが細くなる場合、図５（ｄ）の２２１に示されるように補正設計パタンは太くしてフォトマスク上に形成されるパタンを補正しているため、補正前の太さと比較する必要がある。
尚、図５（ｂ）（図４（ｃ））に示される設計パタンとフォトマスクパタンの差異として現れる角のわずかな丸まりに関しては、検査を行う場合、検査装置のアルゴリズムにより吸収されるため、問題は発生しない。
【００２４】
【発明の効果】
本発明は、上記のように、最近の、マスクパタンの微細化、高密度化が進む中、半導体ウエハ上への微細パタン作製に係わる設計パタンデータの補正とフォトマスク製造に係わる設計パタンの補正の両方を関連つけた補正技術の実用レベルでを採り入れた半導体回路の設計パタンデータ補正方法の提供を可能とした。
即ち、扱うデータ量が膨大とならず、処理時間が実用的となる処理ができる半導体回路の設計パタンデータ補正方法の提供を可能とした。
同時に、このようなデータ補正が施された図形データ（パタンデータ）を用いたフォトマスクとその検査方法の提供を可能とした。
これにより、元の設計パタンデータに忠実な目的とするウエハ上の図形パタンを形成できる、フォトマスクの作製とその検査工程を確立でき、このようなフォトマスクの製造を実用レベルのものとした。
【図面の簡単な説明】
【図１】本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第１の例のフローと、フォトマスクの検査データ作製工程例を示した図
【図２】本発明の半導体回路の設計パタンデータ補正方法の実施の形態の第２の例のフローと、フォトマスクの検査データ作製工程例を示した図
【図３】パタンデータとウエハ図形パタンの差異を説明するための図
【図４】パタンデータとフォトマスク図形パタンの差異を説明するための図
【図５】データ・ウエハの差異とデータ・マスクの差異の合せ込み、および補正設計パタンデータ、検査用データを説明するための図
【図６】補正された設計パタンデータとウエハ上に形成される対応する図形パタンを説明するための図
【図７】補正された設計パタンデータとフォトマスク上に形成される対応する図形パタンを説明するための図
【図８】設計パタンデータと、データ・ウエハ差異による補正、データ・マスク差異による補正を関連付けて説明するための図
【符号の説明】
１４１〜１４３ 個別のパタンデータを図示したもの
１５１〜１５３ （ウエハ上の）図形パタン
１６１〜１６３ 個別パタンデータと対応するウエハ図形パタンの差異を示したもの
１７１〜１７３ （フォトマスク上の）図形パタン
１８１〜１８３ 個別パタンデータと対応するフォトマスクの図形パタンの差異を示したもの
１９１〜１９３ 個別パタンデータと対応するデータ・ウエハの差異とデータ・マスクの差異の合せ込みを示したもの
２２１〜２２３、２３１〜２３３ 個別の補正されたパタンデータを図示したもの
２５０ 補助パタン部
Claims (5)
- 半導体回路用に設計された設計パタンデータを第１のパタンデータとして用いて、これに対応する第１の図形パタンが形成されたフォトマスクから、フォトマスクの第１の図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に第２の図形パタンを形成する半導体製造における、前記第１のパタンデータを補正する設計パタンデータの補正方法であって、（ａ）パタンデータに対して違いの発生しない、あるいは違いの非常に小さい忠実度の高いフォトマスクを用いて、特定の半導体製造方法により、テストパタンデータ、あるいは、テストパタンデータと設計パタンデータからなる第２のパタンデータに対応する第３の図形パタンを半導体ウエハ上に形成し、半導体ウエハ上に形成された前記第３の図形パタンを測定することにより、前記第２のパタンデータと前記第３の図形パタンの違いを抽出する、データ・ウエハ差異抽出ステップと、（ｂ）前記第２のパタンデータを用い、特定のフォトマスク製造方法により前記第２のパタンデータに対応する第４の図形パタンをフォトマスク上に形成し、フォトマスク上に形成された前記第４の図形パタンを測定することにより、前記第２のパタンデータと前記第４の図形パタンの違いを抽出する、データ・マスク差異抽出ステップと、（ｃ）データ・マスク差異抽出ステップと、データ・ウエハ差異抽出ステップとから抽出される差異情報を元に、前記第２のパタンデータと、前記第３の図形パタンとの差異が小さくなるように、前記第２のパタンデータの形状を変形する補正量を導き出す、補正量導出ステップと、（ｄ）補正量導出ステップから導き出された補正量を用いて、前記第１のパタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップと、を備えたもので、前記補正量導出ステップは、第２のパタンデータとフォトマスク上の対応する前記第４の図形パタンとの差異と、第２のパタンデータと半導体ウエハ上の前記第３の図形パタンとの差異との、合せ込みを行って合わせ込み図形データと、重複情報を合わせ込み処理情報として得て、補正が必要な箇所の補正量を求めるもので、前記補正適用ステップは、前記補正量導出ステップにて導き出された補正量を用いて、予め決められたルールに従い、前記第１のパタンデータに対して、必要な箇所に、補正を行い、補正された補正設計パタンデータを求めるものであることを特徴とする半導体回路の設計パタンデータ補正方法。
- 半導体回路用に設計された設計パタンデータを第１のパタンデータとして用いて、これに対応する第１の図形パタンが形成されたフォトマスクから、フォトマスクの第１の図形パタンを半導体ウエハ上に露光転写することによって半導体ウエハ上に第２の図形パタンを形成する半導体製造における、前記第１のパタンデータを補正する設計パタンデータの補正方法であって、（Ａ）テストパタンデータ、あるいは、テストパタンデータと設計パタンデータからなる第２のパタンデータに対応する半導体ウエハ上の第３の図形パタンを、フォトマスクが第２のパタンデータに忠実に製造されるという想定の、シミュレーションにより求め、前記第２のパタンデータと、これに対応するシミュレーション結果の第３の図形パタンとの違いを抽出する、データ・ウエハ差異抽出ステップと、（Ｂ）前記第２のパタンデータを用い、特定のフォトマスク製造方法により、前記第２のパタンデータに対応する第４の図形パタンをフォトマスク上に形成し、フォトマスク上に形成された第４の図形パタンを測定することにより、前記第２のパタンデータと前記第４の図形パタンの違いを抽出する、データ・マスク差異抽出ステップと、（Ｃ）データ・マスク差異抽出ステップと、データ・ウエハ差異抽出ステップとから抽出される差異情報を元に、前記第２のパタンデータと、前記第３の図形パタンとの差異が小さくなるように、前記第２のパタンデータの形状を変形する補正量を導き出す、補正量導出ステップと、（Ｄ）補正量導出ステップから導き出された補正量を用いて、前記第１のパタンデータの形状を補正し、補正された補正設計パタンデータを作成する補正適用ステップと、を備えたもので、前記補正量導出ステップは、第２のパタンデータとフォトマスク上の対応する前記第４の図形パタンとの差異と、第２のパタンデータと半導体ウエハ上の前記第３の図形パタンとの差異との、合せ込みを行って合わせ込み図形データと、重複情報を合わせ込み処理情報として得て、補正が必要な箇所の補正量を求めるもので、前記補正適用ステップは、前記補正量導出ステップにて導き出された補正量を用いて、予め決められたルールに従い、前記第１のパタンデータに対して、必要な箇所に、補正を行い、補正された補正設計パタンデータを求めるものであることを特徴とする半導体回路の設計パタンデータ補正方法。
- 請求項１ないし２における補正適用ステップにおいて、作成された補正設計パタンデータを用いて、作製されたことを特徴とするフォトマスク。
- 請求項１ないし２における補正適用ステップにおいて作成された補正設計パタンデータを用いて、作製されたフォトマスクを検査するための、検査用パタンデータ作製方法であって、（ｅ）請求項１ないし２の、データ・マスク差異抽出ステップから抽出された情報から、フォトマスクパタンのパタンデータに対する変形量を抽出するフォトマスクパタン変形量抽出ステップと、（ｆ）請求項１ないし２の、補正適用ステップにおいて、作成された補正設計パタンデータに対して、フォトマスクパタン変形量抽出ステップにより抽出された変形量を基に、前記第１のパタンデータを変形させた、変形設計パタンデータを作成する変形パタンデータ作成ステップと、（ｇ）変形パタンデータ作成ステップにより作成された、変形設計パタンデータから、補正設計パタンデータを用いて、作製されたフォトマスクを検査するための、検査データを作成する検査データ作成ステップとを有することを特徴とするフォトマスク検査用パタンデータ作製方法。
- 請求項４により作成された、フォトマスク検査用パタンデータを用い、これと比較することにより、請求項１ないし２における補正適用ステップにおいて、作成された補正設計パタンデータを用いて作製されたフォトマスクを検査することを特徴とするフォトマスク検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292296A JP4580529B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
| US09/961,798 US6821683B2 (en) | 2000-09-26 | 2001-09-24 | Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292296A JP4580529B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002099073A JP2002099073A (ja) | 2002-04-05 |
| JP4580529B2 true JP4580529B2 (ja) | 2010-11-17 |
Family
ID=18775254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292296A Expired - Fee Related JP4580529B2 (ja) | 2000-09-26 | 2000-09-26 | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6821683B2 (ja) |
| JP (1) | JP4580529B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748337B2 (ja) * | 2000-09-26 | 2011-08-17 | 大日本印刷株式会社 | 半導体回路のテスト用設計回路パタン |
| JP4192618B2 (ja) * | 2003-02-17 | 2008-12-10 | ソニー株式会社 | マスクの補正方法 |
| US7010764B2 (en) * | 2003-04-14 | 2006-03-07 | Takumi Technology Corp. | Effective proximity effect correction methodology |
| US20040225488A1 (en) * | 2003-05-05 | 2004-11-11 | Wen-Chuan Wang | System and method for examining mask pattern fidelity |
| JP2004363390A (ja) * | 2003-06-05 | 2004-12-24 | Toshiba Corp | フォトマスクの補正方法、及び半導体装置の製造方法 |
| US7241538B2 (en) * | 2003-11-05 | 2007-07-10 | Promos Technologies | Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same |
| US7355681B2 (en) * | 2004-04-09 | 2008-04-08 | Asml Masktools B.V. | Optical proximity correction using chamfers and rounding at corners |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342207A (ja) * | 1993-06-01 | 1994-12-13 | Matsushita Electron Corp | 光露光用マスクの検査方法 |
| JPH0794376A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 露光パターンデータの補正方法 |
| JPH08297692A (ja) * | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
| JPH1184627A (ja) * | 1997-09-05 | 1999-03-26 | Nec Corp | フォトマスクの製造方法 |
| JPH11102062A (ja) * | 1997-07-31 | 1999-04-13 | Toshiba Corp | マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体 |
| JP2000019708A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | マスクパターンの作製方法及びフォトマスク |
| JP2001324794A (ja) * | 2000-05-16 | 2001-11-22 | Dainippon Printing Co Ltd | フォトマスクパタンデータ作成方法およびフォトマスク |
| US6421820B1 (en) * | 1999-12-13 | 2002-07-16 | Infineon Technologies Ag | Semiconductor device fabrication using a photomask with assist features |
| US6444373B1 (en) * | 2000-06-16 | 2002-09-03 | Advanced Micro Devices, Inc. | Modification of mask layout data to improve mask fidelity |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748337B2 (ja) | 2000-09-26 | 2011-08-17 | 大日本印刷株式会社 | 半導体回路のテスト用設計回路パタン |
-
2000
- 2000-09-26 JP JP2000292296A patent/JP4580529B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 US US09/961,798 patent/US6821683B2/en not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342207A (ja) * | 1993-06-01 | 1994-12-13 | Matsushita Electron Corp | 光露光用マスクの検査方法 |
| JPH0794376A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 露光パターンデータの補正方法 |
| JPH08297692A (ja) * | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
| JPH11102062A (ja) * | 1997-07-31 | 1999-04-13 | Toshiba Corp | マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体 |
| JPH1184627A (ja) * | 1997-09-05 | 1999-03-26 | Nec Corp | フォトマスクの製造方法 |
| JP2000019708A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | マスクパターンの作製方法及びフォトマスク |
| US6421820B1 (en) * | 1999-12-13 | 2002-07-16 | Infineon Technologies Ag | Semiconductor device fabrication using a photomask with assist features |
| JP2001324794A (ja) * | 2000-05-16 | 2001-11-22 | Dainippon Printing Co Ltd | フォトマスクパタンデータ作成方法およびフォトマスク |
| US6444373B1 (en) * | 2000-06-16 | 2002-09-03 | Advanced Micro Devices, Inc. | Modification of mask layout data to improve mask fidelity |
Also Published As
| Publication number | Publication date |
|---|---|
| US6821683B2 (en) | 2004-11-23 |
| JP2002099073A (ja) | 2002-04-05 |
| US20020110742A1 (en) | 2002-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109582995B (zh) | 集成电路制造方法及其制造系统 | |
| US7475383B2 (en) | Method of fabricating photo mask | |
| US6952818B2 (en) | Method and system for optical proximity correction | |
| US11747786B2 (en) | Synchronized parallel tile computation for large area lithography simulation | |
| JP4165401B2 (ja) | マスクパターン補正装置およびマスクパターン補正方法、並びにマスク作製方法および半導体装置の製造方法 | |
| US9747408B2 (en) | Generating final mask pattern by performing inverse beam technology process | |
| US20170024510A1 (en) | Semiconductor device manufacturing method and mask manufacturing method | |
| US8607168B2 (en) | Contour alignment for model calibration | |
| JP2002258463A (ja) | フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法 | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| JP4580529B2 (ja) | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 | |
| JP4115615B2 (ja) | マスクパターン設計方法 | |
| US7005215B2 (en) | Mask repair using multiple exposures | |
| US20070124719A1 (en) | Method of forming a mask pattern for a semiconductor device | |
| US6261724B1 (en) | Method of modifying a microchip layout data set to generate a predicted mask printed data set | |
| US6492078B1 (en) | Correcting method of exposure pattern, exposure method, exposure system, photomask and semiconductor device | |
| JP4876299B2 (ja) | フォトマスクパタンデータ作成方法 | |
| JP4562934B2 (ja) | フォトマスクデータのｏｐｃ補正処理の検証方法 | |
| JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
| JP3366686B2 (ja) | 光露光用マスクの検査方法 | |
| US8283093B2 (en) | Optical proximity correction process | |
| US20230074316A1 (en) | Mask process correction methods and methods of fabricating lithographic mask using the same | |
| JP2002189279A (ja) | フォトマスクの製造方法、フォトマスクの製造装置およびフォトマスク | |
| TW202401135A (zh) | 光罩製作方法 | |
| JP2004029827A (ja) | マスク描画データ作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4580529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |