JPH10133358A - 露光パターンの補正方法および露光パターンの補正装置および露光マスクおよび露光方法並びに半導体装置 - Google Patents

露光パターンの補正方法および露光パターンの補正装置および露光マスクおよび露光方法並びに半導体装置

Info

Publication number
JPH10133358A
JPH10133358A JP28621396A JP28621396A JPH10133358A JP H10133358 A JPH10133358 A JP H10133358A JP 28621396 A JP28621396 A JP 28621396A JP 28621396 A JP28621396 A JP 28621396A JP H10133358 A JPH10133358 A JP H10133358A
Authority
JP
Japan
Prior art keywords
exposure
pattern
evaluation
exposure pattern
design pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28621396A
Other languages
English (en)
Other versions
JP3551660B2 (ja
Inventor
Keisuke Tsudaka
圭祐 津▲高▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28621396A priority Critical patent/JP3551660B2/ja
Priority to US08/957,925 priority patent/US5991006A/en
Priority to CA002219630A priority patent/CA2219630A1/en
Priority to KR1019970055516A priority patent/KR19980033229A/ko
Priority to DE19747773A priority patent/DE19747773A1/de
Priority to TW086116044A priority patent/TW486743B/zh
Publication of JPH10133358A publication Critical patent/JPH10133358A/ja
Application granted granted Critical
Publication of JP3551660B2 publication Critical patent/JP3551660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/706835Metrology information management or control

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 図形数を増加せず高精度に露光パターンの補
正を行うこと。 【解決手段】 本発明は、リソグラフィー工程におい
て、所望の設計パターンPに近い転写イメージが得られ
るように露光パターンを変形させる方法であり、所望の
設計パターンPの外形線を所定のルールに基づいて分割
し、分割された各エッジEに対して複数個の評価点Hを
付加する工程と、露光パターンの露光後のイメージをシ
ミュレーションによって算出し、各エッジEの各評価点
Hと露光後のイメージの各評価点Hと対応する位置との
距離を各々算出する工程と、距離を所定の評価関数に入
力し、評価関数の出力値に基づき各エッジEの位置を補
正して、補正後の露光パターンを決定する工程とから成
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置等のリ
ソグラフィー工程おける露光パターンの補正方法および
露光パターンの補正装置および露光マスクおよび露光方
法並びに半導体装置に関する。
【0002】
【従来の技術】半導体装置等の製造において適用される
フォトリソグラフィー工程では、所望の設計パターンと
対応するマスクパターンを備えた露光マスクを用意し、
この露光マスクを介して光を照射することでレジスト材
料へ設計パターンを転写している。
【0003】近年、作成する半導体装置の微細化に伴っ
て設計ルールが微細化し、理論的な現像の限界付近での
リソグラフィープロセスが行われるようになってきた。
このため、解像度が不十分となり、マスクパターンと転
写されたレジストパターンとの乖離が問題となってきて
いる。
【0004】この現象により、転写パターンの変形によ
るデバイス性能の劣化や、パターンのブリッジや断線に
よる歩留り低下といった問題が生じる。そこで、このよ
うな問題を回避するため、所望のレジストパターンを得
るためにカットアンドトライでマスクパターンを最適し
ている。
【0005】このマスクパターンの最適化としては、設
計パターンに対して複数の修飾パターンを付加すること
でマスクパターンの補正を行い、転写実験もしくはシミ
ュレーションによって転写パターンを求め、最も設計パ
ターンに近い転写パターンを得るよう修飾パターンを決
定するという処理が成されている。
【0006】しかし、カットアンドトライで最適なマス
クパターンを得る方法は膨大な時間と工数がかかる。こ
のため、限定されたパターンにしか適用できず、ASI
Cのような不規則なパターンには適用できない。また、
カットアンドトライでは評価できるマスクパターンの数
に限りがあり、最適なマスクパターンを見逃す可能性も
ある。
【0007】そこで、マスクパターンの最適化を計算機
上で自動で行うため、光近接効果補正技術が開発されて
いる。この光近接効果補正においては、入力された設計
パターンに対し、以下の操作を行うことでマスクパター
ンの補正を行っている。 (1)入力された設計パターンの辺を分割する。 (2)分割された各辺(エッジ)の中心に評価点を付加
する。 (3)評価点における転写イメージを求めるとともに、
この評価点と転写イメージの評価点と対応する位置との
ずれを求める。または、評価点におけるエネルギー強度
の所望の値とのずれを求める。 (4)各分割されたエッジを評価点における転写イメー
ジのずれが0となるようにエッジ位置を移動する。
【0008】上記(1)〜(4)のうち(3)〜(4)
を計算機にて繰り返し行うことで、最適なマスクパター
ンを求めるようにしている。
【0009】
【発明が解決しようとする課題】しかしながら、このよ
うな自動光近接効果技術を用いてマスクパターンの補正
を行うには次のような問題がある。すなわち、評価点に
おけるずれ(エラー)を最小に追い込むに伴い、評価点
の付加されていない部分のエラーが大きくなってしま
い、全体としてのパターンのずれが大きくなってしま
う。
【0010】図36は従来例によるマスクパターンの補
正例を示す図である。このように、図中×印で示される
評価点でのずれを最小にしようとした場合、設計パター
ンPの形状によっては補正されたマスクパターンによる
転写イメージIが設計パターンPに対して大きく膨らん
でしまう部分が発生する。
【0011】そこで、設計パターンPの分割数を増やし
て同時に評価点の間隔を小さくすることが考えられる
が、補正後のマスクパターンが複雑化してしまい、製造
が困難となったりマスクコストの増加を招いてしまう。
さらに、微細パターンの発生により欠陥検査が不可能と
なり、欠陥保証されたマスクの作成が不可能となる場合
もある。
【0012】また、マスクパターンに対して不必要に段
差が生じることで、転写イメージのコントラストを低下
させるという問題も生じる。図37(a)は設計パター
ンPに対する転写イメージIを示し、(b)は設計パタ
ーンPに補正パターンP’を付加した場合の転写イメー
ジIを示している。(a)、(b)ともに転写イメージ
Iは変わらないものの、(b)のように補正パターン
P’が付加されていることによりパターン段差が拡大す
ると、転写イメージIのコントラストが劣化し、結果と
して露光裕度が縮小してしまうという問題となる。
【0013】
【課題を解決するための手段】本発明はこのような課題
を解決するために成されたものである。すなわち、本発
明の露光パターンの補正方法は、リソグラフィー工程に
おいて、所望の設計パターンに近い転写イメージが得ら
れるように露光パターンを変形させる方法であり、所望
の設計パターンの外形線を所定のルールに基づいて分割
し、分割された各辺に対して複数個の評価点を付加する
工程と、露光パターンの露光後のイメージをシミュレー
ションによって算出し、各辺の各評価点と露光後のイメ
ージの各評価点と対応する位置との距離を各々算出する
工程と、距離を所定の評価関数に入力し、評価関数の出
力値に基づき各辺の位置を補正して、補正後の露光パタ
ーンを決定する工程とから成るものである。
【0014】また、所望の設計パターンの外形線を所定
のルールに基づいて分割し、分割された各辺に対して複
数個の評価点を付加する工程と、露光パターンの露光後
の転写エネルギー強度をシミュレーションによって算出
する工程と、転写エネルギー強度を所定の評価関数に入
力し、この評価関数の出力値に基づき各辺の位置を補正
して、補正後の露光パターンを決定する工程とから成る
ものでもある。
【0015】さらに、本発明は、上記のような補正方法
によって露光パターンの補正を行う補正装置であり、上
記の補正方法を用いて形成されたマスクパターンを備え
ている露光用マスクでもあり、この露光用マスクを用い
て露光を行う露光方法でもあり、この露光用マスクを用
いてリソグラフィー加工を施し製造される半導体装置で
もある。
【0016】本発明では、設計パターンの外形線を分割
した各辺に対して複数個の評価点を付加しており、各評
価点と露光後のイメージの各評価点に対応する位置との
距離を算出しているため、一つの辺において複数の評価
点と露光イメージとの距離が複数算出でき、これらの値
から露光イメージが設計パターンに対してどのような傾
斜となっているかを判別できるようになる。また、この
距離を所定の評価関数に入力して露光パターンの補正量
を決定するため、設計パターンと露光後のイメージとの
合わせを最適化できるようになる。
【0017】
【発明の実施の形態】以下に、本発明の実施形態を図に
基づいて説明する。本実施形態における露光パターンの
補正方法は、所望の設計パターンに近い転写イメージが
得られるよう露光パターンを変形させる方法である。先
ず、本実施形態における露光パターンの補正方法の概要
を説明する。なお、以下で説明する各処理は、ワークス
テーション等の計算機上で行われるものである。
【0018】初めに、図1に示すように設計パターンP
の外形線を分割してエッジEを形成し、各エッジEに対
して複数個の評価点Hを付加する。これらの評価点Hの
間隔を十分に小さくすることで評価点がない部分でのエ
ラーの見逃しを回避できるようになる。
【0019】次に、図2に示すように現段階での露光パ
ターンの転写イメージIをシミュレーションによって算
出し、図中矢印で示すような距離すなわち各評価点Hと
その評価点Hに対応する転写イメージIとの距離(エラ
ー)を算出する。
【0020】次いで、各評価点Hでの距離(エラー)に
基づき、エッジEの両端以外で転写イメージIのピーク
がある場合(転写イメージIが凸型または凹型となる場
合)には、このピーク位置が設計パターンPと合うよう
露光パターンへ補正(バイアス)を加える。例えば、図
2(a)においてはエッジEの中央部分にある評価点H
がピークに対応しており、図2(b)に示すように、こ
の評価点Hと対応する転写イメージIのピークが設計パ
ターンPと合うようバイアスを加える。
【0021】本実施形態では、このバイアス量を算出す
るにあたり、所定の評価関数を用いており、設計者の意
図に沿う自然な補正を加えられるようにしている。
【0022】また、各評価点Hでの距離(エラー)にお
いて、エッジEの両端にピークがくる場合(転写イメー
ジIが凸型または凹型ではない場合)には、転写イメー
ジIの設計パターンPと平行に近い部分が設計パターン
Pと一致するように露光パターンへバイアスを加える。
例えば、図3(a)に示す例では、エッジEに対して図
中左端の評価点Hが転写イメージIのピーク位置に対応
し、この部分が設計パターンPと平行に近くなってい
る。したがって、図3(b)に示すように、この部分が
設計パターンPと一致するよう露光パターンへバイアス
を加える。
【0023】このバイアス量を算出する場合には、転写
イメージIにおいて設計パターンPと平行に近い部分の
エラーを重視するような所定の評価関数を用いており、
設計者の意図に沿う自然な補正を加えられるようにして
いる。
【0024】図4は補正例を示す図である。このように
設計パターンPの外形線を分割し、分割によって得られ
る各エッジ内に複数の評価点H(図中×印)を付加す
る。そして、先に説明したように、所定の評価関数によ
って各エッジに補正(バイアス)を加えることで、設計
者の意図に合った自然な(不要に膨らみのない)転写イ
メージIを得られるようになる。また、線幅の制御も的
確に行われることになる。
【0025】次に具体的な実施形態の説明を行う。図5
〜図10は第1実施形態を説明する図である。第1実施
形態では、0.20μmルールのSRAMのポリシリコ
ンレイヤーを、露光波長248nm、NA=0.55、
σ=0.60の条件で露光する場合を例としている。
【0026】図5は第1実施形態で適用する設計パター
ンを示している。この設計パターンPにできるだけ近い
転写パターンが得られるよう露光パターンを補正するこ
とになる。先ず、図6に示すように、設計パターンPの
外形線を所定のピッチで分割し、複数のエッジを形成す
る。さらに、図7に示すように、この各エッジ内におい
て複数の評価点(図中×印)を付加する。
【0027】次に、この設計パターンPそのままのマス
クをジャストフォーカスで転写した場合に得られる光強
度分布を求め、光強度の所定閾値においてスライスした
等高線を転写イメージとして求める。図8は、この転写
イメージIを設計パターンPに重ねて示したものであ
る。
【0028】次いで、各エッジに付加した全ての評価点
において、転写イメージIの評価点と対応する位置との
ずれ量と、転写イメージIの評価点と対応する位置での
傾きを求める。この際、転写イメージIのずれ量を計測
する方向は設計パターンPの線方向に対して垂直方向と
し、設計パターンPより外側方向を正方向とする。
【0029】ここで、各評価点に対応して得られるずれ
量をE、各評価点に対応した転写イメージIの傾きをS
とする。
【0030】次に、得られたずれ量Eと傾きSを以下の
式に代入し、分割されたエッジの補正量(バイアス量
B)を算出する。このバイアス量Bが露光パターンに付
加される補正パターンの量である。
【0031】 B=−0.5・Σ(Ei /Si 2 )/Σ(1/Si2 ) ここでEi はエッジにおけるi番目の評価点でのずれ
量、Si はエッジにおけるi番目の評価点での傾きを示
す。
【0032】なお、この式はエッジにおいて両端の評価
点に対応するずれ量にピークがある場合であり、各評価
点に対応した傾きが小さい(設計パターンPに対して平
行に近い)ほどバイアスBへの影響が強くなるよう設定
している。この式の傾きSにかかるべき乗数を大きくす
ることで、この影響を強くすることができ、反対にべき
乗数を小さくすることで、この影響を弱くすることがで
きる。
【0033】また、この式における−0.5は所定定数
であり、「−」は、ずれ量と反対の方向へバイアスをか
けることを意味し、「0.5」は、一度の計算で行うバ
イアスの量を調整するための係数である。
【0034】一方、エッジの両端以外の評価点でずれ量
のピークがある場合は次の式によってバイアス量を計算
する。
【0035】B=−0.5・Ep ここで、Ep はピークに対応した評価点でのずれ量を示
している。
【0036】この式では、エッジの両端以外の評価点で
ずれ量のピークがある場合には、そのピークと対応した
評価点で転写イメージIと設計パターンPとを合わせる
ようなバイアス量Bを算出している。
【0037】各エッジにおける転写イメージIの傾き形
態に応じて上記式によってバイアス量Bを計算した後
は、その各エッジに対応した露光パターンをそのバイア
ス量Bだけ移動させて補正後の露光パターンを得る。な
お、この補正後の露光パターンを得た後は、評価点の位
置はそのままにして同様な計算を適宜繰り返し行い、最
適な露光パターンを得るようにする。
【0038】図9はこのような計算によって得られた補
正後の露光パターンを示している。これをマスクパター
ンとして露光マスクに形成することで、図10に示すよ
うな転写イメージIを形成することができる。このよう
な補正により、設計パターンPにおけるラインエンドの
縮みが、図8に示す補正前の転写イメージIに比べて大
幅に解消され、ライン幅の制御も向上している。
【0039】また、コンタクトホールが形成される部分
の面積縮小も抑えられ、重ね合わせ裕度も向上してい
る。このようにして露光パターンを補正して露光用マス
クを形成することで、設計者の意図に合ったパターンを
形成することができ、またこの露光用マスクを利用した
露光で半導体装置を製造することにより、電気的特性の
良い製品を歩留り良く製造することができるようにな
る。
【0040】ここで、第1実施形態で適用した設計パタ
ーンを用いて、従来例と本実施形態との補正結果の比較
を行う。図11は第1実施形態と同様な設計パターンP
の外形線を分割し、得られた各エッジの中央に評価点
(図中×印)を1つ付加した例である(従来例)。ま
た、図12はこの評価点でのずれ量を最小にする補正を
加えた後のマスクパターンを示し、図13は図12のマ
スクパターンを用いた転写イメージを示している。
【0041】従来例では、各エッジの1つしか評価点が
付加されないため、その評価点でのずれ量を小さくする
補正を進めるため、バイアス量Bとして以下の式を用い
ている。
【0042】B=−0.5・E Eは評価点におけるずれ量
【0043】このため、従来例では評価点の付加されて
いない部分のずれ量(エラー)は全く考慮されておら
ず、その結果、評価点でのずれ量は小さくなっているも
のの、図13に示すように、その周辺のエッジ位置のず
れが悪化してしまう。
【0044】これに対し、第1実施形態の補正方法を適
用することで、図10に示すように転写イメージIは設
計パターンPに対して不要にずれてしまう部分を抑制で
きるようになる。
【0045】また、図14は、図11で適用した従来例
の補正方法に比べ、設計パターンPを分割して得るエッ
ジの間隔を1/2にした場合である。図15はこの各エ
ッジの中央に1つの評価点を付加した状態を示してい
る。また、図16はこの評価点でのずれ量を最小とする
よう補正を加えた後の露光パターンを採用したマスクパ
ターンを示している。さらに、図17は図16で示すマ
スクパターンを用いた場合の転写イメージである。
【0046】このように、エッジ間隔を単に短くするだ
けでは、評価点の周辺の補正に悪影響が発生し、設計パ
ターンPに対して転写イメージIがはみ出る部分も発生
している。また、図16に示すように、エッジ間隔を短
くするほどマスクパターンが複雑化し、マスク作成を困
難とする。
【0047】これに対し、第1実施形態では、設計パタ
ーンPに対する転写イメージIの不要なはみ出しはな
く、またマスクパターンも複雑化しないというメリット
がある。
【0048】次に第2実施形態の説明を行う。図18〜
図22は第2実施形態を説明する図である。第2実施形
態では、0.20μmルールのSRAMのポリシリコン
レイヤーを、露光波長248nm、NA=0.55、σ
=0.60の条件で露光する場合を例としている。
【0049】図18は第2実施形態で適用する設計パタ
ーンを示している。この設計パターンPにできるだけ近
い転写パターンが得られるよう露光パターンを補正する
ことになる。先ず、図19に示すように、設計パターン
Pの外形線に所定のピッチで複数の評価点(図中×印)
を付加する。先に説明した第1実施形態では、初めに設
計パターンPの外形を分割する際に、所定のピッチで分
割したが、第2実施形態では、エッジ分割を設計パター
ンPの隅部(コーナー部)のみで行った点に特徴があ
る。
【0050】次に、この設計パターンPそのままのマス
クをジャストフォーカスで転写した場合に得られる光強
度分布を求め、光強度の所定閾値においてスライスした
等高線を転写イメージとして求める。図20は、この転
写イメージIを設計パターンPに重ねて示したものであ
る。ただし、この光強度の所定閾値は、図20における
長さLがパターンルールである0.20μmとなるよう
に設定されている。
【0051】次いで、全ての評価点において、転写イメ
ージIの評価点と対応する位置とのずれ量と、転写イメ
ージIの評価点と対応する位置での傾きを求める。この
際、転写イメージIのずれ量を計測する方向は設計パタ
ーンPの線方向に対して垂直方向とし、設計パターンP
より外側方向を正方向とする。
【0052】ここで、各評価点に対応して得られるずれ
量をE、各評価点に対応した転写イメージIの傾きをS
とする。
【0053】次に、得られたずれ量Eと傾きSを以下の
式に代入し、分割されたエッジの補正量(バイアス量
B)を算出する。このバイアス量Bが露光パターンに付
加される補正パターンの量である。
【0054】 B=−0.5・Σ(Ei /Si 2 )/Σ(1/Si2 ) ここでEi は設計パターンの外形線における隅部間での
i番目の評価点でのずれ量、Si は設計パターンの外形
線における隅部間でのi番目の評価点での傾きを示す。
【0055】第2実施形態では、初めに設計パターンP
に対して分割を行っていないため、バイアスを加える単
位として、設計パターンの隅部間をエッジとして計算を
行い、そのエッジに対してバイアスを加えるようにして
いる。なお、上記の式は設計パターンの隅部間において
両端の評価点に対応するずれ量にピークがある場合であ
り、各係数の意味は第1実施形態と同様である。
【0056】また、エッジ(設計パターンの隅部間)の
両端以外の評価点でずれ量のピークがある場合は次の式
によってバイアス量を計算する。
【0057】B=−0.5・Ep ここで、Ep はピークに対応した評価点でのずれ量を示
している。この式における意味も第1実施形態と同様で
ある。
【0058】上記式によってバイアス量Bを計算した後
は、その各エッジ(設計パターンの隅部間)に対応した
露光パターンをそのバイアス量Bだけ移動させて補正後
の露光パターンを得る。なお、この補正後の露光パター
ンを得た後は、評価点の位置はそのままにして同様な計
算を適宜繰り返し行い、最適な露光パターンを得るよう
にする。
【0059】図21はこのような計算によって得られた
補正後の露光パターンを示している。これをマスクパタ
ーンとして露光マスクに形成することで、図22に示す
ような転写イメージIを形成することができる。このよ
うな補正により、設計パターンPにおけるラインエンド
の縮みが、図20に示す補正前の転写イメージIに比べ
て大幅に解消され、ライン幅の制御も向上している。
【0060】また、第2実施形態での補正方法により、
補正前のマスクパターンに対して補正のための小さな補
正用パターンを付加する必要がなくなり、マスクパター
ン図形数を増加させることなく補正できるようになる。
これによって、マスクコストの増加を発生させずに良好
な転写イメージを得ることができるようになる。
【0061】次に第3実施形態の説明を行う。図23〜
図29は第3実施形態を説明する図である。第3実施形
態では、0.15μmルールのSRAMのポリシリコン
レイヤーを、加速電圧50kVの電子線描画装置で描画
する場合を例としている。
【0062】図23は第3実施形態で適用する設計パタ
ーンを示している。この設計パターンPにできるだけ近
い転写パターンが得られるよう電子線描画装置による露
光(描画)パターンを補正することになる。先ず、図2
4に示すように、設計パターンPの外形線を所定のピッ
チで分割し、複数のエッジを形成する。さらに、図25
に示すように、この各エッジ内において複数の評価点
(図中×印)を付加する。
【0063】次に、この設計パターンPをそのままの描
画した場合のエネルギー強度分布を求め、所定閾値にお
いてスライスした等高線を転写イメージとして求める。
図26は、この転写イメージIを設計パターンPに重ね
て示したものである。
【0064】次いで、各エッジに付加した全ての評価点
において、エネルギー強度の等高線である転写イメージ
Iの評価点と対応する位置とのずれ量と、転写イメージ
Iの評価点と対応する位置での傾きを求める。この際、
転写イメージIのずれ量を計測する方向は設計パターン
Pの線方向に対して垂直方向とし、設計パターンPより
外側方向を正方向とする。
【0065】ここで、各評価点に対応して得られるずれ
量をE、各評価点に対応した転写イメージIの傾きをS
とする。
【0066】次に、得られたずれ量Eと傾きSを以下の
式に代入し、分割されたエッジの補正量(バイアス量
B)を算出する。このバイアス量Bが露光パターンに付
加される補正パターンの量である。
【0067】 B=−0.5・Σ(Ei /Si 2 )/Σ(1/Si2 ) ここでEi はエッジにおけるi番目の評価点でのずれ
量、Si はエッジにおけるi番目の評価点での傾きを示
す。なお、この式は設計パターンの隅部間において両端
の評価点に対応するずれ量にピークがある場合であり、
各係数の意味は第1実施形態と同様である。
【0068】また、エッジの両端以外の評価点でずれ量
のピークがある場合は次の式によってバイアス量を計算
する。
【0069】B=−0.5・Ep ここで、Ep はピークに対応した評価点でのずれ量を示
している。この式における意味も第1実施形態と同様で
ある。
【0070】各エッジにおける転写イメージIの傾き形
態に応じて上記式によってバイアス量Bを計算した後
は、その各エッジに対応した描画パターンをそのバイア
ス量Bだけ移動させて補正後の描画パターンを得る。な
お、この補正後の描画パターンを得た後は、評価点の位
置はそのままにして同様な計算を適宜繰り返し行い、最
適な描画パターンを得るようにする。
【0071】図27はこのような計算によって得られた
補正後の描画パターンを示している。このような描画パ
ターンで描画を行うことにより、図28に示すような転
写イメージIを形成することができる。このような補正
により、設計パターンPにおけるラインエンドの縮みが
図26に示す補正前の転写イメージIに比べて大幅に解
消され、設計パターンPに近い転写イメージIを得るこ
とができる。
【0072】次に、電子線描画装置でこの補正後の描画
パターンでの直接描画を行う。図29はこの描画パター
ンでの直接描画を行った際の転写イメージI’を、設計
パターンPに重ねて表したものである。このように、電
子線描画を行う場合であっても上記のような描画(露
光)パターン補正を行うことにより、設計パターンPに
近い転写イメージを得ることができ、高精度な描画を行
うことができるようになる。
【0073】また、第3実施形態における他の例とし
て、電子線描画装置でステンシルマスクを用いた一括露
光を行う場合を以下に説明する。第3実施形態の他の例
では、0.15μmルールのSRAMのポリシリコンレ
イヤーを、加速電圧50kVの電子線描画装置で描画す
る際、ステンシルマスクパターンを用いる場合例として
いる。
【0074】図23に示すように、この設計パターンP
にできるだけ近い転写パターンが得られるよう電子線描
画装置による露光(描画)パターンを補正することにな
る。先ず、図24に示すように、設計パターンPの外形
線を所定のピッチで分割し、複数のエッジを形成する。
さらに、図25に示すように、この各エッジ内において
複数の評価点(図中×印)を付加する。
【0075】次に、この設計パターンPをそのままの描
画した場合のエネルギー強度分布を求め、所定閾値にお
いてスライスした等高線を転写イメージとして求める。
図26は、この転写イメージIを設計パターンPに重ね
て示したものである。
【0076】次いで、各エッジに付加した全ての評価点
において、エネルギー強度の等高線である転写イメージ
Iの評価点と対応する位置とのずれ量と、転写イメージ
Iの評価点と対応する位置での傾きを求める。この際、
転写イメージIのずれ量を計測する方向は設計パターン
Pの線方向に対して垂直方向とし、設計パターンPより
外側方向を正方向とする。
【0077】ここで、各評価点に対応して得られるずれ
量をE、各評価点に対応した転写イメージIの傾きをS
とする。
【0078】次に、得られたずれ量Eと傾きSを以下の
式に代入し、分割されたエッジの補正量(バイアス量
B)を算出する。このバイアス量Bが露光パターンに付
加される補正パターンの量である。
【0079】 B=−0.5・Σ(Ei /Si 2 )/Σ(1/Si2 ) ここでEi はエッジにおけるi番目の評価点でのずれ
量、Si はエッジにおけるi番目の評価点での傾きを示
す。なお、この式は設計パターンの隅部間において両端
の評価点に対応するずれ量にピークがある場合であり、
各係数の意味は第1実施形態と同様である。
【0080】また、エッジの両端以外の評価点でずれ量
のピークがある場合は次の式によってバイアス量を計算
する。
【0081】B=−0.5・Ep ここで、Ep はピークに対応した評価点でのずれ量を示
している。この式における意味も第1実施形態と同様で
ある。
【0082】各エッジにおける転写イメージIの傾き形
態に応じて上記式によってバイアス量Bを計算した後
は、その各エッジに対応した描画パターンをそのバイア
ス量Bだけ移動させて補正後の描画パターンを得る。な
お、この補正後の描画パターンを得た後は、評価点の位
置はそのままにして同様な計算を適宜繰り返し行い、最
適な描画パターンを得るようにする。
【0083】図27はこのような計算によって得られた
補正後の描画パターンを示している。このような描画パ
ターンで描画を行うことにより、図28に示すような転
写イメージIを形成することができる。このような補正
により、設計パターンPにおけるラインエンドの縮みが
図26に示す補正前の転写イメージIに比べて大幅に解
消され、設計パターンPに近い転写イメージIを得るこ
とができる。
【0084】次に、この補正後の描画パターンをもつ電
子線描画装置のステンシルマスクを作成し、電子線描画
装置で一括露光を行う。図29はこの描画パターンでの
直接描画を行った際の転写イメージI’を、設計パター
ンPに重ねて表したものである。このように、電子線描
画を行う場合であってもステンシルマスク作成において
上記のような描画(露光)パターン補正を行うことによ
り、設計パターンPに近い転写イメージを得ることがで
き、高スループットで高精度な描画を行うことができる
ようになる。
【0085】次に第4実施形態の説明を行う。図30〜
35は第4実施形態を説明する図である。第4実施形態
では、0.20μmルールのSRAMのポリシリコンレ
イヤーを、露光波長248nm、NA=0.55、σ=
0.60の条件で露光する場合を例としている。
【0086】図30は第4実施形態で適用する設計パタ
ーンを示している。この設計パターンPにできるだけ近
い転写パターンが得られるよう露光パターンを補正する
ことになる。先ず、図31に示すように、設計パターン
Pの外形線を所定のピッチで分割し、複数のエッジを形
成する。さらに、図32に示すように、この各エッジ内
において複数の評価点(図中×印)を付加する。
【0087】次に、この設計パターンPそままのマスク
で露光した場合の光強度を求め、図32で示すラインの
長さLがラインルールである0.20μmとなるよう光
強度の閾値を設定して、これによりスライスした光強度
の等高線を光強度イメージとして求める。図33は、こ
の光強度イメージCを設計パターンPに重ねて示したも
のである。
【0088】次いで、各エッジに付加した全ての評価点
において、光強度イメージCの評価点と対応する位置と
のずれ量と、光強度イメージCの評価点と対応する位置
での傾きを求める。この際、光強度イメージCのずれ量
を計測する方向は設計パターンPの線方向に対して垂直
方向とし、設計パターンPより外側方向を正方向とす
る。
【0089】ここで、各評価点に対応して得られるずれ
量をE、各評価点に対応した光強度イメージCの傾きを
Sとする。
【0090】次に、得られたずれ量Eと傾きSを以下の
式に代入し、分割されたエッジの補正量(バイアス量
B)を算出する。このバイアス量Bが露光パターンに付
加される補正パターンの量である。
【0091】 B=0.1・Σ(Ei /Si 2 )/Σ(1/Si2 ) ここでEi はエッジにおけるi番目の評価点での光強度
ずれ量(エラー)、Si はエッジにおけるi番目の評価
点での光強度のエラーの傾きを示す。
【0092】なお、この式はエッジにおいて両端の評価
点に対応するずれ量にピークがある場合であり、各係数
の意味は第1実施形態と同様である。
【0093】一方、エッジの両端以外の評価点でずれ量
のピークがある場合は次の式によってバイアス量を計算
する。
【0094】B=0.1・Ep ここで、Ep はピークに対応した評価点での光強度のず
れ量(エラー)を示している。この式における意味も第
1実施形態と同様である。
【0095】各エッジにおける光強度イメージCの傾き
形態に応じて上記式によってバイアス量Bを計算した後
は、その各エッジに対応した露光パターンをそのバイア
ス量Bだけ移動させて補正後の露光パターンを得る。な
お、この補正後の露光パターンを得た後は、評価点の位
置はそのままにして同様な計算を適宜繰り返し行い、最
適な露光パターンを得るようにする。
【0096】図34はこのような計算によって得られた
補正後の露光パターンを示している。これをマスクパタ
ーンとして露光マスクに形成することで、図35に示す
ような転写イメージIを形成することができる。このよ
うな補正により、設計パターンPにおけるラインエンド
の縮みが大幅に解消され、ライン幅の制御も向上してい
る。
【0097】また、コンタクトホールが形成される部分
の面積縮小も抑えられ、重ね合わせ裕度も向上してい
る。このようにして露光パターンを補正して露光用マス
クを形成することで、設計者の意図に合ったパターンを
形成することができ、またこの露光用マスクを利用した
露光で半導体装置を製造することにより、電気的特性の
良い製品を歩留り良く製造することができるようにな
る。
【0098】次に、第5実施形態の説明を行う。第5実
施形態では、0.20μmルールのSRAMのポリシリ
コンレイヤーを、露光波長248nm、NA=0.5
5、σ=0.60の条件で露光する場合を例とし、設計
パターンに対する転写イメージの傾きが0に近い(設計
パターンと平行に近い)評価点でのずれ量に所定定数を
掛けた値を補正量としている点に特徴がある。
【0099】すなわち、第5実施形態では、図5に示す
設計パターンPにできるだけ近い転写パターンが得られ
るよう露光パターンを補正することになる。先ず、図6
に示すように、設計パターンPの外形線を所定のピッチ
で分割し、複数のエッジを形成する。さらに、図7に示
すように、この各エッジ内において複数の評価点(図中
×印)を付加する。
【0100】次に、この設計パターンPそのままのマス
クをジャストフォーカスで転写した場合に得られる光強
度分布を求め、光強度の所定閾値においてスライスした
等高線を転写イメージとして求める。図8は、この転写
イメージIを設計パターンPに重ねて示したものであ
る。
【0101】次いで、各エッジに付加した全ての評価点
において、転写イメージIの評価点と対応する位置との
ずれ量と、転写イメージIの評価点と対応する位置での
傾きを求める。この際、転写イメージIのずれ量を計測
する方向は設計パターンPの線方向に対して垂直方向と
し、設計パターンPより外側方向を正方向とする。
【0102】ここで、各評価点に対応して得られるずれ
量をE、各評価点に対応した転写イメージIの傾きをS
とする。
【0103】こうして得られた転写イメージIのずれ量
Eと、各評価点に対応した傾きSとから、図36に示す
フローチャートに沿って、各分割されたエッジにおける
エラー値E’を決定する。
【0104】すなわち、先ず、各評価点におけるずれ量
Eを求め(ステップS101)、次にエッジの両端以外
の評価点に転写イメージIのピークがあるか否かの判断
を行う(ステップS102)。エッジの両端以外の評価
点に転写イメージIのピークがある場合、つまり転写イ
メージIが凸型または凹型となっている場合、ステップ
S102の判断でYesとなり、そのピークでのずれ量
EをそのエッジのエラーE’とする(ステップS10
3)。
【0105】一方、エッジの両端以外の評価点に転写イ
メージIのピークがない場合、つまり転写イメージIが
凸型や凹型となっていない場合、ステップS102の判
断でNoとなり、両端における転写イメージIが設計パ
ターンPに対して平行に近いか否かを判定する(ステッ
プS104)。
【0106】このステップS104では、各評価点に対
応する傾きSが所定の値より小さいか否かを判定し、こ
の結果に基づいてステップS105〜S107のいずれ
かへ分岐していく。
【0107】例えば、所定の値を1/4として、傾きS
との比較を行う。ここで、S>1/4となる場合には転
写イメージIの両端とも設計パターンPに対して平行に
近くないと判定し(ステップS105)、そのエッジの
中心となる評価点でのずれ量Eを、そのエッジでのエラ
ーE’とする(ステップS109)。
【0108】また、各評価点のうち一方の端となる評価
点での傾きSがS≦1/4となる場合には、転写イメー
ジIの一方の端が設計パターンPに対して平行に近いと
判定し(ステップS106)、そのエッジ端における評
価点でのずれ量EをそのエッジでのエラーE’とする
(ステップS110)。
【0109】また、各評価点のうち両端の評価点での傾
きSが共にS≦1/4となる場合には、転写イメージI
の両端が設計パターンPに対して平行に近いと判定し
(ステップS107)、この場合には、Sの値がより0
に近い方の端に対応する評価点を選択し(ステップS1
08)、その評価点でのずれ量Eをそのエッジでのエラ
ーE’とする(ステップS110)。
【0110】そして、このように転写イメージIの傾き
Sに応じて決定した各エラーE’をそのエッジでのエラ
ーE’とし(ステップS111)、エラーE’の決定処
理を終了する。
【0111】エラーE’が決定した後は、そのエラー
E’を以下の式に代入し、分割されたエッジの補正量
(バイアス量B)を算出する。このバイアス量Bが露光
パターンに付加される補正パターンの量である。
【0112】B=−0.5・E’ なお、この式における−0.5は所定定数であり、
「−」は、ずれ量と反対の方向へバイアスをかけること
を意味し、「0.5」は、一度の計算で行うバイアスの
量を調整するための係数である。
【0113】このようにバイアス量Bを計算した後は、
その各エッジに対応した露光パターンをそのバイアス量
Bだけ移動させて補正後の露光パターンを得る。なお、
この補正後の露光パターンを得た後は、評価点の位置は
そのままにして同様な計算を適宜繰り返し行い、最適な
露光パターンを得るようにする。
【0114】図9はこのような計算によって得られた補
正後の露光パターンを示している。これをマスクパター
ンとして露光マスクに形成することで、図10に示すよ
うな転写イメージIを形成することができる。このよう
な補正により、設計パターンPにおけるラインエンドの
縮みが、図8に示す補正前の転写イメージIに比べて大
幅に解消され、ライン幅の制御も向上している。
【0115】また、コンタクトホールが形成される部分
の面積縮小も抑えられ、重ね合わせ裕度も向上してい
る。このようにして露光パターンを補正して露光用マス
クを形成することで、設計者の意図に合ったパターンを
形成することができ、またこの露光用マスクを利用した
露光で半導体装置を製造することにより、電気的特性の
良い製品を歩留り良く製造することができるようにな
る。
【0116】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。すなわち、露光パターンの補正に
よって転写レジストイメージに不自然な歪みが発生する
ことを防止し、設計者の意図に沿った補正を自動的に行
うことが可能となる。また、露光パターンに付加する補
正パターンを不要に細かくすることがなくなり、転写強
度分布の傾きの劣化による露光裕度の減少を抑制できる
ようにな。これらによって、図形数増加を抑制しながら
より高精度な補正を行うことが可能となる。
【図面の簡単な説明】
【図1】エッジと評価点とを示す図である。
【図2】補正形態を示す図(その1)である。
【図3】補正形態を示す図(その2)である。
【図4】補正例を示す図である。
【図5】第1実施形態を説明する図(その1)である。
【図6】第1実施形態を説明する図(その2)である。
【図7】第1実施形態を説明する図(その3)である。
【図8】第1実施形態を説明する図(その4)である。
【図9】第1実施形態を説明する図(その5)である。
【図10】第1実施形態を説明する図(その6)であ
る。
【図11】第1の比較例を説明する図(その1)であ
る。
【図12】第1の比較例を説明する図(その2)であ
る。
【図13】第1の比較例を説明する図(その3)であ
る。
【図14】第2の比較例を説明する図(その1)であ
る。
【図15】第2の比較例を説明する図(その2)であ
る。
【図16】第2の比較例を説明する図(その3)であ
る。
【図17】第2の比較例を説明する図(その4)であ
る。
【図18】第2実施形態を説明する図(その1)であ
る。
【図19】第2実施形態を説明する図(その2)であ
る。
【図20】第2実施形態を説明する図(その3)であ
る。
【図21】第2実施形態を説明する図(その4)であ
る。
【図22】第2実施形態を説明する図(その5)であ
る。
【図23】第3実施形態を説明する図(その1)であ
る。
【図24】第3実施形態を説明する図(その2)であ
る。
【図25】第3実施形態を説明する図(その3)であ
る。
【図26】第3実施形態を説明する図(その4)であ
る。
【図27】第3実施形態を説明する図(その5)であ
る。
【図28】第3実施形態を説明する図(その6)であ
る。
【図29】第3実施形態を説明する図(その7)であ
る。
【図30】第4実施形態を説明する図(その1)であ
る。
【図31】第4実施形態を説明する図(その2)であ
る。
【図32】第4実施形態を説明する図(その3)であ
る。
【図33】第4実施形態を説明する図(その4)であ
る。
【図34】第4実施形態を説明する図(その5)であ
る。
【図35】第4実施形態を説明する図(その6)であ
る。
【図36】第5実施形態におけるエラーの決定フローチ
ャートである。
【図37】従来の補正例を示す図(その1)である。
【図38】従来の補正例を示す図(その2)である。
【符号の説明】
E エッジ H 評価点 I 転写イメージ P
設計パターン

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 リソグラフィー工程において、所望の設
    計パターンに近い転写イメージが得られるように露光パ
    ターンを変形させる露光パターンの補正方法であって、 前記所望の設計パターンの外形線を所定のルールに基づ
    いて分割し、分割された各辺に対して複数個の評価点を
    付加する工程と、 前記露光パターンの露光後のイメージをシミュレーショ
    ンによって算出し、前記各辺の各評価点と該露光後のイ
    メージの該各評価点と対応する位置との距離を各々算出
    する工程と、 前記距離を所定の評価関数に入力し、該評価関数の出力
    値に基づき前記各辺の位置を補正して、補正後の露光パ
    ターンを決定する工程とを備えていることを特徴とする
    露光パターンの補正方法。
  2. 【請求項2】 前記評価関数は、前記各評価点における
    前記距離と所定係数との積の和を前記出力値とすること
    を特徴とする請求項1記載の露光パターンの補正方法。
  3. 【請求項3】 前記設計パターンの外形線の分割を、該
    外形線における隅部を境として行うことを特徴とする請
    求項1記載の露光パターンの補正方法。
  4. 【請求項4】 一の辺に付加された前記複数の評価点の
    うち、前記距離の最大値もしくは最小値が該複数の評価
    点の両端以外の中にある場合、該最大値もしくは最少値
    に所定定数を掛けた値を前記評価関数の出力値とするこ
    とを特徴とする請求項1記載の露光パターンの補正方
    法。
  5. 【請求項5】 一の辺に付加された前記複数の評価点の
    うち、前記露光後のイメージの前記評価点における前記
    設計パターンに対する傾きが0に近い評価点での前記距
    離に所定定数をかけた値を前記評価関数の出力値とする
    ことを特徴とする請求項1記載の露光パターンの補正方
    法。
  6. 【請求項6】 前記所定係数において、前記露光後のイ
    メージの前記評価点における前記設計パターンに対する
    傾きの絶対値が大きくなるほど該所定係数を小さくし、
    該傾きの絶対値が小さくなるほど該所定係数を大きくす
    ることを特徴とする請求項2記載の露光パターンの補正
    方法。
  7. 【請求項7】 前記所定係数を、前記露光後のイメージ
    の前記評価点における前記設計パターンに対する傾きの
    べき乗の絶対値と反比例するよう設定することを特徴と
    する請求項2記載の露光パターンの補正方法。
  8. 【請求項8】 リソグラフィー工程において、所望の設
    計パターンに近い転写イメージが得られるように露光パ
    ターンを変形させる露光パターンの補正方法であって、 前記所望の設計パターンの外形線を所定のルールに基づ
    いて分割し、分割された各辺に対して複数個の評価点を
    付加する工程と、 前記露光パターンの露光後の転写エネルギー強度をシミ
    ュレーションによって算出する工程と、 前記転写エネルギー強度を所定の評価関数に入力し、該
    評価関数の出力値に基づき前記各辺の位置を補正して、
    補正後の露光パターンを決定する工程とことを特徴とす
    る露光パターンの補正方法。
  9. 【請求項9】 前記評価関数は、前記各評価点における
    前記転写エネルギー強度と所定係数との積の和を前記出
    力値とすることを特徴とする請求項8記載の露光パター
    ンの補正方法。
  10. 【請求項10】 前記設計パターンの外形線の分割を、
    該外形線における隅部を境として行うことを特徴とする
    請求項8記載の露光パターンの補正方法。
  11. 【請求項11】 一の辺に付加された前記複数の評価点
    のうち、前記転写エネルギー強度の最大値もしくは最小
    値が該複数の評価点の両端以外の中にある場合、該最大
    値もしくは最少値を前記評価関数の出力値とすることを
    特徴とする請求項8記載の露光パターンの補正方法。
  12. 【請求項12】 前記所定係数において、前記評価点に
    おける前記転写エネルギー強度の傾きの絶対値が大きく
    なるほど該所定係数を小さくし、該傾きの絶対値が小さ
    くなるほど該所定係数を大きくすることを特徴とする請
    求項9記載の露光パターンの補正方法。
  13. 【請求項13】 前記所定係数を、前記評価点における
    前記転写エネルギー強度の傾きのべき乗の絶対値と反比
    例するよう設定することを特徴とする請求項9記載の露
    光パターンの補正方法。
  14. 【請求項14】 請求項1〜13記載のうちいずれか1
    項に記載の露光パターンの補正方法によって露光パター
    ンの補正を行うことを特徴とする露光パターンの補正装
    置。
  15. 【請求項15】 請求項1〜13記載のうちいずれか1
    項に記載の露光パターンの補正方法を用いて形成された
    マスクパターンを備えていることを特徴とする露光用マ
    スク。
  16. 【請求項16】 請求項1〜13記載のうちいずれか1
    項に記載の露光パターンの補正方法を用いて形成された
    パターンを備えている露光用マスクを用いて露光を行う
    ことを特徴とする露光方法。
  17. 【請求項17】 請求項1〜13記載のうちいずれか1
    項に記載の露光パターンの補正方法を用いて形成された
    露光パターンでの露光を行うことを特徴とする露光方
    法。
  18. 【請求項18】 請求項1〜13記載のうちいずれか1
    項に記載の露光パターンの補正方法を用いて形成された
    パターンを備えている露光用マスクを用いて所定の露光
    を行い、製造されていることを特徴とする半導体装置。
  19. 【請求項19】 請求項1〜13記載のうちいずれか1
    項に記載の露光パターンの補正方法を用いて形成された
    露光パターンにより所定の露光を行い、製造されている
    ことを特徴とする半導体装置。
JP28621396A 1996-10-29 1996-10-29 露光パターンの補正方法および露光パターンの補正装置および露光方法 Expired - Lifetime JP3551660B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP28621396A JP3551660B2 (ja) 1996-10-29 1996-10-29 露光パターンの補正方法および露光パターンの補正装置および露光方法
US08/957,925 US5991006A (en) 1996-10-29 1997-10-27 Method and apparatus for correcting exposure patterns, and exposure mask, method of exposing and semiconductor device
CA002219630A CA2219630A1 (en) 1996-10-29 1997-10-28 Method and apparatus for correcting exposure patterns, and exposure mask, method of exposing, and semiconductor device
KR1019970055516A KR19980033229A (ko) 1996-10-29 1997-10-28 노광패턴의 보정방법 및 노광패턴의 보정장치, 및 노광마스크,노광방법, 및 반도체장치
DE19747773A DE19747773A1 (de) 1996-10-29 1997-10-29 Verfahren und Vorrichtung zum Korrigieren von Belichtungsmustern und eine Belichtungsmaske, Verfahren zur Belichtung und Halbleitervorrichtung
TW086116044A TW486743B (en) 1996-10-29 1997-10-29 Method and apparatus for correcting exposure patterns, and exposure mask, method of exposing, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28621396A JP3551660B2 (ja) 1996-10-29 1996-10-29 露光パターンの補正方法および露光パターンの補正装置および露光方法

Publications (2)

Publication Number Publication Date
JPH10133358A true JPH10133358A (ja) 1998-05-22
JP3551660B2 JP3551660B2 (ja) 2004-08-11

Family

ID=17701446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28621396A Expired - Lifetime JP3551660B2 (ja) 1996-10-29 1996-10-29 露光パターンの補正方法および露光パターンの補正装置および露光方法

Country Status (6)

Country Link
US (1) US5991006A (ja)
JP (1) JP3551660B2 (ja)
KR (1) KR19980033229A (ja)
CA (1) CA2219630A1 (ja)
DE (1) DE19747773A1 (ja)
TW (1) TW486743B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869738B2 (en) 2002-02-28 2005-03-22 Oki Electric Industry Co., Ltd. Mask pattern correction method
US6892375B2 (en) * 1999-07-30 2005-05-10 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
JP2005316486A (ja) * 2004-03-31 2005-11-10 Asml Masktools Bv フォトリソグラフィ・システムを使用して印刷されるフィーチャのうねりを抑制するための、装置、方法、及びプログラム製品
JP2005321679A (ja) * 2004-05-11 2005-11-17 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2006058464A (ja) * 2004-08-18 2006-03-02 Toshiba Corp パタン計測方法、パタン計測装置、フォトマスクの製造方法およびプログラム
JP2006085175A (ja) * 2004-09-14 2006-03-30 Kla Tencor Technologies Corp レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
KR100607779B1 (ko) 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 반도체 제조공정에서의 마스크 제작 방법
JP2006523865A (ja) * 2003-04-14 2006-10-19 フォルティス・システムズ・インコーポレーテッド 実効的近接効果補正方法論
JP2008053565A (ja) * 2006-08-25 2008-03-06 Fujitsu Ltd 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
US7353145B2 (en) 2001-12-04 2008-04-01 Kabushiki Kaisha Toshiba Method for correcting a mask pattern, a computer program product, a method for producing a photomask, and method for manufacturing a semiconductor device
JP2008310333A (ja) * 2007-06-15 2008-12-25 Brion Technologies Inc 光近接効果補正のための多変数解法
JP2009510517A (ja) * 2005-09-27 2009-03-12 メンター・グラフィクス・コーポレーション 高密度opc
JP2009170743A (ja) * 2008-01-18 2009-07-30 Fujitsu Microelectronics Ltd 半導体装置のデータ作成方法、および電子線露光システム
JP2016063211A (ja) * 2014-09-12 2016-04-25 株式会社東芝 ステンシルマスク、ステンシルマスクの製造方法およびインプリント方法
US10022748B2 (en) 2014-09-12 2018-07-17 Toshiba Memory Corporation Stencil mask, stencil mask manufacturing method, and imprinting method

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251550B1 (en) * 1998-07-10 2001-06-26 Ball Semiconductor, Inc. Maskless photolithography system that digitally shifts mask data responsive to alignment data
JP4160203B2 (ja) * 1998-07-23 2008-10-01 株式会社東芝 マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
US6094256A (en) * 1998-09-29 2000-07-25 Nikon Precision Inc. Method for forming a critical dimension test structure and its use
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6492066B1 (en) 1999-05-28 2002-12-10 Advanced Micro Devices, Inc. Characterization and synthesis of OPC structures by fourier space analysis and/or wavelet transform expansion
US6187483B1 (en) * 1999-05-28 2001-02-13 Advanced Micro Devices, Inc. Mask quality measurements by fourier space analysis
US6301698B1 (en) * 1999-09-01 2001-10-09 Taiwan Semiconductor Manufacturing Company Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks
US6584609B1 (en) 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
JP2001350250A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体
US6444373B1 (en) 2000-06-16 2002-09-03 Advanced Micro Devices, Inc. Modification of mask layout data to improve mask fidelity
DE10044257A1 (de) * 2000-09-07 2002-04-11 Infineon Technologies Ag Verfahren zum Erzeugen von Masken-Layout-Daten für die Lithografiesimulation und von optimierten Masken-Layout-Daten sowie zugehörige Vorrichtung und Programme
US6539521B1 (en) 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6792590B1 (en) * 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6625801B1 (en) 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
JP2002122978A (ja) * 2000-10-18 2002-04-26 Sony Corp マスクデータの検証方法および検証プログラムを記録したコンピュータ読み取り可能な記録媒体
US6665856B1 (en) * 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
JP4460794B2 (ja) * 2001-04-23 2010-05-12 株式会社東芝 露光マスクのパターン補正方法、パターン形成方法およびプログラム
US6789237B1 (en) * 2001-05-11 2004-09-07 Northwestern University Efficient model order reduction via multi-point moment matching
US6956659B2 (en) * 2001-05-22 2005-10-18 Nikon Precision Inc. Measurement of critical dimensions of etched features
DE10133127C2 (de) * 2001-07-07 2003-06-26 Infineon Technologies Ag Verfahren zur Herstellung einer Belichtungsmaske und Verfahren zum Optimieren eines Simulationsverfahrens
US6684382B2 (en) 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
KR100506106B1 (ko) * 2001-09-29 2005-08-05 가부시끼가이샤 도시바 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법
US6670082B2 (en) 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
US6880135B2 (en) * 2001-11-07 2005-04-12 Synopsys, Inc. Method of incorporating lens aberration information into various process flows
US6763514B2 (en) * 2001-12-12 2004-07-13 Numerical Technologies, Inc. Method and apparatus for controlling rippling during optical proximity correction
US6753115B2 (en) 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
US7293249B2 (en) * 2002-01-31 2007-11-06 Juan Andres Torres Robles Contrast based resolution enhancement for photolithographic processing
US7386433B2 (en) * 2002-03-15 2008-06-10 Synopsys, Inc. Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US6974653B2 (en) * 2002-04-19 2005-12-13 Nikon Precision Inc. Methods for critical dimension and focus mapping using critical dimension test marks
US6687895B2 (en) 2002-07-03 2004-02-03 Numerical Technologies Inc. Method and apparatus for reducing optical proximity correction output file size
JP2004047755A (ja) * 2002-07-12 2004-02-12 Renesas Technology Corp 露光条件決定システム
US7000208B2 (en) * 2002-07-29 2006-02-14 Synopsys,Inc. Repetition recognition using segments
US6792592B2 (en) 2002-08-30 2004-09-14 Numerical Technologies, Inc. Considering mask writer properties during the optical proximity correction process
US6807663B2 (en) 2002-09-23 2004-10-19 Numerical Technologies, Inc. Accelerated layout processing using OPC pre-processing
US6928635B2 (en) 2002-09-25 2005-08-09 Numerical Technologies, Inc. Selectively applying resolution enhancement techniques to improve performance and manufacturing cost of integrated circuits
US7172838B2 (en) * 2002-09-27 2007-02-06 Wilhelm Maurer Chromeless phase mask layout generation
US6794096B2 (en) * 2002-10-09 2004-09-21 Numerical Technologies, Inc. Phase shifting mask topography effect correction based on near-field image properties
JP4335563B2 (ja) * 2003-03-31 2009-09-30 Necエレクトロニクス株式会社 マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
JP2005181663A (ja) * 2003-12-19 2005-07-07 Oki Electric Ind Co Ltd マスクパターンの修正方法
US7861207B2 (en) 2004-02-25 2010-12-28 Mentor Graphics Corporation Fragmentation point and simulation site adjustment for resolution enhancement techniques
WO2005111874A2 (en) 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7240305B2 (en) * 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7507661B2 (en) * 2004-08-11 2009-03-24 Spansion Llc Method of forming narrowly spaced flash memory contact openings and lithography masks
US7546558B2 (en) * 2004-09-29 2009-06-09 Synopsys, Inc. Method and apparatus for determining a process model that uses feature detection
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
US8037429B2 (en) * 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
US7349066B2 (en) * 2005-05-05 2008-03-25 Asml Masktools B.V. Apparatus, method and computer program product for performing a model based optical proximity correction factoring neighbor influence
US7712068B2 (en) 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
US7506285B2 (en) 2006-02-17 2009-03-17 Mohamed Al-Imam Multi-dimensional analysis for predicting RET model accuracy
US8056022B2 (en) 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
US7966585B2 (en) * 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
US7739650B2 (en) * 2007-02-09 2010-06-15 Juan Andres Torres Robles Pre-bias optical proximity correction
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US7805699B2 (en) * 2007-10-11 2010-09-28 Mentor Graphics Corporation Shape-based photolithographic model calibration
JP5200602B2 (ja) * 2008-03-18 2013-06-05 富士通セミコンダクター株式会社 露光用データ作成方法及びフォトマスク製造方法
TWI372984B (en) * 2008-10-17 2012-09-21 Nanya Technology Corp Method for modifying mask layout
CN101750877B (zh) * 2008-12-22 2012-05-23 中芯国际集成电路制造(上海)有限公司 用于光学临近修正的确定图形外轮廓的方法
US7944545B2 (en) * 2009-05-11 2011-05-17 International Business Machines Corporation High contrast lithographic masks
US8266556B2 (en) * 2010-08-03 2012-09-11 International Business Machines Corporation Fracturing continuous photolithography masks
KR101949412B1 (ko) 2011-05-24 2019-02-19 삼성디스플레이 주식회사 감광막 패턴 및 그 제조 방법
CN110709779B (zh) 2017-06-06 2022-02-22 Asml荷兰有限公司 测量方法和设备
CN117348334B (zh) * 2023-12-04 2024-04-16 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422491A (en) * 1988-11-04 1995-06-06 Fujitsu Limited Mask and charged particle beam exposure method using the mask
JPH03174716A (ja) * 1989-08-07 1991-07-29 Hitachi Ltd 電子ビーム描画装置および描画方式
JP2902506B2 (ja) * 1990-08-24 1999-06-07 キヤノン株式会社 半導体装置の製造方法及び半導体装置
US5561317A (en) * 1990-08-24 1996-10-01 Canon Kabushiki Kaisha Method of manufacturing semiconductor devices
JPH06273915A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 露光用レチクルのパターン検査方法
JPH0778737A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置
KR960002536A (ja) * 1994-06-29 1996-01-26
JPH08297692A (ja) * 1994-09-16 1996-11-12 Mitsubishi Electric Corp 光近接補正装置及び方法並びにパタン形成方法
JPH08202020A (ja) * 1995-01-31 1996-08-09 Sony Corp フォトマスクにおけるパターン形状評価方法、フォトマスク、フォトマスクの作製方法、フォトマスクのパターン形成方法、並びに露光方法
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3432639B2 (ja) * 1995-06-23 2003-08-04 三菱電機株式会社 マスクパターンの作成方法
JP3334441B2 (ja) * 1995-08-01 2002-10-15 ソニー株式会社 フォトマスク描画用パターンデータ補正方法と補正装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6892375B2 (en) * 1999-07-30 2005-05-10 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
US7353145B2 (en) 2001-12-04 2008-04-01 Kabushiki Kaisha Toshiba Method for correcting a mask pattern, a computer program product, a method for producing a photomask, and method for manufacturing a semiconductor device
US6869738B2 (en) 2002-02-28 2005-03-22 Oki Electric Industry Co., Ltd. Mask pattern correction method
JP2006523865A (ja) * 2003-04-14 2006-10-19 フォルティス・システムズ・インコーポレーテッド 実効的近接効果補正方法論
JP2005316486A (ja) * 2004-03-31 2005-11-10 Asml Masktools Bv フォトリソグラフィ・システムを使用して印刷されるフィーチャのうねりを抑制するための、装置、方法、及びプログラム製品
JP4561173B2 (ja) * 2004-05-11 2010-10-13 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP2005321679A (ja) * 2004-05-11 2005-11-17 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2006058464A (ja) * 2004-08-18 2006-03-02 Toshiba Corp パタン計測方法、パタン計測装置、フォトマスクの製造方法およびプログラム
JP2006085175A (ja) * 2004-09-14 2006-03-30 Kla Tencor Technologies Corp レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
KR100607779B1 (ko) 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 반도체 제조공정에서의 마스크 제작 방법
JP2012088745A (ja) * 2005-09-27 2012-05-10 Mentor Graphics Corp 高密度opc
JP2009510517A (ja) * 2005-09-27 2009-03-12 メンター・グラフィクス・コーポレーション 高密度opc
JP2008053565A (ja) * 2006-08-25 2008-03-06 Fujitsu Ltd 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
JP2011076119A (ja) * 2007-06-15 2011-04-14 Asml Netherlands Bv 光近接効果補正のための多変数解法
JP4746649B2 (ja) * 2007-06-15 2011-08-10 エーエスエムエル ネザーランズ ビー.ブイ. 光近接効果補正のための多変数解法
JP2008310333A (ja) * 2007-06-15 2008-12-25 Brion Technologies Inc 光近接効果補正のための多変数解法
JP2009170743A (ja) * 2008-01-18 2009-07-30 Fujitsu Microelectronics Ltd 半導体装置のデータ作成方法、および電子線露光システム
JP2016063211A (ja) * 2014-09-12 2016-04-25 株式会社東芝 ステンシルマスク、ステンシルマスクの製造方法およびインプリント方法
US10022748B2 (en) 2014-09-12 2018-07-17 Toshiba Memory Corporation Stencil mask, stencil mask manufacturing method, and imprinting method

Also Published As

Publication number Publication date
DE19747773A1 (de) 1998-04-30
US5991006A (en) 1999-11-23
CA2219630A1 (en) 1998-04-29
KR19980033229A (ko) 1998-07-25
TW486743B (en) 2002-05-11
JP3551660B2 (ja) 2004-08-11

Similar Documents

Publication Publication Date Title
JP3551660B2 (ja) 露光パターンの補正方法および露光パターンの補正装置および露光方法
US6067375A (en) Correction method and correction apparatus of mask pattern
US7971160B2 (en) Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask
JP3331822B2 (ja) マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
US7194704B2 (en) Design layout preparing method
US8065637B2 (en) Semiconductor device
KR20020020258A (ko) 포토마스크용 최적 마스크 배치 데이타와 리소그래피시뮬레이션용 마스크 배치 데이타를 산출하기 위한방법과, 연관된 장치 및 프로그램
JP4160203B2 (ja) マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
KR100472267B1 (ko) 마스크의 제조 방법, 이 제조 방법에 의해 제조된 마스크,및 이 마스크를 이용한 반도체 장치의 제조 방법
US10620547B2 (en) Method for correcting a mask layout and method of fabricating a semiconductor device using the same
CN112241102A (zh) 光学临近修正、光掩模版制作及图形化方法
JP3508306B2 (ja) マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
US6245466B1 (en) Mask pattern design method and a photomask
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
JP2004157160A (ja) プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法
US20020110742A1 (en) Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
JP3055493B2 (ja) 露光方法
JP2006156864A (ja) レジストパターン・ライン幅の算出方法、マスクパターン・ライン幅の補正方法、光近接効果補正方法、露光用マスクの作製方法、露光用マスクを作製するための電子線描画方法、露光方法、及び、半導体装置の製造方法
JP2005215587A (ja) 位相シフトマスクの製造方法
JP2008203398A (ja) フォトマスクのパターン補正方法及びフォトマスク
CN112255883A (zh) 改善光刻图形垂直度的方法
CN112904661A (zh) 一种芯片的制作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term