JP2008071838A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008071838A JP2008071838A JP2006247286A JP2006247286A JP2008071838A JP 2008071838 A JP2008071838 A JP 2008071838A JP 2006247286 A JP2006247286 A JP 2006247286A JP 2006247286 A JP2006247286 A JP 2006247286A JP 2008071838 A JP2008071838 A JP 2008071838A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- wiring
- wafer
- illumination
- exposure step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 33
- 238000005286 illumination Methods 0.000 claims description 62
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 description 31
- 238000001459 lithography Methods 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】焦点深度マージン低下によってもたらされる弊害を防止しつつ良好な解像度を達成できる露光系を用いる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法が、配線幅１００ｎｍ以下の配線を含む配線パターンを備えた半導体装置の製造方法であって、前記配線パターンを形成するための露光工程において、ウェハー面内露光アパーチャーを同心円に２種類以上変化させて設定し、複数回の露光を行うことを含む。
【選択図】図５
【解決手段】半導体装置の製造方法が、配線幅１００ｎｍ以下の配線を含む配線パターンを備えた半導体装置の製造方法であって、前記配線パターンを形成するための露光工程において、ウェハー面内露光アパーチャーを同心円に２種類以上変化させて設定し、複数回の露光を行うことを含む。
【選択図】図５
Description
本発明は、半導体装置の製造方法に関し、特に、絶対段差に対して感度が高いリソグラフィー装置に対応する半導体装置の製造方法に関する。
半導体製造プロセスにおいて、フォトレジストを塗布したウェハーは、ステッパーと呼ばれる露光装置にセットされ、マスクパターンが転写される。より微細なパターン形成を可能にするため、種々の超解像技術が用いられており、その代表的なものとしては、照明系に工夫を施した変形照明や、マスク（レクチル）に工夫を施した位相シフト法がある。また、半導体素子の微細化が進むにつれ、既存露光機を利用するための種々の工夫がなされており、例えば、レジスト改良、照明方法の工夫、位相シフトマスクの使用等がなされている。
位相シフトマスクは露光解像度を上げるためのマスク製造上での方策として用いられる。具体的には、パターンに光の位相を変化させるための位相シフトを設けて、これを通過した光と通過しない光の位相差を利用して解像度を改善する。
他には、ウェハーに投影されたパターンが光近接効果によって変形することを想定し、あらかじめパターンの一部を太らせたり、または細くしたりして補正を行っていく、近接効果補正などの方法がある。
他には、ウェハーに投影されたパターンが光近接効果によって変形することを想定し、あらかじめパターンの一部を太らせたり、または細くしたりして補正を行っていく、近接効果補正などの方法がある。
しかしながら、上記のような露光手段により解像度を上げるための努力が従来からなされているが、エッチング工程においてウェハー中央部と端部とで高さが異なる現象がしばしば起こるため、かかる現象が解像度改善の大きな障害となっていた。すなわち、エッチングレートを制御してもかかる段差の発生を防止することは困難であり、このような段差により、ウェハー中央部と端部とで焦点深度（ＤＯＦ；Ｄｅｐｔｈ ｏｆ Ｆｏｃｕｓ）マージンの差が生じていた。そして、解像度とＤＯＦマージンはトレードオフの関係にあるため、中央部に合わせて高解像度の露光条件を用いた場合、端部においてはＤＯＦの許容限度を超えてしまう。すなわち、ウェハー全体のＤＯＦマージン内となるように露光条件を設定した場合、高解像度の達成は困難であった。
図１２は、ウェハー断面図と配線抵抗パターンの面内傾向依存性を示す。図中、Ａは良品、Ｂは不良（程度小）、およびＣは不良（測定不能なほど悪い）を示す。ウェハー中央に対して、エッジの高さの違いはエッチングレートで制御できるが、端部の高さは曲率で決まり、コントロールが困難であった。特に、面内均一性でレートが早い端部に対して、中央との高さをウェハー毎にあわせる事は困難であった。
さらに、最新のリソグラフィー装置は、解像度を高める利点がある一方、ＤＯＦマージンが低下するという欠点を依然として有していた。すなわち、半導体装置の製造プロセスにおけるリソグラフィー工程において解像度の向上が要求されるが、高いレンズ開口数（ＮＡ）のリソグラフィーを用いると同時に焦点深度が浅くなるという問題があった。一般に、密集パターンの場合、像コントラストが重要になってくるが、一方、孤立配線などは光強度が得られなくなり、ＤＯＦマージンが低下する問題があった。
一方、デバイスの平坦性の要求があり、また高ＮＡのリソグラフィーツールにおいてレンズの大口径化は大きな負担となり、レンズ周辺の収差が大きな問題となっている。直径３００ｍｍなどのウェハーの大口径化に伴い、フィールドエリアも増加しており、近年ではフィールドサイズは２５ｍｍ程度まで拡大している。このような大口径レンズを作製するために、レンズの球面精度やレンズの透過率なども高精度化している。例えば、レンズ性能の向上要求として、フレアと呼ばれるレンズ内光乱反射を防止や、レンズ周辺のくもり（乱反射）に対する像質改善が必要となっている。このような像質低下によって、特にレンズ周辺の解像度の低下が引き起こされ、さらなる孤立ビアや孤立配線のＤＯＦプロセスンウインドを狭くする傾向が生じていた。
また、ステージにもミクロンレベル以上の精度補正が要求されている（特開２００４−２２１３２３）。しかしながら、多層配線として５層レベルの微細配線を形成するために、配線形成時に行うＣＭＰによる平坦化および１００ｎｍレベルのステージ平坦性精度が要求されるが、作業工程数も膨大であるという問題を有していた。このような問題により、図１３に示すように、ウェハー面内においてパターニング可能な最小寸法のフォーカス位置依存性が中央と端部でずれる傾向にある。
このような問題を解決する方法として、フォーカスと照射量を周辺と中央で変更させて周辺に合わせて露光する方法が提案されていた（特許文献１、図１４）。しかしながら、パターンの微細化が進むにつれて、さらにＤＯＦマージンが低下し、解像度とウェハーの面内均一性を両立させることが困難となっていた。すなわち、照射量を上げると微細加工性が低下する問題が発生する。さらにフォーカスを変動させる方法ではウェハー毎に周辺のフォーカス変動量に対して条件を変更しなければならず、ウェハー毎の設定が複雑であった。
また、特許文献１は、プロセスの不均一性による再加工の量を低減し、半導体製造プロセスにおける歩留まりを向上するものであるが、該文献の方法は同一ウェハー内の面内均一性の改善を目的とするものではなく、依然として、解像度と面内均一性の両立は解決されていなかった。
特表２００４−５１３５２８号公報
また、特許文献１は、プロセスの不均一性による再加工の量を低減し、半導体製造プロセスにおける歩留まりを向上するものであるが、該文献の方法は同一ウェハー内の面内均一性の改善を目的とするものではなく、依然として、解像度と面内均一性の両立は解決されていなかった。
本発明は上記事情に鑑みてなされたものであり、焦点深度マージン低下によってもたらされる弊害を防止しつつ良好な解像度を達成する。
本発明によれば、配線幅１００ｎｍ以下の配線を含む配線パターンを備えた半導体装置の製造方法であって、前記配線パターンを形成するための露光工程において、ウェハー面内露光アパーチャーを同心円に２種類以上変化させて設定し、複数回の露光を行うことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、ウェハー面内露光アパーチャーを同心円に２種類以上変化させて設定し、複数回の露光を行うために、ウェハーの異なる領域において同心円状に異なる照射条件で露光することができる。このような露光により、ウェハー領域に応じて解像度またはＤＯＦマージンを調整することができる。その結果、解像度とＤＯＦマージンのトレードオフのバランスを適宜調整でき、ウェハーの面内均一性を高めることが可能となる。
具体的には、ウェハー周辺部にエッチングにより段差が生じている場合であっても、上記のような方法で照射領域に応じてトレードオフのバランスを変えることにより、ウェハーの面内均一性を良好なものとすることができる。例えば、ウェハーの中心部では解像度に重点を置き、その周辺部ではＤＯＦマージンを優先した露光を行うことで、良好な面内均一性が達成される。
本発明において、ウェハー面内の中央部分を露光する第１の露光工程と、
第１の露光工程に対しウェハー面内露光アパーチャーを同心円に変化させた照明系を用い、前記中央部分の外周部分を露光する第２の露光工程とを含むものとすることができる。
第１の露光工程に対しウェハー面内露光アパーチャーを同心円に変化させた照明系を用い、前記中央部分の外周部分を露光する第２の露光工程とを含むものとすることができる。
ここで、第１の露光工程においてダイポール照明を用い、および第２の露光工程において輪帯照明を用いて露光するようにしてもよい。また、第１の露光工程および第２の露光工程において、同一のマスクを用いて露光を行うこととしてもよい。
また、第２の露光工程において複数の照明系を用いてもよい。
さらに、本発明によれば、第１の露光工程と、第２の露光工程とで、孤立配線または孤立ビアのマスク寸法を変更した同一設計のマスクを用いるとともに、
第一の露光工程においてダイポール照明を用い、第２の露光工程において輪帯照明を用いて露光する、半導体装置の製造方法が提供される。
第一の露光工程においてダイポール照明を用い、第２の露光工程において輪帯照明を用いて露光する、半導体装置の製造方法が提供される。
本発明によれば、良好な解像度を維持しつつ、高い焦点深度マージンが達成でき、リソグラフィの精度に関して面内均一性を高めることができる。
本発明の内容の理解を容易にするため、まず、一般的な２層配線を形成するためのプロセスを説明する。図９は、従来のパターン形成方法の主要工程の断面図である。
まず、図９に示すように、ＣＶＤ法等により半導体基板としてのシリコン基板９０１上にシリコン酸化膜等からなる第１層間絶縁膜９０２を形成した後（図９（ａ））、この第１層間絶縁膜９０２上にフォトリソグラフィー法により、リソグラフィー用レジスト９０３を塗布してパターニングする（図９（ｂ））。さらにドライエッチング技術によりレジストパターンを絶縁膜に転写することにより、所望の位置に配線用溝９０４を形成する（図９（ｃ））。
次に、配線用溝９０４を含む第１層間絶縁膜９０２の全面に銅、アルミニウム等の導体膜９０５を成膜した後（図９（ｄ））、ＣＭＰにより第１層間絶縁膜９０２（図９（ｅ））の表面を平坦化する。この結果、第１層間絶縁膜９０２の所望位置に第１配線９０６が各々ダマシン配線構造で形成される。
銅配線上にＳｉＣなどからなる拡散防止膜１００１を形成し、続いてシリコン酸化膜等からなる第２層間絶縁膜１００２を形成した後（図１０（ａ））、この第２層間絶縁膜をフォトリソグラフィー法により、ビア形成用リソグラフィー用レジスト１００３をパターニングする（図１０（ｂ））。
ここで、従来の工夫として、中央と周辺とで照射量を変更する方法が提案されていた。たとえば、中央部分を１５２Ｊ／ｍ２の照射量とし、外周を１５８Ｊ／ｍ２とする（特許文献１）。
さらにドライエッチング技術によりレジストパターンを絶縁膜に転写することにより、所望の位置にビアパターンを形成する（図１０（ｂ））。
次に、第２層間絶縁膜１００２を全面に銅、アルミニウム等の導体膜１００４を成膜した後（図１０（ｃ））、ＣＭＰにより第２層間絶縁膜１００２（図１０（ｄ））の表面を平坦化する。この結果、第２層間絶縁膜１００２の所望位置にビア１００５が形成される（図１０（ｄ））。
ビアを形成した後、銅配線上にＳｉＣなどからなる拡散防止膜１１０１を形成し、続いてシリコン酸化膜等からなる第３層間絶縁膜１１０２を形成した後（図１１−（ａ））、この第３層間絶縁膜をフォトリソグラフィー法により、第２配線形成用リソグラフィー用レジストをパターニングする。さらにドライエッチング技術によりレジストパターンを絶縁膜に転写することにより、所望の位置に配線用溝１１０３を形成する（図１１（ｂ））。次に、配線用溝１１０３を含む第３層間絶縁膜１１０２の全面に銅、アルミニウム等の導体膜を成膜した後、ＣＭＰにより第３間絶縁膜１１０２の表面を平坦化する。この結果、第３層間絶縁膜１１０２の所望位置に第１配線１１０４が各々ダマシン配線構造に形成される。
以上、従来のパターン形成方法について説明した。この方法では、前述のとおり、焦点深度マージン低下によってもたらされる弊害を防止しつつ良好な解像度を達成することは困難であった。
以上、従来のパターン形成方法について説明した。この方法では、前述のとおり、焦点深度マージン低下によってもたらされる弊害を防止しつつ良好な解像度を達成することは困難であった。
（第１の実施形態）
つづいて、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
つづいて、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本実施形態では、配線幅１００ｎｍ以下の配線を含む配線パターンを形成するための露光工程において、ウェハー面内露光アパーチャーを同心円に２種類以上変化させて設定しつつ複数回の露光を行う。具体的には、ウェハー面内の中央部分を露光する第１の露光工程と、第１の露光工程に対しウェハー面内露光アパーチャーを同心円に変化させた照明系を用い、上記中央部分の外周部分を露光する第２の露光工程とを含むプロセスとする。例えば、第１の露光工程の照明系はダイポール照明とし、第２の露光工程の照明系は輪帯照明とする。
以下、本実施形態のパターン形成方法を適用した半導体装置の製造プロセスについて図面を参照して説明する。
まず、ＣＶＤ法等によりシリコン基板１０１上にシリコン酸化膜等からなる第１層間絶縁膜１０２を形成した後（図１（ａ））、この第１層間絶縁膜をフォトリソグラフィー法により、リソグラフィー用レジスト１０３をパターニングする（図１（ｂ））。
以下、本実施形態のパターン形成方法を適用した半導体装置の製造プロセスについて図面を参照して説明する。
まず、ＣＶＤ法等によりシリコン基板１０１上にシリコン酸化膜等からなる第１層間絶縁膜１０２を形成した後（図１（ａ））、この第１層間絶縁膜をフォトリソグラフィー法により、リソグラフィー用レジスト１０３をパターニングする（図１（ｂ））。
この段階におけるウェハー面内の露光条件を図４に示す。中央部分の第１照明系のダイポール照明に対して、その外側の第２および第３配線露光照明系において、ダイポール照明から通常照明に近い照明系に変更されている。輪帯の比率Ａ：Ｂは第２照明が１：２であり、第３照明が１：１に拡大している。このような照明系とすることにより、露光のマージンを確保することができる。また、第１の露光工程および第２の露光工程において同一のマスクを用いて露光を行うことができる。
つづいて、ドライエッチング技術を用いてレジストパターンを絶縁膜に転写することにより、所望の位置に配線用溝１０４を形成する（図１（ｃ））。
次に、配線用溝１０４を含む第１層間絶縁膜１０２の全面に銅、アルミニウム等の導体膜１０５を成膜した後（図１（ｄ））、ＣＭＰにより第１層間絶縁膜１０２（図１（ｅ））の表面を平坦化する。この結果、第１層間絶縁膜１０２の所望位置に第１配線１０６が各々ダマシン配線構造で形成される（図１（ｅ））。
銅配線上にＳｉＣなどからなる拡散防止膜２０１を形成し、続いてシリコン酸化膜等からなる第２層間絶縁膜２０２を形成した後（図２（ａ））、フォトリソグラフィー法により、ビア形成用リソグラフィー用レジスト２０３をパターニングする（図２（ｂ））。さらにドライエッチング技術によりレジストパターンを絶縁膜に転写することにより、所望の位置にビアパターンを形成する。
次に、第２層間絶縁膜２０２の全面に銅、アルミニウム等の導体膜２０４を成膜した後（図２（ｃ））、ＣＭＰにより第２層間絶縁膜２０２の表面を平坦化する（図２（ｄ））。この結果、第２層間絶縁膜２０２の所望位置にビア２０５が形成される（図２（ｄ））。
ビアを形成した後、銅配線上にＳｉＣなどからなる拡散防止膜３０１を形成し、続いてシリコン酸化膜等からなる第３層間絶縁膜３０２を形成する（図３（ａ））。次いで、この第３層間絶縁膜に配線を形成するための第２配線形成用リソグラフィー用レジストをパターニングする（図３（ｂ））。この段階における第２配線のリソグラフィーの露光条件のウェハー面内の露光系も図１の場合と同様である。すなわち、露光はウェハー面内の中央部分を露光する第１の露光工程と外側部分に第１の露光工程と異なる照明系を用いる第２の露光工程により行うことができる。例えば、第１の露光工程で用いる照明系はダイポール照明であり、第２の露光工程では輪帯照明を用いる。また、第２の露光工程において第２および第３の照明系からなる照明系を用いてもよい。
中央部分の第１照明系のダイポール照明に対し、その外側の第２および第３配線露光照明系において、ダイポール照明から通常照明に近い照明系に変更することにより、露光のマージンを確保することができる。また、第１の露光工程および第２の露光工程において同一のマスクを用いて露光を行うことができる。輪帯の比率は例えば、Ａ：Ｂは第２照明が１：２であり、第３照明が１：１に拡大している。
中央部分の第１照明系のダイポール照明に対し、その外側の第２および第３配線露光照明系において、ダイポール照明から通常照明に近い照明系に変更することにより、露光のマージンを確保することができる。また、第１の露光工程および第２の露光工程において同一のマスクを用いて露光を行うことができる。輪帯の比率は例えば、Ａ：Ｂは第２照明が１：２であり、第３照明が１：１に拡大している。
本実施形態の方法では、中央部と周辺部とで、同一マスクを用いつつ、異なる照明系で露光を行っている。このため、ウェハー中央部と端部間でＤＯＦマージンの差がある場合にも、中央部の解像度を下げることなく、端部において高いＤＯＦマージンを達成することができる。
以上のように本実施形態によれば、良好な解像度を維持しつつ、高い焦点深度マージンが達成でき、リソグラフィの精度に関して面内均一性を高めることができる。
（第２の実施形態）
本実施形態において、第１の実施形態のダイポール条件に合わせたマスクを用いるが、半導体装置の同一層に対して同一設計のマスクを２つ以上用いて露光する。同一設計のマスクとは、同じパターン形状を有するが、寸法のみ異なるマスクをいう。例えば、中央部とその周辺の露光マスクを変更する。すなわち、これらのマスクは、ある一定の距離を隔てた孤立配線または孤立ビアのマスク寸法を変更した同一設計の複数マスクである。
第１の実施形態では、アパーチャーのみを変更するために、異なるビアサイズが存在する場合、ビアサイズが異なって設計されている半導体装置の製造には対応できない。そこで、異なるビアサイズもしくは配線マスクなどに適応する場合は、マスクを変更、例えば、中央部と周辺部分のマスクを変更して露光することが望ましい。
本実施形態において、第１の実施形態のダイポール条件に合わせたマスクを用いるが、半導体装置の同一層に対して同一設計のマスクを２つ以上用いて露光する。同一設計のマスクとは、同じパターン形状を有するが、寸法のみ異なるマスクをいう。例えば、中央部とその周辺の露光マスクを変更する。すなわち、これらのマスクは、ある一定の距離を隔てた孤立配線または孤立ビアのマスク寸法を変更した同一設計の複数マスクである。
第１の実施形態では、アパーチャーのみを変更するために、異なるビアサイズが存在する場合、ビアサイズが異なって設計されている半導体装置の製造には対応できない。そこで、異なるビアサイズもしくは配線マスクなどに適応する場合は、マスクを変更、例えば、中央部と周辺部分のマスクを変更して露光することが望ましい。
この実施形態において、図７に示すように、例えば、設計値に対して中央部は＋４ｎｍ配線マスク幅を大きくしたマスクを用いる。さらに、周辺では＋８ｎｍ配線マスク幅をシフトさせたマスクを用いることができる。
同一設計の複数マスクで、ウェハー面内を同心円に複数の露光系を用いて２回以上露光する。例えば、ウェハー面内の中央部分を第１の露光系としてダイポール照明を用い、その外周を第２および第３露光系として輪帯照明を用いて２回以上露光する。
このように、中央と周辺をマスクと照明系を変更させて露光することにより、最適なプロセスを実現することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記第１の実施形態において、露光はウェハー面内の中央部分を露光する第１の露光工程と外周部分に第１の露光工程と異なる照明系を用いる第２の露光工程により行ったが、第２の露光工程において第２および第３の照明系またはそれ以上からなる照明系を用いてもよい。さらに第３の露光工程を行ってもよい。
また、上記第２の実施形態において、ウェハー面内の中央部分を第１の照明系を用い、その外周を第２の照明形のみを用いて２回以上露光してもよく、または外周を第３のまたはそれ以上の照明系を用いて２回以上露光してもよい。
また、上記第２の実施形態において、ウェハー面内の中央部分を第１の照明系を用い、その外周を第２の照明形のみを用いて２回以上露光してもよく、または外周を第３のまたはそれ以上の照明系を用いて２回以上露光してもよい。
（実施例１）
前記第１の実施形態と同様の方法で露光工程を行った。この段階におけるウェハー面内の露光条件を図４に示す。中央部分の第１の露光工程のダイポール照明に対して、その外側の第２および第３の配線露光工程において、ダイポール照明から通常照明に近い照明系に変更することにより、露光のマージンを確保した。輪帯の比率Ａ：Ｂは第２照明が１：２であり、第３照明は１：１に拡大した。また、すべての露光工程で同一のマスクを用いた。
図５にＤＯＦマージンの最小配線寸法依存性を示す。中央部の第１照明領域と第２照明領域とをオーバーラップさせることにより、ウェハー面内で７０ｎｍ以上の領域でＤＯＦを１００ｎｍ以上ウェハー内で確保できた。本実施例はマスク枚数を増やさないで、周辺と中央部の露光条件を最適化できる優れた特徴を示した。また、図６は本実施例における配線抵抗分布を示すグラフであり、横軸は抵抗、縦軸は累積頻度を表している。
前記第１の実施形態と同様の方法で露光工程を行った。この段階におけるウェハー面内の露光条件を図４に示す。中央部分の第１の露光工程のダイポール照明に対して、その外側の第２および第３の配線露光工程において、ダイポール照明から通常照明に近い照明系に変更することにより、露光のマージンを確保した。輪帯の比率Ａ：Ｂは第２照明が１：２であり、第３照明は１：１に拡大した。また、すべての露光工程で同一のマスクを用いた。
図５にＤＯＦマージンの最小配線寸法依存性を示す。中央部の第１照明領域と第２照明領域とをオーバーラップさせることにより、ウェハー面内で７０ｎｍ以上の領域でＤＯＦを１００ｎｍ以上ウェハー内で確保できた。本実施例はマスク枚数を増やさないで、周辺と中央部の露光条件を最適化できる優れた特徴を示した。また、図６は本実施例における配線抵抗分布を示すグラフであり、横軸は抵抗、縦軸は累積頻度を表している。
（実施例２）
上記第２の実施形態と同様の方法で露光工程を行った。本実施例では、実施例１のダイポール条件に合わせたマスクを用いて、周辺と中央部の露光マスクを変更した。図７に示すように、設計値に対して、中央部は＋４ｎｍマスク寸法を大きくしたマスクを用いた。さらに、周辺では＋８ｎｍマスク寸法をシフトさせたマスクを用いた。
上記第２の実施形態と同様の方法で露光工程を行った。本実施例では、実施例１のダイポール条件に合わせたマスクを用いて、周辺と中央部の露光マスクを変更した。図７に示すように、設計値に対して、中央部は＋４ｎｍマスク寸法を大きくしたマスクを用いた。さらに、周辺では＋８ｎｍマスク寸法をシフトさせたマスクを用いた。
図８に、周辺でマスク寸法をシフトさせた場合のウェハー中央部とウェハー端部のＣＤ寸法を示す。この方法は、マスク寸法を照明系に合わせることにより、照明系の変更による寸法変動を正確に補正する必要性が発生するものの、実施例１のように周辺における寸法変動を伴わないという優れた効果を有した。
１０１ シリコン基板（半導体基板）
１０２ 第１層間絶縁膜
１０３ リソグラフィー用レジスト
１０４ 配線用溝
１０５ 導体膜
１０６ 第１配線
２０１ 拡散防止膜
２０２ 第２層間絶縁膜
２０３ ビア形成用リソグラフィー用レジスト
２０４ 導体膜
２０５ ビア
３０１ 拡散防止膜
３０２ 第３層間絶縁膜
３０３ 配線用溝
３０４ 第２配線
９０１ シリコン基板（半導体基板）
９０２ 第１層間絶縁膜
９０３ リソグラフィー用レジスト
９０４ 配線用溝
９０５ 導体膜
９０６ 第１配線
１００１ 拡散防止膜
１００２ 第２層間絶縁膜
１００３ ビア形成用リソグラフィー用レジスト
１００４ 導体膜
１００５ ビア
１１０１ 拡散防止膜
１１０２ 第３層間絶縁膜
１１０３ 配線用溝
１１０４ 第２配線
１２０１ 基板
１０２ 第１層間絶縁膜
１０３ リソグラフィー用レジスト
１０４ 配線用溝
１０５ 導体膜
１０６ 第１配線
２０１ 拡散防止膜
２０２ 第２層間絶縁膜
２０３ ビア形成用リソグラフィー用レジスト
２０４ 導体膜
２０５ ビア
３０１ 拡散防止膜
３０２ 第３層間絶縁膜
３０３ 配線用溝
３０４ 第２配線
９０１ シリコン基板（半導体基板）
９０２ 第１層間絶縁膜
９０３ リソグラフィー用レジスト
９０４ 配線用溝
９０５ 導体膜
９０６ 第１配線
１００１ 拡散防止膜
１００２ 第２層間絶縁膜
１００３ ビア形成用リソグラフィー用レジスト
１００４ 導体膜
１００５ ビア
１１０１ 拡散防止膜
１１０２ 第３層間絶縁膜
１１０３ 配線用溝
１１０４ 第２配線
１２０１ 基板
Claims (6)
- 配線幅１００ｎｍ以下の配線を含む配線パターンを備えた半導体装置の製造方法であって、前記配線パターンを形成するための露光工程において、ウェハー面内露光アパーチャーを同心円に２種類以上変化させて設定し、複数回の露光を行うことを特徴とする半導体装置の製造方法。
- 前記露光工程は、
ウェハー面内の中央部分を露光する第１の露光工程と、
第１の露光工程に対し前記ウェハー面内露光アパーチャーを同心円に変化させた照明系を用い、前記中央部分の外周部分を露光する第２の露光工程と
を含むことを特徴とする請求項１記載の半導体装置の製造方法。 - 前記第１の露光工程においてダイポール照明を用い、および前記第２の露光工程において輪帯照明を用いて露光する請求項２記載の半導体装置の製造方法。
- 前記第１の露光工程および前記第２の露光工程において、同一のマスクを用いて露光を行う、請求項２記載の半導体装置の製造方法。
- 前記第２の露光工程において複数の照明系を用いる、請求項２記載の半導体装置の製造方法。
- 前記第１の露光工程と、前記第２の露光工程とで、孤立配線または孤立ビアのマスク寸法を変更した同一設計のマスクを用いるとともに、
前記第一の露光工程においてダイポール照明を用い、前記第２の露光工程において輪帯照明を用いて露光する、請求項２記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006247286A JP2008071838A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置の製造方法 |
| US11/853,038 US20080285006A1 (en) | 2006-09-12 | 2007-09-11 | Method of manfacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006247286A JP2008071838A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008071838A true JP2008071838A (ja) | 2008-03-27 |
Family
ID=39293194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006247286A Pending JP2008071838A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080285006A1 (ja) |
| JP (1) | JP2008071838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014509785A (ja) * | 2011-03-02 | 2014-04-21 | 日本テキサス・インスツルメンツ株式会社 | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064788A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置の製造方法と露光用マスク |
| JPH10256114A (ja) * | 1997-03-10 | 1998-09-25 | Sony Corp | フォトレジスト膜のパターン形成方法 |
| JPH10270320A (ja) * | 1997-03-25 | 1998-10-09 | Sony Corp | 露光装置および露光方法 |
| JP2000049076A (ja) * | 1998-07-30 | 2000-02-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2001126983A (ja) * | 1999-09-29 | 2001-05-11 | Asm Lithography Bv | リソグラフィー方法および装置 |
| JP2003203837A (ja) * | 2001-12-28 | 2003-07-18 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
| JP2004513528A (ja) * | 2000-11-09 | 2004-04-30 | インフィネオン テクノロジース エスシー３００ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト | 半導体ウェハを露光する方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231619A (ja) * | 2000-11-29 | 2002-08-16 | Nikon Corp | 照明光学装置および該照明光学装置を備えた露光装置 |
| WO2003102696A2 (en) * | 2002-05-29 | 2003-12-11 | Massachusetts Institute Of Technology | A method for photolithography using multiple illuminations and a single fine feature mask |
| EP1467252A1 (en) * | 2003-04-07 | 2004-10-13 | ASML Netherlands B.V. | Device manufacturing method and mask set for use in the method |
| JP5106747B2 (ja) * | 2004-10-27 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | パターン形成方法、半導体装置の製造方法及び露光用マスクセット |
| KR100604941B1 (ko) * | 2005-06-15 | 2006-07-28 | 삼성전자주식회사 | 변형 조명을 구현하는 포토마스크, 제조방법 및 이를이용한 패턴 형성방법 |
| US7666576B2 (en) * | 2006-06-07 | 2010-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exposure scan and step direction optimization |
-
2006
- 2006-09-12 JP JP2006247286A patent/JP2008071838A/ja active Pending
-
2007
- 2007-09-11 US US11/853,038 patent/US20080285006A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064788A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置の製造方法と露光用マスク |
| JPH10256114A (ja) * | 1997-03-10 | 1998-09-25 | Sony Corp | フォトレジスト膜のパターン形成方法 |
| JPH10270320A (ja) * | 1997-03-25 | 1998-10-09 | Sony Corp | 露光装置および露光方法 |
| JP2000049076A (ja) * | 1998-07-30 | 2000-02-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2001126983A (ja) * | 1999-09-29 | 2001-05-11 | Asm Lithography Bv | リソグラフィー方法および装置 |
| JP2004513528A (ja) * | 2000-11-09 | 2004-04-30 | インフィネオン テクノロジース エスシー３００ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト | 半導体ウェハを露光する方法 |
| JP2003203837A (ja) * | 2001-12-28 | 2003-07-18 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014509785A (ja) * | 2011-03-02 | 2014-04-21 | 日本テキサス・インスツルメンツ株式会社 | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー |
| JP2014510403A (ja) * | 2011-03-02 | 2014-04-24 | 日本テキサス・インスツルメンツ株式会社 | ハイブリッドピッチ分割パターン分割リソグラフィプロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080285006A1 (en) | 2008-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7666577B2 (en) | Method for forming pattern | |
| US7202148B2 (en) | Method utilizing compensation features in semiconductor processing | |
| US7811720B2 (en) | Utilizing compensation features in photolithography for semiconductor device fabrication | |
| US6852453B2 (en) | Fabrication method for semiconductor hole | |
| JP2000206667A (ja) | フォトマスク及びフォトマスクを用いた露光方法 | |
| JP2009111329A (ja) | 半導体素子の微細パターン形成方法 | |
| EP1752825B1 (en) | Lithography Masks and Methods | |
| US20100227444A1 (en) | Mask, method for manufacturing the same, and method for manufacturing semiconductor device | |
| JP2014135417A (ja) | パターンの形成方法、それを用いた物品の製造方法 | |
| JP4345821B2 (ja) | 露光用マスク及びパターン形成方法 | |
| US7494748B2 (en) | Method for correction of defects in lithography masks | |
| JP4190227B2 (ja) | フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法 | |
| JP2005150494A (ja) | 半導体装置の製造方法 | |
| US6656667B2 (en) | Multiple resist layer photolithographic process | |
| JP2008172249A (ja) | 半導体集積回路装置の製造方法 | |
| JP2008071838A (ja) | 半導体装置の製造方法 | |
| US6620564B2 (en) | Method for patterning semiconductors through adjustment of image peak side lobes | |
| JP5120100B2 (ja) | 半導体装置の製造方法及びレチクルの形成方法 | |
| US20070069387A1 (en) | Semiconductor device and method of forming the same | |
| JP2008058961A (ja) | リソグラフィプロセスにおけるレジストの限界寸法の変動の修正 | |
| JP2006189749A (ja) | 多重透過位相マスクおよびその製造方法 | |
| JPH09288346A (ja) | フォトマスク | |
| IL178857A (en) | System and method for photolithography in the production of semiconductors | |
| JP2004095898A (ja) | 半導体装置の製造方法 | |
| US20060292885A1 (en) | Layout modification to eliminate line bending caused by line material shrinkage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120131 |