JP2014510403A - ハイブリッドピッチ分割パターン分割リソグラフィプロセス - Google Patents
ハイブリッドピッチ分割パターン分割リソグラフィプロセス Download PDFInfo
- Publication number
- JP2014510403A JP2014510403A JP2013556653A JP2013556653A JP2014510403A JP 2014510403 A JP2014510403 A JP 2014510403A JP 2013556653 A JP2013556653 A JP 2013556653A JP 2013556653 A JP2013556653 A JP 2013556653A JP 2014510403 A JP2014510403 A JP 2014510403A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- interconnect
- parallel
- root
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 238000001459 lithography Methods 0.000 title 1
- 238000005286 illumination Methods 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 9
- 230000005855 radiation Effects 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- -1 silicon carbide nitride Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Wire Bonding (AREA)
Abstract
Description
Claims (17)
- 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成するステップ、
前記誘電体層内に或るピッチ距離を有する複数の平行ルートトラックを画定するステップ、
前記複数の平行ルートトラックの第1のルートトラックに位置する第1のリードパターンを含む、第1の相互接続パターンを前記複数の平行ルートトラックに形成するステップ、
前記第1のルートトラックに直接隣接する前記複数の平行ルートトラックの第2のルートトラックに位置する第2のリードパターンを含む、第2の相互接続パターンを前記複数の平行ルートトラックに形成するステップ、
前記第1のルートトラックに位置する第3のリードパターンを含む、第3の相互接続パターンを前記複数の平行ルートトラックに形成するステップであって、前記第3のリードパターンが、前記第1のリードパターンと前記第2のリードパターンとの間のスペースの1と1/2倍未満の距離第1のルートトラックの前記第1のリードパターンから離れ、
前記第1の相互接続パターン、前記第2の相互接続パターン、及び前記第3の相互接続パターンが、前記複数の平行ルートトラックの交互の事例でパターンを分解することができ、前記複数の平行ルートトラックの直接隣接する事例でパターンを分解することができない、ダイポール照明源を有する3つの別個のフォトリソグラフィプロセスを用いて形成される、ステップ、及び
前記第1の相互接続パターン、前記第2の相互接続パターン、及び前記第3の相互接続パターンにより画定されるように前記誘電体層に金属相互接続ラインを形成するステップ、
を含むプロセス。 - 請求項1に記載のプロセスであって、前記ダイポール照明源が193ナノメートルの放射を提供し、前記複数の平行ルートトラックの前記ピッチ距離が40〜42ナノメートルである、プロセス。
- 請求項1に記載のプロセスであって、前記第1のリードパターンが、前記第3のリードパターンから前記距離の、前記第1のルートトラックのポイントで終端するプロセス。
- 請求項1に記載のプロセスであって、前記第1のリードパターンが、前記第3のリードパターンから前記距離の、前記第1のルートトラックのポイントで分岐してクロスオーバーを形成する、プロセス。
- 請求項4に記載のプロセスであって、前記クロスオーバーが前記第1のルートトラックから前記第2のルートトラックの反対側の第3のルートトラックまで延びる、プロセス。
- 請求項4に記載のプロセスであって、前記クロスオーバーの前記第1のルートトラックに平行な最小幅が前記ピッチ距離をより大きい、プロセス。
- 請求項4に記載のプロセスであって、前記クロスオーバーの前記第1のルートトラックに平行な最小幅が前記ピッチ距離の2/3未満である、プロセス。
- 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成するステップ、
前記誘電体層に第1のルートトラック、第2のルートトラック、及び第3のルートトラックを含む複数の平行ルートトラックを画定するステップであって、前記第2のルートトラックが前記第1のルートトラック及び前記第3のルートトラックに直接隣接し、前記複数の平行ルートトラックが或るピッチ距離を有する、ステップ、
第1のリードパターンを含む複数の第1の露光エリアを生成する第1の相互接続パターンを形成するステップであって、前記第1のリードパターンが前記第2のルートトラックの第1の部分に位置するステップ、
前記複数の第1の露光エリアに複数の第1の相互接続トレンチを形成するように第1のトレンチエッチプロセスを実行するステップ、
第2のリードパターンを含む複数の第2の露光エリアを生成する第2の相互接続パターンを形成するステップであって、前記第2のリードパターンが、前記第1のルートトラックの前記第1の部分に隣接する前記第3のルートトラックの第1の部分に位置するステップ、
前記複数の第2の露光エリアに複数の第2の相互接続トレンチを形成するように第2のトレンチエッチプロセスを実行するステップ、
前記第2のルートトラックに位置する第3のリードパターンを含む複数の第3の露光エリアを生成する第3の相互接続パターンを形成するステップであって、前記第3のリードパターンが、前記第1のリードパターンと前記第2のリードパターンとの間のスペースの1と1/2倍未満の距離前記第1のリードパターンから離れ、
前記第1の相互接続パターン、前記第2の相互接続パターン、及び前記第3の相互接続パターンが、前記複数の平行ルートトラックの交互の事例でパターンを分解することができ、前記複数の平行ルートトラックの直接隣接する事例でパターンを分解することができない、ダイポール照明源を有する3つの別個のフォトリソグラフィプロセスを用いて形成される、ステップ、
前記複数の第3の露光エリアに複数の第3の相互接続トレンチを形成するように第3のトレンチエッチプロセスを実行するステップ、及び、
前記第1の相互接続トレンチ、前記第2の相互接続トレンチ、及び前記第3の相互接続トレンチに金属相互接続ラインを形成するステップ、
を含むプロセス。 - 請求項8に記載のプロセスであって、前記第1のルートトラックの隣接する第1の部分に第1の露光領域が形成されないプロセス。
- 請求項9に記載のプロセスであって、前記複数の第2の露光エリアが、前記第1のルートトラックの前記隣接する第1の部分に位置する第4のリードパターンを含む、プロセス。
- 請求項8に記載のプロセスであって、前記第1のリードパターンが第1のポイントで終端するプロセス。
- 請求項8に記載のプロセスであって、前記第1のリードパターンが第1のポイントで分岐するプロセス。
- 請求項12に記載のプロセスであって、前記第1のリードパターンが分岐してクロスオーバーを形成するプロセス。
- 請求項8に記載のプロセスであって、前記ダイポール照明源が193ナノメートルの放射を提供し、前記ピッチ距離が40〜42ナノメートルである、プロセス。
- 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成するステップ、
前記誘電体層に或るピッチ距離を有する複数の平行ルートトラックを画定するステップ、
前記複数の平行ルートトラックに複数の第1の露光エリアを生成する第1の相互接続パターンを形成するステップであって、前記第1の露光エリアの各々が、前記ピッチ距離より大きい距離、前記複数の第1の露光エリアの全ての他の事例から物理的に離れるステップ、
前記複数の第1の露光エリアに第1の複数のトレンチを形成するように第1のトレンチエッチプロセスを実行するステップ、
前記複数の平行ルートトラックに複数の第2の露光エリアを生成する第2の相互接続パターンを形成するステップであって、前記第2の露光エリアの各々が前記ピッチ距離より大きい距離、前記複数の第2の露光エリアの全ての他の事例から物理的に離れるステップ、
前記複数の第2の露光エリアに第2の複数のトレンチを形成するように第2のトレンチエッチプロセスを実行するステップ、
前記複数の平行ルートトラックに複数の第3の露光エリアを生成する第3の相互接続パターンを形成するステップであって、前記複数の第3の露光エリアのサブセットの各々が、前記平行ルートトラックの相互接続パターンの隣接する事例間のスペースの1と1/2倍未満の横方向距離、対応する第1の露光エリアから離れ、前記第3の露光エリアの各々が、前記ピッチ距離より大きい距離、前記複数の第3の露光エリアの他の全ての事例から物理的に離れ、
前記第1の相互接続パターン、前記第2の相互接続パターン、及び前記第3の相互接続パターンが、前記複数の平行ルートトラックの交互の事例でパターンを分解することができ、前記複数の平行ルートトラックの直接隣接する事例でパターンを分解することができない、ダイポール照明源を有する3つの別個のフォトリソグラフィプロセスを用いて形成される、ステップ、
前記複数の第3の露光エリアに第3の複数のトレンチを形成するように第3のトレンチエッチプロセスを実行するステップ、及び、
前記第1の複数の相互接続トレンチ、前記第2の複数の相互接続トレンチ、及び前記第3の複数の相互接続トレンチに金属相互接続ラインを形成するステップ、
を含むプロセス。 - 請求項15に記載のプロセスであって、前記複数の第2の露光エリアのサブセットが、対応する第1の露光領域に直接隣接する前記複数の平行ルートトラックの事例にそれぞれ位置する、プロセス。
- 請求項15に記載のプロセスであって、前記照明源が193ナノメートルの放射を提供し、前記平行ルートトラックの前記ピッチ距離が40〜42ナノメートルである、プロセス。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161448447P | 2011-03-02 | 2011-03-02 | |
US201161448451P | 2011-03-02 | 2011-03-02 | |
US201161448423P | 2011-03-02 | 2011-03-02 | |
US201161448437P | 2011-03-02 | 2011-03-02 | |
US61/448,437 | 2011-03-02 | ||
US61/448,447 | 2011-03-02 | ||
US61/448,423 | 2011-03-02 | ||
US61/448,451 | 2011-03-02 | ||
US13/410,145 US8372743B2 (en) | 2011-03-02 | 2012-03-01 | Hybrid pitch-split pattern-split lithography process |
US13/410,145 | 2012-03-01 | ||
PCT/US2012/027554 WO2012119105A2 (en) | 2011-03-02 | 2012-03-02 | Hybrid pitch-split pattern-split litrography process |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014510403A true JP2014510403A (ja) | 2014-04-24 |
JP2014510403A5 JP2014510403A5 (ja) | 2015-04-23 |
JP6134652B2 JP6134652B2 (ja) | 2017-05-24 |
Family
ID=46758517
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556909A Active JP6140616B2 (ja) | 2011-03-02 | 2012-03-02 | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー |
JP2013556653A Active JP6134652B2 (ja) | 2011-03-02 | 2012-03-02 | ハイブリッドピッチ分割パターン分割リソグラフィプロセス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556909A Active JP6140616B2 (ja) | 2011-03-02 | 2012-03-02 | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP6140616B2 (ja) |
WO (2) | WO2012119098A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583609B2 (en) * | 2013-03-25 | 2017-02-28 | Texas Instruments Incorporated | MOS transistor structure and method of forming the structure with vertically and horizontally-elongated metal contacts |
TWI721231B (zh) * | 2016-11-16 | 2021-03-11 | 日商東京威力科創股份有限公司 | 次解析度基板圖案化方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154646A (ja) * | 1998-09-24 | 1999-06-08 | Nikon Corp | 露光方法および露光装置 |
JP2006303541A (ja) * | 2006-07-28 | 2006-11-02 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2007294500A (ja) * | 2006-04-21 | 2007-11-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2008065320A (ja) * | 2006-08-14 | 2008-03-21 | Asml Masktools Bv | 回路パターンを複数の回路パターンに分離する装置および方法 |
JP2008071838A (ja) * | 2006-09-12 | 2008-03-27 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2008146038A (ja) * | 2006-11-14 | 2008-06-26 | Asml Masktools Bv | Dptプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置 |
JP2008311502A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | パターン形成方法 |
JP2010153872A (ja) * | 2008-12-24 | 2010-07-08 | Samsung Electronics Co Ltd | 半導体素子及び半導体素子のパターン形成方法 |
JP2010199462A (ja) * | 2009-02-27 | 2010-09-09 | Hitachi High-Technologies Corp | パターン測定装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561317A (en) * | 1990-08-24 | 1996-10-01 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor devices |
JP4109944B2 (ja) * | 2002-09-20 | 2008-07-02 | キヤノン株式会社 | 固体撮像装置の製造方法 |
US7681171B2 (en) * | 2005-04-12 | 2010-03-16 | Asml Masktooks B.V. | Method, program product and apparatus for performing double exposure lithography |
US7824842B2 (en) * | 2005-10-05 | 2010-11-02 | Asml Netherlands B.V. | Method of patterning a positive tone resist layer overlaying a lithographic substrate |
EP1843202B1 (en) * | 2006-04-06 | 2015-02-18 | ASML Netherlands B.V. | Method for performing dark field double dipole lithography |
KR100861363B1 (ko) * | 2006-07-21 | 2008-10-01 | 주식회사 하이닉스반도체 | 이중 노광을 위한 패턴분할 방법 |
JP5218227B2 (ja) * | 2008-12-12 | 2013-06-26 | 信越化学工業株式会社 | パターン形成方法 |
-
2012
- 2012-03-02 WO PCT/US2012/027534 patent/WO2012119098A2/en active Application Filing
- 2012-03-02 WO PCT/US2012/027554 patent/WO2012119105A2/en active Application Filing
- 2012-03-02 JP JP2013556909A patent/JP6140616B2/ja active Active
- 2012-03-02 JP JP2013556653A patent/JP6134652B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154646A (ja) * | 1998-09-24 | 1999-06-08 | Nikon Corp | 露光方法および露光装置 |
JP2007294500A (ja) * | 2006-04-21 | 2007-11-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006303541A (ja) * | 2006-07-28 | 2006-11-02 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2008065320A (ja) * | 2006-08-14 | 2008-03-21 | Asml Masktools Bv | 回路パターンを複数の回路パターンに分離する装置および方法 |
JP2008071838A (ja) * | 2006-09-12 | 2008-03-27 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2008146038A (ja) * | 2006-11-14 | 2008-06-26 | Asml Masktools Bv | Dptプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置 |
JP2008311502A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | パターン形成方法 |
JP2010153872A (ja) * | 2008-12-24 | 2010-07-08 | Samsung Electronics Co Ltd | 半導体素子及び半導体素子のパターン形成方法 |
JP2010199462A (ja) * | 2009-02-27 | 2010-09-09 | Hitachi High-Technologies Corp | パターン測定装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2012119105A3 (en) | 2012-11-15 |
JP6134652B2 (ja) | 2017-05-24 |
JP6140616B2 (ja) | 2017-05-31 |
WO2012119098A3 (en) | 2012-11-08 |
WO2012119105A2 (en) | 2012-09-07 |
JP2014509785A (ja) | 2014-04-21 |
WO2012119098A2 (en) | 2012-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8372743B2 (en) | Hybrid pitch-split pattern-split lithography process | |
US8575020B2 (en) | Pattern-split decomposition strategy for double-patterned lithography process | |
US20140083972A1 (en) | Pattern forming method | |
US20150170975A1 (en) | Elongated contacts using litho-freeze-litho-etch process | |
US20130264675A1 (en) | Apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography | |
US8716133B2 (en) | Three photomask sidewall image transfer method | |
US9024450B2 (en) | Two-track cross-connect in double-patterned structure using rectangular via | |
TWI658493B (zh) | 使用半雙向圖案化形成半導體裝置的方法以及島構件 | |
JP2008300740A (ja) | 半導体装置の製造方法 | |
JP2006286932A (ja) | 半導体装置の製造方法 | |
US8461038B2 (en) | Two-track cross-connects in double-patterned metal layers using a forbidden zone | |
CN101136318A (zh) | 用于制造半导体集成电路器件的方法 | |
TW201816846A (zh) | 自動對準雙重間隙壁圖案化製程 | |
JP2011238782A (ja) | パターン形成方法 | |
US8633108B1 (en) | Dual damascene process | |
US9379056B2 (en) | Semiconductor structure and method for manufacturing the same | |
US9543502B2 (en) | Small pitch and high density contact array | |
JP6134652B2 (ja) | ハイブリッドピッチ分割パターン分割リソグラフィプロセス | |
US7339272B2 (en) | Semiconductor device with scattering bars adjacent conductive lines | |
US9147601B2 (en) | Method of forming via hole | |
US11527406B2 (en) | Trench etching process for photoresist line roughness improvement | |
US8709947B2 (en) | Method for forming pattern | |
US20150170962A1 (en) | Metal on elongated contacts | |
US10366900B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20030052665A (ko) | 나노 크기의 스페이스 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160810 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6134652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |