TWI658493B - 使用半雙向圖案化形成半導體裝置的方法以及島構件 - Google Patents

使用半雙向圖案化形成半導體裝置的方法以及島構件 Download PDF

Info

Publication number
TWI658493B
TWI658493B TW106128576A TW106128576A TWI658493B TW I658493 B TWI658493 B TW I658493B TW 106128576 A TW106128576 A TW 106128576A TW 106128576 A TW106128576 A TW 106128576A TW I658493 B TWI658493 B TW I658493B
Authority
TW
Taiwan
Prior art keywords
group
lines
hard mask
mask layer
island members
Prior art date
Application number
TW106128576A
Other languages
English (en)
Other versions
TW201833988A (zh
Inventor
荻野淳
Original Assignee
格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格芯（美國）集成電路科技有限公司 filed Critical 格芯（美國）集成電路科技有限公司
Publication of TW201833988A publication Critical patent/TW201833988A/zh
Application granted granted Critical
Publication of TWI658493B publication Critical patent/TWI658493B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

本發明揭示一種使用半雙向圖案化來製造積體電路裝置之裝置及方法。一種方法，包括例如：取得一中間半導體裝置，其具有一介電層、一第一硬光罩層、一第二硬光罩層、一第三硬光罩層以及一微影堆疊；將一第一組線條圖案化；在該第一組線條之間將一第二組線條圖案化；蝕刻來定義該等第一組和第二組線條的組合；沉積一第二微影堆疊；圖案化一組島構件；蝕刻來定義該組島構件，留下一OPL；在該OPL上方沉積一隔板；蝕刻該隔板，留下一垂直組隔板；以及使用該第三硬光罩層以及該組垂直隔板當成光罩來蝕刻該第二硬光罩層。

Description

使用半雙向圖案化形成半導體裝置的方法以及島構件
本發明係關於半導體裝置的製造方法，尤其係關於使用含關鍵間隙控制的半雙向圖案化的方法。
針對64奈米(nm)和以下間距的節點，尤其是7nm節點，在節點內的自對準雙圖案化(self-aligned double patterning，簡稱SADP)呈現挑戰，例如由於連接的能力，使電力軌(power rails)面臨挑戰，例如金屬1、2和3區域需要更高的金屬定位方向性，並且結果成為像是「訂書針」而非傳統「軌道」。有限的圖案變化無法讓該等節點的適當間隔與圖案化來控制該末端結構。
因此，業界亟需發展以半雙向圖案化製造節點的方法。
通過本發明克服了先前技術的缺點並且提供額外優點，在一態樣中，一種方法包括例如：取得一中間半導體裝置，其具有一介電層、一第一硬光罩層、一第二硬光罩層、一第三硬光罩層以及一微影堆疊；往一第一方向內將一第一組線條圖案化；在該第一組線條之間往該第一方向將一第二組線條圖案化；蝕刻該微影堆疊，在該第三硬光罩層內界定該第 一組線條與該第二組線條的組合；在該第二硬光罩層與該第三硬光罩層上方沉積一第二微影堆疊；圖案化一組島構件；蝕刻該第二微影堆疊來在該第三硬光罩層內界定該組島構件，將一光學平坦化層(optical planarization layer，簡稱OPL)留在未蝕刻該組島構件的該第三硬光罩層上方；在該組島構件內該OPL上方以及該第二硬光罩層上方沉積一隔板；蝕刻該隔板，留下襯在該組島構件上的一組垂直隔板；移除該OPL；以及使用該第三硬光罩層以及該組垂直隔板當成光罩來蝕刻該第二硬光罩層。
在另一個態樣中，提供一中間半導體裝置，其包括例如：一介電層；一第一硬光罩層；一組氮化物線條，其在一第一方向內的週期性寬度大約15nm至大約35nm；以及一組在一第二方向內連接氮化物線條，其中該組連接氮化物線條的寬度小於該組氮化物線條的寬度。
200‧‧‧中間半導體裝置
205‧‧‧介電層
210‧‧‧第一硬光罩層
215‧‧‧第二硬光罩層
220‧‧‧第三硬光罩層
225‧‧‧微影堆疊
230‧‧‧光學平坦化層
235‧‧‧SiON層
240‧‧‧底部抗反射塗佈層
245‧‧‧光阻層
250‧‧‧第一組線條
255‧‧‧第二組線條
260‧‧‧第三組線條(島構件)
265‧‧‧隔板
270‧‧‧垂直隔板
325‧‧‧新的微影堆疊
525‧‧‧第二微影堆疊
630‧‧‧光學平坦化層
950‧‧‧氮化物線條
960‧‧‧連接氮化物線條
在本說明書總結上特別指出本發明的一或多個態樣，並在申請專利範圍內當成例示提出。從下列參考附圖的詳細說明中，將會瞭解本發明的上列與其他目的、特色和優點，其中：圖1根據本發明的一或多個態樣，說明用於形成中間半導體互連結構的方法之一個具體實施例；圖2A根據本發明的一或多個態樣，說明具有一介電層、一第一硬光罩層、一第二硬光罩層、一第三硬光罩層以及繪製第一組線條圖案的一微影堆疊之中間半導體互連結構的一個具體實施例俯視圖；圖2B根據本發明的一或多個態樣，說明圖2A中該結構的一橫截面高度等距三維視圖；圖3A根據本發明的一或多個態樣，說明在將第二組線條圖案化之後，圖2A的該結構；圖3B根據本發明的一或多個態樣，說明圖3A中該結構的 一橫截面高度等距三維視圖；圖4A根據本發明的一或多個態樣，在蝕刻該微影堆疊來在該第三硬光罩層內定義該第一和第二組線條之組合之後，說明圖3A之結構；圖4B根據本發明的一或多個態樣，說明圖4A中該結構的一橫截面高度等距三維視圖；圖5A根據本發明的一或多個態樣，在沉積一第二微影堆疊以及將一組島構件圖案化之後，說明圖4A的該結構；圖5B根據本發明的一或多個態樣，說明圖5A中該結構的一橫截面高度等距三維視圖；圖6A根據本發明的一或多個態樣，在蝕刻該第二微影堆疊來在該第三硬光罩層內定義該組島構件，在該第三硬光罩層上方未蝕刻該組島構件之處留下一OPL之後，說明圖5A的該結構；圖6B根據本發明的一或多個態樣，說明圖6A中該結構的一橫截面高度等距三維視圖；圖7A根據本發明的一或多個態樣，在該OPL以及該組島構件內該第二硬光罩層上方沉積一隔板並蝕刻該隔板之後，說明圖6A的該結構；圖7B根據本發明的一或多個態樣，說明圖7A中該結構的一橫截面高度等距三維視圖；圖7C根據本發明的一或多個態樣，在蝕刻該隔板之後，說明圖7B的該結構；圖8A根據本發明的一或多個態樣，在移除該OPL之後，說明圖7C的該結構；圖8B根據本發明的一或多個態樣，說明圖8A中該結構的一橫截面高度等距三維視圖； 圖9A根據本發明的一或多個態樣，在使用該第三硬光罩層和該組垂直隔板當成一光罩來蝕刻該第二硬光罩層之後，說明圖8A之結構；圖9B根據本發明的一或多個態樣，說明圖9A中該結構的一橫截面高度等距三維視圖；圖10根據本發明的一或多個態樣，說明用於排列在不同方向內一替代單元並具有一介電層、一第一硬光罩層、一第二硬光罩層、一第三硬光罩層以及繪製第一組線條圖案的一微影堆疊之中間半導體互連結構的一個具體實施例俯視圖；圖11根據本發明的一或多個態樣，在將第二組線條圖案化之後，說明圖10的該結構；圖12根據本發明的一或多個態樣，在蝕刻該微影堆疊來在該第三硬光罩層內定義該第一和第二組線條之組合之後，說明圖11之結構；圖13根據本發明的一或多個態樣，在沉積一第二微影堆疊以及將一組塊體形島構件圖案化之後，說明圖12的該結構；圖14根據本發明的一或多個態樣，在蝕刻該第二微影堆疊來在該第三硬光罩層內定義該組島構件，在該第三硬光罩層上方未蝕刻該組島構件之處留下一OPL之後，說明圖13的該結構；圖15根據本發明的一或多個態樣，在該OPL以及該組島構件內該第二硬光罩層上方沉積一隔板並蝕刻該隔板之後，說明圖14的該結構；圖16根據本發明的一或多個態樣，在移除該OPL之後，說明圖15的該結構；以及圖17根據本發明的一或多個態樣，在使用該第三硬光罩層和該組垂直隔板當成一光罩來蝕刻該第二硬光罩層之後，說明圖16之結構。
底下參考該等附圖內所例示該等非限制具體實施例，更詳細解釋本發明態樣及其特定特徵、優點和細節。已省略熟知的材料、製造工具、處理技術等等之說明，以免非必要地模糊本發明的焦點。然而應了解，指示本發明具體實施例的詳細說明和特定範例雖然僅僅是為了說明而給出，但並不受限於此。從本揭露當中，所屬技術領域具通常知識者將瞭解在本發明概念的精神及/或範疇內之許多替代、修改、增加及/或配置。另請注意，底下參考該等圖式(為了方面了解並未依照比例繪製)，其中在不同圖式內使用相同參考編號代表相同或類似組件。
一般來說，本文揭示提供超過上述優點的特定積體電路、現有的半導體裝置以及製程。有利的是，本文所揭示的該積體電路裝置製程提供給利用半雙向圖案化方法的獨特結構。
在一個態樣中，在如圖1所示的一個具體實施例內，根據本發明一或多個態樣的一積體電路裝置形成處理可包括例如：取得一中間半導體互連裝置，其具有一介電層、一第一硬光罩層、一第二硬光罩層、一第三硬光罩層以及一微影堆疊100；往一第一方向內將一第一組線條圖案化105；在該第一組線條之間往該第一方向將一第二組線條圖案化110；蝕刻該微影堆疊，在該第三硬光罩層內界定該第一組線條與該第二組線條的組合115；在該第二硬光罩層與該第三硬光罩層上方沉積一第二微影堆疊120；往一第二方向將與該第一組和第二組線條垂直的一第三組線條圖案化125；蝕刻該第二微影堆疊來在該第三硬光罩層內界定該第三組線條，將一OPL留在未蝕刻該第三組線條的該第三硬光罩層之上130；在該第三組線條內該OPL上方以及該第二硬光罩層上方沉積一隔板135；蝕刻該隔板，留下襯在該第三組線條上的一組垂直隔板140；移除該OPL 145；以及使用該第三硬光罩層以及該組垂直隔板當成光罩來蝕刻該第二硬光罩層150。
圖2至圖9係根據本發明的一或多個態樣，僅藉由範例，說 明半導體裝置形成處理一部分以及中間半導體結構一部分的一個詳細具體實施例。請注意，這些圖並未依照比例繪製，以便幫助了解本發明，並且不同圖內使用相同參考編號來指示相同或類似元件。
圖2A顯示在中間半導體製造階段上，通常表示為200的一中間半導體裝置一部分。在這些具體實施例內並如所示，裝置200可為一邏輯裝置，包括但不受限於一6T邏輯裝置或一7.5T邏輯裝置。裝置200可以根據已製造裝置200的設計，通過初始裝置處理步驟進行處理。例如：裝置200可包括例如一介電層205，其可包括具有介電常數(k)小於二氧化矽的任何材料。此層可當成一基材，或可沉積在一基材上(未顯示)。介電層205可包括任何介電材料，包括但不受限於任何無機介電材料、有機介電材料或這兩者的組合。合適的介電材料可包括摻碳二氧化矽材料、氟化矽酸鹽玻璃(FSG)、有機聚合物熱固性材料、碳氧化矽、SiCOH介電質、氟摻雜氧化矽、旋轉塗佈玻璃、倍半矽氧烷，包括氫倍半矽氧烷(HSQ)、甲基倍半矽氧烷(MSQ)和HSQ和MSQ的混合物或共聚物、基於苯並環丁烯(BCB)的聚合物介電質和任何含矽低k介電質。使用倍半矽氧烷化學物，具有SiCOH型組合物的旋轉塗敷低k膜之範例包括HOSPTM(Honeywell商品)、JSR 5109和5108(Japan Synthetic Rubber商品)、ZirkonTM(Shipley Microelectronics商品，此為Rohm and Haas的分公司)以及多孔低k(ELk)材料(Applied Materials商品)。碳摻雜二氧化矽材料或有機矽烷的範例包括Black DiamondTM(Applied Materials商品)和CoralTM(Novellus商品)。HSQ材料的範例為FOxTM(Dow Corning商品)。在某些具體實施例內，介電材料包括基本上由碳、氧和氫構成的有機聚合物熱塑材料。此外，介電材料可以包括稱為SiLKTM(The Dow Chemical Company商品)的低k聚亞芳基醚聚合物材料和稱為FLARETM(Honeywell商品)的低k聚合物材料。
在另一個具體實施例內(未顯示)，裝置200的基材可為例如矽覆絕緣體(silioon on insulator，簡稱SOI)基材(未顯示)。例如：該SOI基 材可包括與該閘極結構對準的絕緣層(未顯示)，其可為與電晶體電絕緣的局部掩埋氧化物區域(BOX)或任何合適的材料。在某些具體實施例內，該裝置可為一積體電路(IC)的處理線後段製程(back end of line，簡稱BEOL)部分的一部分。
仍舊參閱圖2A，介電層205之上可為一第一硬光罩層210，像是SacSiN、SiN、SiO2、SiON或其他光罩材料，其可在最終裝置200內露出。在此之上為一第二硬光罩層215，例如SiN、SiO2、SiON或氮化物材料，像是氮化鈦(TiN)，其通常與第一硬光罩層210不同。在此之上為一第三硬光罩層220，其可由上述任何硬光罩材料所構成。雖然說明三個硬光罩層，不過可使用任何數量的硬光罩層。在硬光罩層210、215和220之上為一微影堆疊225。微影堆疊225可包括多層，並且可根據用來圖案化與蝕刻裝置200的微影種類而改變。例如，微影堆疊225可包括一光學平坦化層(OPL)230、一SiON層235、一底部抗反射塗佈(bottom antireflective coating，簡稱BARC)層240以及一光阻層245。這些材料可改變，並且應了解本發明包括在本技術相關微影以及蝕刻技術內有用的層之任意變化與組合。
如圖2B所描繪，可往一第一方向將一第一組線條250圖案化。如圖2B內所見，圖案化可包括將光阻層245暴露在一光線下，這將會移除第一組線條250之形狀的光阻層245。
如圖3A所描繪，為了例如在一互連裝置內建立更細的線條，可在同一微影堆疊225內或在新的微影堆疊325內製作一第二組線條255的圖案，如圖3B內所示。在與第一組線條250相同的第一方向內製作第二組線條255的圖案，該圖案介於第一組線條250之間，縮小兩組線條間之間隙。如第三B圖內所描繪，在新增新的微影堆疊325(其可包括與第一微影堆疊225相同的層及材料)之前，蝕刻該第一組線條至第三硬光罩層220。
如圖4A內所描繪，微影堆疊225及/或325都經過圖案製作，來建立線條組合圖案。如圖4B內所描繪，可蝕刻該組合圖案，移除該等微影堆疊，以便定義第一組線條250和第二組線條255的組合至第三硬光罩層220。例如：當第二組線條255介於第一組線條250之間時，一旦在組合內蝕刻，則每一相鄰線條彼此相隔大約26nm。由於兩不同組線條250和255的圖案化與蝕刻，第二圖至第四圖內說明與例示的處理有時稱為LELE或光照-刻蝕-光照-刻蝕。在裝置200為一邏輯裝置的具體實施例內，第一組和第二組線條250/255可大約30nm寬。
如圖5A內所描繪，接在頭兩組線條組合的蝕刻之後，往一第二方向，例如與頭兩組線條250/255垂直的方向，將第三組線條(一組島構件)260圖案化。在某些具體實施例內，該組線條可包括線段，寬度大約等於第一組線條與第二組線條250和255，但是長度只夠連接該第一組線條250和255中的兩線條。如此，該組島構件260的長度，如圖5A內所見，顯示由該組島構件260連接的底層線條。如圖5B內所描繪，為了製作該組島構件260的圖案，可在第二硬光罩層215上方沉積一第二微影堆疊525，其由第一組和第二組線條250/255的蝕刻來界定和露出，並且在第三硬光罩層220上方，此時由頭兩組線條250和255之間的間隙來界定。如圖5B內所見，這些線條與先前線條垂直，並且在與頭兩組線條類似的微影堆疊525(圖5A)之光阻層245內製作圖案。
如圖6A內所描繪，可於該第二方向提供該組島構件260。圖6B描繪可蝕刻第二微影堆疊525，在底下的第三硬光罩層220內界定該組島構件260，基本上導致一部分方格圖案結合第一組和第二組線條250/255，但是留下一OPL 630，通常在蝕刻第二微影堆疊525之後留下，不過也可在蝕刻之後新增。在任何事件中，OPL 630應該只在蝕刻該組島構件260時未蝕刻的區域上。在裝置200為一邏輯裝置的具體實施例內，該組島構件260的每一島構件都可與一6T邏輯裝置相隔大約164nm，或與一 7.5T邏輯裝置相隔大約226nm。第三組線條(該組島構件)260可大約76nm寬。這些寬度為近似值，並且可包括+/- 5nm。另外應該了解，這些值用於一特定邏輯裝置，但是可根據所要的邏輯裝置而改變。
如圖7A和圖7B內所描繪，一隔板265沉積在其存在的OPL 630上方，以及該組島構件260內第二硬光罩層215上方。如圖7B內所見，隔板265形成於OPL 630的頂端表面上，並且襯墊該組島構件260的內壁與底部。隔板265可包括一氧化物光罩，例如SiO2。其可例如利用原子層沉積(atomic layer deposition，簡稱ALD)沉積，以便在所有表面上形成一平坦層。圖7C描繪在隔板265蝕刻之後的裝置200，其中利用蝕刻該隔板來形成一組垂直隔板270，有效移除隔板265的任何水平部分，就是第三組線條260底部處OPL 630和第二硬光罩層215上方的部分。由於在該已蝕刻的該組島構件260內使用隔板，因此可將圖6至圖7所例示的處理看待為一自對準圖案化(self-aligned patterning，簡稱SAP)。如此在某些具體實施例內，當前揭露事項的態樣包括LELE技術與SAP技術的創新組合，來形成全新結構。
如圖8A內所描繪，OPL 630可移除，留下平行的第一組和第二組線條250/255之組合圖案，其被垂直的該組島構件260斷開，並且平行於該組島構件260，就是該組垂直隔板270。圖8B顯示該組垂直隔板270的三維圖。
如圖9A和圖9B內所描繪，該第三硬光罩層留在所有線條組與島構件之間，並且該組垂直隔板270當成光罩用來蝕刻底下的第二硬光罩層215，以形成例示的該部分方格圖案。如此，圖9A和圖9B內例示的一裝置200包括介電層205、第一硬光罩層210，其有部分會從剩餘第二硬光罩層215未覆蓋到的區域露出。例如：已經蝕刻剩餘第二硬光罩層215來週期性形成一組氮化物線條950，留下圖2A和圖3A內的第一組和第二組線條250/255。另外從圖5A的第三組線條260形成一組連接氮化物線條 960。如圖9A和圖9B內所例示，可根據某些具體實施例將線條之間的空隙均勻圖案化。例如：該組氮化物線條950大約15nm寬至大約35nm寬，在某些具體實施例內大約26nm寬。此寬度由上述微影步驟決定。該組連接線條大約10nm至大約30nm寬，在某些具體實施例內大約20nm寬，這由該隔板厚度所定義，並且方位為垂直方向，並且通常由於處理差異而小於該第一組線條的寬度。在裝置200包括一邏輯裝置的具體實施例內，該等氮化物線條通常均勻相隔大約30nm。通常分成兩組相鄰線條的連接線條960，與任何相鄰線條大約相隔36nm。該等線條組成一邏輯裝置單元、SRAM單元或其他受益於所例示方位的裝置之位元線。這些線條經過圖案製作，以便提高單元的M1電晶體之效率，如此可在操作所要邏輯裝置單元或SRAM單元所需間隔上製作圖案。例如：在形成該等氮化物線條之後，運用已知的BEOL處理技術，使用該結果圖案來形成一單元。例如：使用該圖案當成硬光罩，再次蝕刻該結構並且用像是銅這類金屬填滿溝渠與貫穿孔，並且拋光來實現末端單元的結構。
應瞭解的是，圖9所例示的該圖案在例如邏輯裝置200內有用，但是根據所要的結構與功能，可製作成不同圖案並且具有不同間隔。例如：類似方法可用於牽涉到SRAM單元之具體實施例，如底下所說明。
圖10至圖17根據本發明的一或多個態樣，僅藉由範例，說明半導體裝置形成處理一部分以及中間半導體結構一部分的一個替代具體實施例。請注意，這些圖並未依照比例繪製，以便幫助了解本發明，並且不同圖內使用相同參考編號來指示相同或類似元件。
圖10顯示在中間半導體製造階段上，通常表示為200的一中間半導體裝置一部分。在這些具體實施例以及所例示中，裝置200可為一SRAM單元或類似裝置。裝置200可以根據已製造裝置200的設計，通過初始裝置處理步驟進行處理。在圖11至圖18內，只顯示俯視圖，該堆疊剖面基本上類似於圖2至圖10內例示的具體實施例。因此，底下的參考 編號代表相同材料。例如：裝置200可包括例如一介電層205，其可包括具有介電常數(k)小於二氧化矽的任何材料。此層可當成一基材，或可沉積在一基材上(未顯示)。
在另一個具體實施例內(未顯示)，裝置200的基材可為例如矽覆絕緣體(SOI)基材(未顯示)。例如：該SOI基材可包括與該閘極結構對準的絕緣層(未顯示)，其可為與電晶體電絕緣的局部掩埋氧化物區域(BOX)或任何合適的材料。在某些具體實施例內，該裝置可為一積體電路(IC)的處理線後段製程(BEOL)部分的一部分。
仍舊參閱圖10，介電層205可為一第一硬光罩層210，其可在最終裝置200內露出。在此上可為一第二硬光罩層215，例如氮化鈦(TiN)、一第三硬光罩層220以及一微影堆疊225。微影堆疊225可包括多層，並且可根據用來圖案化與蝕刻裝置200的微影種類而改變。例如，微影堆疊225可包括一OPL 230、一SiON層235、一BARC層240以及一光阻層245。這些材料可改變，並且應了解本發明包括在本技術相關微影以及蝕刻技術內有用的層之任意變化與組合。
如圖10內所描繪，可往一第一方向將一第一組線條250圖案化。該圖案化可包括將光阻層245暴露在一光線下，這將會移除第一組線條250之形狀中的光阻層245。
如圖11所描繪，為了例如在一互連裝置內建立更細的線條，可在同一微影堆疊225內或在新的微影堆疊325內製作一第二組線條255的圖案。在與第一組線條250相同的第一方向內製作第二組線條255的圖案，該圖案介於第一組線條250之間，縮小兩組線條間之間隙。
如圖12所描繪，可蝕刻掉該微影堆疊225及/或325，來定義第一組線條250和第二組線條255的組合。例如：當第二組線條255介於第一組線條250之間時，一旦在組合內蝕刻，則每一相鄰線條彼此相隔大約26nm。由於兩不同組線條250和255的圖案化與蝕刻，圖10至圖12 內說明與例示的處理有時稱為LELE或光照-刻蝕-光照-刻蝕。在裝置200為一SRAM單元的具體實施例內，第一組和第二組線條250/255可大約64nm寬，並且通常垂直於如圖2至圖10所描繪的一邏輯裝置之線條。
如圖13所描繪，在蝕刻頭兩組線條的組合之後，可在第二硬光罩層215上方沉積一第二微影堆疊525，其由第一組和第二組線條250/255的蝕刻來界定和露出，並且在第三硬光罩層220上方，此時由頭兩組線條之間的間隙來界定。一組島構件260可圖案化，例如當成可包括塊體形島構件來連接頭兩組線條250/255部分的一組島構件260。如圖13所見，這些島構件可為塊體形，然而，連接任何數量線條的任何形狀之島構件都可圖案化。上面的線段以及這些具體實施例的該等塊體形島構件並無限制的意思，僅為某些可能形狀的範例。
如圖14所描繪，可蝕刻第二微影堆疊525，在底下的第三硬光罩層220內界定該組島構件260，基本上導致一塊體與線條圖案結合第一組和第二組線條250/255(在俯視圖內並未顯示在該等層底下)，但是留下一OPL 630，通常在蝕刻第二微影堆疊525之後留下，不過也可在蝕刻之後新增。在任何事件中，OPL 630應該只在蝕刻該組島構件260時未蝕刻的區域上方。在裝置200為一SRAM單元的具體實施例內，該組島構件260的每一島構件都可大約36nm寬。該組島構件260可大約76nm寬。這些寬度為近似值，並且可包括+/- 5nm。另外應該了解，這些值用於一特定SRAM單元，但是可根據所要的邏輯裝置而改變。
如圖15所描繪，一隔板層265(未顯示)沉積在其存在之OPL 630上方，以及該組島構件260內第二硬光罩層215上方，並且蝕刻掉來形成襯墊島構件960外緣的垂直隔板270。由於在該已蝕刻的該組島構件260內使用隔板，因此可將圖14至圖15所例示的處理看待為一自對準圖案化(SAP)。如此在某些具體實施例內，當前揭露事項的態樣包括LELE技術與SAP技術的創新組合，來形成全新結構。
如圖16所描繪，OPL 630可移除，留下平行的第一組和第二組線條250/255之組合圖案，其被該組島構件260斷開，並且圍繞該組島構件260的內緣，就是該組垂直隔板270。
如圖17所描繪，該第三硬光罩層留在所有組線條之間，並且該組垂直隔板270當成光罩用來蝕刻底下的第二硬光罩層215，以形成例示的該部分方格圖案。如此，圖17所例示的一裝置200包括介電層205、第一硬光罩層210，其有部分會從剩餘第二硬光罩層215未覆蓋到的區域露出。例如：已經蝕刻剩餘的第二硬光罩層215來週期性形成一組氮化物線條950，留下圖10和圖11的第一組和第二組線條250/255。另外從圖13的該組島構件260形成一組連接氮化物線條960。在某些具體實施例內，由於早先的圖案化，因此該組氮化物線條950大約是26nm寬，並且該組連接氮化物線條大約是20nm寬。在裝置200包括一SRAM單元的具體實施例內，該等氮化物線條通常均勻相隔大約64nm。連接氮化物線條960可與位於該等島構件左邊的任何相鄰線條相隔大約36nm。應了解，圖17例示的該圖案在例如一SRAM單元200內有用，但是根據所要的結構與功能，可製作成不同圖案並且具有不同間隔。
如此使用上述具體實施例，在半雙向圖案化技術內結合LELE和SAP方法能夠有更受控制的圖案化。這可以減輕先前方法中的電源問題，並允許裝置200或裝置1800的部分之間更好的連接，或兩具體實施例的方法之組合。
此處所使用的術語僅為說明特定具體實施例之用，並非用於限制本發明。如此處所使用，除非該上下文有明確指示，否則該等單數形式「一」(a,an)和「該」(the)也包含該等複數形式。進一步理解，術語「包括(comprise)」(以及包括的任何形式，例如「包括(comprises)」和「包含(comprising)」)、「具有(have)」(以及具有的任何形式，例如「具有(has)」和「具有(having)」)，「包含(include)」(以及包含的任何形式，例如「包含 (includes)」和「包含(including)」)以及「內含(contain)」(以及內含的任何形式，例如「內含(contains)」和「內含(containing)」)都是開放式連結動詞。結果，「包括」、「具有」、「包含」或「內含」一或多個步驟或元件的一方法或裝置具備這些一或多個步驟或元件，但不受限於只具備這些一或多個步驟或元件。同樣地，「包括」、「具有」、「包含」或「內含」一或多個特徵的一方法之步驟或一裝置之元件具備這些一或多個特徵，但不受限於只具備這些一或多個特徵。更進一步，以特定方式設置的一裝置或結構都以至少該方式設置，但也可用未列出的方式設置。
對應的結構、材料、動作以及所有裝置或步驟的同等項，加上以下申請專利範圍內的功能元件，都包含用來執行該功能結合特別主張的其他主張元件之任何結構、材料或動作。本發明的描述已經為了例示與描述的目的而呈現，但非要將本發明毫無遺漏地限制在所揭之形式中。在不脫離本發明之範疇與精神的前提下，所屬技術中具通常知識者將瞭解許多修正例以及變化例。具體實施例經過選擇與說明來最佳闡述本發明內一或多個態樣之原理，並且以許多具體實施例讓其他精通此技術的人士對本發明有最佳瞭解，這些具體實施例都適合特定使用期待。

Claims (20)

  1. 一種半導體裝置的製造方法，包括：取得一中間半導體裝置，其具有一介電層、一第一硬光罩層、一第二硬光罩層、一第三硬光罩層以及一微影堆疊；往一第一方向內將一第一組線條圖案化；在該第一組線條之間往該第一方向將一第二組線條圖案化；蝕刻該微影堆疊，在該第三硬光罩層內界定該第一組線條與該第二組線條的組合；在該第二硬光罩層與該第三硬光罩層上方沉積一第二微影堆疊；圖案化一組島構件；蝕刻該第二微影堆疊來在該第三硬光罩層內界定該組島構件，將一光學平坦化層(OPL)留在未蝕刻該組島構件的該第三硬光罩層之上；在該組島構件內該OPL上方以及該第二硬光罩層上方沉積一隔板；蝕刻該隔板，留下襯在該組島構件上的一組垂直隔板；移除該OPL；以及使用該第三硬光罩層以及該組垂直隔板當成光罩來蝕刻該第二硬光罩層。
  2. 如申請專利範圍第1項所述之方法，其中該等第一組與第二組線條的每一相鄰線條都大約相隔26nm。
  3. 如申請專利範圍第2項所述之方法，其中該組島構件包括在一第二方向內與該第一組與第二組線條垂直的之一組線段。
  4. 如申請專利範圍第3項所述之方法，其中該等第一組和第二組線條大約30nm寬。
  5. 如申請專利範圍第4項所述之方法，其中該組島構件的每一相鄰線段都連接該第一組與第二組線條的兩相鄰線條。
  6. 如申請專利範圍第5項所述之方法，其中該隔板在該OPL上方並且該第二硬光罩層填滿該組島構件。
  7. 如申請專利範圍第2項所述之方法，其中該組島構件包括一組塊體狀蝕刻。
  8. 如申請專利範圍第7項所述之方法，其中該等第一組和第二組線條都大約30nm寬，並且該組島構件在一第一方向內大約相隔38nm，而在一第二方向內大約相隔73nm。
  9. 如申請專利範圍第8項所述之方法，其中該隔板沉積在該OPL上方，在蝕刻之後，襯墊該組島構件，讓該組島構件無大約22nm寬並且55nm長的該隔板。
  10. 如申請專利範圍第9項所述之方法，其中接在該第二硬光罩層的蝕刻之後，該組島構件界定連接每一其他相鄰組第一和第二線條的一方格形圖案。
  11. 如申請專利範圍第1項所述之方法，其中該隔板包括一氧化物光罩。
  12. 如申請專利範圍第11項所述之方法，其中該氧化物光罩包括SiO2。
  13. 如申請專利範圍第12項所述之方法，其中該沉積包括原子層沉積。
  14. 如申請專利範圍第1項所述之方法，其中該第二光罩層包括TiN。
  15. 一種中間半導體裝置，其包括：一介電層；一第一硬光罩層；一組氮化物線條，其在一第一方向內的週期性寬度大約15nm至大約35nm；以及一組在方位為垂直該第一方向的一第二方向內連接氮化物線條，其中該組連接氮化物線條的寬度小於該組氮化物線條的寬度。
  16. 如申請專利範圍第15項所述之裝置，其中該組連接氮化物線條連接該第一方向內的相鄰氮化物線條。
  17. 如申請專利範圍第16項所述之裝置，其中該等連接氮化物線條散佈而沒有不同的圖案。
  18. 如申請專利範圍第15項所述之裝置，其中該組連接氮化物線條連接該第一方向內每一其他組相鄰氮化物線條。
  19. 如申請專利範圍第18項所述之裝置，其中該等連接氮化物線條在該第一方向內大約相隔73nm。
  20. 如申請專利範圍第19項所述之裝置，其中該等連接氮化物線形成一方格圖案。
TW106128576A 2016-11-15 2017-08-23 使用半雙向圖案化形成半導體裝置的方法以及島構件 TWI658493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/352,139 US9865473B1 (en) 2016-11-15 2016-11-15 Methods of forming semiconductor devices using semi-bidirectional patterning and islands
US15/352,139 2016-11-15

Publications (2)

Publication Number Publication Date
TW201833988A TW201833988A (zh) 2018-09-16
TWI658493B true TWI658493B (zh) 2019-05-01

Family

ID=60812867

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128576A TWI658493B (zh) 2016-11-15 2017-08-23 使用半雙向圖案化形成半導體裝置的方法以及島構件

Country Status (3)

Country Link
US (1) US9865473B1 (zh)
CN (1) CN108074808B (zh)
TW (1) TWI658493B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838309B2 (en) * 2015-02-23 2020-11-17 Asml Netherlands B.V. Device manufacturing method and patterning devices for use in device manufacturing method
CN108511338B (zh) * 2017-02-27 2020-11-10 Imec 非营利协会 一种在介电层中限定用于导电路径的图案的方法
US10936613B2 (en) 2017-05-03 2021-03-02 Servicenow, Inc. Table-per-partition
TW201921498A (zh) * 2017-09-27 2019-06-01 美商微材料有限責任公司 選擇性氧化鋁蝕刻的使用
US10515803B1 (en) * 2018-07-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple layer scheme patterning process
JP7438904B2 (ja) * 2020-09-17 2024-02-27 キオクシア株式会社 テンプレート、テンプレートの製造方法、及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120223418A1 (en) * 2011-02-28 2012-09-06 Stowers Jason K Solution processible hardmasks for high resolution lithography

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150678A (en) * 1999-02-11 2000-11-21 Vanguard International Semiconductor Corporation Method and pattern for avoiding micro-loading effect in an etching process
US6869899B2 (en) * 2001-07-12 2005-03-22 International Business Machines Corporation Lateral-only photoresist trimming for sub-80 nm gate stack
US7229929B2 (en) * 2002-12-06 2007-06-12 Cypress Semiconductor Corporation Multi-layer gate stack
US6849905B2 (en) * 2002-12-23 2005-02-01 Matrix Semiconductor, Inc. Semiconductor device with localized charge storage dielectric and method of making same
US7153780B2 (en) * 2004-03-24 2006-12-26 Intel Corporation Method and apparatus for self-aligned MOS patterning
US7576905B2 (en) * 2007-02-23 2009-08-18 3M Innovative Properties Company Electrostatically-controlled diffraction gratings using ionic electrophoresis
CN101308823A (zh) * 2007-05-17 2008-11-19 力晶半导体股份有限公司 非易失性存储器的布局结构及其制作方法
US9029230B2 (en) * 2013-01-31 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive line routing for multi-patterning technology
US9076736B2 (en) * 2013-03-14 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120223418A1 (en) * 2011-02-28 2012-09-06 Stowers Jason K Solution processible hardmasks for high resolution lithography

Also Published As

Publication number Publication date
TW201833988A (zh) 2018-09-16
CN108074808A (zh) 2018-05-25
CN108074808B (zh) 2021-12-03
US9865473B1 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
TWI658493B (zh) 使用半雙向圖案化形成半導體裝置的方法以及島構件
TWI654665B (zh) 使用半雙向圖案化形成半導體裝置的方法及中間半導體裝置
JP7137045B2 (ja) リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト
TWI657534B (zh) 半導體製程及形成罩幕圖案之方法
TWI579998B (zh) 半導體裝置與其形成方法
US20210013096A1 (en) Method for manufacturing interconnection structure
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
US8716133B2 (en) Three photomask sidewall image transfer method
US20190067008A1 (en) Semiconductor structures and fabrication methods thereof
CN103165414B (zh) 形成用于半导体器件的图案的方法
TW201142984A (en) Method for forming contact holes in semiconductor device
CN108630597A (zh) 半导体元件及用于制造半导体元件的方法
US9543502B2 (en) Small pitch and high density contact array
JP2004200693A (ja) 二重食刻構造を形成する方法
US20180350613A1 (en) Directed Self-Assembly Process with Size-Restricted Guiding Patterns
US20140054754A1 (en) Optically reactive masking
JP6140616B2 (ja) ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー
TW202215555A (zh) 形成半導體裝置的方法
TWI685040B (zh) 半導體裝置的製造方法
US20180138050A1 (en) Topographic planarization method for lithography process
TWI509740B (zh) 雙鑲嵌製程
KR100602123B1 (ko) 다층 배선을 구비한 반도체 소자 및 그 제조방법
TWI485772B (zh) 形成介層洞的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees