CN108074808A - 使用半双向图案化和岛形成半导体器件的方法 - Google Patents

使用半双向图案化和岛形成半导体器件的方法 Download PDF

Info

Publication number
CN108074808A
CN108074808A CN201710996899.0A CN201710996899A CN108074808A CN 108074808 A CN108074808 A CN 108074808A CN 201710996899 A CN201710996899 A CN 201710996899A CN 108074808 A CN108074808 A CN 108074808A
Authority
CN
China
Prior art keywords
group
hard mask
mask layer
island
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710996899.0A
Other languages
English (en)
Other versions
CN108074808B (zh
Inventor
荻野敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN108074808A publication Critical patent/CN108074808A/zh
Application granted granted Critical
Publication of CN108074808B publication Critical patent/CN108074808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种使用半双向图案化和岛形成半导体器件的方法。提供了使用半双向图案化制造集成电路器件的器件和方法。一种方法例如包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；图案化第一组线；在第一组线之间图案化第二组线；蚀刻以限定第一和第二组线的组合；沉积第二光刻叠层；图案化岛的组；蚀刻以限定该组的岛，留下OPL；在OPL上沉积间隔物；蚀刻间隔物，留下垂直间隔物的组；以及使用第三硬掩模层和该组的垂直间隔物作为掩模蚀刻第二硬掩模层。

Description

使用半双向图案化和岛形成半导体器件的方法
技术领域
本发明涉及制造半导体器件的方法，更具体地，涉及使用具有临界间 隔控制的半双向图案化的方法。
背景技术
对于节点(尤其是在7nm节点)的64纳米(nm)及以下的栅距(pitch)， 节点的自对准双重图案化(SADP)存在挑战。例如，由于连接能力，功 率轨道(rail)变为挑战，例如，金属1、2和3区域对于金属取向需要更 多的方向性，最终像“订书钉(staple)”而不是传统的“轨道”。有限的 图案变化不允许适当的节点的间隔和图案化来控制端部结构。
因此，需要开发具有半双向图案化的制造节点的方法。
发明内容
通过在一方面提供一种方法来克服现有技术的缺点并且提供其它优 点，此方法例如包括：获得具有电介质层、第一硬掩模层、第二硬掩模层、 第三硬掩模层和光刻叠层的中间半导体器件；沿第一方向图案化第一组线； 在所述第一组线之间沿所述第一方向图案化第二组线；蚀刻所述光刻叠层 以限定所述第三硬掩模层中的所述第一和第二组线的组合；在所述第二硬 掩模层和所述第三硬掩模层上沉积第二光刻叠层；图案化岛的组；蚀刻限 定所述第三硬掩模层中的所述组的岛的所述第二光刻叠层，在所述组的岛 未被蚀刻的位置在所述第三硬掩模层上方留下光学平坦化层(OPL)；在 所述OPL和所述组的岛中的所述第二硬掩模层之上沉积间隔物；蚀刻所述 间隔物，留下加衬所述组的岛的垂直间隔物的组；去除所述OPL；以及使 用所述第三硬掩模层和所述组的垂直间隔物作为掩模蚀刻所述第二硬掩模 层。
在另一方面，提供一种中间半导体器件，其例如包括：电介质层；第 一硬掩模层；氮化物线的组，所述氮化物线为沿第一方向且周期性设置并 为约15nm到约35nm宽；以及连接氮化物线的组，所述连接氮化物线为 沿第二方向，其中所述组的连接氮化物线的宽度小于所述组的氮化物线的 宽度。
附图说明
本发明的一个或多个方面作为说明书结尾处的权利要求中的示例而被 特别指出并且明确地要求保护。当结合附图阅读以下详细描述时，本发明 的前述及其它目的、特征和优点是显而易见的，其中：
图1示出了根据本发明的一个或多个方面的用于形成中间半导体互连 结构的方法的一个实施例；
图2A示出了根据本发明的一个或多个方面的具有电介质层、第一硬 掩模层、第二硬掩模层、第三硬掩模层以及具有图案化的第一组线的光刻 叠层的中间半导体互连结构的一个实施例的俯视图；
图2B示出了根据本发明的一个或多个方面的图2A的结构的横截面立 体等距三维图；
图3A示出了根据本发明的一个或多个方面的在图案化第二组线之后 的图2A的结构；
图3B示出了根据本发明的一个或多个方面的图3A的结构的横截面立 体等距三维图；
图4A示出了根据本发明的一个或多个方面的在蚀刻光刻叠层以限定 第三硬掩模层中的第一和第二组线的组合之后的图3A的结构；
图4B示出了根据本发明的一个或多个方面的图4A的结构的横截面立 体等距三维图；
图5A示出了根据本发明的一个或多个方面的在沉积第二光刻叠层并 图案化岛的组之后的图4A的结构；
图5B示出了根据本发明的一个或多个方面的图5A的结构的横截面立 体等距三维图；
图6A示出了根据本发明的一个或多个方面的在蚀刻第二光刻叠层以 限定第三硬掩模层中的该组的岛，在该组的岛未被蚀刻的位置在第三硬掩 模层上方留下OPL之后的图5A的结构；
图6B示出了根据本发明的一个或多个方面的图6A的结构的横截面立 体等距三维图；
图7A示出了根据本发明的一个或多个方面的在OPL和该组的岛中的 第二硬掩模层上沉积间隔物并蚀刻该间隔物，留下垂直间隔物的组之后的 图6A的结构；
图7B示出了根据本发明的一个或多个方面的图7A的结构的横截面立 体等距三维图；
图7C示出了根据本发明的一个或多个方面的在蚀刻间隔物之后的图 7B的结构；
图8A示出了根据本发明的一个或多个方面的在去除OPL之后的图 7C的结构；
图8B示出了根据本发明的一个或多个方面的图8A的结构的横截面立 体等距三维图；
图9A示出了根据本发明的一个或多个方面的在使用第三硬掩模层和 该组的垂直间隔物作为掩模蚀刻第二硬掩模层之后的图8A的结构；
图9B示出了根据本发明的一个或多个方面的图9A的结构的横截面立 体等距三维图；
图10示出了根据本发明的一个或多个方面的用于在不同方向上取向 的具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层以及具有 图案化的第一组线的光刻叠层的替代单元的中间半导体互连结构的一个实 施例的俯视图；
图11示出了根据本发明的一个或多个方面的在图案化第二组线之后 的图11的结构；
图12示出了根据本发明的一个或多个方面的在蚀刻光刻叠层以限定 第三硬掩模层中的第一和第二组线的组合之后的图11的结构；
图13示出了根据本发明的一个或多个方面的在沉积第二光刻叠层以 及图案化块状岛的组之后的图12的结构；
图14示出了根据本发明的一个或多个方面的在蚀刻第二光刻叠层以 限定第三硬掩模层中的该组的岛，在该组的岛未被蚀刻的位置在第三硬掩 模层上方留下OPL之后的图13的结构；
图15示出了根据本发明的一个或多个方面的在OPL和该组的岛中的 第二硬掩模层上沉积间隔物并蚀刻该间隔物，留下垂直间隔物的组之后的 图14的结构；
图16示出了根据本发明的一个或多个方面的在去除OPL之后的图15 的结构；以及
图17示出了根据本发明的一个或多个方面的在使用第三硬掩模层和 该组的垂直间隔物作为掩模蚀刻第二硬掩模层之后的图16的结构。
具体实施方式
下面参考附图中所示例的非限制性实施例更充分地解释了本发明的各 方面及其特征、优点和细节。省略了公知的材料、制造工具、处理技术等 的描述，以免不必要地模糊本发明的细节。然而，应当理解，在指示本发 明的实施例的同时，详细说明和具体例子仅仅是为了示例而不是为了限制 而给出的。通过本公开，在以下发明概念的精神和/或范围内的各种替换、 修改、添加和/或布置对于本领域技术人员来说将是显而易见的。还应注意，下面参考为了便于理解而未按比例绘制的附图，其中在不同附图中使用的 相同的参考标号表示相同或相似的组件。
一般来说，本文所公开的是某些集成电路，其提供优于上述存在的半 导体器件和制造工艺的优点。有利地，本文公开的集成电路器件制造工艺 提供利用半双向图案化方法的独特结构。
在一方面，在一个实施例中，如图1所示，根据本发明的一个或多个 方面的集成电路器件形成工艺例如可以包括：获得具有电介质层、第一硬 掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体互连器件 100；沿第一方向图案化第一组线105；在第一组线之间沿第一方向图案化 第二组线110；蚀刻光刻叠层以限定第三硬掩模层中的第一和第二组线的 组合115；在第二硬掩模层和第三硬掩模层上沉积第二光刻叠层120；在垂 直于第一和第二组线的第二方向上图案化第三组线125；蚀刻限定第三硬 掩模层中的第三组线的第二光刻叠层，在第三组线未被蚀刻的位置在第三 硬掩模层上方留下OPL 130；在OPL和第三组线中的第二硬掩模层上沉 积间隔物135；蚀刻间隔物，留下加衬第三组线的垂直间隔物的组140；去 除OPL 145，以及使用第三硬掩模层和该组的垂直间隔物作为掩模蚀刻第二硬掩模层150。
图2-9仅举例示出了根据本发明的一个或多个方面的半导体器件形成 工艺的一部分和中间半导体结构的一部分的一个详细实施例。应注意，为 了便于理解本发明，这些附图未按比例绘制，并且在不同附图中使用的相 同参考标号表示相同或相似的元件。
图2A示出了在中间半导体制造阶段中描绘的一般表示为200的中间 半导体器件的一部分。在这些实施例中，如所示例的，器件200可以是逻 辑器件，包括但不限于6T逻辑器件或7.5T逻辑器件。器件200可能已经 根据被制造的器件200的设计通过初始器件处理步骤而被处理。例如，器 件200例如可以包括电介质层205，该层可以包括具有比二氧化硅小的介 电常数(k)的任何材料。该层可以作为衬底，或者可以沉积在衬底(未示 出)上。电介质层205可以包括任何电介质材料，其中包括但不限于任何 无机电介质材料、有机电介质材料或其组合。合适的电介质材料可包括碳 掺杂二氧化硅材料；氟化硅酸盐玻璃(FSG)；有机聚合物热固性材料； 碳氧化硅；SiCOH电介质；氟掺杂氧化硅；旋涂玻璃；硅倍半氧烷，包括 氢硅倍半氧烷(HSQ)、甲基硅倍半氧烷(MSQ)以及HSQ和MSQ的 混合物或共聚物；基于苯并环丁烯(BCB)的聚合物电介质，以及任何含 硅低k电介质。使用硅倍半氧烷化学的具有SiCOH型化合物的旋涂低k 膜的例子包括HOSPTM(可从Honeywell获得)、JSR 5109和5108(可从 Japan Synthetic Rubber获得)、ZirkonTM(可从Rohm and Haas的分部 ShipleyMicroelectronics获得)以及多孔低k(ELk)材料(可从Applied Materials获得)。碳掺杂二氧化硅材料或有机硅烷的例子包括Black DiamondTM(可从Applied Materials获得)和CoralTM(可从Novellus获 得)。HSQ材料的例子是FOxTM(可从Dow Corning获得)。在一些实施例中，电介质材料包括基本上由碳、氧和氢组成的有机聚合物热固性材 料。此外，电介质材料可以包括被称为SiLKTM(可从The Dow Chemical Company获得)的低k聚亚芳基醚聚合物材料和被称为FLARETM(可从 Honeywell获得)的低k聚合物材料。
在另一实施例(未示出)中，器件200的衬底例如可以是绝缘体上硅 (SOI)衬底(未示出)。例如，SOI衬底可以包括隔离层(未示出)， 其可以是与栅极结构对准的用于电隔离晶体管的局部掩埋氧化物区域 (BOX)或任何合适的材料。在一些实施例中，该器件是集成电路(IC) 的后端(BEOL)部分的一部分。
仍然参考图2A，电介质层205上方可以是在最终器件200中暴露的第 一硬掩模层210，诸如SacSiN、SiN、SiO2、SiON或其它掩蔽材料。第一 硬掩模层210上方可以是第二硬掩模层215，例如SiN、SiO2、SiON或诸 如氮化钛(TiN)的氮化物材料，其典型地不同于第一硬掩模层210。第二 硬掩模层215上方可以是第三硬掩模层220，其可以由上述硬掩模材料的任一者组成。虽然描述了三个硬掩模层，但是可以使用任何数量的硬掩模 层。在硬掩模层210、215和220上方的是光刻叠层225。光刻叠层225可 以包括多个层并且可以依赖于用于图案化和蚀刻器件200的光刻类型而变 化。例如，光刻叠层225可以包括光学平坦化层(OPL)230、SiON层235、 底部抗反射涂层(BARC)层240和光致抗蚀剂层245。这些材料可以变化， 并且本公开应被理解为包括用在与本领域相关的光刻和蚀刻技术中的层的 任何变化和组合。
如图2B所示，可以沿第一方向图案化第一组线250。如从图2B中可 以看到，图案化可以包括将光致抗蚀剂层245暴露于将要按照第一组线250 的形状去除光致抗蚀剂层245的光。
如图3A所示，为了创建较小的线，例如在互连器件中，可以在相同 的光刻叠层225或如图3B所示的新的光刻叠层325中图案化第二组线255。 第二组线255可以沿与第一组线250相同的第一方向被图案化，并且可以 位于第一组线250之间以缩小两组线之间的空间。如图3B所示，在添加 新的光刻叠层325之前，将第一组线蚀刻到第三硬掩模层220中，该新的 光刻叠层325可以包括与第一光刻叠层225相同的层和材料。
如图4A所示，光刻叠层225和/或325都可以被图案化，从而创建线 的组合的图案。如图4B所示，可以蚀刻组合图案，去除光刻叠层，以便 将第一组线250和第二组线255的组合限定到第三硬掩模层220中。例如， 当第二组线255位于第一组线250之间时，一旦按照组合蚀刻，则每个相 邻的线可以彼此相距约26nm。由于图案化并蚀刻两组不同的线250和255， 因此图2-4中描述和示例出的工艺有时被称为LELE或光刻蚀刻/光刻蚀 刻。在其中器件200是逻辑器件的实施例中，第一和第二组线250/255可 以为约30nm宽。
如图5A所示，在蚀刻前两组线的组合之后，可以沿例如垂直于前两 组线250/255的方向的第二方向图案化岛260的组。在一些实施例中，该 组线可以包括线段，这些线段在宽度方面与第一和第二组线250、255近 似相等，但是只有足够连接来自第一组线250和255的两条线那么长。由 此，如在图5A中看到的，岛260的长度示出了由该组的岛260连接的下方的线。如图5B所示，为了图案化该组的岛260，可以将第二光刻叠层 525沉积在第二硬掩模层215和第三硬掩模层220上，第二硬掩模层215 通过蚀刻第一和第二组线250/255而被限定和暴露，第三硬掩模层220现 在由前两组线250和255之间的空间限定。如从图5B中可以看出，这些 线垂直于先前的线延伸，并且与前两组线一样而在光刻叠层525(图5A) 的相似的光致抗蚀剂层245中被图案化。
如图6A所示，该组的岛260沿第二方向设置。图6B示出了可以蚀刻 第二光刻叠层525以限定在下方的第三硬掩模层220中的该组的岛260， 从而基本上产生与第一和第二组线250/255组合的部分网格图案，但留下 OPL 630，该OPL 630通常在蚀刻第二光刻叠层525之后留下，但其可以 在蚀刻之后添加。在任何情况下，OPL 630应仅位于在蚀刻该组的岛260 时未被蚀刻的区域上方。在其中器件200为逻辑器件的实施例中，岛260 的组中的每个岛对于6T逻辑器件可以相距约164nm，或者对于7.5T逻辑 器件相距约226nm。第三组线260可以是约76nm宽。这些宽度是近似的 并且可以包括+/-5nm。还应当理解，这些值用于特定的逻辑器件，但是可 以依赖于所需的逻辑器件而变化。
如图7A和7B所示，间隔物265沉积在存在的OPL 630之上和该组 的岛260中的第二硬掩模层215之上。如从图7B可以看出，间隔物265 形成在OPL 630的顶表面上并且加衬该组的岛260的壁和底部。间隔物265 可以包括氧化物掩模，例如SiO2。它例如可以通过原子层沉积(ALD)而 被沉积，以便在所有表面上形成均匀的层。图7C示出了在蚀刻间隔物265之后的器件200，其中通过蚀刻间隔物形成垂直间隔物270的组，有效地 去除间隔物265的任何水平部分，位于OPL 630之上的部分和在第三组线 260底部的第二硬掩模层215之上的部分这二者。由于使用在被蚀刻的该 组的岛260中的间隔物，因此图6-7所示例的工艺可以被认为是自对准图 案化(SAP)。由此，在一些实施例中，本公开的方面包括LELE技术和 SAP技术的新颖组合以形成新的结构。
如图8A所示，可以去除OPL 630，留下被垂直的该组的岛260断开 的平行的第一和第二组线250/255以及平行于该组的岛260的该组的垂直 间隔物270的组合图案。图8B示出了垂直间隔物270的组的三维图。
如图9A和9B所示，留在所有组的线和岛之间的第三硬掩模层和该组 的垂直间隔物270用作用于蚀刻下方的第二硬掩模层215以形成所示例的 部分网格图案的掩模。因此，图9A和9B中示例出了器件200，其包括电 介质层205、第一硬掩模层210，该第一硬掩模层210通过未被剩余的第二 硬掩模层215覆盖的区域而被部分暴露。例如，剩余的第二硬掩模层215 已被蚀刻以形成周期性设置的氮化物线950的组，其通过图2A和3A的第 一和第二组线250/255而留下。还根据图5A的第三组线260形成了连接氮 化物线960的组。如图9A和9B所示例的，可以根据一些实施例均匀地图 案化线之间的间隔。例如，该组的氮化物线950约15nm宽到约35nm宽， 在一些实施例中26nm宽。该宽度由上述光刻步骤确定。该组的连接线约 10nm到约30nm宽，在一些实施例中约20nm宽，其由间隔物厚度限定， 并且在垂直方向上取向，由于工艺差异，典型地小于第一组线的宽度。在 其中器件200包括逻辑器件的实施例中，氮化物线可以典型地均匀地相距 约30nm。连接线960典型地被分组成两条相邻的线的组，其可以与任何 邻近的线相距约36nm。这些组线成了逻辑器件的单元、SRAM单元或其 它受益于图示取向的器件的位线。为了提高单元的M1晶体管的效率，对 这些线进行图案化，由此可以以操作所需的逻辑器件单元或SRAM单元时 必要的间隔进行图案化。例如，在形成氮化物线之后，所得图案用于使用 已知的BEOL处理技术形成单元。例如，使用该图案作为硬掩模，再次蚀 刻结构，并且使用诸如铜的金属填充沟槽和通孔，并抛光以实现终端单元的结构。
应当理解，图9所示例的图案例如能够用在逻辑器件200中，但是可 以依赖于所需的结构和功能而以不同的方式和以不同的间隔被图案化。例 如，如下面将描述的，类似的方法可以用于涉及SRAM单元的实施例。
图10-17仅借助示例示出了根据本发明的一个或多个方面的半导体器 件形成工艺的一部分和中间半导体结构的一部分的一个替代实施例。应注 意，为了便于理解本发明，这些附图未按比例绘制，并且在不同附图中使 用的相同参考标号表示相同或相似的元件。
图10示出了在中间半导体制造阶段中描绘的一般表示为200的中间半 导体器件的一部分。在这些实施例中并且如所示例的，器件200可以是 SRAM单元或类似的器件。器件200可能已经根据被制造的器件200的设 计通过初始器件处理步骤而被处理。在图10-17中，仅示出了俯视图，因 为示出的叠层剖面图基本上与图2A-9B所示例的实施例的类似。因此，下 面的参考标号表示相同的材料。例如，器件200例如可以包括电介质层205， 该层可以包括具有比二氧化硅小的介电常数(k)的任何材料。该层可以作 为衬底，或者可以被沉积在衬底(未示出)上。
在另一实施例(未示出)中，器件200的衬底例如可以是绝缘体上硅 (SOI)衬底(未示出)。例如，SOI衬底可以包括隔离层(未示出)， 其可以是与栅极结构对准的用于电隔离晶体管的局部掩埋氧化物区域 (BOX)或任何合适的材料。在一些实施例中，该器件是集成电路(IC) 的后端(BEOL)部分的一部分。
仍然参考图10，电介质层205上方可以是第一硬掩模层210，其可以 在最终器件200中被暴露。第一硬掩模层210上方可以是例如氮化钛(TiN) 的第二硬掩模层215、第三硬掩模层220和光刻叠层225。光刻叠层225 可以包括多个层并且可以依赖于用于图案化和蚀刻器件200的光刻类型而 变化。例如，光刻叠层225可以包括OPL 230、SiON层235、BARC层240和光致抗蚀剂层245。这些材料可以变化，并且本公开应被理解为包括 用在与本领域相关的光刻和蚀刻技术中的层的任何变化和组合。
如图10所示，第一组线250可以沿第一方向被图案化。图案化可以包 括将光致抗蚀剂层245暴露于将要按照第一组线250的形状去除光致抗蚀 剂层245的光。
如图11所示，为了创建较小的线，例如在互连器件中，可以在相同的 光刻叠层225或新的光刻叠层325中图案化第二组线255。第二组线255 可以沿与第一组线250相同的第一方向被图案化，并且可以位于第一组线 250之间以缩小两组线之间的空间。
如图12所示，光刻叠层225和/或325可以被蚀刻掉以限定第一组线 250和第二组线255的组合。例如，当第二组线255位于第一组线250之 间时，一旦按照组合蚀刻，则每个相邻的线可以彼此相距约26nm。由于 图案化并蚀刻两组不同的线250和255，因此图10-12中描述和示例出的工 艺有时被称为LELE或光刻蚀刻/光刻蚀刻。在其中器件200是SRAM单元的实施例中，第一和第二组线250/255可以是约64nm宽，并且典型地 垂直于如图2-10所示的逻辑器件中的那些而取向。
如图13所示，在蚀刻前两组线的组合之后，可以在第二硬掩模层215 和第三硬掩模层220上沉积第二光刻叠层525，第二硬掩模层215通过蚀 刻第一和第二组线250/255而被限定和暴露，第三硬掩模层220现在由前 两组线之间的空间限定。例如，作为可以包括能够连接前两组线250/255 的部分的块状岛的岛260的组，图案化岛260的组。如从图13可以看出， 这些岛可以是块状的，然而，连接任何数量的线的任何形状的岛能够被图 案化。这些实施例中的上述线段和块状的岛并不意味着限定，仅仅是一些 可能的形状的示例。
如图14所示，可以蚀刻第二光刻叠层525以限定下方的第三硬掩模层 220中的该组的岛260，从而基本上产生与第一和第二组线250/255组合的 块和线图案(未被示出，在俯视图中的层下方)，但留下OPL 630，该OPL 630通常在蚀刻第二光刻叠层525之后留下，但其可以在蚀刻之后添加。 在任何情况下，OPL 630应仅位于在蚀刻该组的岛260时未被蚀刻的区域 上方。在其中器件200为SRAM单元的实施例中，岛260的组中的每个岛 可以相距约36nm。该组的岛260可以是约76nm宽。这些宽度是近似的并 且可以包括+/-5nm。还应当理解，这些值用于特定的SRAM单元，但是 可以依赖于所需的逻辑器件而变化。
如图15所示，间隔物层265(未示出)被沉积在存在的OPL 630和该 组的岛260中的第二硬掩模层215上，并且被蚀刻掉以形成加衬岛960的 外边缘的垂直间隔物270。由于在被蚀刻的第三组线260中使用间隔物， 图14-15所示例的工艺可以被认为是自对准图案化(SAP)。由此，在一 些实施例中，本公开的方面包括LELE技术和SAP技术的新颖组合以形成新的结构。
如图16所示，OPL 630可以被去除，留下被垂直的该组的岛260断开 的平行的第一和第二组线250/255以及包围该组的岛260的内边缘的该组 的垂直间隔物270的组合图案。
如图17所示，留在所有组的线之间的第三硬掩模层和该组的垂直间隔 物270用作用于蚀刻下方的第二硬掩模层215以形成所示例的部分网格图 案的掩模。因此，在图17中示例出器件200，其包括电介质层205、第一 硬掩模层210，该第一硬掩模层210通过未被剩余的第二硬掩模层215覆 盖的区域而被部分暴露。例如，剩余的第二硬掩模层215已被蚀刻以形成 周期性设置的氮化物线950的组，其通过图10和11的第一和第二组线 250/255而留下。还根据图13的岛260的组形成了连接氮化物线960的组。 在一些实施例中，由于较早的图案化，该组的氮化物线950约为26nm宽， 该组的连接氮化物线约为20nm宽。在其中器件200包括SRAM单元的实 施例中，氮化物线可以典型地均匀地相距约64nm。连接氮化物线960可 以与从岛留下的任何相邻的线相距约36nm。应当理解，图17所示例的图 案例如能够被用在SRAM单元200中，但是可以依赖于所需的结构和功能 而以不同的方式和以不同的间隔被图案化。
由此，使用上述实施例，在半双向图案化技术中组合LELE和SAP 方法允许更受控制的图案化。这可以减轻现有方法中的功率问题，并允许 器件200或器件1800的部分之间的更好的连接，或两个实施例的方法的组 合。
此处使用的术语只是为了描述特定的实施例，并非旨在作为限制本发 明。如此处所使用的，单数形式“一”、“一个”和“所述”旨在同样包 括复数形式，除非上下文明确地另有所指。将进一步理解，术语“包括” (以及包括的任何形式，例如“包括”和“包括”)，“具有”(以及具 有的任何形式，例如“具有”和“具有”)，“包含”(以及包含的任何 形式，例如“包含”和“包含”)和“含有”(以及含有的任何形式，例 如“含有”和“含有”)都是开放式连接动词。结果，“包括”、“具有”、 “包含”或“含有”一个或多个步骤或元件的方法或装置拥有这些一个或 多个步骤或元件，但不限于仅拥有这些一个或多个步骤或元件。同样地， “包括”、“具有”、“包含”或“含有”一个或多个特征的方法的步骤 或装置的元件拥有这些一个或多个特征，但不限于仅拥有这些一个或多个 特征。此外，以某种方式配置的装置或结构至少以这种方式配置，但也可 以以未列出的方式进行配置。
以下权利要求中的所有装置或步骤加上功能元件的对应结构、材料、 操作等同物，如果有，旨在包括用于与特别主张的的其它要求保护的元件 组合地执行该功能的任何结构、材料或操作。本发明的描述是为了示例和 描述的目的而提出的，并非旨在穷尽性的或并非旨在将本发明限定到所公 开的形式。在不偏离本发明范围和精神的情况下，许多修改和变型对于所 属技术领域的普通技术人员来说将是显而易见的。为了最好地解释本发明 一个或多个方面的原理和实际应用而选择和描述了实施例，以使本领域的 普通技术人员中的其他人能够理解本发明的一个或多个方面的关于适合所 要的特定用途的具有各种变型的各种实施例。

Claims (20)

1.一种方法，包括：
获得具有电介质层、第一硬掩模层、第二硬掩模层、第三硬掩模层和光刻叠层的中间半导体器件；
沿第一方向图案化第一组线；
在所述第一组线之间沿所述第一方向图案化第二组线；
蚀刻所述光刻叠层以限定所述第三硬掩模层中的所述第一和第二组线的组合；
在所述第二硬掩模层和所述第三硬掩模层上沉积第二光刻叠层；
图案化岛的组；
蚀刻限定所述第三硬掩模层中的所述组的岛的所述第二光刻叠层，在所述组的岛未被蚀刻的位置在所述第三硬掩模层上方留下OPL；
在所述OPL和所述组的岛中的所述第二硬掩模层之上沉积间隔物；
蚀刻所述间隔物，留下加衬所述组的岛的垂直间隔物的组；
去除所述OPL；以及
使用所述第三硬掩模层和所述组的垂直间隔物作为掩模蚀刻所述第二硬掩模层。
2.根据权利要求1所述的方法，其中所述第一和第二线中的每个相邻的线相距约26nm。
3.根据权利要求2所述的方法，其中所述组的岛包括在垂直于所述第一和第二组线的第二方向上的线段的组。
4.根据权利要求3所述的方法，其中所述第一和所述第二组线为约30nm宽。
5.根据权利要求4所述的方法，其中所述组的岛中的每个相邻的线段连接所述第一和第二组线中的两个相邻的线。
6.根据权利要求5所述的方法，其中在所述OPL和所述第二硬掩模层之上的所述间隔物填充所述组的岛。
7.根据权利要求2所述的方法，其中所述组的岛包括块状蚀刻的组。
8.根据权利要求7所述的方法，其中所述第一和第二组线为约30nm宽，所述组的岛在第一方向上相距约38nm，在第二方向上相距约73nm。
9.根据权利要求8所述的方法，其中在蚀刻之后，沉积在所述OPL之上的所述间隔物加衬所述组的岛，使不具有所述间隔物的所述组的岛为约22nm宽以及55nm长。
10.根据权利要求9所述的方法，其中在所述第二硬掩模层的蚀刻之后，所述组的岛限定每隔一组地连接邻近的所述第一和第二线的网格图案。
11.根据权利要求1所述的方法，其中所述间隔物包括氧化物掩模。
12.根据权利要求11所述的方法，其中所述氧化物掩模包括SiO2。
13.根据权利要求12所述的方法，其中所述沉积包括原子层沉积。
14.根据权利要求1所述的方法，其中所述第二硬掩模层包括TiN。
15.一种中间半导体器件，包括：
电介质层；
第一硬掩模层；
氮化物线的组，所述氮化物线为沿第一方向且周期性设置并为约15nm到约35nm宽；以及
连接氮化物线的组，所述连接氮化物线为沿第二方向，其中所述组的连接氮化物线的宽度小于所述组的氮化物线的宽度。
16.根据权利要求15所述的器件，其中所述组的连接氮化物线连接沿所述第一方向的邻近的氮化物线。
17.根据权利要求16所述的器件，其中所述连接氮化物线被分散，而不具有确切的图案。
18.根据权利要求15所述的器件，其中所述组的连接氮化物线每隔一组地连接沿所述第一方向的邻近的氮化物线。
19.根据权利要求18所述的器件，其中所述连接氮化物线在所述第一方向上相距约73nm。
20.根据权利要求19所述的器件，其中所述连接氮化物线形成网格图案。
CN201710996899.0A 2016-11-15 2017-10-20 使用半双向图案化和岛形成半导体器件的方法 Active CN108074808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/352,139 US9865473B1 (en) 2016-11-15 2016-11-15 Methods of forming semiconductor devices using semi-bidirectional patterning and islands
US15/352139 2016-11-15

Publications (2)

Publication Number Publication Date
CN108074808A true CN108074808A (zh) 2018-05-25
CN108074808B CN108074808B (zh) 2021-12-03

Family

ID=60812867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710996899.0A Active CN108074808B (zh) 2016-11-15 2017-10-20 使用半双向图案化和岛形成半导体器件的方法

Country Status (3)

Country Link
US (1) US9865473B1 (zh)
CN (1) CN108074808B (zh)
TW (1) TWI658493B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718451A (zh) * 2018-07-12 2020-01-21 台湾积体电路制造股份有限公司 半导体结构的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838309B2 (en) * 2015-02-23 2020-11-17 Asml Netherlands B.V. Device manufacturing method and patterning devices for use in device manufacturing method
CN108511338B (zh) * 2017-02-27 2020-11-10 Imec 非营利协会 一种在介电层中限定用于导电路径的图案的方法
US10936613B2 (en) 2017-05-03 2021-03-02 Servicenow, Inc. Table-per-partition
TW201921498A (zh) * 2017-09-27 2019-06-01 美商微材料有限責任公司 選擇性氧化鋁蝕刻的使用
JP7438904B2 (ja) * 2020-09-17 2024-02-27 キオクシア株式会社 テンプレート、テンプレートの製造方法、及び半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150678A (en) * 1999-02-11 2000-11-21 Vanguard International Semiconductor Corporation Method and pattern for avoiding micro-loading effect in an etching process
US20030017711A1 (en) * 2001-07-12 2003-01-23 International Business Machines Corporation Lateral-only photoresist trimming for sub-80 nm gate stack
US20040110387A1 (en) * 2002-12-06 2004-06-10 Chowdhury Saurabh Dutta Multi-layer gate stack
US20040119122A1 (en) * 2002-12-23 2004-06-24 Alper Ilkbahar Semiconductor device with localized charge storage dielectric and method of making same
US20050215039A1 (en) * 2004-03-24 2005-09-29 Hill Ervin T Method and apparatus for self-aligned MOS patterning
CN101308823A (zh) * 2007-05-17 2008-11-19 力晶半导体股份有限公司 非易失性存储器的布局结构及其制作方法
US7576905B2 (en) * 2007-02-23 2009-08-18 3M Innovative Properties Company Electrostatically-controlled diffraction gratings using ionic electrophoresis
CN103972157A (zh) * 2013-01-31 2014-08-06 台湾积体电路制造股份有限公司 用于多重图案化技术的导线布线
CN104051328A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 用于半导体器件制造的图案化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281207B2 (en) * 2011-02-28 2016-03-08 Inpria Corporation Solution processible hardmasks for high resolution lithography

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150678A (en) * 1999-02-11 2000-11-21 Vanguard International Semiconductor Corporation Method and pattern for avoiding micro-loading effect in an etching process
US20030017711A1 (en) * 2001-07-12 2003-01-23 International Business Machines Corporation Lateral-only photoresist trimming for sub-80 nm gate stack
US20040110387A1 (en) * 2002-12-06 2004-06-10 Chowdhury Saurabh Dutta Multi-layer gate stack
US20040119122A1 (en) * 2002-12-23 2004-06-24 Alper Ilkbahar Semiconductor device with localized charge storage dielectric and method of making same
US20050215039A1 (en) * 2004-03-24 2005-09-29 Hill Ervin T Method and apparatus for self-aligned MOS patterning
US7576905B2 (en) * 2007-02-23 2009-08-18 3M Innovative Properties Company Electrostatically-controlled diffraction gratings using ionic electrophoresis
CN101308823A (zh) * 2007-05-17 2008-11-19 力晶半导体股份有限公司 非易失性存储器的布局结构及其制作方法
CN103972157A (zh) * 2013-01-31 2014-08-06 台湾积体电路制造股份有限公司 用于多重图案化技术的导线布线
CN104051328A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 用于半导体器件制造的图案化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718451A (zh) * 2018-07-12 2020-01-21 台湾积体电路制造股份有限公司 半导体结构的制造方法

Also Published As

Publication number Publication date
US9865473B1 (en) 2018-01-09
TWI658493B (zh) 2019-05-01
TW201833988A (zh) 2018-09-16
CN108074808B (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
CN108074808A (zh) 使用半双向图案化和岛形成半导体器件的方法
CN108074799A (zh) 使用半双向图案化形成半导体器件的方法
US10043714B2 (en) Elongated contacts using litho-freeze-litho-etch process
US10276376B2 (en) Multi-patterning method and device formed by the method
US8716133B2 (en) Three photomask sidewall image transfer method
CN104136994B (zh) 双硬掩模光刻工艺
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
US20160093668A1 (en) Mram integration with low-k inter-metal dielectric for reduced parasitic capacitance
US20080070404A1 (en) Methods of manufacturing semiconductor devices and structures thereof
JP2008166726A (ja) 半導体装置、およびその製造方法
US8372743B2 (en) Hybrid pitch-split pattern-split lithography process
WO2012021433A1 (en) Method for forming a three-dimensional memory array using imprint lithography, mask therefor, and memory device obtained thereby
US20130285246A1 (en) Semiconductor Device With Self-Aligned Interconnects and Blocking Portions
TW201603190A (zh) 半導體裝置及其製造方法
US8575020B2 (en) Pattern-split decomposition strategy for double-patterned lithography process
KR101422944B1 (ko) 자가 정렬된 상호연결부들을 갖춘 반도체 디바이스
US20080185728A1 (en) Microelectronic Circuit Structure With Layered Low Dielectric Constant Regions And Method Of Forming Same
US20120100717A1 (en) Trench lithography process
CN103151296B (zh) 部分气隙低k沉积的集成技术
US10056265B2 (en) Directed self-assembly process with size-restricted guiding patterns
CN110838465A (zh) 半导体结构和形成半导体结构的方法
CN103123954A (zh) 一种磁性隧道结器件的制造方法
JP6140616B2 (ja) ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー
US10366900B2 (en) Semiconductor device and manufacturing method thereof
CN103531528A (zh) 双镶嵌结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201202

Address after: California, USA

Applicant after: Lattice core USA Inc

Address before: Grand Cayman Islands

Applicant before: GF

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant