CN110718451A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN110718451A
CN110718451A CN201910155980.5A CN201910155980A CN110718451A CN 110718451 A CN110718451 A CN 110718451A CN 201910155980 A CN201910155980 A CN 201910155980A CN 110718451 A CN110718451 A CN 110718451A
Authority
CN
China
Prior art keywords
layer
pattern defining
defining layer
patterning
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910155980.5A
Other languages
English (en)
Other versions
CN110718451B (zh
Inventor
林建宏
李奕璋
朱哲慷
陈志壕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110718451A publication Critical patent/CN110718451A/zh
Application granted granted Critical
Publication of CN110718451B publication Critical patent/CN110718451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开的一实施例是一种半导体结构的制造方法。此方法包含利用设置在图案界定层上的多层结构的使用。在一些实施例中，一种半导体结构的制造方法包含在图案界定层上形成第一多层结构，图案界定层设置在基板上的薄膜堆叠上。此方法还包含将第一多层结构图案化，以在第一多层结构中形成孔隙。此方法还包含通过由第一多层结构所界定的孔隙在图案界定层中形成第一切割开口。此方法进一步包含在图案界定层上形成第二多层结构，第二多层结构的一部分设置在第一切割开口中。

Description

半导体结构的制造方法
技术领域
本发明实施例涉及一种半导体结构的制造方法，特别涉及一种利用多层结构制造半导体结构的方法。
背景技术
半导体集成电路(integrated circuit,IC)产业已经历快速成长。IC材料和设计的技术进步已产生好几世代的IC，其中每一世代都具有比前一世代更小和更复杂的电路。然而，这些进步增加了加工和制造IC的复杂性，并且为了实现这些进步，在IC加工和制造中需要类似的发展。在IC发展过程中，功能密度(即，每芯片面积互相连接的装置的数量)通常会增加，而几何尺寸(即，使用一制造工艺可产生的最小元件)会缩减。
缩减的几何尺寸可能导致各种制造上的困难。举例来说，多层图案化架构在半导体工艺中通常用于图案化层。然而，随着装置尺寸变得越来越小，使用多层图案化架构可能导致多层图案化架构过度蚀刻或蚀刻不足，导致部件(feature)转移失败，这可能会降低半导体装置性能甚至导致装置故障。
发明内容
本发明的一实施例提供一种半导体结构的制造方法。此方法包含在图案界定层上形成第一多层结构，图案界定层设置在基板上的薄膜堆叠上。此方法包含将第一多层结构图案化，以在第一多层结构中形成一孔隙。此方法包含通过由第一多层结构所界定的孔隙在图案界定层中形成第一切割开口。此方法包含在图案界定层上形成第二多层结构，第二多层结构的一部分设置在第一切割开口中。
本发明的一实施例提供一种半导体结构的制造方法。此方法包含(a)在图案界定层上形成多层结构，图案界定层设置在薄膜堆叠上。此方法还包含(b)将多层结构图案化，以在多层结构中形成孔隙。此方法还包含(c)通过由多层结构所界定的孔隙在图案界定层中形成切割开口。此外，此方法包含(d)重复前述操作(a)至(c)，直到在图案界定层中的多个线结构中形成至少两个切割开口。
本发明的一实施例提供一种半导体结构的制造方法。此方法包含在图案界定层上形成第一多层结构，图案界定层设置在基板上的薄膜堆叠上。此方法包含将第一多层结构图案化，以在图案界定层中形成第一切割开口。此方法包含在图案界定层上形成第二多层结构。此方法包含将第二多层结构图案化，以在图案界定层中形成第二切割开口。此方法包含在图案界定层上形成第三多层结构。此方法包含将第三多层结构图案化，以在图案界定层中形成多个线结构。线结构与第一切割开口及第二切割开口相交。此方法包含使用图案界定层作为蚀刻掩膜层，以将薄膜堆叠图案化，直到基板露出。
附图说明
通过以下的详述配合说明书附图，我们能最佳地理解本发明实施例的各种层面。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，这些部件的尺寸可能被任意地增加或减少。
图1A～1B描绘根据一些实施例在多重图案化和多重蚀刻工艺中形成多层图案化架构，以在材料层中转移部件的工艺的范例性流程图。
图2A～2B、图3A～3B、图4A～4B、图5A～5B、图6A～6B、图7A～7B、图8A～8B、图9A～9B、图10A～10B、图11A～11B、图12A～12B、图13A～13B、图14A～14B、图15A～15B、图16A～16B与图17A～17B是根据一些实施例的具有设置在薄膜堆叠之上的三层结构的基板的一部分各自的俯视图和剖面图。
其中，附图标记说明如下：
10 工艺
12～38 操作
43、45 回路
100 基板
101 材料层
102 硬掩膜层
104 介电层
106 硅上层
108 聚合物层
110 蚀刻停止层
112 图案界定层
112a、112b、112c、112d、112e 线结构
114、132、142 底层
116、134、144 中间层
118、136、146 顶层
120 第一个三层结构
130 第二个三层结构
140 第三个三层结构
146a、146b、146c、146d、146e 图案化结构
198 薄膜堆叠
199 多层架构
200、210、230、232 孔隙
202 第一切割开口
212 第二切割开口
310、320 尺寸
A-A 剖面
S1、S2 端对端开放空间
X、Y 方向
具体实施方式
以下提供了很多不同的实施例或范例，用于实施本发明实施例的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以界定本发明实施例。举例而言，以下叙述中提及第一部件形成于第二部件之上或上方，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。此外，本发明实施例在各种范例中可能重复参考数字及/或字母。此重复是为了简化和清楚，并非在讨论的各种实施例及/或组态之间指定其关系。
再者，空间上相关的用语，例如「在…之下」、「在…下方」、「下方的」、「在…上方」、「上方的」和其他类似的用语可用于此，使得描述附图中所示的元件或部件与其他元件或部件之间的关系更容易。此空间上相关的用语意欲包含除附图中描绘的定位外，使用或操作中的装置的不同定位。设备可以其他方式定位(旋转90度或其他定位)，且在此使用的空间相关描述可同样依此解读。
在此所述的一些实施例涉及一种多层架构图案化方法，用于在设置于多层架构之下的材料层中形成具有小节距(pitch)的部件和结构。多层架构包含多层结构(例如，三层(tri-layer)结构)，此多层结构设置在薄膜堆叠上的图案界定层上。多个三层结构用于将部件和结构转移到设置在三层结构之下的图案界定层内。每个三层结构包含顶层、中间层和底层。设置在三层结构和图案界定层之下的薄膜堆叠包含蚀刻停止层和设置在蚀刻停止层之下的附加层。图案界定层允许部件和结构以期望的轮廓和尺寸被转移于其中。设置在图案界定层之下的蚀刻停止层在将部件和结构转移到图案界定层内的同时，有助于提高对薄膜堆叠中下方的附加层的蚀刻选择性。在图案界定层中形成所需的部件后，接着进行另外的图案化工艺，使用图案界定层和蚀刻停止层作为蚀刻掩膜，以通过薄膜堆叠中的附加层将部件转移，直到设置在薄膜堆叠之下的材料层被图案化。
图1A～1B描绘工艺10的范例性流程图，以在关于图2A至图17B的多重蚀刻工艺中将多层架构图案化。图2A至图17B是根据一些实施例的对应于工艺10的各种阶段的基板的一部分的各种示意图。
图2A显示具有多层架构199形成于其上的基板100的俯视图。图2A中所示的剖面A-A在垂直于俯视图的平面中，并且对应于设置在图2B中所示的基板100上的多层架构199的剖面图。以“A”标记结尾的以下附图显示范例性工艺期间的各自的俯视图。以“B”标记结尾的以下附图显示对应于剖面A-A的各自的剖面图。在一些附图中，可以省略其中显示的一些组件(component)或部件的参考标号，以避免模糊其他组件或部件，这是为了便于描绘这些附图。
图案化工艺10从操作12开始，提供具有多层结构(例如第一个三层(tri-layer)结构120)的多层架构199设置在薄膜堆叠198上。图案界定层112设置在薄膜堆叠198和第一个三层结构120之间。如第2A和2B图所示，根据一些实施例，此结构包含基板100，基板100是装置晶粒的一部分。基板100可为或可包含块状(bulk)半导体基板、绝缘体上半导体(semiconductor-on-insulator,SOI)基板或其他基板。基板100的半导体材料可包含或可为选自硅(例如，像是Si<100>或Si<111>的结晶硅)、硅锗、锗、砷化镓的至少一种的材料，或者其他半导体材料。半导体材料可为掺杂的或未掺杂的，例如以p型或n型掺杂物掺杂。在SOI结构用于基板100的一些实施例中，基板100可包含设置在绝缘层上的半导体材料，此绝缘层可为设置在半导体基板中的埋置绝缘体，或者可为玻璃或蓝宝石基板。在某些实施例中，基板100是硅晶圆。例如，基板100可为具有200mm直径、300mm直径、450mm直径或其他直径的圆形基板。在其他实施例中，基板100可具有任何特定的尺寸、形状或材料。例如，基板100也可为任何多边形、正方形、矩形、弯曲或其他非圆形的工件。
基板100可包含例如晶体管、二极管、其他主动装置和/或其他被动装置的装置。整体或部分的装置可形成在基板100之上、可延伸到基板100中和/或可延伸穿过基板100。
在薄膜堆叠198和基板100之间形成材料层101。在一些实施例中，材料层101是具有小于4(例如小于3.5)的低介电常数的介电层。材料层101的合适范例包含含SiOC的层。应注意的是，所使用的多层架构199有助于将部件转移到材料层101内，以促进在基板100上形成半导体装置。
在薄膜堆叠198上设置具有多层结构(例如第一个三层结构120)的多层架构199，并在第一个三层结构120和薄膜堆叠198之间设置图案界定层112。薄膜堆叠198包含硬掩膜层102、介电层104、硅上层106、聚合物层108及蚀刻停止层(etch stop layer,ESL)110。应注意的是，薄膜堆叠198中可包含一个或多个附加层。此外，在一些实施例中，可移除薄膜堆叠198中的一些层。在一些范例中，可通过等离子体增强化学气相沉积(plasma enhancedchemical vapor deposition,PECVD)或其他合适的沉积工艺来沉积硬掩膜层102，并且可由选自TiN、SiON、SiN、SiOC、SiC等的材料制成硬掩膜层102。介电层104是氧化硅层。硅上层106是非晶硅层。蚀刻停止层(ESL)110可以提供一种机制，以在形成接点、贯孔或其他部件时通过蚀刻停止层(ESL)110具有与相邻的层或组件不同的蚀刻选择性而停止蚀刻工艺。ESL 110可包含或者可为氮化铝、氧化硅、氮化硅、碳氮化硅、硅碳氧化物、氮化碳等或前述的组合。在一范例中，ESL 110是通过PECVD工艺、高密度等离子体CVD(high densityplasma CVD,HDP-CVD)工艺、原子层沉积(atomic layer deposition,ALD)工艺或其他合适的沉积工艺形成的氧化硅层。
在一些范例中，在此描述的图案界定层112是含碳层和/或SiCxHyOz材料。含碳层的合适范例包含非晶碳、碳化硅或其他合适的材料。用于形成图案界定层112的合适的沉积工艺包含旋涂工艺、化学气相沉积工艺或原子层沉积工艺。在一些范例中，图案界定层112是通过化学气相沉积工艺或原子层沉积工艺所形成的SiCxHyOz材料或非晶碳层。
设置在图案界定层112之上的三层结构120包含顶层118、中间层116及底层114。在一些实施例中，底层114包含CxHyOz材料、氧化硅(SiOx)、碳氧化硅(SiOxCy)、聚合物材料或其他合适的材料。底层114可通过CVD工艺、蒸镀工艺、旋涂工艺、其他合适的沉积工艺或前述的组合而沉积。在某些实施例中，中间层116包含SiCxHyOz材料。中间层116是通过CVD工艺、蒸镀工艺、旋涂工艺、其他合适的沉积工艺或前述的组合而沉积。顶层118包含CxHyOz材料和感光(photo-sensitive)元件，例如光酸产生剂(photo-acid generator,PAG)或光碱产生剂(photo-base generator,PBG)。PAG的范例包含但不限于卤化三嗪(halogenatedtriazines)、鎓盐(onium salts)、重氮盐(diazonium salts)、芳族重氮盐(aromaticdiazonium salts)及前述的组合。顶层118通过旋涂工艺或任何合适的沉积技术而沉积。应注意的是，在一些范例中，底层114由与聚合物层108类似或相同的材料制成。
在操作14，进行图案化工艺(即，曝光和显影)，以如图3A和3B所示在第一个三层结构120的顶层118中形成多个孔隙200。进行光刻(photolithography)工艺以将顶层118图案化，形成具有所需的轮廓和尺寸的孔隙200。可使用任何合适的光刻技术将顶层118图案化。例如，可在顶层118之上设置掩模(未示出)，接着可将其暴露于包含紫外线(ultraviolet,UV)或准分子激光(excimer laser)的辐射束，例如来自一氪氟化物(KrF)准分子激光的248nm光束，或者来自氩氟化物(ArF)准分子激光的193nm光束。在另一个范例中，可使用反射式极紫外线(Extreme Ultraviolet,EUV)掩膜将来自一EUV光源的图案反射通过光学定向到EUV掩膜，接着到达基板以将图案曝光到顶层118上。顶层118可经历烘烤工艺，例如软预曝光烘烤以移除沉积期间使用的溶剂，和/或曝光后烘烤以促进由曝光引起的附着和/或交联。
在操作16，如图4A和4B所示进行另一图案化或蚀刻工艺，以通过界定在顶层118中的孔隙200继续将第一个三层结构120图案化，在第一个三层结构120中形成第一切割开口202，并进一步向下穿过图案界定层112。第一切割开口202形成为穿过第一个三层结构120到下方的图案界定层112。
图案化或蚀刻工艺可包含等离子体工艺，例如感应耦合等离子体(inductivelycoupled plasma,ICP)、平行板等离子体、离子束蚀刻(ion beam etching,IBE)或反应离子束蚀刻(reactive ion beam etching,RIBE)等离子体工艺。图案化或蚀刻工艺包含蚀刻气体，例如氧气(O2)、六氟乙烷(C2F6)、四氟甲烷(CF4)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、八氟丙烷(C3F8)、八氟环丁烷(C4F8)、六氟化硫(SF6)、三氟化氮(NF3)、氯气(Cl2)、氯化氢(HCl)、三氯化硼(BCl3)、其他合适的反应性气体以及前述的组合。图案化或蚀刻工艺可为非等向(anisotropic)蚀刻，其形成与第一个三层结构120中的孔隙200实质上垂直的侧壁。例如，可通过在蚀刻期间向基板施加偏压和/或可通过将IBE或RIBE蚀刻中的蚀刻离子垂直地导向基板来实现非等向蚀刻。其他图案化或蚀刻工艺参数包含等等离子体源功率、蚀刻室压力、蚀刻气体的流速、基板温度和其他工艺参数。
在操作18，执行灰化、除渣或第一个三层结构移除工艺，以如图5A和5B所示从基板100移除第一个三层结构120，暴露形成在图案界定层112中的第一切割开口202(例如，孔隙、间隙或断裂处)。第一切割开口202以所需的尺寸和轮廓形成在图案界定层112中。因此，图案界定层112中的第一切割开口202可于稍后作为蚀刻掩膜，以将第一切割开口202转移到下方的薄膜堆叠198。
在操作20，在形成第一切割开口202之后，如图6A和6B所示在图案界定层112上形成第二多层结构(例如第二个三层结构130)。第二个三层结构130与第一个三层结构120类似或相同。类似地，第二个三层结构130包含顶层136、中间层134和底层132。顶层136、中间层134和底层132的材料与第一个三层结构120中的顶层118、中间层116和底层114类似或相同。
在操作22，类似于操作14，进行图案化工艺，以如图7A和7B所示在第二个三层结构130的顶层136中形成多个孔隙210。进行光刻工艺以将第二顶层136图案化，形成具有所需轮廓和尺寸的孔隙210。
在操作24，类似于操作16，如图8A和8B所示进行另一图案化工艺以通过在顶层136中界定的孔隙210继续将第二个三层结构130图案化，在第二个三层结构130中形成第二切割开口212，并进一步向下穿过图案界定层112。第二切割开口212形成为穿过第二个三层结构130到下方的图案界定层112。
在操作26，类似于操作18，执行灰化、除渣或第二个三层结构移除工艺，以如图9A和9B所示从基板100移除第二个三层结构130，暴露形成在图案界定层112中的第二切割开口212(例如，孔隙、沟槽或孔洞)。第二切割开口212以所需的尺寸和轮廓形成在图案界定层112中。因此，图案界定层112中的第二切割开口212可于稍后作为蚀刻掩膜，以将第二切割开口212转移到下方的薄膜堆叠198。在一些范例中，第二切割开口212可形成在与图案界定层112中的第一切割开口202平行和/或相距一定距离的区域中。在其他范例中，第二切割开口212可形成在与第一切割开口202相交和/或垂直的区域中。第二切割开口212可以任何与第一切割开口202合适的关系形成。
应注意的是，可如回路43所示重复进行操作20至操作26，以在图案界定层112中形成尽可能多的切割开口。虽然图1A的工艺10中描绘的示例仅描绘形成第一个三层结构120和第二个三层结构130(例如，使用多层结构两次以帮助将切割开口转移到图案界定层112)，但应注意的是，可形成多个三层结构，每个三层结构包含顶层、中间层和底层。在一些范例中，在形成多个线结构于图案界定层112中之前，在图案界定层112中形成至少三个切割开口，这将在下面进一步描述。
在操作28，类似于操作12与20，如图10A与图10所示在图案界定层112上形成第三多层结构(例如第三个三层结构140)，填充第一切割开口202与第二切割开口212。不同于上述第一个三层结构120与第二个三层结构130，在此形成的第三个三层结构140用于将多个线结构(而不是切割开口)转移到图案界定层112。形成在图案界定层112中的线结构和切割开口的数量和配置可针对不同装置性能要求的不同设计考量而变化。
类似地，第三个三层结构140包含顶层146、中间层144和底层142。顶层146、中间层144和底层142的材料与第一个三层结构120中的顶层118、中间层116和底层114及第二个三层结构130中的顶层136、中间层134和底层132类似或相同。如图10B所示，底层142填充于形成在图案界定层112中的第一切割开口202与第二切割开口212内。接着，在底层142上形成中间层144和顶层146，以提供用于光刻图案化工艺的平坦化表面。
在操作30，类似于操作14与22，进行图案化工艺，以如图11A和11B所示在第三个三层结构140的顶层146中形成多个孔隙230。进行光刻工艺以将顶层146图案化，形成具有所需轮廓和尺寸的孔隙230。
在一些范例中，将顶层146图案化以在中间层144之上形成多个图案化结构(显示为146a、146b、146c、146d和146e)。顶层146中的图案化结构146a、146b、146c、146d、146e在顶层146的不同位置处可包含不同的尺寸，使得当图案化结构146a、146b、146c、146d、146e转移到图案界定层112且最终转移到材料层101时，便于形成具有不同尺寸、形状和线节距的线结构。图案化结构146a、146b、146c、146d、146e形成在顶层146中的预定位置处，以便于将这些结构转移到下方的层的期望位置。在一些范例中，例如图案化结构146b和146d的一些图案化结构形成在第一切割开口202和第二切割开口212的位置之上。例如，图案化结构146b和146d形成在与第一切割开口202和第二切割开口212至少部分垂直地对齐或重叠的位置中。因此，一些线结构在转移到图案界定层112时可能由于第一切割开口202和第二切割开口212而在图案界定层112中的线图案中具有断裂处(例如，不连续处或中断处)。相对地，例如图案化结构146a、146c和146e的一些图案化结构可形成在没有第一切割开口202和第二切割开口212在其下方对齐或重叠的位置。因此，在线结构转移到图案界定层112之后，从图案化结构146a、146c和146e所界定的轮廓、尺寸和形状可转移至图案界定层112中并保持完整而不会改变或中断。
在此提及的线结构在完成转移到下方的材料层101的结构时，通常用于描绘具有纵向长度的结构。可在彼此平行的某些方向上形成各种线结构。在一些实施例中，各种线结构可以形成为彼此垂直或相交。
在此提及的切割开口在完成转移到下方的材料层101的结构时，对应于线结构之间的断裂处、沟槽或中断处，在例如纵向对齐的线结构之间形成一端对端(end-to-end)空间。以下将参考图13A和13B进一步描述关于端对端空间、切割开口和线结构的细节。
在操作32，类似于操作16与24，如图12A和12B所示进行另一图案化工艺以通过在顶层146中界定的孔隙230继续将第三个三层结构140图案化，在第三个三层结构130中形成孔隙232，并通过图案化工艺或附加的工艺进一步将结构向下转移至图案界定层112。第三个三层结构140中的孔隙232有助于将结构转移到下方的图案界定层112内。
在操作34，类似于操作18与26，执行灰化、除渣或第三个三层结构移除工艺，以如图13A和13B所示从基板100移除第三个三层结构140。由于第一切割开口202和第二切割开口212(例如，间隙或中断处)预先被图案化到图案界定层112内，因此一些线结构与第一切割开口202和第二切割开口212(例如，间隙、断裂处或中断处)相交。例如，如图13B的剖面图所示，线结构112b、112d(以虚线显示)在形成第一切割开口202和第二切割开口212(例如，间隙、断裂处或中断处)的位置处消失并中断。相对地，线结构112a、112c、112e形成在图案界定层112中的指定位置中，此指定位置由来自第三个三层结构140的孔隙230之间所界定。结果，如图13A的俯视图所示，线结构112b、112d在与形成第一切割开口202和第二切割开口212的位置不同的位置处保持完整于图案界定层112中。第一切割开口202和第二切割开口212在图案界定层112中的线结构112b、112d中分别界定端对端开放空间S1、S2(例如，断裂处、中断处或不连续处)。在一些范例中，端对端开放空间S1、S2的尺寸310、320介于约5nm和约30nm之间。在一些范例中，端对端开放空间S1、S2可在Y方向上对齐。在一些范例中，端对端开放空间S1、S2在X或Y方向上可能具有彼此偏移的中心点。端对端开放空间S1、S2可能具有任何彼此合适的物理关系或配位(coordination)。虽然图13A和13B中描绘的范例具有两个切割开口(即第一切割开口202和第二切割开口212)，使其具有两个端对端开放空间S1、S2，但应注意的是，为了不同的装置性能要求，可在任何线结构112a～112e之间形成两个以上的切割开口。
类似地，可如回路45所示重复进行操作28至操作34，以在图案界定层112中形成尽可能多的线结构。虽然图1B的工艺10中描绘的示例仅描绘形成第三个三层结构140(例如，使用多层结构一次以帮助将线结构转移到图案界定层112)，但应注意的是，可形成任何数量的三层结构(每个三层结构包含顶层、中间层和底层)以形成具有相同或不同轮廓、尺寸、定位和方向性的线结构。虽然此范例描绘第三个三层结构140产生五个线结构112a、112b、112c、112d、112e(第一切割开口202与第二切割开口212对应形成在线结构112b、112d之间)，但应注意的是，可形成任何数量的线结构。
在操作36，在图案界定层112中形成并将所需的结构图案化之后，进行蚀刻工艺以如第14A和14B图所示将蚀刻停止层110图案化。图案界定层112作为蚀刻掩膜，以将形成在图案界定层112中的结构转移到下方的蚀刻停止层110内。
在操作38，在将结构转移到蚀刻停止层110内之后，进行附加的图案化工艺以将薄膜堆叠198中的剩余层(包含聚合物层108、硅上层106、介电层104和硬掩膜层102)图案化，直到暴露基板100。在一些范例中，可在图案化结构并将结构转移到蚀刻停止层110时，如图15A和15B所示移除或消耗图案界定层112。随后，可连续地进行图案化工艺和/或蚀刻工艺，以如图16A和16B所示使用蚀刻停止层110作为蚀刻掩膜来蚀刻薄膜堆叠198中的聚合物层108和硅上层106。可如图17A和17B所示藉助于薄膜堆叠上的硅上层106(或其他剩余层)作为蚀刻掩膜，接着将剩余的层(例如，介电层104和硬掩膜层102)图案化。可选择并进行附加的图案化工艺和蚀刻工艺以蚀刻薄膜堆叠中的剩余层，直到在材料层101中形成期望的部件和结构并且暴露基板100。
应注意的是，在图案化薄膜堆叠198时，不使用额外的多层结构来进一步将薄膜堆叠198图案化。欲转移到材料层101的部件或结构先前已在图案界定层112中界定并图案化。多层结构(例如三层结构)的多次使用通常用于将图案界定层112图案化和界定图案界定层112，但不用于下方的薄膜堆叠198中。
图案界定层112允许在蚀刻到目标的下方材料层101之前，在图案界定层112中形成期望的结构的部件、轮廓、配置和尺寸。可通过三层结构的多次使用来帮助在图案界定层112中界定期望的部件和结构。因此，可在蚀刻和将设置在下方的目标材料层101图案化之前，重复地修改结构和部件并将结构和部件修正到期望的尺寸和轮廓。重复在图案界定层112之上形成的三层结构可作为第一缓冲结构，以将结构和部件缓慢地、逐渐地和温和地图案化到图案界定层112内，而无需在初期将目标材料层101图案化。此外，借助于设置在图案界定层112和目标材料层101之间的薄膜堆叠198(例如第二缓冲结构)，在图案界定层112中界定的结构和部件也可缓慢、逐渐和温和地转移到目标材料层101，使目标材料层101具有所需轮廓和尺寸。在一些实施例中，当硅上层106在初期被过度地蚀刻以作为硅心轴(mandrel)时，通常会观察到不期望的缺陷，例如条纹(striation)或缝隙(stitch)。因此，通过多次使用在图案界定层112之上的多层结构(例如三层结构)，可在图案界定层112中和图案界定层112之上形成期望的部件和结构。设置在图案界定层112之下的蚀刻停止层110也有助于防止部件和结构在初期向下过度蚀刻到硅上层106，从而有效地消除不期望的缺陷产生。
本发明的实施例提供半导体结构的制造方法。此方法利用图案界定层和多次使用在图案界定层上的多层结构(例如三层结构)，以在材料层中形成部件和结构。多层结构包含底层、中间层和中间层之上的顶层。图案界定层包含SiCxHyOz材料或非晶碳层，其有助于在图案界定层中界定部件和结构，而不会使部件和结构在初期变形或坍塌。设置在图案界定层之下的蚀刻停止层也有助于维持转移到图案界定层的部件和结构，而不会破坏邻近的各层和结构。
在一实施例中，提出一种半导体结构的制造方法。此方法包含在图案界定层上形成第一多层结构，图案界定层设置在基板上的薄膜堆叠上。此方法包含将第一多层结构图案化，以在第一多层结构中形成孔隙。此方法包含通过由第一多层结构所界定的孔隙在图案界定层中形成第一切割开口。此方法包含在图案界定层上形成第二多层结构，第二多层结构的一部分设置在第一切割开口中。
在一实施例中，第一多层结构包括顶层、中间层及底层。
在一实施例中，图案界定层为SiCxHyOz材料或非晶碳层。
在一实施例中，薄膜堆叠包括蚀刻停止层，蚀刻停止层设置在图案界定层之下。
在一实施例中，蚀刻停止层为氧化硅层。
在一实施例中，此方法包括将第二多层结构图案化，以在第二多层结构中形成一孔隙。此方法还包括通过由第二多层结构所界定的孔隙在图案界定层中形成第二切割开口。
在一实施例中，此方法包括在图案界定层上形成一第三多层结构。此方法还包括将第三多层结构图案化，以在第三多层结构中形成一孔隙。此方法还包括使用由第三多层结构所界定的孔隙，在图案界定层中形成多个线结构。线结构与第一切割开口及第二切割开口相交。
在一实施例中，第一切割开口与第二切割开口中的每个在图案界定层中的线结构之间建立一端对端开放空间。
在一实施例中，端对端开放空间具有介于约5nm至约30nm之间的尺寸。
在一实施例中，此方法包括使用图案界定层作为一蚀刻掩膜，将薄膜堆叠图案化。
在一实施例中，此方法包括持续将薄膜堆叠图案化，直到基板露出。
在一实施例中，此方法包括将第一切割开口、第二切割开口与线结构转移至一材料层内，材料层设置在薄膜堆叠之下并设置在基板之上。
在一实施例中，薄膜堆叠还包括硅上层，硅上层设置在硬掩膜层上的介电层上。
在一实施例中，硅上层为非晶硅层，而硬掩膜层为TiN层。
在一实施例中，第二多层结构具有与第一多层结构相同的结构。
在另一实施例中，提出一种半导体结构的制造方法。此方法包含(a)在图案界定层上形成多层结构，图案界定层设置在薄膜堆叠上。此方法还包含(b)将多层结构图案化，以在多层结构中形成孔隙。此方法还包含(c)通过由多层结构所界定的孔隙在图案界定层中形成切割开口。此外，此方法包含(d)重复前述操作(a)至(c)，直到在图案界定层中的多个线结构中形成至少两个切割开口。
在一实施例中，薄膜堆叠包括蚀刻停止层，蚀刻停止层设置在图案界定层之下。
在一实施例中，切割开口中的每个在图案界定层中的线结构中建立端对端开放空间。
在一实施例中，图案界定层为SiCxHyOz材料或非晶碳层。
在又一实施例中，提出一种半导体结构的制造方法。此方法包含在图案界定层上形成第一多层结构，图案界定层设置在基板上的薄膜堆叠上。此方法包含将第一多层结构图案化，以在图案界定层中形成第一切割开口。此方法包含在图案界定层上形成第二多层结构。此方法包含将第二多层结构图案化，以在图案界定层中形成第二切割开口。此方法包含在图案界定层上形成第三多层结构。此方法包含将第三多层结构图案化，以在图案界定层中形成多个线结构。线结构与第一切割开口及第二切割开口相交。此方法包含使用图案界定层作为蚀刻掩膜层，以将薄膜堆叠图案化，直到基板露出。
以上概述数个实施例的特征，以便本发明所属技术领域的技术人员可更理解本发明实施例的观点。本发明所属技术领域的技术人员应理解，他们能以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优点。本发明所属技术领域的技术人员也应理解，此类等效的结构并无背离本发明实施例的构思与范围，且他们能在不违背本发明实施例的构思和范围之下，做各式各样的改变、取代和替换。

Claims (10)

1.一种半导体结构的制造方法，所述制造方法包括：
在一图案界定层上形成一第一多层结构，所述图案界定层设置在一基板上的一薄膜堆叠上；
将所述第一多层结构图案化，以在所述第一多层结构中形成一孔隙；
通过由所述第一多层结构所界定的所述孔隙在所述图案界定层中形成一第一切割开口；以及
在所述图案界定层上形成一第二多层结构，所述第二多层结构的一部分设置在所述第一切割开口中。
2.如权利要求1所述的制造方法，其中所述薄膜堆叠包括一蚀刻停止层，所述蚀刻停止层设置在所述图案界定层之下。
3.如权利要求1所述的制造方法，所述制造方法还包括：
将所述第二多层结构图案化，以在所述第二多层结构中形成一孔隙；及
通过由所述第二多层结构所界定的所述孔隙在所述图案界定层中形成一第二切割开口。
4.如权利要求3所述的制造方法，所述制造方法还包括：
在所述图案界定层上形成一第三多层结构；
将所述第三多层结构图案化，以在所述第三多层结构中形成一孔隙；及
使用由所述第三多层结构所界定的所述孔隙，在所述图案界定层中形成多个线结构，其中所述多个线结构与所述第一切割开口及所述第二切割开口相交。
5.如权利要求4所述的制造方法，其中所述第一切割开口与所述第二切割开口中的每个在所述图案界定层中的所述多个线结构之间建立一端对端开放空间。
6.如权利要求4所述的制造方法，所述制造方法还包括：
使用所述图案界定层作为一蚀刻掩膜，将所述薄膜堆叠图案化。
7.一种半导体结构的制造方法，所述制造方法包括以下操作：
(a)在一图案界定层上形成一多层结构，所述图案界定层设置在一薄膜堆叠上；
(b)将所述多层结构图案化，以在所述多层结构中形成一孔隙；
(c)通过由所述多层结构所界定的所述孔隙在所述图案界定层中形成一切割开口；以及
(d)重复前述操作(a)至(c)，直到在所述图案界定层中的多个线结构中形成至少两个切割开口。
8.如权利要求7所述的制造方法，其中所述薄膜堆叠包括一蚀刻停止层，所述蚀刻停止层设置在所述图案界定层之下。
9.如权利要求7所述的制造方法，其中所述多个切割开口中的每个在所述图案界定层中的所述多个线结构中建立一端对端开放空间。
10.一种半导体结构的制造方法，所述制造方法包括：
在一图案界定层上形成一第一多层结构，所述图案界定层设置在一基板上的一薄膜堆叠上；
将所述第一多层结构图案化，以在所述图案界定层中形成一第一切割开口；
在所述图案界定层上形成一第二多层结构；
将所述第二多层结构图案化，以在所述图案界定层中形成一第二切割开口；
在所述图案界定层上形成一第三多层结构；
将所述第三多层结构图案化，以在所述图案界定层中形成多个线结构，其中所述多个线结构与所述第一切割开口及所述第二切割开口相交；以及
使用所述图案界定层作为一蚀刻掩膜层，以将所述薄膜堆叠图案化，直到所述基板露出。
CN201910155980.5A 2018-07-12 2019-03-01 半导体结构的制造方法 Active CN110718451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/034,029 2018-07-12
US16/034,029 US10515803B1 (en) 2018-07-12 2018-07-12 Multiple layer scheme patterning process

Publications (2)

Publication Number Publication Date
CN110718451A true CN110718451A (zh) 2020-01-21
CN110718451B CN110718451B (zh) 2022-10-28

Family

ID=68979703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910155980.5A Active CN110718451B (zh) 2018-07-12 2019-03-01 半导体结构的制造方法

Country Status (3)

Country Link
US (2) US10515803B1 (zh)
CN (1) CN110718451B (zh)
TW (1) TWI728392B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133195B2 (en) 2019-04-30 2021-09-28 International Business Machines Corporation Inverse tone pillar printing method using polymer brush grafts
US20220102200A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning material including carbon-containing layer and method for semiconductor device fabrication
US20230326737A1 (en) * 2022-03-28 2023-10-12 Tokyo Electron Limited Technologies for high aspect ratio carbon etching with inserted charge dissipation layer

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법
US20100167021A1 (en) * 2008-12-29 2010-07-01 Macronix International Co., Ltd. Semiconductor structure and method of fabricating the same
CN102074459A (zh) * 2009-11-25 2011-05-25 台湾积体电路制造股份有限公司 半导体装置的制造方法
US20130207108A1 (en) * 2012-02-13 2013-08-15 Globalfoundries Inc. Critical Dimension and Pattern Recognition Structures for Devices Manufactured Using Double Patterning Techniques
US20150140811A1 (en) * 2013-11-20 2015-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-Damage-Free Etching
US20150380256A1 (en) * 2014-03-13 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for Forming Patterns Using Multiple Lithography Processes
US20150380261A1 (en) * 2014-06-30 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for Forming Patterns Using Multiple Lithography Processes
CN105977200A (zh) * 2015-03-12 2016-09-28 台湾积体电路制造股份有限公司 具有小线间距和小端-端间隔的半导体器件结构的形成方法
CN106206415A (zh) * 2015-05-29 2016-12-07 台湾积体电路制造股份有限公司 用于形成半导体器件结构的互连结构的通孔轮廓的方法
CN107017154A (zh) * 2016-01-11 2017-08-04 台湾积体电路制造股份有限公司 使用多重光刻多重蚀刻的通孔图案化
CN107665857A (zh) * 2016-07-29 2018-02-06 台湾积体电路制造股份有限公司 用于形成具有笔直轮廓的通孔的多重图案化
CN108074808A (zh) * 2016-11-15 2018-05-25 格芯公司 使用半双向图案化和岛形成半导体器件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
DE102010040066B4 (de) * 2010-08-31 2012-05-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind
US9659821B1 (en) * 2016-05-23 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnect structures by self-aligned approach

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법
US20100167021A1 (en) * 2008-12-29 2010-07-01 Macronix International Co., Ltd. Semiconductor structure and method of fabricating the same
CN102074459A (zh) * 2009-11-25 2011-05-25 台湾积体电路制造股份有限公司 半导体装置的制造方法
US20130207108A1 (en) * 2012-02-13 2013-08-15 Globalfoundries Inc. Critical Dimension and Pattern Recognition Structures for Devices Manufactured Using Double Patterning Techniques
US20150140811A1 (en) * 2013-11-20 2015-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-Damage-Free Etching
US20150380256A1 (en) * 2014-03-13 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for Forming Patterns Using Multiple Lithography Processes
US20150380261A1 (en) * 2014-06-30 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for Forming Patterns Using Multiple Lithography Processes
CN105977200A (zh) * 2015-03-12 2016-09-28 台湾积体电路制造股份有限公司 具有小线间距和小端-端间隔的半导体器件结构的形成方法
CN106206415A (zh) * 2015-05-29 2016-12-07 台湾积体电路制造股份有限公司 用于形成半导体器件结构的互连结构的通孔轮廓的方法
CN107017154A (zh) * 2016-01-11 2017-08-04 台湾积体电路制造股份有限公司 使用多重光刻多重蚀刻的通孔图案化
CN107665857A (zh) * 2016-07-29 2018-02-06 台湾积体电路制造股份有限公司 用于形成具有笔直轮廓的通孔的多重图案化
CN108074808A (zh) * 2016-11-15 2018-05-25 格芯公司 使用半双向图案化和岛形成半导体器件的方法

Also Published As

Publication number Publication date
TW202018767A (zh) 2020-05-16
US20200126792A1 (en) 2020-04-23
US20200020532A1 (en) 2020-01-16
TWI728392B (zh) 2021-05-21
US10879070B2 (en) 2020-12-29
US10515803B1 (en) 2019-12-24
CN110718451B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US11211380B2 (en) Semiconductor structure and manufacturing method thereof
US10312109B2 (en) Lithographic technique incorporating varied pattern materials
CN110660652B (zh) 半导体装置的图案化方法
CN110718451B (zh) 半导体结构的制造方法
TWI391988B (zh) 利用間距減縮製造裝置之方法及相關結構
US7935477B2 (en) Double patterning strategy for contact hole and trench
US11289332B2 (en) Directional processing to remove a layer or a material formed over a substrate
US8575032B2 (en) Methods of forming a pattern on a substrate
US7049221B2 (en) Method for manufacturing a semiconductor device having a multilayer interconnection structure
US11605539B2 (en) Defect correction on metal resists
US10510586B1 (en) Multi-layer structure having a dense middle layer
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN107204279B (zh) 形成半导体器件的方法
CN113471073A (zh) 集成电路图案化的方法
US8524608B1 (en) Method for fabricating a patterned structure of a semiconductor device
KR100400302B1 (ko) 반도체 소자의 제조 방법
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
US20240063020A1 (en) Patterning Semiconductor Devices and Structures Resulting Therefrom
KR101017753B1 (ko) 반도체 소자 형성 방법
WO2024144886A1 (en) Methods for forming semiconductor devices using modified photomask layer
KR20040043289A (ko) 반도체 소자의 미세 패턴 형성방법
KR20040043288A (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant