JP6140616B2 - ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー - Google Patents
ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー Download PDFInfo
- Publication number
- JP6140616B2 JP6140616B2 JP2013556909A JP2013556909A JP6140616B2 JP 6140616 B2 JP6140616 B2 JP 6140616B2 JP 2013556909 A JP2013556909 A JP 2013556909A JP 2013556909 A JP2013556909 A JP 2013556909A JP 6140616 B2 JP6140616 B2 JP 6140616B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- interconnect
- parallel
- root
- tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Claims (10)
- 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成する工程と、
前記誘電体層の頂部表面上に複数の平行ルートトラックのためのエリアを画定する工程であって、前記複数の平行ルートトラックが或るピッチ距離を有する、前記画定する工程と、
第1のリードパターンを含む複数の第1の露光エリアをつくる第1の相互接続パターンを形成する工程であって、前記第1のリードパターンが前記複数の平行ルートトラックの1つのルートトラックに位置する、前記形成する工程と、
前記複数の第1の露光エリアに複数の第1の相互接続トレンチを形成するために第1のトレンチエッチングプロセスを実行する工程と、
第2のリードパターンを含む複数の第2の露光エリアをつくる第2の相互接続パターンを形成する工程であって、前記第2のリードパターンが前記複数の平行ルートトラックの前記ルートトラックに位置し、前記第2のリードパターンが、前記第1のリードパターンと前記複数の平行ルートトラックの隣接するルートトラックに位置する隣接するリードパターンとの間のスペースの1倍から1と1/2倍の距離だけ前記第1のリードパターンから分離される、前記形成する工程と、
前記複数の第2の露光エリアに複数の第2の相互接続トレンチを形成するために第2のトレンチエッチングプロセスを実行する工程と、
前記第1の相互接続トレンチと前記第2の相互接続トレンチとに金属相互接続ラインを形成する工程と、
を含み、
前記第1の相互接続パターンと前記第2の相互接続パターンとが、ダイポール照明源を有する2つの個別のフォトリソグラフィプロセスを用いて形成される、プロセス。 - 請求項1に記載のプロセスであって、
前記第1のリードパターンが前記第2のリードパターンに隣接して終端する、プロセス。 - 請求項1に記載のプロセスであって、
前記第1のリードパターンが前記第2のリードパターンに隣接して分岐する、プロセス。 - 請求項1に記載のプロセスであって、
前記ダイポール照明源が193ナノメートル放射を提供し、前記複数の平行ルートトラックの前記ピッチ距離が75〜81ナノメートルである、プロセス。 - 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成する工程と、
前記誘電体層の頂部表面上に複数の平行ルートトラックを画定する工程であって、前記複数の平行ルートトラックが或るピッチ距離を有する、前記画定する工程と、
前記複数の平行ルートトラックに前記複数の平行ルートトラックの1つのルートトラックに位置する第1のリードパターンを含む第1の相互接続パターンを形成する工程と、
前記複数の平行ルートトラックに前記ルートトラックに位置する第2のリードパターンを含む第2の相互接続パターンを形成する工程であって、前記第2のリードパターンが、前記複数の平行ルートトラックの隣接するルートトラックにおける相互接続パターン間のスペースの1倍から1と2分の1倍の距離だけ前記ルートトラックにおいて前記第1のリードパターンから分離される、前記形成する工程と、
前記第1の相互接続パターンと前記第2の相互接続パターンとにより画定されるように前記誘電体層に金属相互接続ラインを形成する工程と、
を含み、
前記第1の相互接続パターンと前記第2の相互接続パターンとが、前記複数の平行ルートトラックの隣接するルートトラックにおける前記相互接続パターンを分解することが可能なダイポール照明源を有する2つの個別のフォトリソグラフィプロセスを用いて形成される、プロセス。 - 請求項5に記載のプロセスであって、
前記ダイポール照明源が193ナノメートル放射を提供し、前記平行ルートトラックの前記ピッチ距離が75〜81ナノメートルである、プロセス。 - 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成する工程と、
前記誘電体層の頂部表面上に複数の平行ルートトラックのためのエリアを画定する工程であって、前記複数の平行ルートトラックが或るピッチ距離を有する、前記画定する工程と、
前記誘電体層の上に第1の相互接続パターンを形成する工程であって、前記第1の相互接続パターンが、前記複数の平行ルートトラックのルートトラックにおける第1のポイントまで延びる第1の複数のリードパターンをつくる、前記形成する工程と、
前記第1の相互接続パターンを用いて第1の複数の相互接続トレンチを形成するために第1のトレンチエッチングプロセスを実行する工程と、
前記誘電体層の上に第2の相互接続パターンを形成する工程であって、前記第2の相互接続パターンが、前記複数の平行ルートトラックの前記ルートトラックにおける第2のポイントまで延びる第2の複数のリードパターンをつくり、各第2のポイントが、前記複数の平行ルートトラックにおける第1の複数の露光エリアと第2の複数の露光エリアとの隣接する平行の露光エリア間のスペースの1倍から1及び2分の1倍の距離まで対応する第1のポイントから横方向に分離される、前記形成する工程と、
前記第2の相互接続パターンを用いて第2の複数の相互接続トレンチを形成するために第2のトレンチエッチングプロセスを実行する工程と、
前記第1の複数の相互接続トレンチと前記第2の複数の相互接続トレンチとに金属相互接続ラインを形成する工程と、
を含み、
前記金属相互接続ラインが、
前記複数の平行ルートトラックのルートトラックにおける前記第1のポイントまで延びる第1の複数のラインと、
前記複数の平行ルートトラックのルートトラックにおける対応する第1のポイントに近接する前記第2のポイントまで延びる第2の複数のラインと、
を含み、
前記第1の相互接続パターンと前記第2の相互接続パターンとが、ダイポール照明源を有する2つの個別のフォトリソグラフィプロセスを用いて形成される、プロセス。 - 請求項1に記載のプロセスであって、
前記第1の複数のラインのサブセットが前記第1のポイントで終端する、プロセス。 - 請求項1に記載のプロセスであって、
前記第1の複数のラインのサブセットが前記第1のポイントで分岐する、プロセス。 - 請求項1に記載のプロセスであって、
前記ダイポール照明源が193ナノメートル放射を提供し、複数の前記平行ルートトラックの前記ピッチ距離が75〜81ナノメートルである、プロセス。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161448451P | 2011-03-02 | 2011-03-02 | |
US201161448423P | 2011-03-02 | 2011-03-02 | |
US201161448447P | 2011-03-02 | 2011-03-02 | |
US201161448437P | 2011-03-02 | 2011-03-02 | |
US61/448,437 | 2011-03-02 | ||
US61/448,423 | 2011-03-02 | ||
US61/448,451 | 2011-03-02 | ||
US61/448,447 | 2011-03-02 | ||
US13/410,188 US8575020B2 (en) | 2011-03-02 | 2012-03-01 | Pattern-split decomposition strategy for double-patterned lithography process |
US13/410,188 | 2012-03-01 | ||
PCT/US2012/027534 WO2012119098A2 (en) | 2011-03-02 | 2012-03-02 | Pattern-split decomposition strategy for double-patterned lithography process |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014509785A JP2014509785A (ja) | 2014-04-21 |
JP2014509785A5 JP2014509785A5 (ja) | 2015-04-16 |
JP6140616B2 true JP6140616B2 (ja) | 2017-05-31 |
Family
ID=46758517
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556909A Active JP6140616B2 (ja) | 2011-03-02 | 2012-03-02 | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー |
JP2013556653A Active JP6134652B2 (ja) | 2011-03-02 | 2012-03-02 | ハイブリッドピッチ分割パターン分割リソグラフィプロセス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556653A Active JP6134652B2 (ja) | 2011-03-02 | 2012-03-02 | ハイブリッドピッチ分割パターン分割リソグラフィプロセス |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP6140616B2 (ja) |
WO (2) | WO2012119098A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583609B2 (en) | 2013-03-25 | 2017-02-28 | Texas Instruments Incorporated | MOS transistor structure and method of forming the structure with vertically and horizontally-elongated metal contacts |
TWI721231B (zh) * | 2016-11-16 | 2021-03-11 | 日商東京威力科創股份有限公司 | 次解析度基板圖案化方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561317A (en) * | 1990-08-24 | 1996-10-01 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor devices |
JP3050210B2 (ja) * | 1998-09-24 | 2000-06-12 | 株式会社ニコン | 露光方泡および該方法を用いる素子製造方法 |
JP4109944B2 (ja) * | 2002-09-20 | 2008-07-02 | キヤノン株式会社 | 固体撮像装置の製造方法 |
JP4617272B2 (ja) * | 2005-04-12 | 2011-01-19 | エーエスエムエル マスクツールズ ビー.ブイ. | 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法 |
US7824842B2 (en) * | 2005-10-05 | 2010-11-02 | Asml Netherlands B.V. | Method of patterning a positive tone resist layer overlaying a lithographic substrate |
EP2267530A1 (en) * | 2006-04-06 | 2010-12-29 | ASML MaskTools B.V. | Method and apparatus for performing dark field double dipole lithography |
JP2007294500A (ja) * | 2006-04-21 | 2007-11-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR100861363B1 (ko) * | 2006-07-21 | 2008-10-01 | 주식회사 하이닉스반도체 | 이중 노광을 위한 패턴분할 방법 |
JP2006303541A (ja) * | 2006-07-28 | 2006-11-02 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP4945367B2 (ja) * | 2006-08-14 | 2012-06-06 | エーエスエムエル マスクツールズ ビー.ブイ. | 回路パターンを複数の回路パターンに分離する装置および方法 |
JP2008071838A (ja) * | 2006-09-12 | 2008-03-27 | Nec Electronics Corp | 半導体装置の製造方法 |
JP5032948B2 (ja) * | 2006-11-14 | 2012-09-26 | エーエスエムエル マスクツールズ ビー.ブイ. | Dptプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置 |
JP2008311502A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | パターン形成方法 |
JP5218227B2 (ja) * | 2008-12-12 | 2013-06-26 | 信越化学工業株式会社 | パターン形成方法 |
KR101532012B1 (ko) * | 2008-12-24 | 2015-06-30 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
JP5235719B2 (ja) * | 2009-02-27 | 2013-07-10 | 株式会社日立ハイテクノロジーズ | パターン測定装置 |
-
2012
- 2012-03-02 JP JP2013556909A patent/JP6140616B2/ja active Active
- 2012-03-02 WO PCT/US2012/027534 patent/WO2012119098A2/en active Application Filing
- 2012-03-02 WO PCT/US2012/027554 patent/WO2012119105A2/en active Application Filing
- 2012-03-02 JP JP2013556653A patent/JP6134652B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2012119098A3 (en) | 2012-11-08 |
JP2014510403A (ja) | 2014-04-24 |
WO2012119098A2 (en) | 2012-09-07 |
JP6134652B2 (ja) | 2017-05-24 |
JP2014509785A (ja) | 2014-04-21 |
WO2012119105A3 (en) | 2012-11-15 |
WO2012119105A2 (en) | 2012-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8372743B2 (en) | Hybrid pitch-split pattern-split lithography process | |
US9305848B2 (en) | Elongated contacts using litho-freeze-litho-etch process | |
US8575020B2 (en) | Pattern-split decomposition strategy for double-patterned lithography process | |
US9024450B2 (en) | Two-track cross-connect in double-patterned structure using rectangular via | |
US8716133B2 (en) | Three photomask sidewall image transfer method | |
US20090091038A1 (en) | Air gap for interconnect application | |
TWI658493B (zh) | 使用半雙向圖案化形成半導體裝置的方法以及島構件 | |
TWI654665B (zh) | 使用半雙向圖案化形成半導體裝置的方法及中間半導體裝置 | |
US8461038B2 (en) | Two-track cross-connects in double-patterned metal layers using a forbidden zone | |
JP2006286932A (ja) | 半導体装置の製造方法 | |
TW201816846A (zh) | 自動對準雙重間隙壁圖案化製程 | |
US8841214B2 (en) | Dual damascene process | |
JP6140616B2 (ja) | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー | |
US20230060956A1 (en) | Trench etching process for photoresist line roughness improvement | |
TW202020935A (zh) | 半導體元件及其製造方法 | |
US9147601B2 (en) | Method of forming via hole | |
US9502282B2 (en) | Method of semiconductor manufacture utilizing layer arrangement to improve autofocus | |
JP4684984B2 (ja) | 半導体装置の製造方法と物品の製造方法 | |
KR101103809B1 (ko) | 반도체 소자의 제조 방법 | |
KR100972888B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
TWI485772B (zh) | 形成介層洞的方法 | |
KR100744249B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
JP2011044589A (ja) | 半導体素子および半導体素子の製造方法 | |
KR20090001002A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160810 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6140616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |