JP4684984B2 - 半導体装置の製造方法と物品の製造方法 - Google Patents
半導体装置の製造方法と物品の製造方法 Download PDFInfo
- Publication number
- JP4684984B2 JP4684984B2 JP2006303960A JP2006303960A JP4684984B2 JP 4684984 B2 JP4684984 B2 JP 4684984B2 JP 2006303960 A JP2006303960 A JP 2006303960A JP 2006303960 A JP2006303960 A JP 2006303960A JP 4684984 B2 JP4684984 B2 JP 4684984B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- connection hole
- manufacturing
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 24
- 230000009977 dual effect Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 13
- 238000011049 filling Methods 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 10
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 9
- 125000003700 epoxy group Chemical group 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000007789 gas Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229920000090 poly(aryl ether) Polymers 0.000 description 7
- 238000004528 spin coating Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000009429 electrical wiring Methods 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、連通孔を有する物品の製造方法に関する。また、デュアルダマシン法を利用した半導体装置の製造方法に関する。
半導体装置の配線材料としては、主としてＣｕが用いられているが、Ｃｕ自体には、パターンを転写することは、困難である。そのため、ダマシン法、とくに配線用又は電極形成用の溝（トレンチ）と接続孔（ビア）とを同時に形成するデュアルダマシン法が注目されている。
このデュアルダマシン法を用いた半導体装置の製造方法について、特許文献１に記載されている技術を説明する。
図９（ａ）において、１９０１はＣｕ配線、１９０２はＳｉＣ膜、１９０３は有機低誘電率膜、１９０４はＳｉＣ、１９０５はＳｉＯ２、１９０６は、配線溝（トレンチ）のパターンが形成されたレジストマスクである。
図９（ｂ）に示すように、レジストマスク１９０６を利用して、ＳｉＯ２（１９０５）をエッチングする。そして、図９（ｃ）のように、全面に感光性レジストを塗布し、露光と現像を施し、ビアホールのパターンが形成されたレジストマスク１９１０を形成する。
このレジストマスク１９１０を用いて、ＳｉＯ２膜１９０５とＳｉＣ膜１９０４をエッチングする（図９（ｄ））。その後、２層のハードマスク（１９０４と１９０５）を利用して、有機低誘電率膜１９０３をエッチングすると同時に、レジストマスク１９１０を除去する（図９（ｅ））。
次に、ＳｉＯ２膜１９０５を利用して、ＳｉＣ膜１９０４をエッチングする（図９（ｆ））。その後、ＳｉＯ２膜１９０５と、ＳｉＣ膜１９０４をマスクとして、層間絶縁膜となる有機低誘電率膜１９０３のエッチングを行う。
こうして、配線溝１９５０とビアホール１９３５が作製される（図９（ｇ））。最後に、ＳｉＯ２膜１９０５と、有機低誘電率膜１９０３とをマスクとして用いて、ＳｉＣ膜１９０２を除去する（図９（ｈ））。そして、配線溝とビアホール内にＣｕをメッキ充填することにより、デュアルダマシン構造が得られる。
デュアルダマシン法としては、配線のための溝とビアホール内に、バリアメタル等の耐火性金属及び／又は耐火性金属化合物からなる下引き層を成膜し、その後、ＣｕやＡｌやアルミ合金などを堆積させることが一般に行われる。
なお、堆積方法としては、スパッタリング法やＣＶＤ法が用いられ、必要に応じてリフローを行うプロセスも含むものである。また、その後に行われる、不要なＣｕやＡｌなどの除去は、ＣＭＰのみならず、研削や研磨などの物理的な除去や、化学エッチングなどにより行うこともできる。
特開２００４−２２１１９１号公報
しかしながら、図９（ｆ）から明らかなように、当該方法では、ビアホール１９３５の深さ方向の長さｌ（＝小文字のエル）に応じて、配線溝（トレンチ）の深さ方向の長さ（ｈ）も変化してしまう。
これでは、配線溝の深さ方法の長さｈが長くなれば、前記ビアホールの深さ方向の長さ（ｌ＝小文字のエル）が短くなるというように、配線溝とビアホールのそれぞれの長さの制御性がよくない。
そこで、本発明の目的は、溝とビアホールの深さ方向の長さを制御し易い半導体装置あるいは物品の製造方法を提供することにある。
本発明の一側面としての半導体装置の製造方法は、デュアルダマシンプロセスを用いる半導体装置の製造方法であって、基板上に平坦化処理が施されている第１の絶縁膜を有する部材を用意し、前記第１の絶縁膜上に層を設け、配線溝と第１の接続孔とに対応したパターンを有するモールドを前記層にインプリントして前記配線溝と前記第１の接続孔とを有する第２の絶縁膜を形成し、前記第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングすることによって該第１の接続孔に連結する第２の接続孔を該第１の絶縁膜に形成し、前記配線溝前記第１の接続孔及び前記第２の接続孔に導電性材料を充填し、前記平坦化処理は前記基板上へ前記第１の絶縁膜を形成した後該第１の絶縁膜の表面を化学的機械的研磨することによって行われることを特徴とする。
また、本発明の一側面としての物品の製造方法は、連通孔を有する物品の製造方法であって、基板上に平坦化処理が施されている第１の絶縁膜を有する部材を用意し、前記第１の絶縁膜上に層を設け、溝と第１の接続孔とに対応しているパターンを有するモールドを前記層にインプリントして前記溝と前記第１の接続孔とを有する第２の絶縁膜を形成し、前記第２の絶縁膜をマスクとして前記第１の絶縁膜をエッチングすることによって該第１の接続孔に連結する第２の接続孔を該第１の絶縁膜に形成し、前記配線溝前記第１の接続孔及び前記第２の接続孔に導電性材料を充填し、前記平坦化処理は前記基板上へ前記第１の絶縁膜を形成した後該第１の絶縁膜の表面を化学的機械的研磨することによって行われることを特徴とする。
本発明によれば、溝（例えば配線用溝）を構成する前記第２の絶縁膜をマスクとして、ビアを構成する前記第１の絶縁膜をエッチングすることができる。従って、当該溝とビアホールの深さ方向の長さを制御し易い半導体装置や物品の製造方法が提供される。
（第１の実施形態）
図１を用いて、第１の本発明に係る実施形態について説明する。
図１を用いて、第１の本発明に係る実施形態について説明する。
まず、基板（不図示）上に第１の絶縁膜１００１と第２の絶縁膜１００２とを有する部材１９９９を用意する（図１（ａ））。
ここで、前記第２の絶縁膜１００２は、前記第１の絶縁膜上に層を設けた後、配線溝１００３と第１の接続孔１００４とに対応したパターンを有するモールド（不図示）を、当該層にインプリントすることによって得られる。例えば、前記層を構成する材料を前記モールドに接触させた状態で、固化させることにより、前記第２の絶縁膜となる。
なお、前記第２の絶縁膜を形成するための材料が、前記第１の絶縁膜上に形成された時点において、巨視的には層状であるが、微視的にはドット状である場合も、本発明における前記層に含まれる。
更に、前記第２の絶縁膜を形成するための材料（この材料は、前記層を構成する材料のことである。）が、前記第１の絶縁膜上に設けられた段階では、複数のドット状材料の集合体から成っており、前記モールドと接触することによって層状となる場合にも、この集合体は本発明における前記層に含まれる。
このようなドット状の材料は、インプリント法においては、ディスペンサーから塗布されて形成される。
また、上記説明した、本発明における前記層の概念は、他の実施形態においても同様に適用される。
次に、前記第２の絶縁膜１００２をマスクとして、前記第１の絶縁膜１００１をエッチングすることによって、前記第１の接続孔の長さ（ｓ）よりも長く、且つ該第１の接続孔に連結する第２の接続孔（長さ＝ｔ）を該第１の絶縁膜に形成する（図１（ｂ））。
第２の接続孔１００５は、前記エッチングによって、必ずしも第１の絶縁膜１００１を貫通している必要はないが、貫通させた場合、第２の接続孔１００５の底部側には、絶縁あるいは導電層や膜や基板（不図示）が露出することになる。
例えば、第２の接続孔の底部には、Ｃｕ等の金属からなる配線が露出することになる。または、第２の接続孔の底部には、エッチングストップレイヤーとして、及び／またはメタル拡散防止レイヤーとして機能する絶縁物（不図示）を介して、電気配線（不図示）が設けられている場合がある。
なお、前記エッチング後に、前記第１の絶縁膜１００１と前記基板（不図示）との間にある電気配線層が、前記第２の接続孔１００５の底部側に露出していない場合には、必要に応じて、当該電気配線層を露出させるための処理を行う。例えば、エッチングやアッシングなどである。
ここで、第２の絶縁膜１００２をマスクとして、第１の絶縁膜１００１のエッチングができるように、絶縁膜の材料を選択することが重要である。これにより、ビアの長さを第１の絶縁膜の長さにより制御することができることになる。
また、第１の絶縁膜に第２の接続孔を形成する際に、配線溝１００３の深さ方向の長さを、所定の長さ以上になり難くすることができる。ここでいう所定の長さとは、例えば、第２の絶縁膜の厚さである。
本発明を実現するための材料の組み合わせとしては、例えば、第２の絶縁膜材料として、ハイドロジェンシルセスキオキサン（ＨＳＱ）を選択し、第１の絶縁膜材料として、ポリアリールエーテル（ＰＡＥ）を選択する。
ＰＡＥのドライエッチング用のエッチャントとしては、ＮＨ３が用いられる。例えば、５０ｓｃｃｍから３００ｓｃｃｍ、圧力を２Ｐａから２０Ｐａ、ＲＦ電源パワーを１００Ｗから８００Ｗの条件下で反応性イオンエッチング装置を用いて行う。なお、エッチャントとしては、Ｎ２／Ｈ２や、Ｎ２／ＮＨ３も適用できる。
ＮＨ３をエッチャントとして用いた場合には、条件にもよるが、ＨＳＱは、実質的にほとんどエッチングされないので、第２の絶縁膜１００２はマスクとして機能することになる。
なお、本発明には、第１の絶縁膜のエッチャントに対して、第２の絶縁膜が実質的に全くエッチングされない場合のみならず、第１の絶縁膜が、選択的にエッチングされる場合をも包含する。第２の絶縁膜に比べて、第１の絶縁膜の方が選択的にエッチングされ易い場合とは、例えば、エッチングレートで、５倍以上、好ましくは１０倍以上の差がある場合である。勿論、１００倍以上の差があれば、非常に有用である。
なお、本発明に係る半導体装置の製造方法には、図３に示すように、第１の絶縁膜に第２の接続孔１００５を形成した時点で、第２の絶縁膜１０１２に形成されていた第１の接続孔が実質的に消失している場合も含まれる。
（ａ）第１の接続孔の長さｓと、第２の接続孔の長さｔとの関係
前記第２の接続孔の長さｔを、前記第１の接続孔の長さｓよりも長くするために、前記第１の絶縁膜１００１の厚さ（膜厚方向の長さ）は、前記第２の接続孔の長さよりも長くしておく。また、前記第１の絶縁膜の厚さを、前記第２の絶縁膜の厚さよりも厚くしておくことは好ましい。なお、前記第２の接続孔の長さｔは、前記第１の接続孔の長さｓの２倍以上の長さであることが好ましく、更に好ましくは３倍以上の長さであるのがよい。上限としては、例えば、前記第２の接続孔の長さｔは、前記第１の接続孔の長さｓの２０倍あるいは１０倍以下である。
前記第２の接続孔の長さｔを、前記第１の接続孔の長さｓよりも長くするために、前記第１の絶縁膜１００１の厚さ（膜厚方向の長さ）は、前記第２の接続孔の長さよりも長くしておく。また、前記第１の絶縁膜の厚さを、前記第２の絶縁膜の厚さよりも厚くしておくことは好ましい。なお、前記第２の接続孔の長さｔは、前記第１の接続孔の長さｓの２倍以上の長さであることが好ましく、更に好ましくは３倍以上の長さであるのがよい。上限としては、例えば、前記第２の接続孔の長さｔは、前記第１の接続孔の長さｓの２０倍あるいは１０倍以下である。
（ｂ）第１の絶縁膜
前記第１の絶縁膜は、比誘電率ｋが４．０以下である有機材料あるいはポーラス無機材料から適宜選択されるのがよい。
前記第１の絶縁膜は、比誘電率ｋが４．０以下である有機材料あるいはポーラス無機材料から適宜選択されるのがよい。
具体的には、有機膜であるポリアリールエーテルＰＡＥ（ｋ＝２．６５）、多孔質ＳｉＯ２（ｋ＝１．５から２．０）、ＳｉＯＦ（ｋ＝３．６）、ＳｉＯＣ（ｋ＝２．９）などである。無機材料の場合は、多孔質化して、第２の絶縁膜に比して、選択的にエッチングされる構成にすることが好適である。
なお、半導体配線の層間絶縁膜に関して、９０ｎｍ世代では、４．０以下の比誘電率が、６５ｎｍ世代以降には、２．５以下の低誘電率であることが好ましいといわれている。従って、本実施形態によれば、微細化した配線にも適用されうる半導体装置の製造方法が提供できる。因みに、ＳｉＮの比誘電率は７．０、ＳｉＣのそれは５．０である。なお、本実施形態に係る比誘電率の下限は、例えば１．５である。
前述のＰＡＥや、ポリイミド、パリレン、テフロン（登録商標）、ベンゾシクロブテン（ＢＣＢ）、パーフルオロカーボン（ＰＴＦＥ）などである。なお、ＰＭＭＡなどの樹脂も用いることはできる。
また、第１の絶縁膜として、ポーラスの無機Ｌｏｗ−ｋ材料を用いることもできる。ポーラスシリカ、ポーラスメチルシルセスキオキサン（ポーラスＭＳＱ）、ポーラスＳｉＯＣなどである。
これらの第１の絶縁膜をドライエッチングする際のエッチャントとしては、有機膜の場合は、Ｎ２とＨ２の混合ガス、ＮＨ３ガス、Ｎ２とＮＨ３との混合ガス、酸素ガス等から適宜選択される。
ポーラスの無機材料の場合は、フルオロカーボン系（ＣＦ系）のガス（例えば、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＦ４など）が用いられる。なお、ＣＦ系のガスの場合は、第２の絶縁膜をエッチングする時のエッチャントと共通する場合があるが、第１の絶縁膜は、ポーラスであるために、第２の絶縁膜に比して、選択的にエッチングされることになる。
（ｃ）第２の絶縁膜
前記第２の絶縁膜を形成する為の前記層を構成する材料として、ハイドロジェンシルセスキオキサン、エポキシ基を含有するシロキサン、若しくはエポキシ基を含有するシルセスキオキサンから選択される材料を使用するのがよい。
前記第２の絶縁膜を形成する為の前記層を構成する材料として、ハイドロジェンシルセスキオキサン、エポキシ基を含有するシロキサン、若しくはエポキシ基を含有するシルセスキオキサンから選択される材料を使用するのがよい。
第２の絶縁膜としては、前述のＨＳＱ（ハイドロジェンシルセスキオキサン）、エポキシ基を有するシロキサンやシロセスキオキサンの混合物（エポキシ基を含むＳＳＱ）が好適に用いられる。その他にも、酸化ケイ素やフッ素ドープ酸化ケイ素、カーボンドープ酸化ケイ素、ＳｉＯＣなどを用いることができる。なお、エポキシ基を有するシルセスキオキサンに関しては、例えば、Ｍｉｃｈａｅｌらにより、「ＳＰＩＥ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ Ｃｏｎｆｅｒｅｎｃｅ，Ｆｅｂｒｕａｒｙ ２００３．」にて報告されている。ＵＲＬは以下の通りである。（ｈｔｔｐ：／／ｗｗｗ．ｍｏｌｅｃｕｌａｒｉｍｐｒｉｎｔｓ．ｃｏｍ／ＮｅｗｓＥｖｅｎｔｓ／ｔｅｃｈ＿ａｒｔｉｃｌｅｓ／Ｄｕａｌ−ｄａｍａｓｃｅｎｅ−ＭＬ０５％２０５７５１−２１．ｐｄｆ）。
特に、第２の絶縁膜に形成する配線溝や第１の接続孔を、インプリンティング法を用いて形成する場合には、当該第２の絶縁膜は、ＵＶ硬化性の樹脂であることが好ましい。
なお、第２の絶縁膜をドライエッチングする際のエッチャントとしては、フルオロカーボン系（ＣＦ系）のガス（例えば、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＦ４など）が好適に用いられる。
また、第１の絶縁膜と第２の絶縁膜の少なくとも一方は比誘電率が４．０以下、好ましくは３．０以下、更に好ましくは２．５以下であるのがよい。
特に、第１の絶縁膜と第２の絶縁膜を共に、比誘電率が３．０以下、更に好ましくは２．５以下の材料で構成するのがよい。
なお、本発明における配線溝と第１の接続孔を有する第２の絶縁膜自体は、多層膜構成ではなく、単層の膜で構成されていることが好ましい。多層膜で構成しようとするとプロセスがより煩雑になることが想定されるからである。
（ｄ）基板
なお、第１の絶縁膜１００１が設けられる基板は、例えば、シリコンウエハや、ＳｉＧｅウエハや、多層膜を有する基板などである。基板と第１の絶縁膜とは直接接触していても、何らか別の層（単層、複数層を問わない。）を介在させて、間接的に基板上に前記第１の絶縁膜が設けられていてもよい。
なお、第１の絶縁膜１００１が設けられる基板は、例えば、シリコンウエハや、ＳｉＧｅウエハや、多層膜を有する基板などである。基板と第１の絶縁膜とは直接接触していても、何らか別の層（単層、複数層を問わない。）を介在させて、間接的に基板上に前記第１の絶縁膜が設けられていてもよい。
例えば、シリコン基板上に、電気配線を含む領域、該領域上に更に、電気配線を構成するメタル材料の拡散防止層を設け、その上に、前記第１の絶縁膜を設けることができる。
（ｅ）インプリント
以下に、本実施形態に係る部材１９９９について説明する。
第１の絶縁膜１００１上に、配線溝１００３と第１の接続孔１００４とを有する第２の絶縁膜１００２を有する部材（図１（ａ））は、例えば以下のようにして形成することができる。
以下に、本実施形態に係る部材１９９９について説明する。
第１の絶縁膜１００１上に、配線溝１００３と第１の接続孔１００４とを有する第２の絶縁膜１００２を有する部材（図１（ａ））は、例えば以下のようにして形成することができる。
インプリントに関しては、例えば、米国特許６３３４９６０号明細書や、Ｓｔｅｐｈａｎ Ｙ．Ｃｈｏｕ ｅｔ．ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ，Ｖｏｌ．６７，Ｉｓｓｕｅ ２１，ｐｐ．３１１４−３１１６（１９９５）に記載されている。
図４を用いて、説明する。
具体的には、第１の絶縁膜１４０１上において、所定のインプリントパターンを有するモールド１４７０と、第２の絶縁膜となり得る材料（光硬化性を有する樹脂）とを、直接あるいは間接的に接触させる。必要に応じて、両者間に、加圧力を加える。
前記パターンは、配線溝と第１の接続孔に対応して形成されている。
具体的には、第１の絶縁膜１４０１上において、所定のインプリントパターンを有するモールド１４７０と、第２の絶縁膜となり得る材料（光硬化性を有する樹脂）とを、直接あるいは間接的に接触させる。必要に応じて、両者間に、加圧力を加える。
前記パターンは、配線溝と第１の接続孔に対応して形成されている。
前記材料が、紫外線硬化型の樹脂である場合には、ＵＶ光を照射して当該樹脂を硬化させ、該モールドのパターンを転写する（図４（ａ））。
第２の絶縁膜を形成するための材料としては、前述のＨＳＱなどが好適に用いられる。
第２の絶縁膜を形成するための材料としては、前述のＨＳＱなどが好適に用いられる。
勿論、インプリント法として、光硬化性の樹脂ではなく、熱硬化性の樹脂（例えば、ＰＭＭＡや前述のＨＳＱである。）を第２の絶縁膜の形成材料として用いることもできる。
なお、熱硬化型のインプリント法には、熱を加えて、固体状の樹脂にパターン転写する場合と、液状の樹脂に熱を加えてパターンを転写する場合と両方あるが、本発明には何れの方式をも使用できる。
また、図４（ａ）において、１４９２は硬化することにより形成され、配線溝と第１の接続孔に対応する凹部を備えている第２の絶縁膜を示している。その後、モールド１４７０と第２の絶縁膜１４９２とを離間させる。なお、モールドと樹脂との間には、離型剤を介在させてインプリントを行う場合もある。
次に、図４（ｂ）に示すように、第２の絶縁膜全面を、ＣＦ系のガスを用いたドライエッチングによりエッチバックして、第１の接続孔１４０４と配線溝１４０３とを有する第２の絶縁膜１４０２を形成する。
図４（ｂ）の工程は、必要に応じて行えばよい。例えば、インプリントによって、図４（ｂ）の構成が得られる場合、すなわち、第１の接続孔底部に第２の絶縁膜が実質的に残っていないか、非常に薄くしか残っていない場合は、上記エッチバックは省略できる。
こうして前述の部材１９９９が得られる。
その後、第２の絶縁膜１４０２をマスクとして利用し、第１の絶縁膜１４０１に第２の接続孔１４０５を形成する（図４（ｃ））。
こうして前述の部材１９９９が得られる。
その後、第２の絶縁膜１４０２をマスクとして利用し、第１の絶縁膜１４０１に第２の接続孔１４０５を形成する（図４（ｃ））。
前記第２の接続孔を形成した後は、前記配線溝、前記第１の接続孔、及び第２の接続孔に、Ｃｕなどからなる導電性材料を充填することになる。
なお、前述のエッチバックをどの程度行うかにもよるが、例えば、図３に示すように、第２の絶縁膜における第１の接続孔が消失している場合も本発明には含まれる。この場合は、ｓ＝０である。
（ｆ）充填
図１Ｂあるいは、図２に示すような、配線溝（トレンチ）と第２の接続孔（ビアホール）とが形成された後は、導電性材料（例えばＣｕ）１２０１を充填する。
図１Ｂあるいは、図２に示すような、配線溝（トレンチ）と第２の接続孔（ビアホール）とが形成された後は、導電性材料（例えばＣｕ）１２０１を充填する。
導電性材料の充填前に、配線溝の側面及び底面、並びに第２の接続孔の側面及び底面に、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮなどの耐火性金属及び／又は耐火性金属化合物を下引き層として形成することは好ましいものである。下引き層の形成は、スパッタリングやＣＶＤ法により行われる。
なお、図１（ｂ）の第２の接続孔の底部に露出している不図示の材料がＳｉＣ等の絶縁材料であり、当該材料の下に、導電性の配線領域がある場合には、該底部に露出しているＳｉＣ等を除去した後、導電性材料を充填する。勿論、本発明においては、導電性材料の充填は必要に応じて行えばよく、ミラーとして機能する多孔質体として利用する場合には、充填の必要は無い。
なお、第２の接続孔の底部に露出する導電性材料（Ｃｕ）の表層には、それらの材料の酸化膜が形成されている場合がある。斯かる場合には露出するＣｕ表面のクリーニングを行うことも好ましい形態である。例えば、Ａｒスパッタにより酸化物を除去したり、水素ガスを含む雰囲気中で熱処理して当該酸化物を還元するのである。
また、充填に際しては、まず配線溝やビアホール（第１の接続孔と第２の接続孔が連結したもの）の側壁に、スパッタ成長により金属膜（バリアメタル）を成長させることもできる。埋め込みの為の電極として機能するシードＣｕ層を形成し、そしてＣｕをメッキ充填することができる。
（ｇ）その他
なお、図１の部材１９９９において、必要に応じて、第１の絶縁膜１００２と、第２の絶縁膜１００１間に、あるいは第１の絶縁膜の下に、別な絶縁膜を設けることもできる。例えば、ＳｉＣ、ＳｉＯＣ、ＳｉＮ、ＳｉＯ２などである。
なお、図１の部材１９９９において、必要に応じて、第１の絶縁膜１００２と、第２の絶縁膜１００１間に、あるいは第１の絶縁膜の下に、別な絶縁膜を設けることもできる。例えば、ＳｉＣ、ＳｉＯＣ、ＳｉＮ、ＳｉＯ２などである。
また、本発明におけるデュアルダマシン法において、前述の溝部分は、必ずしも配線用である必要はなく、例えば画素電極形成用の溝であってもよい。
本発明における半導体装置には、例えば以下のものが含まれる。
本発明における半導体装置には、例えば以下のものが含まれる。
半導体集積回路、ＤＲＡＭ、ＳＲＡＭやフラッシュメモリなどのメモリデバイス、ＣＭＯＳデバイス、撮像デバイス（ＣＣＤなど）である。
なお、上述の（ａ）から（ｇ）で説明した技術事項は、以降の実施形態においても、その技術的思想が矛盾しないかぎり、適宜採用することができる。
（第２の実施形態：平坦化処理）
第２の本実施形態に係る発明は、前述のデュアルダマシンプロセスを用いる半導体装置の製造方法であることは同じであるが、基板上に、平坦化処理が施されている第１の絶縁膜を有する部材を用意することが特徴である。
第２の本実施形態に係る発明は、前述のデュアルダマシンプロセスを用いる半導体装置の製造方法であることは同じであるが、基板上に、平坦化処理が施されている第１の絶縁膜を有する部材を用意することが特徴である。
図６（ａ）から図６（ｅ）を用いて、本発明を説明する。
図６（ａ）において、１８００は凹凸を有する基板である。
ここでいう基板には、多層膜からなる基板が含まれる。前記多層膜には、Ｃｕなどからなる導電層、あるいはＳｉＣなどの絶縁層が含まれる。
図６（ａ）において、１８００は凹凸を有する基板である。
ここでいう基板には、多層膜からなる基板が含まれる。前記多層膜には、Ｃｕなどからなる導電層、あるいはＳｉＣなどの絶縁層が含まれる。
基板１８００上に、当該凹凸を緩和するように平坦化処理されている第１の絶縁膜１８０１を設ける。
平坦化処理には、少なくとも、以下の２つの概念が含まれる。
平坦化処理には、少なくとも、以下の２つの概念が含まれる。
第１の概念は、基板１８００上に、第１の絶縁膜を形成した後、研磨や熱処理等により平坦化する場合である。第２の概念は、第１の絶縁膜を基板上に形成する際の工夫によって、基板の凹凸を緩和する場合である。ここでいう工夫とは、例えば、スピン塗布によって当該絶縁膜を形成する場合があてはまる。勿論、両方の概念を組みわせて平坦化処理することもできる。
スピンコートにより第１の絶縁膜を形成する場合、基板１８００の凹凸の若干緩和した表面形状を有する絶縁膜となる（図６（ａ））。なお、非常に粘性の低い絶縁材料を用いる場合は、スピンコートによって第１の絶縁膜を形成した時点で、図６（ｂ）のようになる場合もある。
この第１の絶縁膜１８００の表面を、必要に応じて、化学的機械的研磨（ＣＭＰ）により平坦化処理する（図６（ｃ））。同図において、１８９９は、表面が平坦化処理された絶縁膜の最表面を示している。
次に、第２の絶縁膜を平坦化処理された第１の絶縁膜１８０１上にスピンコートやディスペンサ等によって塗布する。そして、該第２の絶縁膜１８０２を、所望のパターンを有するモールド１８７０で加圧した状態でＵＶ光照射することにより硬化させる。モールドは、石英などにより形成される。こうして、第２の絶縁膜１８０２には、モールド表面パターンが転写される。
その後、ＣＦ系のガスを用いたエッチングによりエッチバックを行い、第２の絶縁膜が有する第１の接続孔１８０４の底部に、第１の絶縁膜１８０１を露出させる（図６（ｄ））。
そして、第２の絶縁膜１８０２をマスクとして、第１の絶縁膜に第２の接続孔１８０５を形成する（図６（ｅ））。
こうして形成される配線トレンチとビアホール内に、必要に応じて、バリアメタルやＣｕシード層をスパッタ法により形成した後、メッキ法によりＣｕを充填する。その後、ＣＭＰにより研磨することで、ビア配線１８２２とトレンチ配線１８２１が同時に形成される（図７）。
なお、エッチバックは既述のように必要に応じて行えばよい。勿論、光インプリント法ではなく、既述の熱インプリント法を適用することもできる。
図８は、本実施形態に係る発明の有用性を示す為に、単一層の絶縁膜でデュアルダマシン法を行う場合を示したものである。
基板２８００が凹凸を有している場合に、該基板上にＵＶ硬化性の樹脂を塗布し、モールドを用いてパターンを転写すると図８（ａ）のようになる。
かかる状態で、エッチバックを行い、第１の接続孔２８０４の底部に、基板２８００を露出させようとすると、図８（ｂ）の丸枠２８５０で示したように、部分的に配線溝やビアホールのための孔が消失してしまう。
一方、本実施形態に係る発明を用いることにより、すなわち、第１の絶縁膜で、下地基板の表面凹凸を吸収し、その上に第２の絶縁膜を設けることで、図８に示すように、配線溝が消失してしまう事態を回避することができる。
更に、第１の絶縁膜と第２の絶縁膜とは、エッチング選択比の取れる材料からなる組み合わせを選ぶことが好ましい。その場合、ビア配線用の孔を深さ方向に長くした場合でも、配線溝の深さ方向の長さは、所定の長さ（例えば、第２の絶縁膜の膜厚）以上には成り難くすることがきる。このことは、不必要に、配線溝を深くしたくない場合や、充填するＣｕなどの埋め込み材料の量を増やしたくない場合には極めて有用な手法である。
（ｈ）平坦化処理
前記平坦化処理は、ＣＭＰに替えて、あるいは、ＣＭＰと共に、前記第１の絶縁膜を熱処理することによって、実現することもできる。例えば、成膜時の温度よりも高い温度雰囲気でのアニール処理して平坦化を実現できる。
前記平坦化処理は、ＣＭＰに替えて、あるいは、ＣＭＰと共に、前記第１の絶縁膜を熱処理することによって、実現することもできる。例えば、成膜時の温度よりも高い温度雰囲気でのアニール処理して平坦化を実現できる。
また、図４において、第１の絶縁膜１４０１の下に位置する層（不図示）の凹凸の影響により、該第１の絶縁膜自体に凹凸が生じている場合には、ＣＭＰ等の研磨に代えて、以下の手法による平坦化も可能である。
具体的には、ＵＶ光により硬化する樹脂を第１の絶縁膜として用い、表面に凹凸パターンが形成されていないモールドを該絶縁膜にインプリントして平坦化する手法（ブランクインプリント法）を利用する。
インプリント法を用いる場合、モールドと基板との面内方向のアライメントや両者間のギャップ調整を、極めて厳密に行うことが求められる場合がある。
基板の平坦性が低い場合、そのような厳密なギャップ調整等を行うことが難しくなる場合がある。しかし、本発明を適用することにより、基板の上に形成する第１の絶縁膜によって、最表面の平坦性を高めることができるので、要求される厳密なギャップ調整などが可能になる。
（第３の実施形態：光インプリント）
第３の実施形態に係る半導体装置の製造方法に関する発明は、以下のように行われる。
まず、基板上に、第１の絶縁膜を有する部材を用意する。
更に、配線溝と第１の接続孔とに対応したパターンを有するモールドを用意する。
そして、前記モールドと前記第１の絶縁膜との間に、紫外線硬化型の樹脂層を介在させ、前記樹脂層へ紫外線を照射することによって該樹脂層を硬化させる。
第３の実施形態に係る半導体装置の製造方法に関する発明は、以下のように行われる。
まず、基板上に、第１の絶縁膜を有する部材を用意する。
更に、配線溝と第１の接続孔とに対応したパターンを有するモールドを用意する。
そして、前記モールドと前記第１の絶縁膜との間に、紫外線硬化型の樹脂層を介在させ、前記樹脂層へ紫外線を照射することによって該樹脂層を硬化させる。
樹脂の硬化後に、前記モールドと該樹脂とを離間させ、必要に応じて、前記硬化した樹脂を異方性エッチング（いわゆるエッチバック工程）する。
こうして、前記配線溝と前記第１の接続孔とを有する第２の絶縁膜が得られる。
こうして、前記配線溝と前記第１の接続孔とを有する第２の絶縁膜が得られる。
次に、前記第２の絶縁膜をマスクとして、前記第１の絶縁膜を選択的にエッチングすることによって、前記第１の接続孔に連結する第２の接続孔を該第１の絶縁膜に形成する。
本実施形態における、基板、第１及び第２の絶縁膜、樹脂層、及びエッチング工程に関しては、第１及び第２の実施形態で説明した内容を、適宜採用することができる。
（実施形態４：３層構成）
第４の実施形態に係る発明は、
デュアルダマシンプロセスを用いる半導体装置の製造方法であって、以下の特徴を有する。
第４の実施形態に係る発明は、
デュアルダマシンプロセスを用いる半導体装置の製造方法であって、以下の特徴を有する。
まず、基板上に絶縁層を介して第１の絶縁膜を有する部材を用意し、
前記第１の絶縁膜上に層を設け、
配線溝と第１の接続孔とに対応したパターンを有するモールドを、前記層にインプリントして、該配線溝と該第１の接続孔とを有する第２の絶縁膜を形成する。
前記第１の絶縁膜上に層を設け、
配線溝と第１の接続孔とに対応したパターンを有するモールドを、前記層にインプリントして、該配線溝と該第１の接続孔とを有する第２の絶縁膜を形成する。
その後、前記第２の絶縁膜をマスクとして、前記第１の絶縁膜をエッチングすることによって、前記第１の接続孔に連結する第２の接続孔を該第１の絶縁膜に形成する。
更に、該第２の接続孔の底部に露出する絶縁層を除去して、前記第２の接続孔に連結する第３の接続孔を形成する。前記絶縁層は、金属配線からのメタル拡散の防止の為、あるいは、エッチングストッパー層として機能させるため、例えば、ＳｉＮやＳｉＣで構成され、比誘電率は、必ずしも４以下である必要は無く、４．１以上であってもよい。
本実施形態における、基板、第１及び第２の絶縁膜、樹脂層、及びエッチング工程に関しては、第１及び第２の実施形態で説明した内容を、適宜採用することができる。
例えば、シリコン基板上に、金属配線層を備え、その上に、前記メタル拡散防止のための絶縁層を備え、さらにその上に、前記第１の絶縁膜及び第２の絶縁膜を有する構成にすることができる。
例えば、メタル拡散防止のためには、比誘電率が４．１以上の絶縁材料（例えばＳｉＮやＳｉＣ）を使用せざるを得ず、一方で、層間絶縁膜としての比誘電率を大きくしたくない場合には、前記絶縁層は、第１の絶縁膜よりも薄くすることが好ましい。
なお、上記実施形態１から４においては、図１（ａ）に模式的に記載する部材１９９９は、インプリント法（第１の形成方法）を利用して作製せずに、以下の第２の形成方法を用いることもできる。
この第２の形成方法とは、当該部材１９９９自体を、いわゆるデュアルダマシン法により形成し、その後、第２の絶縁膜をマスクとして、下部の第１の絶縁膜をエッチングする方法である。
なお、デュアルダマシン法には、一般に、先に配線トレンチ用の露光プロセスを行う先トレンチ方式と、先にビアホール用の露光プロセスを行う先ビア方式がある。図１（ａ）に示す形状が得られるのであればいずれの手法でもよい。
以下に、例示として、図５を用いて先ビア方式を用いたデュアルダマシンプロセスについて説明する。
なお、図５（ａ）の第１の絶縁膜５００１の下には、不図示であるが、例えばＣｕ等の配線層が、必要に応じてＳｉＣの絶縁層を介して配置されることになる。
まず、第１の絶縁膜５００１上に、ＣＶＤ法等により、第２の絶縁膜５００２と、ＣＭＰ用の犠牲膜５０５０とを順次堆積する（図５（ａ））。ＣＭＰ用の犠牲膜としては、ＳｉＯ２やＳｉＣやＳｉＮなどである。
フォトリソグラフィーにより、ＣＭＰ用の犠牲膜５０５０上に、ビア部形成領域を露出するフォトレジスト膜５０６０を形成する（図５（ｂ））。
そして、フォトレジスト膜５０６０をマスクとして、ＣＭＰ用の犠牲膜５０５０及び第２の絶縁膜をエッチングし、第１の絶縁膜に達するビアホール５００４を形成する（図５（ｃ））。
次に、フォトレジスト膜５０６０を除去した後、フォトレジスト等の樹脂材料を塗布して加熱硬化させることにより、ビアホール５００４をこの樹脂材料よりなる埋め込み材５０７０により埋め込む（図５（ｄ））。
次に、埋め込み材５０７０をエッチバックし、埋め込み材をビアホール５００４の底部にのみ残存させる（図５（ｅ））。
そして、フォトリソグラフィーにより、ＣＭＰ用の犠牲膜５０５０上に、配線トレンチ部形成領域を露出するフォトレジスト膜５０８０を形成する（図５（ｆ））。
そして、フォトレジスト膜５０８０をマスクとして、ＣＭＰ用の犠牲膜５０５０及び第２の絶縁膜５００２をエッチングし、ＣＭＰ用の犠牲膜及び第２の絶縁膜に配線トレンチ５００３を形成する（図５（ｇ））。
その後、例えばアッシングにより、フォトレジスト膜５０８０とともに埋め込み材５０７０を除去する。
こうして、ＣＭＰ用の犠牲膜５０５０及び第２の絶縁膜５００２に、ビアホール５００４及び配線トレンチ５００３を有する開口部を形成できる。
なお、上記部材を形成するための第２の手法としては、ＣＭＰ用の犠牲膜を有する場合を用いて説明したが、同膜は省略することもできる。また、逆に、第１の手法において、ＣＭＰ用の犠牲層を設けることも可能である。
なお、図５の説明において、犠牲膜５０５０上にレジスト膜５０８０が残存する状態（図５（ｇ））で、図１Ｂの工程、すなわち、第１の絶縁膜５００１をエッチングする工程を行うことも可能である。
第２の接続孔をどの程度の深さにするかにもよるが、エッチング工程時により、埋め込み材５０７０が除去され第１の接続孔底部に第１の絶縁膜が露出しさえすれば、当該絶縁膜の選択的なエッチングができるからである。なお、必ずしも、図５Ａから図５Ｈのプロセスを経ずに、例えば、図５において、図５（ａ）、図５（ｂ）、図５（ｃ）と行い、図５（ｄ）工程へ進まずに、更に配線溝用のレジストを塗布、パターニングして配線溝５００３を形成することも可能である。
（第５の実施形態）
第５の実施形態に係る、連通孔を有する物品の製造方法に関する発明は以下の特徴を有する。
第５の実施形態に係る、連通孔を有する物品の製造方法に関する発明は以下の特徴を有する。
まず、基板上に第１の絶縁膜を有する部材を用意し、
前記第１の絶縁膜上に層（ａ ｌａｙｅｒ）を設け、
溝（ｔｒｅｎｃｈ）と第１の接続孔（ｖｉａ）とに対応したパターンを有するモールドを前記層にインプリントして、該溝と該第１の接続孔とを有する第２の絶縁膜を形成する。
前記第１の絶縁膜上に層（ａ ｌａｙｅｒ）を設け、
溝（ｔｒｅｎｃｈ）と第１の接続孔（ｖｉａ）とに対応したパターンを有するモールドを前記層にインプリントして、該溝と該第１の接続孔とを有する第２の絶縁膜を形成する。
その後、前記第２の絶縁膜をマスクとして、前記第１の絶縁膜をエッチングすることによって、前記第１の接続孔に連結する第２の接続孔を該第１の絶縁膜に形成する。
前記第１の接続孔の長さよりも、前記第２の接続孔の長さを長くすることができる。また、前記第１の絶縁膜は、前記第２の絶縁膜を積層する前に前述の平坦化処理が施されているのがよい。
本実施形態に係る発明は、第１や第２の実施形態に係る発明と類似しているが、例えば、反射防止膜として、本発明に係る物品を利用する際には、必ずしも、作製した連通孔に金属等の材料を充填する必要はない。
本実施形態に係る物品には、液晶を用いた表示装置に用いられるＬＣＯＳ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｏｎ ｓｉｌｉｃｏｎ）と呼ばれている画素電極を備えた半導体装置も含む。
すなわち、前記溝と第１及び第２の接続孔に、反射材料として機能する金属材料を充填した物品も本発明に含まれる。
以下に、本発明に係る半導体装置の製造方法について、実施例を用いて詳述する。なお、以下の実施例では、第１の絶縁膜の下に位置する基板が凹凸を有している場合に、本発明を適用した場合を示している。
図６（ａ）から図６（ｅ）を用いて、本発明を説明する。
図６（ａ）において、１８００は凹凸を有する基板である。ここでいう基板には、Ｃｕなどからなる導電層、あるいはＳｉＣなどの絶縁層が含まれる。表面に凹凸を有する基板上に第１の絶縁膜（ＰＡＥ）１８０１を、スピンコートにより形成する。斯かる場合、基板１８００の凹凸の影響を受けた表面形状を有する絶縁膜となる（図６（ａ））。
図６（ａ）において、１８００は凹凸を有する基板である。ここでいう基板には、Ｃｕなどからなる導電層、あるいはＳｉＣなどの絶縁層が含まれる。表面に凹凸を有する基板上に第１の絶縁膜（ＰＡＥ）１８０１を、スピンコートにより形成する。斯かる場合、基板１８００の凹凸の影響を受けた表面形状を有する絶縁膜となる（図６（ａ））。
この第１の絶縁膜１８０１の表面をＣＭＰにより平坦化処理する（図６（ｂ））。同図において、１８９９は、表面が平坦化処理された絶縁膜を示している。
次に、第２の絶縁膜（エポキシ基を有するシルセスキオキサンやシロキサン）を平坦化処理された第１の絶縁膜１８０１上にスピンコートによって塗布する。そして、該第２の絶縁膜１８０２を、所望のパターンを有するモールド１８７０で加圧した状態でＵＶ光照射することにより硬化させる。これにより、第２の絶縁膜１８０２には、モールドの表面パターンが転写される。
その後、ＣＦ系のガスを用いたエッチングによりエッチバックを行い、第２の絶縁膜が有する第１の接続孔１８０４の底部に、第１の絶縁膜１８０１を露出させる（図６（ｄ））。
そして、ドライエッチング装置内で、第２の絶縁膜１８０２をマスクとして、第１の絶縁膜に第２の接続孔を形成する（図６（ｅ））。装置内では、エッチング用のガスとして、ＮＨ３等のガスを用いる。これにより、第１の絶縁膜が選択的にエッチングされる。
こうして形成される配線トレンチとビアホール内に、必要に応じて、バリアメタルやＣｕシード層をスパッタ法により形成した後、メッキ法によりＣｕを充填する。その後、ＣＭＰにより研磨することで、ビア配線１８２２とトレンチ配線１８２１が同時に形成される（図７）。
本発明に係るデュアルダマシン法を利用した半導体装置の製造方法は、例えば半導体集積回路、ＤＲＡＭ、ＣＭＯＳデバイスの配線層に適用できる。また、配線に関わるものに限らず、その他、例えば凹凸を利用した反射防止膜などの製造にも適用できる。
１００１ 第１の絶縁膜
１００２ 第２の絶縁膜
１００３ 溝
１００４ 第１の接続孔
１００５ 第２の接続孔
１９９９ 部材
１００２ 第２の絶縁膜
１００３ 溝
１００４ 第１の接続孔
１００５ 第２の接続孔
１９９９ 部材
Claims (10)
- デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に平坦化処理が施されている第１の絶縁膜を有する部材を用意し、
前記第１の絶縁膜上に層を設け、
配線溝と第１の接続孔とに対応したパターンを有するモールドを前記層にインプリントして、前記配線溝と前記第１の接続孔とを有する第２の絶縁膜を形成し、
前記第２の絶縁膜をマスクとして、前記第１の絶縁膜をエッチングすることによって、該第１の接続孔に連結する第２の接続孔を該第１の絶縁膜に形成し、
前記配線溝、前記第１の接続孔、及び前記第２の接続孔に導電性材料を充填し、
前記平坦化処理は、前記基板上へ前記第１の絶縁膜を形成した後、該第１の絶縁膜の表面を化学的機械的研磨することによって行われることを特徴とする半導体装置の製造方法。 - 前記第２の接続孔の長さは、前記第１の接続孔の長さの２倍以上の長さであることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１の絶縁膜は、比誘電率が４．０以下である有機材料あるいはポーラス無機材料からなることを特徴とする請求項１或は２に記載の半導体装置の製造方法。
- 前記第２の絶縁膜を形成するための前記層は、ハイドロジェンシルセスキオキサン、エポキシ基を含有するシロキサン、若しくはエポキシ基を含有するシルセスキオキサンから選択される材料からなる請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
- 前記導電性材料の充填は、メッキ法により金属を充填することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
- 前記モールドと前記第１の絶縁膜との間に、紫外線硬化型の樹脂層を介在させ、
前記樹脂層へ紫外線を照射することによって該樹脂層を硬化させ、前記配線溝と前記第１の接続孔とを有する第２の絶縁膜を形成することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。 - 前記エッチングは、前記第２の絶縁膜を除去することなく行われることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
- 前記エッチングは、前記第２の絶縁膜のエッチングレートに対して、前記第１の絶縁膜のエッチングレートが５倍以上となるように行われることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
- 前記基板上に絶縁層を介して前記第１の絶縁膜を有する部材を用意し、
前記第２の接続孔の底部に露出する絶縁層を除去して、前記第２の接続孔に連結する第３の接続孔を形成し、
前記導電性材料を充填するときには、前記第３の接続孔にも該導電性材料が充填されることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。 - 連通孔を有する物品の製造方法であって、
基板上に平坦化処理が施されている第１の絶縁膜を有する部材を用意し、
前記第１の絶縁膜上に層を設け、
溝と第１の接続孔とに対応しているパターンを有するモールドを前記層にインプリントして、前記溝と前記第１の接続孔とを有する第２の絶縁膜を形成し、
前記第２の絶縁膜をマスクとして、前記第１の絶縁膜をエッチングすることによって、該第１の接続孔に連結する第２の接続孔を該第１の絶縁膜に形成し、
前記配線溝、前記第１の接続孔、及び前記第２の接続孔に導電性材料を充填し、前記平坦化処理は、前記基板上へ前記第１の絶縁膜を形成した後、該第１の絶縁膜の表面を化学的機械的研磨することによって行われることを特徴とする物品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006303960A JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005353752 | 2005-12-07 | ||
| JP2006277726 | 2006-10-11 | ||
| JP2006303960A JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008118081A JP2008118081A (ja) | 2008-05-22 |
| JP2008118081A5 JP2008118081A5 (ja) | 2008-09-18 |
| JP4684984B2 true JP4684984B2 (ja) | 2011-05-18 |
Family
ID=39503765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006303960A Expired - Fee Related JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4684984B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5853071B2 (ja) * | 2014-08-12 | 2016-02-09 | Hoya株式会社 | モールド製造用マスクブランクスおよびモールド製造用レジスト付きマスクブランクス |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330235A (ja) * | 1998-05-11 | 1999-11-30 | Sony Corp | 半導体装置の絶縁層加工方法および半導体装置の絶縁層加工装置 |
| JP2003100753A (ja) * | 2001-09-27 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | 薄膜整形装置および薄膜整形方法 |
| WO2005031855A1 (en) * | 2003-09-29 | 2005-04-07 | International Business Machines Corporation | Fabrication method |
| JP2009523312A (ja) * | 2005-09-07 | 2009-06-18 | トッパン、フォウタマスクス、インク | デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法 |
-
2006
- 2006-11-09 JP JP2006303960A patent/JP4684984B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330235A (ja) * | 1998-05-11 | 1999-11-30 | Sony Corp | 半導体装置の絶縁層加工方法および半導体装置の絶縁層加工装置 |
| JP2003100753A (ja) * | 2001-09-27 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | 薄膜整形装置および薄膜整形方法 |
| WO2005031855A1 (en) * | 2003-09-29 | 2005-04-07 | International Business Machines Corporation | Fabrication method |
| JP2009523312A (ja) * | 2005-09-07 | 2009-06-18 | トッパン、フォウタマスクス、インク | デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008118081A (ja) | 2008-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7598172B2 (en) | Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole | |
| US10978389B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI698929B (zh) | 半導體裝置的圖案化方法 | |
| US6995439B1 (en) | Method of fabricating low dielectric constant dielectric films | |
| US8183694B2 (en) | Reversing tone of patterns on integrated circuit and nanoscale fabrication | |
| US9984967B2 (en) | Semiconductor structure and manufacturing method thereof | |
| KR20070005912A (ko) | 가변 반사방지 코팅을 포함하는 구조 및 그의 형성 방법 | |
| TWI713113B (zh) | 半導體裝置之形成方法 | |
| CN110890321A (zh) | 半导体结构的制作方法 | |
| US8647991B1 (en) | Method for forming dual damascene opening | |
| JP4684984B2 (ja) | 半導体装置の製造方法と物品の製造方法 | |
| US7192880B2 (en) | Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching | |
| CN101667555B (zh) | 使用双镶嵌工艺制造半导体器件的方法以及制造具有连通孔的制品的方法 | |
| JP6140616B2 (ja) | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー | |
| TW202123335A (zh) | 形成半導體裝置結構的方法 | |
| KR101103809B1 (ko) | 반도체 소자의 제조 방법 | |
| TW202133225A (zh) | 形成半導體結構的方法 | |
| TWI231528B (en) | Method of preventing photoresist residues | |
| KR100744249B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| JPH10340903A (ja) | 層間絶縁膜の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4684984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |